JP2006269549A - 積層セラミック電子部品の製造方法 - Google Patents

Abstract

【課題】 積層体の切断工程における不良の発生を低減し、歩留まりの向上を図ることが出来る積層セラミック電子部品の製造方法を提供する。
【解決手段】 本発明に係る積層セラミック電子部品の製造方法は、シート作製工程、積層体作製工程及び積層片作製工程とを有し、積層体作製工程では、５枚のグリーンシート４a〜４eを積層した積層体３の状態において、積層方向に直交する方向の各グリーンシート間の相対的な位置ずれが積層セラミック電子部品の特性に与える影響の最も大きい第３グリーンシート４cの表面に切断マーク43を形成し、シート作製工程では、第３グリーンシート４cよりも上層の第４及び第５グリーンシート４d、４eの前記切断マーク43との対向領域にそれぞれ窓部42を開設し、積層片作製工程では、前記窓部42を通して積層体３の表面に露出する切断マーク43が示す切断線に沿って積層体３を切断する。
【選択図】 図３

Description

本発明は、電子機器に装備される各種電子回路を構成するための積層セラミック電子部品の製造方法に関するものである。

近年、携帯電話機等の小型電子機器においては、小型化に対する要求が益々厳しくなっており、このような状況において、機器を構成する複数の回路素子を１チップの積層セラミック電子部品に集積化して、該積層セラミック電子部品をメイン基板上に実装することが行なわれている(特許文献１参照)。

図１及び図２は、本発明の積層セラミック電子部品(１)及び該積層セラミック電子部品(１)となる積層片(２)を示しているが、従来の積層セラミック電子部品も同様の構造を有しているので、同図を参照して従来の積層セラミック電子部品について説明する。
図１に示す如く、積層セラミック電子部品(１)は、５層のセラミック層(21)〜(21)の積層構造を有する積層片(２)の表面に、複数の電子部品(11)を実装して構成される。積層セラミック電子部品(１)の側面には、複数の端面電極(12)が露出しており、積層セラミック電子部品(１)は、例えばメイン基板上に実装された状態で、該端面電極(12)とメイン基板の表面に形成された電極部との間で互いに電気的に接続される。

図２に示す如く、積層片(２)を構成する各セラミック層(21)の表面には、それぞれ所定の導体パターン(22)が形成され、例えば該導体パターン(22)は、セラミック層(21)に開設された貫通孔に導電ペーストを充填して形成したバイアホール(23)を介して互いに接続されている。

次に、従来の積層セラミック電子部品(１)の製造方法について説明する。
積層片(２)は、図６に示す如く、５枚のグリーンシート(６a)〜(６e)を積層してなる積層体(７)から作製される。
５枚のグリーンシート(６a)〜(６e)が載置されるべき積層治具(５)の平坦な表面には、複数本のガイドピン(51)が立設されており、５枚のグリーンシート(６a)〜(６e)の外周部には、該ガイドピン(51)が嵌入する複数のガイド孔(61)〜(61)がそれぞれ開設されている。
各グリーンシート(６a)〜(６e)には、マトリクス状に配列された複数の矩形状の導体パターン形成領域(63)〜(63)内に、それぞれ図２に示す所定の導体パターン(22)及びバイアホール(23)が形成され、最上層となるグリーンシート(６e)の外周部の表面には、後述する複数対の切断マーク(62)(62)〜(62)(62)が形成されている。

次に、前記積層体(７)の作製方法について説明する。
先ず、図６に示す如く、各グリーンシート(６a)〜(６e)に、複数のガイド孔(61)〜(61)及び図２に示すバイアホール(23)となる貫通孔を穿設し、バイアホール(23)となる貫通孔に導体ペーストを充填して、バイアホール(23)を形成する。
次に、各グリーンシート(６a)〜(６e)の複数の導体パターン形成領域(63)〜(63)内に、図２に示す所定の導体パターン(22)をそれぞれ形成すると共に、最上層となるグリーンシート(６e)の外周部の表面に、複数対の切断マーク(62)(62)〜(62)(62)を形成する。
そして、最下層となる第１グリーンシート(６a)のガイド孔(61)を積層治具(５)のガイドピン(51)にそれぞれ嵌入せしめて、第１グリーンシート(６a)を積層治具(５)上に載置する。

次に、第２層となる第２グリーンシート(６ｂ)のガイド孔(61)を積層治具(５)のガイドピン(51)にそれぞれ嵌入せしめて、第２グリーンシート(５b)を第１グリーンシート(５a)上に積み重ね、この状態で、加圧及び加熱を施すことにより両者を互いに圧着させる。
更に、第３乃至第５層となる第３乃至第５グリーンシート(６c)〜(６e)についても第２グリーンシート(６b)と同様に積層した後、加圧及び加熱を施して、積層体(７)を完成する。

そして、図７に示す如く、作製された積層体(７)の表面に露出する第５グリーンシート(６e)の複数対の切断マーク(62)(62)〜(62)(62)が示す複数の切断線Ｃ及びＤに沿って積層体(７)を切断することにより、図２に示す複数の積層片(２)を得る。
特開２００４−１５８５４１号公報 [H01F 27/00]

上記従来の積層セラミック電子部品の作製方法においては、積層体(７)を作製する過程で、互いに接触する２つのグリーンシートを圧着させるべく加圧及び加熱を施すことにより、各グリーンシート(６a)〜(６e)の表面に形成された導体パターン(22)或いはグリーンシート(６a)〜(６e)自体には、変形が生じることになる。この変形は、１枚のグリーンシート内においては無視できる程度に微小なものであるが、各グリーンシート(６a)〜(６e)にそれぞれに変形が生じるため、複数のグリーンシート(６a)〜(６e)に形成された各導体パターン(22)間の相対的な位置関係においては、その位置ずれが比較的大きなものとなることがある。又、上述の各導体パターン(22)間の相対的な位置ずれは、各グリーンシート(６a)〜(６e)の重ね合わせ精度のバラツキによっても生じる。

ここで、図８(ａ)は、５枚のグリーンシート(６a)〜(６e)の表面にそれぞれ形成された各導体パターン(22)〜(22)が、互いに所定の相対位置に形成された状態、即ち、各導体パターン(22)〜(22)の間で、Ｘ方向に相対的な位置ずれがない状態を示している。又、切断線Ｄ１は、この状態における第５グリーンシート(６e)の一対の切断マーク(62)(62)が示す切断線を示している。
積層体(７)には、第５グリーンシート(６a)〜(６e)を貫通する垂直線路(47)が、切断線Ｄ１に跨って形成されており、図１に示す積層セラミック電子部品(１)の端面電極(12)は、該垂直線路(47)を切断線Ｄ１に沿って切断することにより形成される。垂直線路(47)の内、第３グリーンシート(６c)の垂直線路(47c)は、他のグリーンシートの垂直線路よりもそのＸ方向の幅が小さく形成されている。

一方、図８(ｂ)は、積層体(７)を作製する過程で、第３グリーンシート(６c)と第５グリーンシート(６e)との間で、Ｘ方向の相対的な位置ずれが生じた場合を示しており、切断線Ｄ２は、この状態における第５グリーンシート(６e)の一対の切断マーク(62)(62)が示す切断線である。
この状態において、第３グリーンシート(６c)の垂直線路(47c)は、切断線Ｄ２から外れており、切断線Ｄ２に沿って積層体(３)を切断した場合、図２に示す積層セラミック電子部品(１)の端面電極(12)の第３グリーンシート(６c)の垂直線路(47c)の切断面から構成されるべき領域に、不良が発生することになる。この様な不良は、第３グリーンシート(６c)の垂直線路(47c)の幅が狭いことに起因して、第３グリーンシート(６c)と第５グリーンシート(６e)との間のＸ方向の相対的な位置ずれが小さな場合にも発生するため、これによって、積層セラミック電子部品(１)の歩留まりは低いものとなっていた。
そこで、本発明の目的は、積層体の切断工程における不良の発生を抑制し、歩留まりの向上を図ることが出来る積層セラミック電子部品の製造方法を提供することである。

本発明は、複数のセラミック層(21)を積層してなり、各セラミック層(21)の表面には導体パターン(22)が形成されて、これら複数のセラミック層(21)の導体パターン(22)によって、所定の機能を発揮すべき電子回路が構成されている積層セラミック電子部品(１)に関し、本発明に係る積層セラミック電子部品の製造方法は、
複数のセラミック層(21)となる複数枚のグリーンシートを作製するシート作製工程と、
該シート作製工程を経て得られる各グリーンシートの表面に、同一の導体パターン(22)をマトリクス状に配列して形成すると共に、該複数枚のグリーンシートを積層して積層体(３)を作製する積層体作製工程と、
該積層体作製工程を経て得られる積層体(３)を所定の切断線に沿って導体パターン(22)毎に切断することにより、積層セラミック電子部品(１)となる積層片(２)を作製する積層片作製工程
とを有している。

前記シート作製工程では、１枚の特定のグリーンシートよりも上層に位置することとなる全てのグリーンシートの前記切断マーク(43)との対向領域にそれぞれ窓部(42)を開設し、
前記積層体作製工程では、前記１枚の特定のグリーンシートの表面の導体パターン形成領域(44)の外側に前記切断マーク(43)を形成し、
前記積層片作製工程では、前記窓部(42)を通して積層体(３)の表面に露出する前記切断マーク(43)が示す切断線に沿って積層体(３)を切断する。

具体的には、前記積層体作製工程では、前記積層体(３)の切断線からの位置ずれが、積層セラミック電子部品(１)の特性に与える影響の最も大きなグリーンシートに前記切断マーク(43)を形成する。

上記本発明の積層セラミック電子部品(１)の製造方法において、積層片作製工程では、前記窓部(43)を通して前記積層体(３)の表面に露出する切断マーク(43)が示す切断線に沿って積層体(３)を切断して、積層片(２)を作製する。
ここで、切断マーク(43)を形成する特定のグリーンシートは、前記積層体(３)の切断線からの位置ずれが積層セラミック電子部品(１)の特性に与える影響の最も大きなグリーンシートであり、前記切断マーク(43)は、前記積層体作製工程にて、前記特定のグリーンシートの表面に導体パターン(22)と同時に形成されるので、該特定のグリーンシート内における切断マーク(43)と導体パターン(22)との間の積層方向に直交する方向の相対的な位置ずれは、無視できる程度に微小なものとなる。従って、該特定のグリーンシートは、該特定のグリーンシートの表面に形成された導体パターン(22)と常に一定の相対位置関係を保つ切断線に沿って切断されることになる。

尚、前記特定のグリーンシートと他のグリーンシートとの間に、積層方向に直交する方向の相対的な位置ずれが生じ、これに伴って、該特定のグリーンシートの示す切断マーク(43)が示す切断線と、他のグリーンシートが本来切断されるべき基準切断線との間に位置ずれが生じたとしても、該位置ずれが積層セラミック電子部品(１)の特性に与える影響は小さいので、前記特定のグリーンシートと他のグリーンシートと間の相対的な位置ずれ量が余程大きなものでない限り、積層体(３)の切断時に不良が発生することはない。この結果、積層セラミック電子部品(１)の製造歩留まりが向上する。

本発明の積層セラミック電子部品の製造方法によれば、積層片作製工程における不良の発生を抑制することが出来、これによって、積層セラミック電子部品(１)の歩留まりが向上する。

以下、本発明の実施の形態につき、図面に沿って具体的に説明する。
図１に示す如く、本発明の積層セラミック電子部品(１)は、５層のセラミック層(21)〜(21)の積層構造を有する積層片(２)の表面に、複数の電子部品(11)を実装して構成される。積層セラミック電子部品(１)の側面には、複数の端面電極(12)が露出しており、積層セラミック電子部品(１)は、例えばメイン基板上に実装された状態で、該端面電極(12)とメイン基板の表面に形成された電極部との間で互いに電気的に接続される。

図２に示す如く、積層片(２)を構成する各セラミック層(21)の表面には、それぞれ所定の導体パターン(22)が形成され、該導体パターン(22)は、例えばセラミック層(21)に開設された貫通孔に導電ペーストを充填して形成したバイアホール(23)を介して互いに接続されている。
該積層片(２)は、図３に示す５枚のグリーンシート(４a)〜(４e)からなる積層体(３)を図４に示す互いに直交する複数の切断線Ａ及びＢに沿って切断して構成される。
図３に示す如く、各グリーンシート(４a)〜(４e)には、マトリクス状に配列された複数の矩形状の導体パターン形成領域(44)〜(44)に、図２に示す導体パターン(22)及びバイアホール(23)がそれぞれ形成されている。
以下、積層体(２)の作製方法について具体的に説明する。

シート作製工程
先ず、積層体(３)を構成すべき各グリーンシート(４a)〜(４e)の外周部に、積層治具(５)に立設された複数のガイドピン(51)〜(51)が嵌入する複数のガイド孔(41)〜(41)を開設すると共に、各グリーンシート(４a)〜(４e)の複数の導体パターン形成領域(44)〜(44)内に、それぞれバイアホール(23)となる貫通孔を開設する。又、後述する複数の切断マーク(43)を形成すべき第３層となる第３グリーンシート(４c)よりも上層の第４及び第５グリーンシート(４d)(４e)については、前記複数のガイド孔(41)〜(41)及びバイアホール(23)となる貫通孔の他、前記切断マーク(43)との対向領域に、該切断マーク(43)を露出させるための窓部(42)を開設する。
その後、各グリーンシート(４a)〜(４e)のバイアホール(23)となる貫通孔に導体ペーストを充填して、バイアホール(23)を形成し、シート作製工程を完了する。

積層体作製工程
次に、上記シート作製工程を経て得られた各グリーンシート(４a)〜(４e)の複数の導体パターン形成領域(44)〜(44)内に、それぞれ図２に示す所定の導体パターン(22)を形成する。ここで、第３グリーンシート(４c)については、前記所定の導体パターン(22)の他、第３グリーンシート(４c)の外周部の表面に、後述する積層片作製工程にて、積層体(３)を切断すべき切断線を示す複数対の切断マーク(43)(43)〜(43)(43)を同時に形成する。

そして、図３に示す如く、積層治具(５)の平坦な表面に立設された複数のガイドピン(51)(51)に、最下層となる第１グリーンシート(４a)の複数のガイド孔(41)(41)を嵌入せしめ、該積層治具(５)上に第１グリーンシート(４a)を載置する。
次に、積層治具(５)の複数のガイドピン(51)(51)に、第２層となる第２グリーンシート(４b)の複数のガイド孔(41)(41)を嵌入し、第１グリーンシート(４a)上に第２グリーンシート(４b)を積層する。
そして、この状態で、第２グリーンシート(４b)の表面側から加圧及び加熱を施して、両者を互いに圧着させる。
更に、第３乃至第５層となる第３乃至第５グリーンシート(４c)〜(４e)についても、第２グリーンシート(４b)と同様に積層した後、加圧及び加熱を施して、積層体(３)を完成する。

積層片作製工程
図４に示す如く、積層体(３)の表面には、第４及び第５グリーンシート(４d)(４e)に開設された各窓部(42)を通して、第３グリーンシート(４c)の表面に形成した各切断マーク(43)が露出しており、互いに対向する一対の切断マーク(43)(43)が示す互いに直交する複数の切断線Ａ及びＢに沿って積層体(３)を切断して、図２に示す複数の積層片(２)を得る。

ここで、図５(ａ)は、５枚のグリーンシート(４a)〜(４e)の表面にそれぞれ形成された各導体パターン(22)〜(22)が互いに所定の相対位置に形成された状態、即ち、各導体パターン(22)〜(22)の間で、Ｘ方向に相対的な位置ずれがない状態を示している。又、切断線Ａ１は、この状態における第３グリーンシート(４c)の一対の切断マーク(43)(43)が示す切断線である。
積層体(３)には、第１乃至第５グリーンシート(４a)〜(４e)を貫通する垂直線路(47)が、切断線Ａ１に跨って形成されており、図１に示す積層セラミック電子部品(１)の端面電極(12)は、該垂直線路(47)を切断線Ａ１に沿って切断することにより形成される。該垂直線路(47)の内、第３グリーンシート(４c)の垂直線路(47c)は、他のグリーンシートの垂直線路よりもそのＸ方向の幅が小さく形成されている。

従って、前記積層体作製工程にて積層体(３)を作製する過程で、該積層体(３)を構成する５枚のグリーンシート(４a)〜(４e)の間でＸ方向の相対的な位置ずれが生じた場合、切断線Ａ１からの位置ずれに対する許容範囲は、上記５枚のグリーンシート(４a)〜(４e)の内、第３グリーンシート(４c)が最も狭いことになる。

図５(ｂ)は、積層体(３)を作製する過程で、第３グリーンシート(４c)と他のグリーンシートとの間でＸ方向の相対的な位置ずれが生じた場合を示しており、切断線Ａ２は、この状態における第３グリーンシート(４c)の一対の切断マーク(43)(43)が示す切断線である。

ここで、従来の積層セラミック電子部品の製造方法においては、図６及び図７に示す如く、積層体(７)の切断線を示す複数対の切断マーク(62)(62)〜(62)(62)は、各グリーンシートの位置ずれに対する許容範囲の大小に関わらず、常に最上層のグリーンシート(６e)の表面に形成されていた。このため、図８(ｂ)に示す様に、第３グリーンシート(６c)と最上層のグリーンシート(６e)との間にＸ方向の相対的な位置ずれが生じた場合には、第３グリーンシート(６c)の垂直線路(47c)の幅が狭いことに起因して、その位置ずれ量が比較的小さな場合でも、図２に示す積層セラミック電子部品(１)の端面電極(12)の第３グリーンシート(６c)の垂直線路(47c)の切断面から構成されるべき領域に不良が発生し、これによって、積層セラミック電子部品(１)の製造歩留まりは低いものとなっていた。

これに対し、本発明の積層セラミック電子部品(１)の製造方法においては、図３及び図４に示す如く、積層体(３)の切断線を示す複数対の切断マーク(43)(43)〜(43)(43)は、該積層体(３)を構成する全てのグリーンシート(４a)〜(４e)の内、位置ずれに対する許容範囲が最も狭い第３グリーンシート(４c)に形成されている。従って、図５(ｂ)に示す如く、一対の切断マーク(43)(43)が示す切断線Ａ２と、第３グリーンシート(４c)の垂直線路(47c)との相対的な位置関係は、常に一定となる。

然も、図５(ｂ)に示す如く、第３グリーンシート(４c)と他の４枚のグリーンシートとの間にそれぞれＸ方向の相対的な位置ずれが生じたとしても、他の４枚のグリーンシートの垂直線路(47)はそれぞれ、前記第３グリーンシート(４c)の垂直線路(47c)よりもＸ方向に大きな幅を有しているので、第３グリーンシート(４c)と他のグリーンシートとのＸ方向の相対的な位置ずれ量が余程大きなものでない限り、前記４枚のグリーンシートの垂直線路(47)が、切断線Ａ２を跨いだ位置から外れることはない。これによって、図２に示す積層片(２)の両端面から端面電極(12)が露出しないという不良の発生を防止することが出来る。

最後に、得られた複数の積層片(２)を焼成した後、図２に示す様に該積層片(２)の表面に複数の電子部品(11)を実装して、積層セラミック電子部品(１)を完成する。

上述の如く、本発明の積層セラミック電子部品(１)の製造方法によれば、積層体(３)の切断線からの位置ずれが積層セラミック電子部品(１)の特性に与える影響の最も大きな第３グリーンシート(４c)に、前記積層体(３)の切断線を示す複数対の切断マーク(43)(43)〜(43)(43)を形成したので、一対の切断マーク(43)(43)が示す切断線と第３グリーンシート(４c)の導体パターン(22)との積層方向に直交する方向の相対的な位置関係は、常に一定となる。

然も、第３グリーンシート(４c)と他の４枚のグリーンシートとの間にそれぞれ積層方向に直交する方向に相対的な位置ずれが生じたとしても、該位置ずれが積層セラミック電子部品(１)の特性に与える影響は小さいので、第３グリーンシート(４c)と他のグリーンシートとの相対的な位置ずれ量が余程大きなものでない限り、積層体(３)の切断時に不良が発生することはない。この結果、積層セラミック電子部品(１)の製造歩留まりが向上する。

本発明に係る積層セラミック電子部品の斜視図である。 該積層セラミック電子部品となる積層片の分解斜視図である。 本発明に係る積層セラミック電子部品の製造工程で得られる積層体の分解斜視図である。 該積層体の平面図である。 該積層体の要部を拡大して示す断面図である。 従来の積層セラミック電子部品の製造工程で得られる積層体の分解斜視図である。 該積層体の平面図である。 該積層体の要部を拡大して示す断面図である。

符号の説明

(１) 積層セラミック電子部品
(11) 電子部品
(12) 端面電極
(２) 積層片
(21) セラミック層
(22) 導体パターン
(23) バイアホール
(３) 積層体
(４) グリーンシート
(41) ガイド孔
(42) 窓部
(43) 切断マーク
(44) 導体パターン形成領域
(５) 積層治具
(51) ガイド孔

Claims (2)

1. 複数のセラミック層(21)を積層してなり、各セラミック層(21)の表面には導体パターン(22)が形成されて、これら複数のセラミック層(21)の導体パターン(22)によって、所定の機能を発揮すべき電子回路が構成されている積層セラミック電子部品(１)の製造方法において、
   複数のセラミック層(21)となる複数枚のグリーンシートを作製するシート作製工程と、
   該シート作製工程を経て得られる各グリーンシートの表面に、同一の導体パターン(22)をマトリクス状に配列して形成すると共に、該複数枚のグリーンシートを積層して積層体(３)を作製する積層体作製工程と、
   該積層体作製工程を経て得られる積層体(３)を所定の切断線に沿って導体パターン(22)毎に切断することにより、積層セラミック電子部品(１)となる積層片(２)を作製する積層片作製工程
   とを有し、
   前記シート作製工程では、１枚の特定のグリーンシートよりも上層に位置することとなる全てのグリーンシートの前記切断マーク(43)との対向領域にそれぞれ窓部(42)を開設し、
   前記積層体作製工程では、前記１枚の特定のグリーンシートの表面の導体パターン形成領域(44)の外側に前記切断マーク(43)を形成し、
   前記積層片作製工程では、前記窓部(42)を通して積層体(３)の表面に露出する前記切断マーク(43)が示す切断線に沿って積層体(３)を切断することを特徴とする積層セラミック電子部品の製造方法。
2. 前記積層体作製工程では、前記積層体(３)の切断線からの位置ずれが積層セラミック電子部品(１)の特性に与える影響の最も大きなグリーンシートに、前記切断マーク(43)を形成する請求項１に記載の積層セラミック電子部品の製造方法。

Images