JP2006269548A - 積層セラミック電子部品の製造方法 - Google Patents

積層セラミック電子部品の製造方法 Download PDF

Info

Publication number
JP2006269548A
JP2006269548A JP2005082482A JP2005082482A JP2006269548A JP 2006269548 A JP2006269548 A JP 2006269548A JP 2005082482 A JP2005082482 A JP 2005082482A JP 2005082482 A JP2005082482 A JP 2005082482A JP 2006269548 A JP2006269548 A JP 2006269548A
Authority
JP
Japan
Prior art keywords
green sheet
laminate
laminated
position detection
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005082482A
Other languages
English (en)
Inventor
Hitoshi Noguchi
仁志 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005082482A priority Critical patent/JP2006269548A/ja
Publication of JP2006269548A publication Critical patent/JP2006269548A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】 積層体を構成する複数のグリーンシート相互間に導体パターンの位置ずれが生じた場合にも、積層体の切断時における不良の発生を低減することが出来る積層セラミック電子部品の製造方法を提供する。
【解決手段】 本発明に係る積層セラミック電子部品の製造方法は、5層のセラミック層となる5枚のグリーンシートの表面にそれぞれ所定の導体パターン11を形成すると共に、5枚のグリーンシートを積層して積層体3を作製する積層体作製工程と、該積層体3を所定の切断線に沿って切断することにより、複数の積層片16を作製する積層片作製工程とを有し、前記積層片作製工程では、積層体3の表面に露出する複数の位置検出マーク21の相互間の間隔を測定し、その測定結果に基づいて、積層体3の切断線を決定する。
【選択図】 図1

Description

本発明は、電子機器に装備される各種電子回路を構成するための積層セラミック電子部品の製造方法に関するものである。
近年、携帯電話機等の小型の電子機器においては、小型化に対する要求が益々厳しくなっており、このような状況において、機器を構成する複数の回路素子を1チップの積層セラミック電子部品に集積化して、該積層セラミック電子部品をメイン基板上に実装することが行なわれている。
図3及び図2はそれぞれ、本発明の積層セラミック電子部品(1)と、該積層セラミック電子部品(1)となる積層片(16)を示しているが、従来の積層セラミック電子部品も同様の構造を有しているので、同図を参照して従来の積層セラミック電子部品について説明する。
図3に示す如く、積層セラミック電子部品(1)は、5層のセラミック層(10)の積層構造を有する積層片(16)の表面に、複数の電子部品(13)を実装して構成される。
図2に示す如く、積層片(16)を構成する各セラミック層(10)の表面には、それぞれ所定の導体パターン(11)が形成され、例えば各導体パターン(11)は、セラミック層(10)に開設された貫通孔に導電ペーストを充填して形成したバイアホール(12)を介して互いに接続されている。
この様な積層片は、例えば図14に示す如く、複数枚のグリーンシート(5a)〜(5d)からなる積層体(7)を図中2点鎖線で示す所定の切断線に沿って切断して作製される。
図14に示す積層片(7)は、複数枚のグリーンシート(5a)〜(5d)のそれぞれに同一の導体パターン(11)をマトリクス状に配列して形成した後、上層のグリーンシートを下層のグリーンシートに積み重ねた状態で加圧及び加熱を施して両者を互いに圧着せしめる工程を繰り返すことにより作製される。
しかしながら、積層体(7)を作製する過程で、互いに接触する2枚のグリーンシートを圧着させるべく加圧及び加熱を施すことにより、各グリーンシート(5a)〜(5d)の表面に形成された導体パターン(11)或いはグリーンシート(5a)〜(5d)自体には、変形が生じることになる。この変形は、1枚のグリーンシート内においては無視できる程度に微小なものであるが、各グリーンシート(5a)〜(5d)に変形が生じるため、複数のグリーンシート(5a)〜(5d)に形成された各導体パターン(11)間の相対的な位置関係においては、その位置ずれが比較的大きなものとなることがある。
又、上述の各導体パターン(22)間の相対的な位置ずれは、各グリーンシート(5a)〜(5d)の重ね合わせ精度のバラツキによっても生じ、これによって、各グリーンシート(5a)〜(5d)に対して高精度に導体パターン(11)を形成したとしても、積層一体化した積層体(7)においては、各グリーンシート(6a)〜(6e)の導体パターン(11)間に大きな位置ずれが生じる問題があった。
そこで、この問題を解決すべく、以下の様な積層体(7)の作製方法が提案されている。
図13に示す如く、4枚のグリーンシート(5a)〜(5d)が載置されるべき積層治具(6)の表面に、複数本のガイドピン(61)が立設されており、4枚のグリーンシート(5a)〜(5d)の外周部には、該ガイドピン(61)が嵌入する複数のガイド孔(52a)〜(52d)がそれぞれ開設されている。
最下層となるグリーンシート(5a)を除く各グリーンシート(5b)(5c)(5d)の複数の導体パターン形成領域(59)〜(59)内にはそれぞれ、例えば図2に示す導体パターン(11)が形成されると共に、図13に示す矩形状のキャビティ(51b)(51c)(51d)が開設され、最下層側から2層目のグリーンシート(5b)のキャビティ(51b)の周辺部には、後述する基準マーク(50)が形成されている。3枚のグリーンシート(5b)(5c)(5d)のキャビティ(51b)(51c)(51d)は、上層のものほど大きな開口面積を有し、これによって、上層側の2枚のグリーンシート(5c)(5d)のキャビティ(51c)(51d)の開口部から、2層目のグリーンシート(5b)のキャビティ(51b)の周辺部に形成された基準マーク(50)が露出する様になっている。
積層体(7)を作製する場合には、先ず、4枚のグリーンシート(5a)〜(5d)にそれぞれ、ガイド孔(52a)〜(52d)、キャビティ(51b)(51c)(51d)、及び図2に示すバイアホール(12)となる貫通孔を穿設した後、該貫通孔に導体ペーストを充填してバイアホール(12)を形成する。
そして、図13に示す如く、最下層となるグリーンシート(5a)のガイド孔(52a)を積層治具(6)のガイドピン(61)に嵌入せしめ、該グリーンシート(5a)を積層治具(6)上に載置する。
次に、第2層となるグリーンシート(5b)のガイド孔(52b)を積層治具(6)のガイドピン(61)に嵌入せしめ、該グリーンシート(5b)をグリーンシート(5a)上に積み重ね、この状態で、加圧及び加熱を施すことにより両者を互いに圧着させる。そして、グリーンシート(5b)の表面に所定の導体パターン及び基準マーク(50)を形成する。
その後、第3層となるグリーンシート(5c)のガイド孔(52c)を積層治具(6)のガイドピン(61)に嵌入せしめ、該グリーンシート(5b)をグリーンシート(5a)上に積み重ね、この状態で加圧及び加熱を施すことにより、両者を互いに圧着させる。そして、グリーンシート(5c)のキャビティ(51c)の開口部から露出する基準マーク(50)を基準として、グリーンシート(5c)の表面に所定の導体パターンを形成する。
最後に、最上層となるグリーンシート(5d)のガイド孔(52d)を積層治具(6)のガイドピン(61)に嵌入して、該グリーンシート(5d)をグリーンシート(5c)上に積み重ね、この状態で加圧及び加熱を施すことにより、両者を互いに圧着させる。そして、グリーンシート(5d)のキャビティ(51d)の開口部から露出する基準マーク(50)を基準として、グリーンシート(5d)の表面に所定の導体パターンを形成して、図14に示す積層体(7)を完成する(特許文献1参照)。
上述の積層体(7)の作製方法によれば、最下層となるグリーンシート(5a)を除く3枚のグリーンシート(5b)(5c)(5d)に対する導体パターンの形成は、互いに一体化された後に行なわれるので、3枚のグリーンシート(5b)(5c)(5d)のそれぞれに形成された導体パターンは、グリーンシートを一体化する際に各グリーンシートに生じる変形の影響や、互いに接触する2つのグリーンシート相互間に生じる位置ずれの影響を受けることがない。
更に、上層側の2枚のグリーンシート(5c)(5d)の表面には、第2層のグリーンシート(5b)の表面に形成された1つの基準マーク(50)を基準として導体パターンを形成することが出来るので、導体パターンの形成時に、3枚のグリーンシート(5b)(5c)(5d)相互間で生じる導体パターンの位置ずれを防止することが出来る。
特開平5−267499号公報 [H01L 23/15]
しかしながら、上記従来の積層体(7)の作製方法を用いたとしても、導体パターン形成時に起こるずれ等が原因で、複数のグリーンシート(5b)(5c)(5d)相互間で位置ずれのない積層体(7)を作製することは困難であり、特に、図14に2点鎖線で示す切断線に隣接する領域に導体パターンが形成されている場合には、位置ずれが原因となって、切断時に導体パターンの一部が切断される等の不良が発生する虞があった。
そこで、本発明の目的は、積層体を構成する複数のグリーンシート相互間に多少の位置ずれが生じた場合にも、積層体の切断時における不良の発生を抑制することが出来る積層セラミック電子部品の製造方法を提供することである。
本発明に係る積層セラミック電子部品の製造方法は、
積層セラミック電子部品を構成すべき複数のセラミック層(10)となる複数枚のグリーンシート(2)を用意し、各グリーンシート(2)の表面には同一の導体パターン(11)をマトリクス状に配列して形成すると共に、該複数枚のグリーンシート(2)を積層して、積層体(3)を作製する積層体作製工程と、
該積層体作製工程を経て得られた積層体(3)を所定の切断線に沿って導体パターン(11)毎に切断することにより、積層セラミック電子部品(1)となる複数の積層片(16)を作製する積層片作製工程
とを有している。
前記積層体作製工程では、下層のセラミック層(10)となるグリーンシート(2)に上層のセラミック層(10)となるグリーンシート(2)を積層する際、下層のグリーンシート(2)の表面に、複数の導体パターン(11)を形成すると共に、導体パターン形成領域(29)の外側に位置検出マーク(21)を形成した後、該グリーンシート(2)上に、該グリーンシート(2)の位置検出マーク(21)との対向位置に窓部(22)が開設された上層のグリーンシート(2)を重ねて、下層のグリーンシート(2)に上層のグリーンシート(2)を圧着せしめる工程を繰り返すことにより、前記積層体(3)を作製する。各グリーンシート(2)の位置検出マーク(21)の形成位置は、他の全てのグリーンシート(2)の位置検出マーク(21)の形成位置から所定の距離だけずれている。
又、前記積層片作製工程では、積層体(3)の表面に露出する全ての位置検出マーク(21)に基づいて前記切断線の位置を決定する。
上記本発明の積層セラミック電子部品の製造方法において、最下層のグリーンシート(2)を除く他の全てのグリーンシート(2)に対する導体パターン(11)の形成は、前記積層体作製工程にて、下層のグリーンシート(2)に上層のグリーンシート(2)を圧着せしめた後に行なわれるので、グリーンシート(2)を圧着する際に各グリーンシート(2)に生じる変形の影響や、互いに接触する2つのグリーンシート相互間に生じる位置ずれの影響を受けることがない。これによって、複数のグリーンシート(2)相互間で生じる導体パターン(11)の位置ずれが小さくなる。
更に、積層体作製工程では、複数の位置検出マーク(21)が、各グリーンシートの窓部(22)を通して積層体(3)の表面に露出することになる。位置検出マーク(21)は、積層体(3)を構成する全てのグリーンシート(2)に形成してもよいし、導体パターン(11)の位置ずれに対する許容範囲が比較的小さな複数のグリーンシート(2)に形成してもよい。
ここで、各位置検出マーク(21)は、前記積層体作製工程にて、所定の距離だけずれて形成されており、例えば複数の位置検出マーク(21)相互間の間隔を測定し、その測定結果と前記所定の距離とを比較することにより、位置検出マーク(21)が形成された複数のグリーンシート(2)相互間の位置ずれ量を把握することが出来る。そして、該位置ずれ量に基づいて、積層体(3)の切断線の位置を最適位置に修正し、該最適位置の切断線に沿って積層体(3)を切断して積層片(16)を得る。
従って、上記本発明の積層セラミック電子部品の製造方法によれば、積層体作製工程にて、複数のグリーンシート相互間に多少の相対的な位置ずれが生じた場合にも、積層片作製工程において、位置検出マーク(21)が形成された複数のグリーンシート(2)相互間の位置ずれ量に基づいて、積層体(3)を最適な切断線に沿って切断することが出来るので、積層セラミック電子部品の製造過程における不良の発生を抑制することが出来る。
具体的構成において、前記積層片作製工程では、積層体(3)の表面に露出する全ての位置検出マーク(21)について、少なくとも1軸方向に沿う間隔を測定し、その測定結果に基づいて前記切断線の位置を決定する。
該具体的構成においては、例えば前記積層体(3)を構成すべき複数のグリーンシートの導体パターン(11)間で、積層方向に直交する方向に生じる位置ずれの内、X軸方向の位置ずれのみを確認すればよい場合には、複数の位置検出マーク(21)相互間のX軸方向の間隔を測定し、その測定結果に基づいて、積層体(3)の切断線の内、X軸に対して直交する切断線の位置を最適位置に修正する。そして、X軸に対して直交する方向については最適位置の切断線に沿って、Y軸に対して直交する切断線については基準位置の切断線に沿って、積層体(3)を切断して積層片(16)を得る。
又、具体的構成において、前記積層体作製工程では、積層治具(4)の表面にグリーンシート(2)を順次積層し、該積層治具(4)の表面には、全てのグリーンシート(2)の位置検出マーク(21)からずれた位置に、基準マーク(20)が形成されており、全てのグリーンシート(2)には、前記基準マーク(20)を露出させる窓部(22)が開設されている。
該具体的構成によれば、積層体(3)を構成する全てのグリーンシート(2)の導体パターン(11)は、積層治具(4)の基準マーク(20)を基準として形成されるので、導体パターン形成時に生じるグリーンシート相互間の導体パターンの相対的な位置ずれが減少する。
本発明の積層セラミック電子部品の製造方法によれば、積層体を構成する複数のグリーンシート相互間に多少の位置ずれが生じた場合にも、積層体切断時における不良の発生を抑制することが出来る。
以下、本発明の実施の形態につき、図面に沿って具体的に説明する。
本発明の積層セラミック電子部品(1)は、図3に示す如く、5層のセラミック層(10)の積層構造を有する積層片(16)の表面に、複数の電子部品(13)を実装して構成される。積層セラミック電子部品(1)の側面には、複数の電極部(14)が露出しており、例えば、積層セラミック電子部品(1)がメイン基板上に実装された状態で、該電極部(14)はメイン基板の表面に形成された電極部に接続される。
図2に示す如く、積層片(16)を構成する各セラミック層(10)の表面には、それぞれ所定の導体パターン(11)が形成され、該導体パターン(11)は、セラミック層(10)に開設された貫通孔に導電ペーストを充填して形成したバイアホール(12)を介して互いに接続されている。
該積層片(16)は、例えば図6(b)に示す如く、5枚のグリーンシート(2a)〜(2e)からなる積層体(3)を互いに垂直に交叉する切断線(A)(B)に沿って切断して構成される。
以下、積層体(3)を作製する積層体作製工程について具体的に説明する。
積層体作製工程
第1実施例
本実施例の積層体(3)を構成する各グリーンシート(2a)〜(2e)には、図2に示す所定の導体パターン(11)が、マトリクス状に配列された複数の導体パターン形成領域(29)〜(29)内にそれぞれ形成されている。
5枚のグリーンシート(2a)〜(2e)の外周部の表面には、一対の位置検出マーク(21a)(21a)〜(21e)(21e)が、積層方向に直交する2軸の内の1軸方向に互いに所定の間隔をおいて形成されている。又、最下層となる第1グリーンシート(2a)を除く4枚のグリーンシート(2b)〜(2e)の外周部には、下層側に位置するグリーンシートの一対の位置検出マーク(21a)(21a)〜(21d)(21d)との対向領域に、それぞれ一対の窓部(22)(22)〜(22)(22)が開設され、前記一対の位置検出マーク(21b)(21b)〜(21e)(21e)はそれぞれ、該一対の窓部(22)(22)の周辺部に形成されている。
4枚のグリーンシート(2b)〜(2e)の内、互いに接触する2つのグリーンシートにおいて、上層側のグリーンシートの各窓部(22)から下層側のグリーンシートの各窓部(22)の周辺部に形成された位置検出マークを露出させるべく、上層側のグリーンシートの各窓部(22)は、下層側のグリーンシートの各窓部(22)よりもその開口面積が大きくなる様に形成されている。これによって、最上層となるグリーンシート(2e)の窓部(22)を通して、該グリーンシート(2e)よりも下層側の4枚のグリーンシート(2a)〜(2d)それぞれの表面に形成された位置検出マーク(21a)〜(21d)を確認できる様になっている。
本実施例において積層体(3)を作製する場合には、先ず図4(a)に示す如く、平坦な表面を有する積層治具(4)上に、最下層となる第1グリーンシート(2a)を載置する。
この時、第1グリーンシート(2a)には、必要となるキャビティやバイアホール等を予め形成しておく。
この状態で、図4(b)に示す如く、第1グリーンシート(2a)のマトリクス状に配列された複数の導体パターン形成領域(29)〜(29)内に、それぞれ所定の導体パターンを形成すると共に、第1グリーンシート(2a)の外周部の表面に一対の位置検出マーク(21a)(21a)を形成する。
そして、第1グリーンシート(2a)を一定時間乾燥させた後、図4(c)に示す如く、第1グリーンシート(2a)の表面に第2層となる第2グリーンシート(2b)を積層する。
この時、第2グリーンシート(2b)には、必要となるキャビティやバイアホールの他、第1グリーンシート(2a)の一対の位置検出マーク(21a)(21a)との対向領域に一対の窓部(22)(22)を予め形成しておく。
そして、第2グリーンシート(2b)の表面側から加圧及び加熱を施して、両者を互いに圧着させる。この状態で、第2グリーンシート(2b)の窓部(22)から露出する第1グリーンシート(2a)の一対の位置検出マーク(21a)(21a)を基準として、図5(a)に示す如く、第2グリーンシート(2b)のマトリクス状に配列された複数の導体パターン形成領域(29)〜(29)内に、それぞれ所定の導体パターンを形成すると共に、第2グリーンシート(2b)の窓部(22)の周辺部に一対の位置検出マーク(21b)(21b)を形成する。
そして、第2グリーンシート(2b)を一定時間乾燥させた後、図5(b)に示す如く、第2グリーンシート(2b)の表面に第3層となる第3グリーンシート(2c)を積層する。
この時、第3グリーンシート(2c)には、必要となるキャビティやバイアホールの他、第1及び第2グリーンシート(2a)(2b)のそれぞれ一対の位置検出マーク(21a)(21a)(21b)(21b)との対向領域に一対の窓部(22)(22)を予め形成しておく。
そして、第3グリーンシート(2c)の表面側から加圧及び加熱を施して、両者を互いに圧着させ、この状態で、図5(c)に示す如く、第3グリーンシート(3b)の窓部(22)から露出する第1グリーンシート(3a)の位置検出マーク(21a)を基準として、第3グリーンシート(2c)のマトリクス状に配列された複数の導体パターン形成領域(29)〜(29)内に、それぞれ所定の導体パターンを形成すると共に、第3グリーンシート(2c)の窓部(22)の周辺部に一対の位置検出マーク(21c)(21c)を形成する。
更に、第4及び第5層となる第4及び第5グリーンシート(2d)(2e)についても、第1乃至第3グリーンシート(2a)〜(2c)と同様にして、図6(a)に示す積層体(3)を完成する。
第2実施例
上記第1実施例においては、最下層となる第1グリーンシート(2a)の表面に形成した一対の位置検出マーク(21a)(21a)を基準として、第2乃至第5グリーンシート(3b)〜(3e)の導体パターンを形成したが、本実施例においては、図7(a)に示す如く、積層治具(4)の平坦な表面に基準マーク(20)を形成し、全てのグリーンシート(3b)〜(3e)の導体パターンは、該基準マーク(20)を基準として形成する。
本実施例において積層体(3)を作製する場合には、先ず図7(b)に示す如く、積層治具(4)の表面に、最下層となる第1グリーンシート(2a)を載置する。
この時、第1グリーンシート(2a)には、必要となるキャビティやバイアホール等の他、積層治具(4)の基準マーク(20)との対向領域に窓部(22)を予め形成しておく。
この状態で、図7(c)に示す如く、第1グリーンシート(2a)の窓部(22)から露出する基準マーク(20)を基準として、第1グリーンシート(2a)のマトリクス状に配列された複数の導体パターン形成領域(29)〜(29)内に、それぞれ所定の導体パターンを形成すると共に、第1グリーンシート(2a)の窓部(22)の周辺部に一対の位置検出マーク(21a)(21a)を形成する。
そして、第1グリーンシート(2a)を一定時間乾燥させた後、図8(a)に示す如く、第1グリーンシート(2a)の表面に第2層となる第2グリーンシート(2b)を積層する。
この時、第2グリーンシート(2b)には、必要となるキャビティやバイアホールの他、積層治具(4)の基準マーク(20)及び第1グリーンシート(2a)の一対の位置検出マーク(21a)(21a)との対向領域に一対の窓部(22)(22)を予め形成しておく。
そして、第2グリーンシート(2b)の表面側から加圧及び加熱を施して、両者を互いに圧着させる。この状態で、第2グリーンシート(2b)の窓部(22)から露出する基準マーク(20)を基準として、図8(b)に示す如く、第2グリーンシート(2b)のマトリクス状に配列された複数の導体パターン形成領域(29)〜(29)内に、それぞれ所定の導体パターンを形成すると共に、第2グリーンシート(2b)の窓部(22)の周辺部に一対の位置検出マーク(21b)(21b)を形成する。
そして、第2グリーンシート(2b)を一定時間乾燥させた後、図8(c)に示す如く、第2グリーンシート(2b)の表面に第3層となる第3グリーンシート(2c)を積層し、第1及び第2グリーンシート(2a)(2b)と同様にして、第3グリーンシート(2c)のマトリクス状に配列された複数の導体パターン形成領域(29)〜(29)内に、それぞれ所定の導体パターンを形成すると共に、第3グリーンシート(2c)の窓部(22)の周辺部に一対の位置検出マーク(21c)(21c)を形成する。
更に、第4及び第5層となる第4及び第5グリーンシート(2d)(2e)についても、第1乃至第3グリーンシート(2a)〜(2c)と同様にして、図9(a)に示す積層体(3)を完成する。
尚、上記第1及び第2実施例において、導体パターンは、公知の印刷装置を用いて、導体粉末とバインダー樹脂を含む銀ペースト等の導電性混合材料をグリーンシートの表面にスクリーン印刷することによって形成した。
次に、図6(b)或いは図9(b)に示す如く、作製した積層体(3)を互いに直交する複数の切断線A及びBに沿って切断して、図2に示す複数の積層片(16)を作製する。以下、積層片作製工程について具体的に説明する。
積層片作製工程
上述の第1実施例或いは第2実施例に記載の作製方法によって積層体(3)を作製した後、最上層の第5グリーンシート(5e)の表面の位置検出マーク(21e)及び該第5グリーンシート(5e)の窓部(22)から露出する位置検出マーク(21a)〜(21d)内、隣接する一対の位置検出マークの間隔を積層体(3)の上方に設置した測定装置によりそれぞれ測定する。
図10(a)及び図11(a)は、該測定装置により検出された5つの位置検出マーク(21a)〜(21e)の状態を示しており、前記測定装置を用いて、例えば、5つの十字状の位置検出マーク(21a)〜(21e)の交点を検出し、5つの交点のX及びY方向の間隔をそれぞれ測定する。
尚、X及びY両方向の間隔を測定する必要のない場合、例えば、Y方向の位置ずれについては許容範囲が広く、位置ずれ量を把握する必要がない場合には、X軸方向についてのみ測定すればよい。
図10(a)は、5枚のグリーンシート(2a)〜(2e)の表面にそれぞれ形成された各導体パターン(11a)〜(11e)が、互いに所定の相対位置に形成された状態、即ち、各導体パターン(11a)〜(11e)間で、X及びY方向に相対的な位置ずれが全くない状態を示している。
又、図10(b)は、この状態における各導体パターン(11a)〜(11e)の位置関係を示しており、図10(b)において、切断線Aは、予め定められた基準となる切断線である。
図10(b)に示す如く、切断線Aの一方側には、第4グリーンシート(2d)の表面に形成された導体パターン(25)が、切断線Aに対して最も接近して形成されており、切断線Aの他方側には、第3グリーンシート(2c)の表面に形成された導体パターン(26)が、切断線Aに対して最も接近して形成されている。又、導体パターン(26)と切断線Aとの間隔W2は、導体パターン(25)と切断線Aとの間隔W1よりも大きくなっている。
例えば、前記画像検出装置を用いて5つの交点のX方向及びY方向の間隔をそれぞれ測定した結果、図11(a)に示す如く、第4グリーンシート(2d)の位置検出マーク(21d)が、破線で示す所定位置からX方向に距離W1だけずれていることが判明した場合、図11(b)に示す如く、第4グリーンシート(2d)の導体パターン(25)は、その端部が切断線Aに接して形成されていることになる。従って、積層体(3)を切断線Aで切断した場合には、導体パターン(25)の一部が欠落して不良が発生する虞がある。
そこで、この場合には、導体パターン(26)と切断線Aとの間隔W2に比較的余裕があるため、切断線の位置を切断線Aから、前記間隔W2よりも小さな距離Sだけ導体パターン(26)に接近する方向にシフトさせた切断線Bに修正し、該切断線Bに沿って積層体(3)を切断することにより、不良の発生を回避することが出来る。
そして、図6(b)或いは図9(b)に示す如く、位置検出マーク(21a)〜(21e)の間隔の測定結果に基づいて決定した互いに直交する複数の切断線A及びBに沿って積層体(3)を切断して、図2に示す複数の積層片(16)を得る。
最後に、該積層片(16)に焼成を施した後、積層片(16)に表面に複数の電子部品(13)を実装して、図3に示す積層セラミック電子部品(1)を完成する。
上述の如く、本発明の積層セラミック電子部品(1)の製造方法によれば、積層体(3)を構成する全てのグリーンシート(2a)〜(2e)に対する導体パターン(11)の形成は、加圧及び加熱を施すことによりグリーンシートを互いに一体化した後に行なわれるので、グリーンシートを一体化する際に各グリーンシートに生じる変形の影響や、互いに接触する2つのグリーンシート相互間に生じる位置ずれの影響を受けることがない。
更に、積層体(3)を構成する全てのグリーンシート(2a)〜(2e)の導体パターン(11)は、共通の基準マーク(20)を基準として形成されるので、導体パターンの形成時にグリーンシートの相互間で生じる位置ずれを防止することが出来る。
又、仮に多少の位置ずれが生じたとしても、積層体(3)の表面に露出する位置検出マーク(21a)〜(21e)の間隔を測定し、その測定結果に応じて前記積層体(3)の切断線の位置を決定することにより、積層体(3)の切断時における不良の発生を回避することが出来る。
尚、本発明の各部構成は上記実施の形態に限らず、特許請求の範囲に記載の技術的範囲内で種々の変形が可能である。例えば、本実施例において、積層体(3)を構成する全てのグリーンシート(2a)〜(2e)の表面に、それぞれ位置検出マーク(21a)〜(21e)を形成したが、全てのグリーンシートの内、一部のグリーンシートに形成する構成も採用可能である。
例えば、図10(a)に示す積層体(3)において、切断線Aに対して最も接近した位置に導体パターン(11)が形成されており、該導体パターン(11)の位置ずれに対する許容範囲が他のグリーンシートに比べて狭い第3グリーンシート(2c)及び第4グリーンシート(2d)の表面にのみ位置検出マーク(21c)(21d)を形成した構成を採用することも可能である。
本発明に係る積層セラミック電子部品の製造工程で得られる積層体の分解斜視図である。 該積層セラミック電子部品となる積層片の分解斜視図である。 本発明に係る積層セラミック電子部品の斜視図である。 第1実施例における積層体作製工程の前半を示す一連の斜視図である。 第1実施例における積層体作製工程の後半を示す一連の斜視図である。 第1実施例における積層片作製工程を示す一連の斜視図である。 第2実施例における積層体作製工程の前半を示す一連の斜視図である。 第2実施例における積層体作製工程の後半を示す一連の斜視図である。 第2実施例における積層片作製工程を示す一連の斜視図である。 本発明の積層片作製工程において、位置ずれが生じていない場合の各位置検出マーク及び各導体パターンの相対位置を説明する図である。 本発明の積層片作製工程において、位置ずれが生じた場合の各位置検出マーク及び各導体パターンの相対位置を説明する図である。 本発明の積層片作製工程において、切断線を修正する様子を示す積層体の断面図である。 従来の積層セラミック電子部品の製造工程で得られる積層体の分解斜視図である。 従来の積層セラミック電子部品の製造工程で得られる積層体の斜視図である。
符号の説明
(1) 積層セラミック電子部品
(10) セラミック層
(11) 導体パターン
(12) バイアホール
(13) 電子部品
(14) 電極部
(16) 積層片
(2) グリーンシート
(20) 基準マーク
(21) 位置検出マーク
(22) 窓部
(29) 導体パターン形成領域
(3) 積層体
(4) 積層治具

Claims (3)

  1. 複数のセラミック層(10)を積層してなり、各セラミック層(10)の表面には導体パターン(11)が形成されて、これら複数のセラミック層(10)の導体パターン(11)によって、所定の機能を発揮すべき電子回路が構成されている積層セラミック電子部品(1)の製造方法において、
    前記複数のセラミック層(10)となる複数枚のグリーンシート(2)を用意し、各グリーンシート(2)の表面には同一の導体パターン(11)をマトリクス状に配列して形成すると共に、該複数枚のグリーンシート(2)を積層して、積層体(3)を作製する積層体作製工程と、
    該積層体作製工程を経て得られた積層体(3)を所定の切断線に沿って導体パターン(11)毎に切断することにより、積層セラミック電子部品(1)となる複数の積層片(16)を作製する積層片作製工程
    とを有し、
    前記積層体作製工程では、下層のセラミック層(10)となるグリーンシート(2)に上層のセラミック層(10)となるグリーンシート(2)を積層する際、下層のグリーンシート(2)の表面に、複数の導体パターン(11)を形成すると共に、導体パターン形成領域(29)の外側に位置検出マーク(21)を形成した後、該グリーンシート(2)上に、該グリーンシート(2)の位置検出マーク(21)との対向位置に窓部(22)が開設された上層のグリーンシート(2)を重ねて、下層のグリーンシート(2)に上層のグリーンシート(2)を圧着せしめる工程を繰り返し、各グリーンシート(2)の位置検出マーク(21)の形成位置は、他の全てのグリーンシート(2)の位置検出マーク(21)の形成位置から所定の距離だけずらし、前記積層片作製工程では、積層体(3)の表面に露出する全ての位置検出マーク(21)に基づいて前記切断線の位置を決定することを特徴とする積層セラミック電子部品の製造方法。
  2. 前記積層片作製工程では、積層体(3)の表面に露出する全ての位置検出マーク(21)について、少なくとも1軸方向に沿う間隔を測定し、その測定結果に基づいて前記切断線の位置を決定する請求項1に記載の積層セラミック電子部品の製造方法。
  3. 前記積層体作製工程では、積層治具(4)の表面にグリーンシート(2)を順次積層し、該積層治具(4)の表面には、全てのグリーンシート(2)の位置検出マーク(21)からずれた位置に、基準マーク(20)が形成されており、全てのグリーンシート(2)には、前記基準マーク(20)を露出させる窓部(22)が開設されている請求項1又は請求項2に記載の積層セラミック電子部品の製造方法。
JP2005082482A 2005-03-22 2005-03-22 積層セラミック電子部品の製造方法 Pending JP2006269548A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005082482A JP2006269548A (ja) 2005-03-22 2005-03-22 積層セラミック電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005082482A JP2006269548A (ja) 2005-03-22 2005-03-22 積層セラミック電子部品の製造方法

Publications (1)

Publication Number Publication Date
JP2006269548A true JP2006269548A (ja) 2006-10-05

Family

ID=37205222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005082482A Pending JP2006269548A (ja) 2005-03-22 2005-03-22 積層セラミック電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP2006269548A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110049638A (zh) * 2019-04-24 2019-07-23 深圳市景旺电子股份有限公司 高密度互连板制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110049638A (zh) * 2019-04-24 2019-07-23 深圳市景旺电子股份有限公司 高密度互连板制造方法
CN110049638B (zh) * 2019-04-24 2020-06-19 深圳市景旺电子股份有限公司 高密度互连板制造方法

Similar Documents

Publication Publication Date Title
JP2008211190A (ja) 検査マーク構造、基板シート積層体、多層回路基板、多層回路基板の積層合致精度の検査方法、及び基板シート積層体の設計方法
US8058561B2 (en) Circuit board and manufacturing method thereof
US9107334B2 (en) Ceramic substrate and method of manufacturing the same
CN110708873A (zh) 一种实现埋入式铜块定位的制作方法
JP2007019267A (ja) 配線基板、およびこの配線基板を備えた電子機器
JP5067048B2 (ja) プリント配線板
JP2006269548A (ja) 積層セラミック電子部品の製造方法
JP2009267320A (ja) 積層セラミック電子部品の製造方法
JP3076215B2 (ja) セラミック多層基板及びその製造方法
JP2009141366A (ja) セラミック積層基板の製造方法及びその製造方法によって製造されたセラミック積層基板
US20060115637A1 (en) Multilayer ceramic substrate and its manufacturing method
US20080186045A1 (en) Test mark structure, substrate sheet laminate, multilayered circuit substrate, method for inspecting lamination matching precision of multilayered circuit substrate, and method for designing substrate sheet laminate
JP2007053206A (ja) 電子部品及びその製造方法
JP2006269549A (ja) 積層セラミック電子部品の製造方法
JP2005268414A (ja) 多層セラミック基板およびその製造方法
JP4737055B2 (ja) 積層印刷配線基板
KR100248196B1 (ko) 적층 세라믹 부품의 제조방법
JP2007335653A (ja) 回路基板の製造方法、及びその回路基板、並びにその回路基板を使用した回路モジュール
JPH1068696A (ja) 導体パターンの印刷位置精度検査方法
JP5516608B2 (ja) セラミック積層基板の製造方法
JPH08222859A (ja) 多層プリント配線板
KR100411253B1 (ko) 다층 세라믹 소자의 제조방법
JP4576900B2 (ja) 積層セラミック電子部品の製造方法
CN113939114A (zh) 一种增层pcb及增层pcb制作方法
JPH0365676B2 (ja)