JP2006261652A - Package for semiconductor device, method of manufacturing the same, and semiconductor device - Google Patents
Package for semiconductor device, method of manufacturing the same, and semiconductor device Download PDFInfo
- Publication number
- JP2006261652A JP2006261652A JP2006035791A JP2006035791A JP2006261652A JP 2006261652 A JP2006261652 A JP 2006261652A JP 2006035791 A JP2006035791 A JP 2006035791A JP 2006035791 A JP2006035791 A JP 2006035791A JP 2006261652 A JP2006261652 A JP 2006261652A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductor
- window
- package
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、半導体装置用パッケージ、その製造方法、および半導体装置に関する。 The present invention relates to a package for a semiconductor device, a manufacturing method thereof, and a semiconductor device.
特開平10−92972号公報に、いわゆるBOC(ボードオンチップ)用のパッケージが開示されている。このBOC用パッケージは、主としてメモリー用の半導体チップを搭載するものであるが、プリント基板表層側に所要配線パターンと、該配線パターンを外部に接続するための外部接続部とが形成され、基板中央部に、基板裏面側に搭載される半導体チップの端子部が臨み、該端子部と表層側の配線パターンとの間を電気的に接続するワイヤが引き出される窓部が開口されたものである。
ところで、近年、半導体装置のますますの高速化が要求されており、メモリー用のパッケージであっても、内層(接地用プレーン、電源プレーン)が必要とされ始めている。
本発明は、上記要望に応えるべくなされたものであり、高速化に対応できる半導体装置用パッケージ、その製造方法、および半導体装置を提供することを目的とする。
Incidentally, in recent years, there has been a demand for higher speed of semiconductor devices, and an inner layer (a ground plane and a power plane) has begun to be required even for a memory package.
The present invention has been made to meet the above-described demand, and an object of the present invention is to provide a package for a semiconductor device, a method for manufacturing the same, and a semiconductor device that can cope with a higher speed.
本発明に係る半導体装置用パッケージは、基板表層側に所要配線パターンと、該配線パターンを外部に接続するための第1の外部接続部とが形成され、基板の所要部位に、基板裏面側に搭載される半導体チップの端子部が臨み、該端子部と表層側の配線パターンとの間を電気的に接続するワイヤが引き出される窓部が開口された半導体装置用パッケージにおいて、前記基板に形成された、接地プレーンおよび電源プレーンの少なくとも一方のプレーンと、前記基板の窓部内壁面に形成され、対応する前記プレーンに電気的に接続する接続導体部と、前記窓部の縁近傍の基板表層部に形成され、前記接続導体部に接続するボンディングパターンと、前記基板の表層側に形成され、基板に形成されたスルーホール導体部を介して、対応する前記プレーンに電気的に接続する第2の外部接続部とを具備することを特徴とする。 In the package for a semiconductor device according to the present invention, a required wiring pattern and a first external connection part for connecting the wiring pattern to the outside are formed on the substrate surface layer side. In a semiconductor device package in which a terminal portion of a semiconductor chip to be mounted faces and a window portion through which a wire for electrically connecting the terminal portion and a wiring pattern on the surface layer side is opened is formed on the substrate. Further, at least one of a ground plane and a power plane, a connection conductor portion formed on the inner wall surface of the window portion of the substrate and electrically connected to the corresponding plane, and a substrate surface layer portion near the edge of the window portion The bonding pattern formed and connected to the connection conductor portion and the corresponding pattern formed on the surface layer side of the substrate through the through-hole conductor portion formed on the substrate. Characterized by comprising a second external connection portion electrically connected to the over down.
前記接続導体部が、前記窓部内壁面全体に形成された導体部の一部が除去されることによって所用複数の独立した接続導体部に形成されていることを特徴とする。
あるいは、前記窓部内壁面の部位に凹溝が形成され、前記接続導体部が、該凹溝壁面に形成されていることを特徴とする。
また、前記第1および第2の外部接続部にバンプが形成されていることを特徴とする。
The connection conductor portion is formed in a plurality of independent connection conductor portions where necessary by removing a part of the conductor portion formed on the entire inner wall surface of the window portion.
Alternatively, a concave groove is formed in a portion of the inner wall surface of the window portion, and the connection conductor portion is formed in the concave groove wall surface.
Further, a bump is formed on the first and second external connection portions.
また、本発明に係る半導体装置は、上記パッケージの基板裏面側に、半導体チップが搭載され、基板の前記窓部に臨む半導体チップの端子部のうちの所要端子部と、基板表層側に形成された前記配線パターンとの間、および前記半導体チップの端子部のうちの所要端子部と、対応する前記ボンディングパターンとの間がワイヤにより電気的に接続されていることを特徴とする。
また、前記半導体チップとワイヤとが封止樹脂により封止されていることを特徴とする。
In addition, a semiconductor device according to the present invention has a semiconductor chip mounted on the back side of the substrate of the package, and is formed on a required terminal portion of the terminal portion of the semiconductor chip facing the window portion of the substrate and on the substrate surface side. In addition, the wiring patterns and the required terminal portions of the terminal portions of the semiconductor chip and the corresponding bonding patterns are electrically connected by wires.
The semiconductor chip and the wire are sealed with a sealing resin.
また本発明に係る半導体装置用パッケージの製造方法は、基板表層側に所要配線パターンと、該配線パターンを外部に接続するための第1の外部接続部とが形成され、基板の所要部位に、基板裏面側に搭載される半導体チップの端子部が臨み、該端子部と表層側の配線パターンとの間を電気的に接続するワイヤが引き出される窓部が開口された半導体装置用パッケージの製造方法において、接地プレーンおよび電源プレーンの少なくとも一方のプレーンを有し、表層側に導体層を有する多層の基板を形成する工程と、該基板の、形成すべき前記窓部の開口縁に一致する位置に、所要数の第1のスルーホールを形成し、該第1のスルーホール内壁に、対応する前記プレーンの端面を露出させる工程と、前記基板の前記窓部となる部位以外の部位に、第2のスルーホールを形成し、該第2のスルーホール内壁に、対応する前記プレーンの端面を露出させる工程と、前記第1および第2のスルーホール内壁にめっきにより導体部を形成し、該導体部とスルーホール内壁に露出している前記プレーンの端面とを電気的に接続する工程と、前記基板の前記導体層をエッチング加工して、前記配線パターン、前記第1の外部接続部、前記第2のスルーホール内壁に形成された導体部に接続する第2の外部接続部、および前記第1のスルーホール内壁に形成された導体部に接続するボンディングパターンを形成するエッチング工程と、前記基板に、前記第1のスルーホール上を開口線が通るようにして前記窓部を開口する工程とを具備することを特徴とする。 In the method for manufacturing a package for a semiconductor device according to the present invention, a required wiring pattern and a first external connection portion for connecting the wiring pattern to the outside are formed on the substrate surface layer side. Manufacturing method of package for semiconductor device in which terminal portion of semiconductor chip mounted on back side of substrate faces, and window portion through which wire electrically connecting between terminal portion and surface layer side wiring pattern is opened is opened The step of forming a multilayer substrate having at least one of a ground plane and a power plane and having a conductor layer on the surface layer side, and a position corresponding to the opening edge of the window portion to be formed on the substrate A step of forming a required number of first through holes, exposing an end face of the corresponding plane on the inner wall of the first through hole, and a portion other than a portion to be the window portion of the substrate Forming a second through hole, exposing a corresponding end face of the plane on the inner wall of the second through hole, and forming a conductor portion by plating on the inner walls of the first and second through holes, Electrically connecting the conductor portion and an end face of the plane exposed on the inner wall of the through hole; and etching the conductor layer of the substrate to form the wiring pattern, the first external connection portion, An etching step for forming a second external connection portion connected to the conductor portion formed on the inner wall of the second through hole, and a bonding pattern connected to the conductor portion formed on the inner wall of the first through hole; And a step of opening the window portion so that an opening line passes through the first through hole in the substrate.
また、前記第1のスルーホール、第2のスルーホールを同一の工程により形成することを特徴とする。
また、前記第1および第2の外部接続部上にバンプを形成する工程を含むことを特徴とする。
Further, the first through hole and the second through hole are formed by the same process.
The method further includes a step of forming bumps on the first and second external connection portions.
また、本発明に係る半導体装置用パッケージの製造方法は、基板表層側に所要配線パターンと、該配線パターンを外部に接続するための第1の外部接続部とが形成され、基板の所要部位に、基板裏面側に搭載される半導体チップの端子部が臨み、該端子部と表層側の配線パターンとの間を電気的に接続するワイヤが引き出される窓部が開口された半導体装置用パッケージの製造方法において、接地プレーンおよび電源プレーンの少なくとも一方のプレーンを有し、表層側に導体層を有する多層の基板を形成する工程と、該基板の中央部に前記窓部を開口し、該窓部内壁に、対応する前記プレーンの端面を露出させる工程と、前記基板の前記窓部となる部位以外の部位に、第2のスルーホールを形成し、該第2のスルーホール内壁に、対応する前記プレーンの端面を露出させる工程と、前記窓部および第2のスルーホール内壁にめっきにより導体部を形成し、該導体部とスルーホール内壁に露出している前記プレーンの端面とを電気的に接続する工程と、前記基板の前記導体層をエッチング加工して、前記配線パターン、前記第1の外部接続部、前記第2のスルーホール内壁に形成された導体部に接続する第2の外部接続部、および前記窓部内壁に形成された導体部に接続するボンディングパターンを形成するエッチング工程とを具備することを特徴とする。
また前記窓部内壁に形成された導体部を一部除去し、所要複数の独立した導体部に分割する工程を具備することを特徴とする。
Also, in the method for manufacturing a package for a semiconductor device according to the present invention, a required wiring pattern and a first external connection portion for connecting the wiring pattern to the outside are formed on the substrate surface layer side. Manufacturing of a package for a semiconductor device in which a terminal portion of a semiconductor chip mounted on the back side of the substrate faces and a window portion through which a wire for electrically connecting the terminal portion and a wiring pattern on the surface layer is drawn is opened In the method, a step of forming a multilayer substrate having at least one of a ground plane and a power plane, and having a conductor layer on a surface layer side, and opening the window at the center of the substrate, the inner wall of the window And exposing a corresponding end face of the plane, and forming a second through hole in a portion other than the portion to be the window portion of the substrate, and corresponding to the inner wall of the second through hole. A step of exposing the end surface of the plane, and forming a conductor portion by plating on the window portion and the inner wall of the second through hole, and electrically connecting the conductor portion and the end surface of the plane exposed to the inner wall of the through hole. And a second external connection for connecting to the wiring pattern, the first external connection portion, and the conductor portion formed on the inner wall of the second through hole by etching the conductive layer of the substrate. And an etching process for forming a bonding pattern connected to the conductor formed on the inner wall of the window.
The method further comprises a step of removing a part of the conductor formed on the inner wall of the window and dividing it into a plurality of required independent conductors.
本発明に係る半導体装置用パッケージ、半導体装置によれば、接地プレーンおよび/または電源プレーンを設けたので、信号伝播の高速化および安定化が図れる。また、窓部内壁面に、対応する接地プレーンおよび/または電源プレーンに電気的に接続する複数の接続導体部を設け、窓部の縁近傍の基板表層部に前記接続導体部に接続するボンディングパターンを設けたので、基板表層部に接地用および/または電源用の配線パターンを設ける必要がなく、それだけ、信号用の配線密度を高めることができると共に、接地用、電源用のパスを短くでき、信号のリターン電流を接地プレーンおよび/または電源プレーンに流すことができ、基板の配線部の特性インピーダンスを容易に制御することができ、電気的特性を向上させることができる。 According to the semiconductor device package and the semiconductor device according to the present invention, since the ground plane and / or the power supply plane are provided, the signal propagation can be speeded up and stabilized. In addition, a plurality of connection conductor portions that are electrically connected to the corresponding ground plane and / or power plane are provided on the inner wall surface of the window portion, and a bonding pattern that is connected to the connection conductor portion is formed on the substrate surface layer portion near the edge of the window portion. Since it is provided, it is not necessary to provide a wiring pattern for grounding and / or power supply on the surface layer portion of the board, and accordingly, the wiring density for signals can be increased, and the path for grounding and power supply can be shortened, Return current can be passed through the ground plane and / or the power supply plane, the characteristic impedance of the wiring portion of the substrate can be easily controlled, and the electrical characteristics can be improved.
以下本発明における最良の実施の形態を詳細に説明する。
図1は、BOC用の半導体装置用パッケージ10に、半導体チップ12を搭載した半導体装置14の概略的な説明断面図である。図2はパッケージ10の一部切り欠き斜視図である。
半導体装置用パッケージ10は、プリント配線基板16の表層側に形成された所要の配線パターン17と、該配線パターン17を外部に接続するための第1の外部接続部18とが形成され、基板16の中央部に、基板16の裏面側に搭載される半導体チップ12の端子部19が臨み、該端子部19と表層側の配線パターン17との間を電気的に接続するワイヤ20が引き出される窓部21が開口されている点は従来の半導体装置用パッケージと同一である。
なお、窓部21は基板16の中央部以外の部位、例えば基板16の周縁部に設けてもよい(図示せず)。以下では、窓部21を基板16の中央部に設ける場合を例として説明する。
The best mode of the present invention will be described in detail below.
FIG. 1 is a schematic cross-sectional view of a
The
Note that the
本実施の形態に係るパッケージ10では、基板16の内層に形成された、接地プレーン22および電源プレーン23の少なくとも一方のプレーンと、基板16の窓部21の内壁面に形成され、対応するプレーン22、23に電気的に接続する複数の接続導体部25と、窓部21の縁近傍の基板16表層部に形成され、接続導体部25に接続するボンディングパターン26と、基板16の表層側に形成され、基板16に形成されたスルーホール導体部27を介して、対応するプレーン22、23に電気的に接続する第2の外部接続部28とを具備することを特徴とする。
なお、30はソルダーレジスト膜である。
また、配線パターン17や導体部25等の外部に露出する部位には、Ni/Au等の耐食めっき皮膜を形成するとよい。
In the
Moreover, it is good to form corrosion-resistant plating films, such as Ni / Au, in the site | part exposed outside, such as the
図1、図2に示す例では、接地プレーン22、電源プレーン23の両方を基板16の内層側に設けたが、どちらか一方でもよい。また、図1では、接地プレーン22と接続導体部25とが電気的に接続され、また、接地プレーン22がスルーホール導体部27を介して第2の外部接続部28に接続されている部位を断面で示したが、電源プレーン23も、窓部21内壁面における他の部位の接続導体部25に電気的に接続し(図2参照)、また、他の部位におけるスルーホール導体部27を介して他の部位における第2の外部接続部28に接続している。なお、図2では、第2の外部接続部28の図示を省略している。
In the example shown in FIGS. 1 and 2, both the
第1の外部接続部18、第2の外部接続部28には、はんだボール等のバンプ32を取り付けている。
また、窓部21内壁面に形成する接続導体部25は、窓部21の内壁面に形成した断面が半円状をなす凹溝の壁面上に形成されている(図2)。
Moreover, the
そして、半導体装置用パッケージ10の基板16の裏面側に、半導体チップ12が搭載され、基板16の窓部21に臨む半導体チップ12の端子部19のうちの所要端子部19と、基板16の表層側に形成された配線パターン17のボンディングエリア17aとの間、および半導体チップ12の端子部19のうちの所要端子部19と、対応するボンディングパターン26との間がワイヤ20により電気的に接続されて半導体装置14に完成されている。
なお、半導体チップ12とワイヤ20とが封止樹脂35により封止されている。
The
The
続いて、図3〜図9によりパッケージ10の製造方法について説明する。
なお、各図の(a)は断面図、(b)は平面図(部分、または全体平面図)である。
まず、図3に示すように、内層に所要パターンの接地プレーン22および電源プレーン23の少なくとも一方のプレーンを有し、少なくとも表層側に銅箔等からなる導体層36を有する多層の樹脂製基板16を形成もしくは準備する。この多層の基板16は、通常の多層プリント配線基板を形成する方法によって製造できる。
Next, a method for manufacturing the
In addition, (a) of each figure is sectional drawing, (b) is a top view (part or whole top view).
First, as shown in FIG. 3, a
次いで図4に示すように、基板16の、形成すべき前記窓部21の開口縁に一致する位置に、所要複数の第1のスルーホール37を形成し、該第1のスルーホール37内壁に、対応するプレーン(図示では接地プレーン22)の端面を露出させる。電源プレーン23も他の部位における第1のスルーホール37内壁に端面が露出する。
また、基板16の窓部21となる部位以外の所要部位に、第2のスルーホール38(図1)を形成し、該第2のスルーホール38内壁に、対応するプレーンの端面を露出させる。この第1のスルーホール37と第2のスルーホール38は、適宜大きさのドリルを用いて、同一工程で行うことができる。
Next, as shown in FIG. 4, a plurality of required first through
Further, the second through hole 38 (FIG. 1) is formed in a required portion other than the portion to be the
次に、図5に示すように、第1および第2のスルーホール内壁および導体部36上に、無電解銅めっき、次いで電解銅めっきを施してめっき層38を形成し、第1および第2のスルーホール内壁に導体部25、導体部27(図1)を形成し、導体部25、27とスルーホール内壁に露出している対応するプレーン22、23の端面とを電気的に接続する。
Next, as shown in FIG. 5, electroless copper plating and then electrolytic copper plating are performed on the inner walls of the first and second through holes and the
次に、図6に示すように、フォトリソグラフィー工程により、基板16の導体層36およびめっき層38をエッチング加工して、図1および図2に示す、所要の配線パターン17、第1の外部接続部18、第2のスルーホール内壁に形成された導体部27に接続する第2の外部接続部28、および第1のスルーホール37内壁に形成された導体部25に接続するボンディングパターン26を形成する。
Next, as shown in FIG. 6, the
次いで、図7に示すように、基板16に、第1のスルーホール37上を開口線が通るようにして窓部21を開口して、パッケージ10に完成する。この窓部21は、適宜ルーター等の刃物を用いて切削により形成したり、またはプレスにより打ち抜きして形成することができる。これにより、導体部25は、半割りにされたスルーホール(断面半円状の凹溝)37壁面上に形成されることになる。
Next, as shown in FIG. 7, the
また、図8に示すように、基板16表層部の必要個所をソルダーレジスト膜30で被覆するようにする。
また、図9に示すように、露出している配線パターン17、第1および第2の外部接続部18、28、導体部25、27上には、ニッケルめっき、さらに金めっき等の耐食めっき皮膜39を形成するとよい。
また、第1および第2の外部接続部18、28上にはんだボール等のバンプ32を形成するようにする。
Further, as shown in FIG. 8, necessary portions of the surface layer portion of the
Further, as shown in FIG. 9, on the exposed
Further, bumps 32 such as solder balls are formed on the first and second
図10、図11は他の実施の形態を示し、図10はその半導体装置14の概略的な説明断面図であり、図11はその半導体装置用パッケージ10の一部切り欠き斜視図である。図1、図2に示す実施の形態と同一の部材は同一符号を付し、その説明を省略する。
本実施の形態では、基板16の内層側に設けた接地プレーン22、電源プレーン23の他に、基板16の裏面側に、半円筒状の接続導体部25に接続する接地プレーンもしくは電源プレーン42を設けている。この接地プレーンもしくは電源プレーン42を覆ってソルダーレジスト膜30が形成されている。本実施の形態のパッケージ10も、4層の基板16を用いることにより、図1、図2のパッケージ10の製造工程(図3〜図9)と同一の工程により製造することができる。
10 and 11 show another embodiment, FIG. 10 is a schematic sectional view of the
In the present embodiment, in addition to the
図12、図13はさらに他の実施の形態を示し、図12はその半導体装置14の概略的な説明断面図であり、図14はその半導体装置用パッケージ10の一部切り欠き斜視図である。図1、図2に示す実施の形態と同一の部材は同一符号を付し、その説明を省略する。
本実施の形態では、基板16の内層側に接地プレーン22、電源プレーン23を設けず、基板16の裏面側に、半円筒状の接続導体部25に接続する接地プレーンもしくは電源プレーン42を設けている。この接地プレーンもしくは電源プレーン42を覆ってソルダーレジスト膜30が形成されている。本実施の形態のパッケージ10も、2層の基板16を用いることにより、図1、図2のパッケージ10の製造工程(図3〜図9)と同一の工程により製造することができる。
12 and 13 show still another embodiment. FIG. 12 is a schematic sectional view of the
In the present embodiment, the
図14は、パッケージ10のさらに他の実施の形態を示す一部切り欠き斜視図である。図1、図2に示す実施の形態と同一の部材は同一符号をもって示した。
本実施の形態でも、パッケージ10は、基板16の内層に形成された、接地プレーン22および電源プレーン23の少なくとも一方のプレーンと、基板16の窓部21の内壁面に形成され、対応するプレーン22、23に電気的に接続する複数の接続導体部25と、窓部21の縁近傍の基板16表層部に形成され、接続導体部25に接続するボンディングパターン26と、基板16の表層側に形成され、基板16に形成されたスルーホール導体部(図14では省略)27を介して、対応するプレーン22、23に電気的に接続する第2の外部接続部(図14では省略)28とを具備することを特徴とする。
FIG. 14 is a partially cutaway perspective view showing still another embodiment of the
Also in the present embodiment, the
上記第1の実施の形態では、第1のスルーホール37を窓部21の開口縁上に一致する位置に所要配列で形成し、めっきにより導体部25を形成した後、窓部21を開口するように形成したが、第2の実施の形態では、第1のスルーホール37を設けることなく、直接、基板16に窓部21を開口し、この窓部21の壁面全体にめっきにより導体部を形成した後、必要個所に所要複数の独立した導体部25が残るように、窓部21の内壁を切削加工等によって除去するようにした。
In the first embodiment, the first through
図15〜図19に、図14に示すパッケージ10の製造工程を示す。
なお、各図の(a)は断面図、(b)は平面図(部分、または全体平面図)である。
まず、図15に示すように、内層に所要パターンの接地プレーン22および電源プレーン23の少なくとも一方のプレーンを有し、少なくとも表層側に銅箔等からなる導体層36を有する多層の樹脂製基板16を形成もしくは準備する。この多層の基板16は、通常の多層プリント配線基板を形成する方法によって製造できる。
15 to 19 show a manufacturing process of the
In addition, (a) of each figure is sectional drawing, (b) is a top view (part or whole top view).
First, as shown in FIG. 15, a
次いで図16に示すように、基板16の中央部に窓部21を開口し、窓部21の内壁に、対応するプレーン(図示では接地プレーン22)の端面を露出させる。電源プレーン23も他の部位における窓部21内壁に端面が露出する。窓部21は、ルーター等の刃物による切削加工やプレスによる打ち抜き加工によって形成できる。
また、基板16の窓部21となる部位以外の所要部位に、第2のスルーホール38(図1)を形成し、該第2のスルーホール38内壁に、対応するプレーンの端面を露出させる。第2のスルーホール38は、適宜大きさのドリルを用いて明けることができる。
Next, as shown in FIG. 16, a
Further, the second through hole 38 (FIG. 1) is formed in a required portion other than the portion to be the
次に、窓部21の内壁、第2のスルーホール38内壁および導体部36上に、無電解銅めっき、次いで電解銅めっきを施してめっき層38を形成し、窓部21の内壁および第2のスルーホール内壁に導体部25、導体部27(図1)を形成し、導体部25、27と、窓部21内壁、第2のスルーホール38内壁に露出している対応するプレーン22、23の端面とを電気的に接続する。
次に、図17に示すように、フォトリソグラフィー工程により、基板16の導体層36およびめっき層38をエッチング加工して、図1および図14に示す、所要の配線パターン17、第1の外部接続部18、第2のスルーホール内壁に形成された導体部27に接続する第2の外部接続部28、および窓部21内壁に形成された導体部25に接続するボンディングパターン26を形成する。
Next, electroless copper plating and then electrolytic copper plating are performed on the inner wall of the
Next, as shown in FIG. 17, the
次に図18、図14に示すように、窓部21内壁の所要箇所をルーターで切削して凹部40を形成し、窓部21内壁に形成された導体部25を独立した所要複数の導体部25に分割する。
また、図18に示すように、基板16表層部の必要個所をソルダーレジスト膜30で被覆するようにする。
また、図19に示すように、露出している配線パターン17、第1および第2の外部接続部18、28、導体部25、27上には、ニッケルめっき、さらに金めっき等の耐食めっき皮膜39を形成するとよい。
また、第1および第2の外部接続部18、28上にはんだボール等のバンプ32を形成するようにする。
以上のようにしてパッケージ10を製造できる。
Next, as shown in FIG. 18 and FIG. 14, a required portion of the inner wall of the
Further, as shown in FIG. 18, necessary portions of the surface layer portion of the
Further, as shown in FIG. 19, on the exposed
Further, bumps 32 such as solder balls are formed on the first and second
The
図20、図21はさらに他の実施の形態を示し、図20はその半導体装置14の概略的な説明断面図であり、図21はその半導体装置用パッケージ10の一部切り欠き斜視図である。図14に示す実施の形態と同一の部材は同一符号を付し、その説明を省略する。
本実施の形態では、内層側に接地プレーン22、電源プレーン23を設けず、基板16の裏面側に、接続導体部25に接続する接地プレーンもしくは電源プレーン42を設けている。また、接続導体部25は、窓部21の内壁に形成した導体部を分離せず、ベタパターンのままとしている。この接地プレーンもしくは電源プレーン42を覆ってソルダーレジスト膜30が形成されている。本実施の形態のパッケージ10も、2層の基板16を用いることにより、図4のパッケージ10の製造工程(図15〜図19)と同一の工程により製造することができる。
なお、前記のように内層側に接地プレーンあるいは電源プレーンを有する場合にも、ベタパターンの接続導体部25であってもよい。
20 and 21 show still another embodiment. FIG. 20 is a schematic sectional view of the
In the present embodiment, the
Note that the
なお、上記各実施の形態では、1つのパッケージ10を製造する例で示したが、実際には、多数個取りの基板16に複数個のパッケージ10を作りこみ、各パッケージ10に半導体チップ12を搭載し、必要なワイヤボンディング、樹脂封止等の工程を行った後、個片の半導体装置に切断分離するようにする。
In each of the above-described embodiments, an example is shown in which one
10 半導体装置用パッケージ
12 半導体チップ
14 半導体装置
16 基板
17 配線パターン
18 第1の外部接続部
19 端子部
20 ワイヤ
21 窓部
22 接地プレーン
23 電源プレーン
25 接続導体部
26 ボンディングパターン
27 スルーホール導体部
28 第2の外部接続部
30 ソルダーレジスト膜
32 バンプ
35 封止樹脂
36 導体層
37 スルーホール
38 耐食めっき皮膜
42 接地プレーンもしくは電源プレーン
DESCRIPTION OF
Claims (12)
前記基板に形成された、接地プレーンおよび電源プレーンの少なくとも一方のプレーンと、
前記基板の窓部内壁面に形成され、対応する前記プレーンに電気的に接続する接続導体部と、
前記窓部の縁近傍の基板表層部に形成され、前記接続導体部に接続するボンディングパターンと、
前記基板の表層側に形成され、基板に形成されたスルーホール導体部を介して、対応する前記プレーンに電気的に接続する第2の外部接続部とを具備することを特徴とする半導体装置用パッケージ。 A required wiring pattern and a first external connection portion for connecting the wiring pattern to the outside are formed on the substrate surface layer side, and a terminal portion of a semiconductor chip mounted on the back side of the substrate faces a required portion of the substrate. In the package for a semiconductor device in which a window part from which a wire for electrically connecting the terminal part and the wiring pattern on the surface layer side is drawn is opened,
At least one of a ground plane and a power plane formed on the substrate;
A connection conductor portion formed on the inner wall surface of the window portion of the substrate and electrically connected to the corresponding plane;
A bonding pattern formed on the substrate surface layer near the edge of the window, and connected to the connection conductor;
A second external connection portion formed on a surface layer side of the substrate and electrically connected to the corresponding plane through a through-hole conductor portion formed on the substrate; package.
接地プレーンおよび電源プレーンの少なくとも一方のプレーンを有し、表層側に導体層を有する多層の基板を形成する工程と、
該基板の、形成すべき前記窓部の開口縁に一致する位置に、所要数の第1のスルーホールを形成し、該第1のスルーホール内壁に、対応する前記プレーンの端面を露出させる工程と、
前記基板の前記窓部となる部位以外の部位に、第2のスルーホールを形成し、該第2のスルーホール内壁に、対応する前記プレーンの端面を露出させる工程と、
前記第1および第2のスルーホール内壁にめっきにより導体部を形成し、該導体部とスルーホール内壁に露出している前記プレーンの端面とを電気的に接続する工程と、
前記基板の前記導体層をエッチング加工して、前記配線パターン、前記第1の外部接続部、前記第2のスルーホール内壁に形成された導体部に接続する第2の外部接続部、および前記第1のスルーホール内壁に形成された導体部に接続するボンディングパターンを形成するエッチング工程と、
前記基板に、前記第1のスルーホール上を開口線が通るようにして前記窓部を開口する工程とを具備することを特徴とする半導体装置用パッケージの製造方法。 A required wiring pattern and a first external connection portion for connecting the wiring pattern to the outside are formed on the substrate surface layer side, and a terminal portion of a semiconductor chip mounted on the back side of the substrate faces a required portion of the substrate. In the method for manufacturing a package for a semiconductor device in which a window part through which a wire for electrically connecting the terminal part and the wiring pattern on the surface layer side is drawn is opened,
Forming a multi-layer substrate having at least one of a ground plane and a power plane and having a conductor layer on the surface layer side;
Forming a required number of first through holes at positions corresponding to the opening edges of the windows to be formed on the substrate, and exposing end faces of the corresponding planes on the inner walls of the first through holes; When,
Forming a second through hole in a portion other than the portion to be the window portion of the substrate, and exposing an end face of the corresponding plane on the inner wall of the second through hole;
Forming a conductor portion by plating on the inner wall of the first and second through holes, and electrically connecting the conductor portion and an end surface of the plane exposed on the inner wall of the through hole;
Etching the conductor layer of the substrate to form the wiring pattern, the first external connection portion, a second external connection portion connected to a conductor portion formed on the inner wall of the second through hole, and the first An etching step of forming a bonding pattern connected to a conductor formed on the inner wall of one through hole;
And a step of opening the window portion so that an opening line passes through the first through hole in the substrate.
接地プレーンおよび電源プレーンの少なくとも一方のプレーンを有し、表層側に導体層を有する多層の基板を形成する工程と、
該基板の中央部に前記窓部を開口し、該窓部内壁に、対応する前記プレーンの端面を露出させる工程と、
前記基板の前記窓部となる部位以外の部位に、第2のスルーホールを形成し、該第2のスルーホール内壁に、対応する前記プレーンの端面を露出させる工程と、
前記窓部および第2のスルーホール内壁にめっきにより導体部を形成し、該導体部とスルーホール内壁に露出している前記プレーンの端面とを電気的に接続する工程と、
前記基板の前記導体層をエッチング加工して、前記配線パターン、前記第1の外部接続部、前記第2のスルーホール内壁に形成された導体部に接続する第2の外部接続部、および前記窓部内壁に形成された導体部に接続するボンディングパターンを形成するエッチング工程とを具備することを特徴とする半導体装置用パッケージの製造方法。 A required wiring pattern and a first external connection portion for connecting the wiring pattern to the outside are formed on the substrate surface layer side, and a terminal portion of a semiconductor chip mounted on the back side of the substrate faces a required portion of the substrate. In the method for manufacturing a package for a semiconductor device in which a window part through which a wire for electrically connecting the terminal part and the wiring pattern on the surface layer side is drawn is opened,
Forming a multi-layer substrate having at least one of a ground plane and a power plane and having a conductor layer on the surface layer side;
Opening the window at the center of the substrate and exposing the end face of the corresponding plane on the inner wall of the window;
Forming a second through hole in a portion other than the portion to be the window portion of the substrate, and exposing an end face of the corresponding plane on the inner wall of the second through hole;
Forming a conductor portion by plating on the window portion and the inner wall of the second through hole, and electrically connecting the conductor portion and an end surface of the plane exposed on the inner wall of the through hole;
Etching the conductor layer of the substrate to connect the wiring pattern, the first external connection portion, the second external connection portion connected to the conductor portion formed on the inner wall of the second through hole, and the window And an etching process for forming a bonding pattern connected to the conductor formed on the inner wall of the part.
12. The method of manufacturing a package for a semiconductor device according to claim 10, further comprising a step of forming bumps on the first and second external connection portions.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006035791A JP2006261652A (en) | 2005-02-18 | 2006-02-13 | Package for semiconductor device, method of manufacturing the same, and semiconductor device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005042639 | 2005-02-18 | ||
JP2006035791A JP2006261652A (en) | 2005-02-18 | 2006-02-13 | Package for semiconductor device, method of manufacturing the same, and semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006261652A true JP2006261652A (en) | 2006-09-28 |
Family
ID=37100482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006035791A Pending JP2006261652A (en) | 2005-02-18 | 2006-02-13 | Package for semiconductor device, method of manufacturing the same, and semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006261652A (en) |
-
2006
- 2006-02-13 JP JP2006035791A patent/JP2006261652A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7256495B2 (en) | Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same | |
JP4248761B2 (en) | Semiconductor package, manufacturing method thereof, and semiconductor device | |
JP3895303B2 (en) | Method for manufacturing package substrate without using plated lead | |
US7226807B2 (en) | Method of production of circuit board utilizing electroplating | |
US20110042128A1 (en) | Coreless packaging substrate and method for fabricating the same | |
JPH09266268A (en) | Semiconductor device manufacturing method and package of semiconductor device | |
JP2008172267A (en) | Method of manufacturing integrated circuit package and integrated circuit package | |
KR101068539B1 (en) | Method of manufacturing a wiring board by utilizing electro plating | |
US7453141B2 (en) | Semiconductor device package, method of manufacturing the same, and semiconductor device | |
KR101614856B1 (en) | Wiring substrate for a semiconductor chip, semiconductor package having the wiring substrate and method of manufacturing the semiconductor package | |
JP5188289B2 (en) | Method for manufacturing printed circuit board | |
US6896173B2 (en) | Method of fabricating circuit substrate | |
US7171744B2 (en) | Substrate frame | |
JP3770895B2 (en) | Manufacturing method of wiring board using electrolytic plating | |
JP2009267227A (en) | Package for storing semiconductor element, and manufacturing method therefor | |
JP2001024097A (en) | Chip package substrate structure and manufacture thereof | |
JP3721299B2 (en) | Manufacturing method of semiconductor package | |
JP2005079129A (en) | Plastic package and its manufacturing process | |
JP2006261652A (en) | Package for semiconductor device, method of manufacturing the same, and semiconductor device | |
JP2004111578A (en) | Process for producing build-up printed wiring board with heat spreader and build-up printed wiring board with heat spreader | |
JP2006261382A (en) | Multilayer wiring board and its manufacturing method | |
JP2006128249A (en) | Package for housing semiconductor element and its manufacturing method | |
JP2018088442A (en) | Printed wiring board and manufacturing method thereof | |
JP4728032B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2004040032A (en) | Wiring board and method for manufacturing wiring board |