JP2006261575A - Ｄｉｐ型半導体装置 - Google Patents

Ｄｉｐ型半導体装置 Download PDF

Info

Publication number
JP2006261575A
JP2006261575A JP2005080146A JP2005080146A JP2006261575A JP 2006261575 A JP2006261575 A JP 2006261575A JP 2005080146 A JP2005080146 A JP 2005080146A JP 2005080146 A JP2005080146 A JP 2005080146A JP 2006261575 A JP2006261575 A JP 2006261575A
Authority
JP
Japan
Prior art keywords
chip
pad
inner lead
semiconductor device
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005080146A
Other languages
English (en)
Inventor
Hidekazu Yamada
田 英 和 山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005080146A priority Critical patent/JP2006261575A/ja
Publication of JP2006261575A publication Critical patent/JP2006261575A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 小型化が可能なＤＩＰ型半導体装置を提供する。
【解決手段】 ＤＩＰ型半導体装置１は、矩形のＩＣチップ４と、ＩＣチップ４の両辺に先端部が対向するように列方向に２列に並べられたインナーリード５と、ＩＣチップ４上に列方向に沿って設けられたパッド６と、インナーリード５とパッド６との間を結線するボンディングワイヤ７と、を備え、パッド６は、ボンディングワイヤ７のワイヤボンディングに必要なボンディングループ長を確保するために、ＩＣチップ４の行方向内側にシフトして設けられている。
【選択図】 図２

Description

本発明は、リードフレームを用いたＤＩＰ（Dual Inline Package）型のパッケージ方式を用いた半導体装置であるＤＩＰ型半導体装置に関するものである。
従来の半導体装置の標準パッケージ方式として、ＤＩＰ型のパッケージ方式がある。長方形のパッケージの両方の列方向の長辺に、外部入出力用のピンを２列に並べたもので、製造時および実装時のコストを低く抑えられるという利点がある。このＤＩＰ型半導体装置は、ＩＣチップと、このＩＣチップの外周部に列方向に沿って設けられたパッドと、ＩＣチップの列方向の長辺に先端部が対向するように配置されたインナーリードと、を備えており、このインナーリードの先端部とパッドとの間がボンディングワイヤで結線されている（例えば、特許文献１参照）。
このような、従来技術において、パッドは、ＩＣチップの特性に影響を与えないように、また、ＩＣチップのエッジやこのＩＣチップを積載するベッドのエッジにボンディングワイヤが接触するのを避けるため、ＩＣチップの外周部（ＩＣチップのエッジから０．５ｍｍの範囲）に設けられている。そして、ボンディングワイヤ１０５は、ボンディングマシンの性能にもよるが通常1.0ｍｍ以上のボンディングループ長を確保するため、このボンディンループ長に応じたインナーリードとパッドとの間の行方向の間隙が必要になり、ＤＩＰ型半導体装置全体の小型化を十分に図ることができないという問題が生じていた。
特開平１０−３２３７４号公報（第４−５頁、第1図）
本発明は、上記課題を解決するものであり、必要なボンディングループ長を確保しつつ、ＩＣチップとインナーリードとの間の間隔を極力狭めることができるようにして、小型化を図ることが可能なＤＩＰ型半導体装置を提供することを目的とする。
本発明に係る実施例に従ったＤＩＰ型半導体装置は、矩形のＩＣチップと、前記ＩＣチップの列方向の両辺に先端部が対向するように２列に並べられたインナーリードと、前記ＩＣチップの列方向に沿って前記ＩＣチップ上に設けられたパッドと、前記インナーリードと前記パッドとの間を結線するボンディングワイヤと、を備え、前記パッドは、前記ボンディングワイヤのワイヤボンディングに必要なボンディングループ長を確保するために、前記ＩＣチップの行方向内側にシフトして設けられていることを特徴とする。
また、本発明に係る実施例に従ったＤＩＰ型半導体装置は、矩形のＩＣチップと、前記ＩＣチップの列方向の一辺に先端部が対向するように並べられた第１のインナーリードと、前記ＩＣチップの列方向の他の一辺に先端部が対向するように並べられた第２のインナーリードと、前記ＩＣチップの中央部よりも前記第２のインナーリードの先端部が面している側に設けられた第１のパッドと、前記ＩＣチップの中央部よりも前記第１のインナーリードの先端部が面している側に設けられた第２のパッドと、前記第１のインナーリードと前記第１のパッドとを結線する第１のボンディングワイヤと、前記第２のインナーリードと前記第２のパッドとを結線する第２のボンディングワイヤと、を備え、前記第１のパッドと前記第２のパッドとは、前記第１のボンディングワイヤと前記第２のボンディングワイヤとが交差しないように設けられていることを特徴とする。
本発明によれば、必要なボンディングループ長を確保しつつ、インナーリードとＩＣチップとの間の間隙を狭めることにより、ＤＩＰ型半導体装置の小型化を図ることが可能になる。
以下、本発明に係る各実施例について図面を参照しながら説明する。
図１は、本発明の実施例に係るＤＩＰ型半導体装置の外観を示す斜視図である。図１に示すように、ＤＩＰ型半導体装置１は、図示しないＩＣチップを内部に収納したモールドパッケージ２と、図示しないインナーリードを介してこのＩＣチップと電気的に接続され、外部の端子と接続するためのアウターリード３とを備えている。
図２は、本発明の実施例１に係るＤＩＰ型半導体装置の要部の構成を示す平面図である。なお、以下ではＩＣチップのインナーリードの先端部が対向する辺の方向を列方向とし、これと直角をなす方向を行方向として説明する。
図２に示すように、ＤＩＰ型半導体装置１は、半導体素子が集積された矩形のＩＣチップ４と、このＩＣチップ４の列方向の両辺に沿って先端部が対向するように、ＩＣチップと従来技術の場合よりも狭い間隙８を空けて２列に並べられたインナーリード５と、ＩＣチップ４の列方向に沿ってＩＣチップ４上に設けられたパッド６と、このパッド６とインナーリード５とを結線することにより、ＩＣチップ４とインナーリード５とを電気的に接続するボンディングワイヤ７と、を備えている。
ここで、ボンディングワイヤ７には、所望の特性を得るため、また、作業上、ボンディング装置の性能上の理由から所定のボンディングループ長（例えば、1.0ｍｍ以上）を確保することが要求される。したがって、パッド６は、ボンディングワイヤ７のワイヤボンディングに必要なボンディングループ長が確保できるように、ボンディングループ長に応じて、破線で示したＩＣチップ４の列方向の両辺の端部位置から行方向内側に、例えば、０．５ｍｍ以上内側の領域である内部領域にシフトして設けられている。これにより、ボンディング条件は変更する必要はなく、ワイヤボンディングに必要な、例えば1.0ｍｍ以上のボンディングループ長が確保されるようになっている。また、パッド６は、ＩＣチップ４の特性への影響ができるだけ小さい領域に形成するのが好ましい。なお、破線で示した領域は、例えば素子領域として使用可能であるため、パッド６をシフトさせた場合であっても、素子領域の同じ面積を維持することができるようになっている。
また、ＤＩＰ型パッケージ１は、パッド開口が大きく（面積が８０μｍ×８０μｍ以上）、パッド数の少ない製品が多いため、パッド６の配置に関する自由度があり、ＩＣチップ４の表面内部にパッド６を配置することが可能である。
なお、インナーリード７の上面からＩＣチップ４の上面までの高度差が小さくなるように調整することにより、ＩＣチップ４のエッジ４aとボンディングワイヤ７とが接近し接触するのを十分回避することができる。
以上のように、本実施例に係るＤＩＰ型半導体装置によれば、ボンディング条件を変更することなく、ボンディングループ長に応じてパッドをＩＣチップの表面内部に配置することで、行方向（ボンディングワイヤの配線方向）のＩＣチップとインナーリードとの間の間隔を狭めて、素子領域の面積を変えることなくＤＩＰ型半導体装置の小型化を図ることができる。
実施例１では、パッド６をＩＣチップ４の外周部より内側の表面内部にシフトさせて配置する構成について述べたが、本実施例では、特に、パッド６の位置をＩＣチップ４の中央部に配置する構成について述べる。
図３は、本発明の実施例２に係るＤＩＰ型半導体装置の要部の構成を示す平面図である。図３に示すように、パッド９がＩＣチップ４の中央部（例えば、ＩＣチップ４の表面内部のうち、ＩＣチップの列方向の中心線から行方向に０．５ｍｍ以内の範囲）に配置されている。ＩＣチップ４の中心列線に対して、一側方向側に位置する第１のインナーリード５に接続された第１のパッド９と、他側方向側に位置する第２のインナーリード５に接続された第２のパッド９とは、中心列線の両側に対称配置されている。すなわち、これらのパッド９は、短絡しないように行方向に隣接して２個ずつ配置されている。なお、隣接する各々のパッド９は、電気的に接触しないように配置されている。
このように、パッド９が中央部に配置されているため、ＩＣチップ４の外周部にパッド９を配置する場合よりも平均配線長が短くなる。したがって、ＩＣチップ内の配線における電圧降下の影響が小さくなるので、電力がより均等に供給できるようになっている。また、少なくとも、２個ずつパッド９を隣接するように集約して配置しているので、パッド４のＩＣチップ４への影響が低減できるようになっている。
以上のように、本実施例に係るＤＩＰ型半導体装置によれば、行方向のＩＣチップとインナーリードとの間の間隔を狭めて、ＤＩＰ型半導体装置の小型化を図りつつ、ＩＣチップへの電力供給の均等化を図ることができる。
実施例２では、パッド６をＩＣチップ４の中央部に配置する構成について述べたが、本実施例では、特に、パッド６をＩＣチップ４の中心の列方向に沿って配列する構成について述べる。
図４は、本発明の実施例３に係るＤＩＰ型半導体装置の要部の構成を示す平面図である。図４に示すように、ＤＩＰ型半導体装置１において、パッド１０は、ＩＣチップ４の中央部の列方向に沿って１列に並んで設けられている。すなわち、ＩＣチップ４の中央列線に対して、一側方向側に位置する第１のインナーリード５aに接続されたパッド１０と、他側方向側に位置する第２のインナーリード５に接続された第２のインナーリード５ｂに接続されたパッド１０とが短絡しないように同一列線上（中心列線上）に一列に交互に配置されている。なお、隣接する各々のパッド９は、電気的に接触しないように配置されている。また、ボンディングループ長が必要以上に長くなる場合は、ボンディングワイヤ径を大きくする等の対策を採ることにより、モールド時のワイヤ流れを回避できる。
以上のように、本実施例に係るＤＩＰ型半導体装置によれば、行方向のＩＣチップとインナーリードとの間の間隔を狭めつつ、パッドが形成される領域をＩＣチップの列方向に沿って一列に配置することにより、ＩＣチップの行方向の長さを短くすることができるので、ＤＩＰ型半導体装置の更なる小型化を図ることができる。
これまでの実施例では、パッド６をＩＣチップ４の列方向の中心に配列する構成について述べたが、本実施例では、パッド６のシフトを更に進めてＩＣチップ４の対辺側に配置する構成について述べる。
図５は、本発明の実施例４に係るＤＩＰ型半導体装置の要部の構成を示す平面図である。図５に示すように、ＤＩＰ型半導体装置１は、矩形のＩＣチップ４と、このＩＣチップの列方向の一辺に先端部が対向するように並べられた第１のインナーリード５aと、ＩＣチップ４の列方向の他の一辺に先端部が対向するように並べられた第２のインナーリード５ｂと、ＩＣチップ４の中央部よりも第２のインナーリード５ｂの先端部が面している側に設けられた第１のパッド１１aと、ＩＣチップ４の中央部よりも第１のインナーリード５aの先端部が面している側に設けられた第２のパッド１１ｂと、第１のインナーリード５aと第１のパッド１１aとを結線する第１のボンディングワイヤ７aと、第２のインナーリード５ｂと第２のパッドと１１ｂを結線する第２のボンディングワイヤ７ｂと、を備えている。
この第１のパッド１１aと第２のパッド１１ｂとは、第１のボンディングワイヤ７aと第２のボンディングワイヤ７ｂとが交差（接触）しないように交互に配線され千鳥配置になるように設けられている。
なお、ボンディングループ長が必要以上に長くなる場合は、実施例３の場合と同様に、ボンディングワイヤ径を大きくする等の対策を採ることにより、モールド時のワイヤ流れを回避できる。
以上のように、本実施例に係るＤＩＰ型半導体装置によれば、行方向のＩＣチップとインナーリードとの間の間隔を狭めつつ、ＤＩＰ型半導体装置の更なる小型化を図ることができる。
なお、以上の各実施例において、ＩＣチップのインナーリードの先端部が対向する辺の方向を列方向とし、これと直角をなす方向を行方向として説明したが、行と列とを交換しても同様の作用効果を奏することができるのは勿論である。
本発明の実施例に係るＤＩＰ型半導体装置の外観を示す斜視図である。 本発明の実施例１に係るＤＩＰ型半導体装置の要部の構成を示す平面図である。 本発明の実施例２に係るＤＩＰ型半導体装置の要部の構成を示す平面図である。 本発明の実施例３に係るＤＩＰ型半導体装置の要部の構成を示す平面図である。 本発明の実施例４に係るＤＩＰ型半導体装置の要部の構成を示す平面図である。
符号の説明
１ ＤＩＰ型半導体装置
２ モールドパッケージ
３ アウターリード
４ ＩＣチップ
５ インナーリード
５a 第１のインナーリード
５ｂ 第２のインナーリード
６ パッド
７ ボンディングワイヤ
７a 第１のボンディングワイヤ
７ｂ 第２のボンディングワイヤ
８ 間隙
９ パッド
１０ パッド
１１a 第１のパッド
１１ｂ 第２のパッド

Claims (4)

  1. 矩形のＩＣチップと、
    前記ＩＣチップの両辺に先端部が対向するように列方向に２列に並べられたインナーリードと、
    前記ＩＣチップ上に列方向に沿って設けられたパッドと、
    前記インナーリードと前記パッドとの間を結線するボンディングワイヤと、を備え、
    前記パッドは、前記ボンディングワイヤのワイヤボンディングに必要なボンディングループ長を確保するために、前記ＩＣチップの行方向内側にシフトして設けられていることを特徴とするＤＩＰ型半導体装置。
  2. 前記パッドは、前記ＩＣチップの中心列線に対して、一側方向側に位置する第１のインナーリードに接続された第１のパッドと、他側方向側に位置する第２のインナーリードに接続された第２のパッドとからなり、
    前記第１および第２のパッドは、前記中心列線の両側に対称配置されていることを特徴とする請求項１に記載のＤＩＰ型半導体装置。
  3. 前記パッドは、前記ＩＣチップの中心列線に対して、一側方向側に位置する第１のインナーリードに接続された第１のパッドと、他側方向側に位置する第２のインナーリードに接続された第２のパッドとからなり、
    前記第１および第２のパッドは、前記中心列線上に一列に交互に配置されていることを特徴とする請求項１に記載のＤＩＰ型半導体装置。
  4. 矩形のＩＣチップと、
    前記ＩＣチップの列方向の一辺に先端部が対向するように並べられた第１のインナーリードと、
    前記ＩＣチップの列方向の他の一辺に先端部が対向するように並べられた第２のインナーリードと、
    前記ＩＣチップの中央部よりも前記第２のインナーリードの先端部が面している側に設けられた第１のパッドと、
    前記ＩＣチップの中央部よりも前記第１のインナーリードの先端部が面している側に設けられた第２のパッドと、
    前記第１のインナーリードと前記第１のパッドとを結線する第１のボンディングワイヤと、
    前記第２のインナーリードと前記第２のパッドとを結線する第２のボンディングワイヤと、を備え、
    前記第１のパッドと前記第２のパッドとは、前記第１のボンディングワイヤと前記第２のボンディングワイヤとが交差しないように設けられていることを特徴とするＤＩＰ型半導体装置。
JP2005080146A 2005-03-18 2005-03-18 Ｄｉｐ型半導体装置 Pending JP2006261575A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005080146A JP2006261575A (ja) 2005-03-18 2005-03-18 Ｄｉｐ型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005080146A JP2006261575A (ja) 2005-03-18 2005-03-18 Ｄｉｐ型半導体装置

Publications (1)

Publication Number Publication Date
JP2006261575A true JP2006261575A (ja) 2006-09-28

Family

ID=37100439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005080146A Pending JP2006261575A (ja) 2005-03-18 2005-03-18 Ｄｉｐ型半導体装置

Country Status (1)

Country Link
JP (1) JP2006261575A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088453A (ja) * 2005-09-23 2007-04-05 Freescale Semiconductor Inc スタックダイパッケージを製造する方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088453A (ja) * 2005-09-23 2007-04-05 Freescale Semiconductor Inc スタックダイパッケージを製造する方法

Similar Documents

Publication Publication Date Title
JP4146290B2 (ja) 半導体装置
JP2006261575A (ja) Ｄｉｐ型半導体装置
USRE44699E1 (en) Semiconductor integrated circuit having pads layout for increasing signal integrity and reducing chip size
JP2007180077A (ja) 半導体装置
JP6361508B2 (ja) 半導体集積回路
JP3274633B2 (ja) 半導体集積回路装置
JP2007103792A (ja) 半導体装置
KR100752011B1 (ko) 패키지 기판의 스트립 포맷 및 그 배열
JP2008177424A (ja) 半導体装置
KR100566781B1 (ko) 리드 온 칩 타입 반도체 패키지
US20110115063A1 (en) Integrated Circuit Packaging with Split Paddle
JP4745205B2 (ja) 半導体装置
KR100273981B1 (ko) 반도체 장치용 패키지
JP2007335576A (ja) 半導体装置
JP2008153709A (ja) 半導体装置の製造方法
JP2005085787A (ja) 半導体集積回路
JP2004088116A (ja) 半導体素子及び半導体装置
JP2005085829A (ja) 半導体装置
JP2005142426A (ja) マルチチップパッケージ構造
US20040178485A1 (en) Semiconductor device housing plural stacked semiconductor elements
US20070215989A1 (en) Semiconductor chip assembly
JP2009004475A (ja) リードフレームおよびそれを用いた半導体装置
JPH05226568A (ja) 半導体装置
JPS63199450A (ja) Ｓｉｐの製造方法
KR100525091B1 (ko) 반도체 패키지