JP2006260772A - 増幅回路および磁気記録データ再生装置 - Google Patents
増幅回路および磁気記録データ再生装置 Download PDFInfo
- Publication number
- JP2006260772A JP2006260772A JP2006183267A JP2006183267A JP2006260772A JP 2006260772 A JP2006260772 A JP 2006260772A JP 2006183267 A JP2006183267 A JP 2006183267A JP 2006183267 A JP2006183267 A JP 2006183267A JP 2006260772 A JP2006260772 A JP 2006260772A
- Authority
- JP
- Japan
- Prior art keywords
- head
- amplifier circuit
- transistors
- transistor
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Digital Magnetic Recording (AREA)
Abstract
【課題】低消費電力化を実現でき、容量素子を内蔵することにより回路構成を簡略化でき、外部部品の削減を実現できるMRヘッド用増幅回路を実現する。
【解決手段】MRヘッド抵抗RMR にバイアス電流源ISB により電流を供給し、磁気記録データ再生時にヘッド抵抗RMR の変化分を電圧の変化に変換する。容量素子C3,C4により、ヘッド抵抗RMR の電圧降下の直流成分をカットオフし、交流成分のみをトランジスタQ1,Q2からなる差動増幅回路AMP2に入力し、増幅した出力電圧Vout に応じて記録データを判別できるので、直流カットオフ用容量素子C3とC4の容量値を小さくでき、ICチップに内蔵できるので、外部部品の削減を実現できる。さらに、トランジスタQ1とQ2のベースバイアス電圧がMRヘッドに独立して設定できるので、消費電力を低減できる。
【選択図】図1
【解決手段】MRヘッド抵抗RMR にバイアス電流源ISB により電流を供給し、磁気記録データ再生時にヘッド抵抗RMR の変化分を電圧の変化に変換する。容量素子C3,C4により、ヘッド抵抗RMR の電圧降下の直流成分をカットオフし、交流成分のみをトランジスタQ1,Q2からなる差動増幅回路AMP2に入力し、増幅した出力電圧Vout に応じて記録データを判別できるので、直流カットオフ用容量素子C3とC4の容量値を小さくでき、ICチップに内蔵できるので、外部部品の削減を実現できる。さらに、トランジスタQ1とQ2のベースバイアス電圧がMRヘッドに独立して設定できるので、消費電力を低減できる。
【選択図】図1
Description
本発明は、磁気記録データ再生に用いられるMR(Magneto-Resistive )ヘッド用増幅回路および磁気記録データ再生装置に関するものである。
ハードディスク駆動装置(Hard disk driver: HDD)などにおいては、磁気記録したデータを再生するヘッドに、MRヘッドがある。MRヘッドは磁束変化によって抵抗値が変化する原理を利用してデータの再生が行われる。
MRヘッドを用いたデータ再生方式として、電流バイアス電圧検出(Current bias voltage sense)方式がある。これはMRヘッドに電流を印加し、ヘッドに電圧を発生させ、MRヘッドの抵抗値が記録データに応じた変化分がヘッド電圧の変化として検出することにより、記録データの再生を実現させる方式である。
MRヘッドを用いたデータ再生方式として、電流バイアス電圧検出(Current bias voltage sense)方式がある。これはMRヘッドに電流を印加し、ヘッドに電圧を発生させ、MRヘッドの抵抗値が記録データに応じた変化分がヘッド電圧の変化として検出することにより、記録データの再生を実現させる方式である。
図2は、MR方式を用いた磁気記録データ再生装置において、MRヘッド電圧を増幅する増幅回路の構成を示している。
図示のように、抵抗素子R1,R2、トランジスタQ1,Q2、容量素子C2および電流源IS1,IS2により差動増幅回路が構成されている。容量素子C2はトランジスタQ1とQ2のエミッタ間に接続され、電流源IS1,IS2は、それぞれトランジスタQ1とQ2のエミッタに接続され、これらのトランジスタに駆動電流を供給する。抵抗素子R1とR2は、それぞれトランジスタQ1とQ2のコレクタと電源電圧VCC間に接続され、これらのトランジスタの負荷を構成している。
図示のように、抵抗素子R1,R2、トランジスタQ1,Q2、容量素子C2および電流源IS1,IS2により差動増幅回路が構成されている。容量素子C2はトランジスタQ1とQ2のエミッタ間に接続され、電流源IS1,IS2は、それぞれトランジスタQ1とQ2のエミッタに接続され、これらのトランジスタに駆動電流を供給する。抵抗素子R1とR2は、それぞれトランジスタQ1とQ2のコレクタと電源電圧VCC間に接続され、これらのトランジスタの負荷を構成している。
MRヘッドの抵抗(以下、単にヘッド抵抗という)RMRの両端はそれぞれトランジスタQ1とQ2のベースに接続されている。ヘッド抵抗RMRにバイアス電流源ISB により、バイアス電流が供給される。
直列に接続されている抵抗素子R3とR4がヘッド抵抗RMRと並列に接続されている。抵抗素子R3とR4の接続点が差動増幅回路AMP1の非反転入力端子“+”に接続され、反転入力端子“−”は、接地されている。差動増幅回路AMP1の出力端子は、トランジスタQ3のベースに接続され、トランジスタQ3のコレクタがヘッド抵抗RMRに接続され、エミッタは負の電源電圧Veeに接続されている。さらに、トランジスタQ3のベースと負の電源電圧Vee間に、容量素子C1が接続されている。
直列に接続されている抵抗素子R3とR4がヘッド抵抗RMRと並列に接続されている。抵抗素子R3とR4の接続点が差動増幅回路AMP1の非反転入力端子“+”に接続され、反転入力端子“−”は、接地されている。差動増幅回路AMP1の出力端子は、トランジスタQ3のベースに接続され、トランジスタQ3のコレクタがヘッド抵抗RMRに接続され、エミッタは負の電源電圧Veeに接続されている。さらに、トランジスタQ3のベースと負の電源電圧Vee間に、容量素子C1が接続されている。
このように構成された増幅回路において、バイアス電流源ISB により、ヘッド抵抗RMRに、例えば、バイアス電流iB が流され、当該バイアス電流iB はトランジスタQ3を介して、負の電源電圧Veeに流れる。
データ読み出し時に、記録データに応じてヘッド抵抗RMRの抵抗値の変化量をΔrとすると、これに応じてヘッド抵抗RMRの両端に、(iB ×Δr)だけの電圧変化が生じる。この電圧変化分は、トランジスタQ1とQ2などからなる差動増幅回路により増幅され、出力電圧Vout が出力されるので、出力電圧Vout のレベルに応じて記録データを読み出すことができる。
データ読み出し時に、記録データに応じてヘッド抵抗RMRの抵抗値の変化量をΔrとすると、これに応じてヘッド抵抗RMRの両端に、(iB ×Δr)だけの電圧変化が生じる。この電圧変化分は、トランジスタQ1とQ2などからなる差動増幅回路により増幅され、出力電圧Vout が出力されるので、出力電圧Vout のレベルに応じて記録データを読み出すことができる。
MRヘッドが静電気に弱いため、MRヘッドの電位をできるだけ接地電位GNDの近くに保持する必要がある。このため、抵抗素子R3とR4により、ヘッド抵抗RMRの両端の電位差である(iB ×r)の中間電位を作り、この中間電位をなるべく接地電位GNDに設定するように、差動増幅回路AMP1とトランジスタQ3でフィードバック回路を構成する。なお、ここで、rをヘッド抵抗RMRの抵抗値とする。また、容量素子C1は、差動増幅回路AMP1とトランジスタQ3からなるフィードバック回路の位相補償をするために設けられている。
ヘッド抵抗RMRの両端がそれぞれトランジスタQ1とQ2のベースに接続されているため、再生時にヘッド抵抗RMRの抵抗値の変化に応じて生じた電圧変化分(iB ×Δr)は、差動増幅回路により増幅される。また、ヘッド抵抗RMRの両端に、常に(iB ×r)分の直流成分が発生しているため、差動増幅回路を構成するトランジスタQ1とQ2のエミッタ間に直流カットオフ用容量素子C2が接続されている。
ここで、抵抗素子R3とR4が同じ抵抗値を有しており、且つバイアス電流源ISB の電流値iB により、ヘッド抵抗RMRに生じた電圧降下(iB ×r)を500mVとすると、ヘッド抵抗RMRがトランジスタQ3のコレクタに接続されている端子の電位は、ほぼ−250mVとなる。従って、トランジスタQ2のベース−エミッタ間電圧をVBEとすると、トランジスタQ2のエミッタ電位は(−250−VBE)となり、負の電位となるため、電流源IS1,IS2は、負の電源電圧Vee側に電流を流すように接続されている。
ところで、上述した従来の増幅回路においては、再生時の増幅回路で発生したノイズを低減させるために、電流源IS1,IS2を大電流を発生する必要がある。これは、トランジスタのショットノイズがベースに発生する電圧として、次式により表されるからである。
ここで、qは電子の電荷であり、熱電圧vT =KT/qであり、且つKはボルツマン定数、Tは絶対温度、Ic はトランジスタのコレクタ電流である。
式(1)によれば、トランジスタに流れる電流が大きいほど発生するノイズが小さい。しかし、トランジスタ電流を大きくすると、電源電圧VCCと負の電源電圧Vee間に流れる負荷電流が大きくなり、消費電力が大きくなってしまうという不利益がある。
さらに、トランジスタQ1とQ2などにより構成された差動増幅回路では、容量素子C2とトランジスタQ1およびQ2のエミッタ抵抗re によりハイパスフィルタ(HPF)が形成されている。ヘッド抵抗RMRにより検出した電圧変化信号の必要な周波数成分を大きく減衰させることなく増幅するために、ハイパスフィルタのカットオフ周波数fC は、信号の周波数成分の1/10以下が適当である。ハイパスフィルタのカットオフ周波数fC とエミッタ抵抗re および容量素子C2との関係が次式により表される。
ここで、信号の周波数成分fS を5MHzとすると、カットオフ周波数fC は500kHzである。さらに、熱電圧vT を26mV、トランジスタQ1およびQ2のコレクタ電流Ic を5mAとすると、トランジスタQ1およびQ2のエミッタ抵抗re は(vT /Ic =5.2Ω)となる。式(2)により、容量素子C2の容量素子C2 が求められる。即ち、C2 =32nFとなる。このため、トランジスタQ1とQ間に大きな直流カットオフ用容量素子C2を接続する必要があり、容量素子C2を外部部品として、ICチップの外部に設ける必要がある。
本発明は、かかる事情に鑑みてなされたものであり、その目的は、MRヘッドを用いた磁気データ読み出し回路の低消費電力化を実現でき、容量素子をICチップに内蔵可能にすることにより回路構成を簡略化でき、外部部品の削減を実現できるMRヘッド用増幅回路および磁気記録データ再生装置を提供することにある。
上記目的を達成するため、本発明の増幅回路は、磁気記録データに応じて抵抗値が変化するMRヘッド抵抗に所定のバイアス電流を供給する第1の電流源と、エミッタ同士が共通に接続され、その接続点と接地電位間に第2の電流源が接続されている第1と第2のトランジスタからなる第1の差動増幅回路と、上記MRヘッド抵抗の第1の端子と上記第1のトランジスタのベース間に接続されている第1の容量素子と、上記MRヘッド抵抗の第2の端子と上記第2のトランジスタのベース間に接続されている第2の容量素子と、上記第1と第2のトランジスタのベースにバイアス電圧を供給する基準電圧源と、上記第1と第2のトランジスタのベース間に直列に接続されている第1および第2の抵抗素子とを有し、上記第1と第2の抵抗素子の接続点は、上記基準電圧源に接続されていることを特徴とする。
また、本発明の増幅回路では、好適には上記MRヘッド抵抗の電位を検出し基準電位と比較し、比較結果に応じて上記MRヘッド抵抗に流れる電流を制御して電位を制御するフィードバック回路を有する。
また、本発明の増幅回路では、好適には上記フィードバック回路は、上記MRヘッド抵抗の上記第1と第2の端子間に直列接続されている第3と第4の抵抗素子と、入力端子が上記第3と第4の抵抗間の接続点に接続され、反転入力端子が電源電圧源の電位より高い接地電位に接続されている第2の差動増幅回路と、ベースが上記第2の差動増幅回路の出力端子に接続され、コレクタが上記MRヘッド抵抗の上記第2の端子に接続され、エミッタが上記電源電圧源に接続されている第3のトランジスタとを有する。
さらに、本発明の磁気記録データ再生装置では、磁気記録データに応じて抵抗値が変化するMRヘッド抵抗と、該MRヘッド抵抗から抽出された信号を増幅する増幅回路とを有し、上記増幅回路は、磁気記録データに応じて抵抗値が変化するMRヘッド抵抗に所定のバイアス電流を供給する第1の電流源と、エミッタ同士が共通に接続され、その接続点と接地電位間に第2の電流源が接続されている第1と第2のトランジスタからなる第1の差動増幅回路と、上記MRヘッド抵抗の第1の端子と上記第1のトランジスタのベース間に接続されている第1の容量素子と、上記MRヘッド抵抗の第2の端子と上記第2のトランジスタのベース間に接続されている第2の容量素子と、上記第1と第2のトランジスタのベースにバイアス電圧を供給する基準電圧源と、上記第1と第2のトランジスタのベース間に直列に接続されている第1および第2の抵抗素子とを有し、上記第1と第2の抵抗素子の接続点は、上記基準電圧源に接続されていることを特徴とする。
本発明によれば、磁気記録データに応じて抵抗値が変化するMRヘッド抵抗により、抵抗値の変化分が当該ヘッド抵抗の両端の電位差の変化に変換される。第1および第2のトランジスタからなる差動増幅回路により、ヘッド抵抗の電位差が増幅され、出力されるので、当該増幅回路の出力信号に応じて記録データを判別することができる。ヘッド抵抗と上記第1および第2のトランジスタのベース間に接続されている第1および第2の容量素子により、ヘッド抵抗の両端に生じた電圧の直流成分がカットオフされ、電圧の変化分を示す交流成分のみが差動増幅回路に入力される。さらに、本発明によれば直流カットオフ用容量素子の容量値を低くできるため、容量素子をICチップに内蔵できる。
この結果、ICチップをコンパクト化でき、外部部品の削減により回路構成の簡略化を実現で
き、磁気記録データ再生装置の低コスト化を実現できる。
き、磁気記録データ再生装置の低コスト化を実現できる。
また、本発明のMRヘッド抵抗用増幅回路によれば、磁気記録データ再生装置を形成するICチップの端子数を削減でき、ICチップのコンパクト化ができる。さらに、外付け部品数を削減できるので、回路の簡略化および低コスト化が図れる。また、本発明によれば、増幅回路および磁気記録データ再生装置の低消費電力化を実現できる利点がある。
図1は本発明に係る磁気記録データ再生装置におけるMRヘッド用増幅回路の一実施形態を示す回路図である。
図示のように、本実施形態においては、トランジスタQ1,Q2、抵抗素子R1,R2および電流源IS3により差動増幅回路AMP2が構成されている。MRヘッド抵抗RMRの一方の端子(第1の端子)はバイアス電流源ISB に接続され、当該バイアス電流源ISB によりバイアス電流が供給されている。さらに、ヘッド抵抗RMRの他方の端子(第2の端子)は、トランジスタQ3のコレクタに接続されている。
図示のように、本実施形態においては、トランジスタQ1,Q2、抵抗素子R1,R2および電流源IS3により差動増幅回路AMP2が構成されている。MRヘッド抵抗RMRの一方の端子(第1の端子)はバイアス電流源ISB に接続され、当該バイアス電流源ISB によりバイアス電流が供給されている。さらに、ヘッド抵抗RMRの他方の端子(第2の端子)は、トランジスタQ3のコレクタに接続されている。
ヘッド抵抗RMRの両方の端子がそれぞれ容量素子C3,C4を介してトランジスタQ1とQ2のベースに接続されている。差動増幅回路AMP2において、トランジスタQ1とQ2のエミッタ同士が接続され、その接続点に電流源IS3が接続されている。トランジスタQ1とQ2のコレクタがそれぞれ抵抗素子R1とR2を介して電源電圧VCCに接続されている。
さらに、トランジスタQ1とQ2のベース間に抵抗素子R5とR6が直列に接続され、抵抗素子R5とR6の接続点が電圧源VS1に接続されている。
さらに、トランジスタQ1とQ2のベース間に抵抗素子R5とR6が直列に接続され、抵抗素子R5とR6の接続点が電圧源VS1に接続されている。
ヘッド抵抗RMRの両方の端子間に、抵抗素子R3とR4が直列に接続されている。抵抗素子R3とR4の接続点が差動増幅回路AMP1の入力端子“+”に接続されて、差動増幅回路AMP1の反転入力端子“−”は接地されている。
差動増幅回路AMP1の出力端子はトランジスタQ3のベースに接続され、トランジスタQ3のエミッタが抵抗素子R7を介して負の電源電圧Veeに接続されている。
差動増幅回路AMP1の出力端子はトランジスタQ3のベースに接続され、トランジスタQ3のエミッタが抵抗素子R7を介して負の電源電圧Veeに接続されている。
以下、上述した構成を有するMRヘッドおよび増幅回路の動作について説明する。
図1に示すように、本実施形態においては、MRヘッド抵抗RMRで生じた電圧信号の直流成分をカットするための直流カットオフ用容量素子は、トランジスタQ1とQ2のエミッタ間に接続されるのではなく、それぞれヘッド抵抗RMRの両方の端子とトランジスタQ1、Q2のベース間に設けられている。
図1に示すように、本実施形態においては、MRヘッド抵抗RMRで生じた電圧信号の直流成分をカットするための直流カットオフ用容量素子は、トランジスタQ1とQ2のエミッタ間に接続されるのではなく、それぞれヘッド抵抗RMRの両方の端子とトランジスタQ1、Q2のベース間に設けられている。
データ再生時に、記録データに応じてMRヘッド抵抗RMRの抵抗値rが変化する。ここで、その変化分をΔrとする。バイアス電流源ISB によりヘッド抵抗RMRにバイアス電流iB が供給されているので、ヘッド抵抗RMRの抵抗値の変化がその両端の電位差(iB ×Δr)として現れる。差動増幅回路AMP2により、ヘッド抵抗RMRの両端の電位差(iB ×Δr)が増幅され、出力電圧Vout として外部に出力されるので、差動増幅回路AMP2の出力電圧Vout に応じて、記録データを判別することができる。
ヘッド抵抗RMRの両端に、(iB ×r)分の直流成分が生じたが、直流カットオフ用容量素子C3およびC4によりこの直流成分がカットオフされ、交流成分(iB ×Δr)のみが差動増幅回路AMP2のトランジスタQ1とQ2のベース間に印加される。
MRヘッドが静電気に弱いため、MRヘッドの電位をできるだけ接地電位GNDまたはその近くに保持する必要がある。このため、抵抗素子R3とR4により、ヘッド抵抗RMRの両端の電位差である(iB ×r)の中間電位を作り、この中間電位をなるべく接地電位GNDに設定するように、差動増幅回路AMP1とトランジスタQ3でフィードバック回路を構成する。また、容量素子C1は、差動増幅回路AMP1とトランジスタQ3からなるフィードバック回路の位相補償をするために設けられている。
直流カットオフ用容量素子とトランジスタQ1またはQ2のベース入力抵抗からなるハイパスフィルタのカットオフ周波数fC は、次式により求められる。
式(3)において、rin1 は抵抗素子R5とトランジスタQ1のベース入力抵抗との並列抵抗値であり、rin2 は抵抗素子R6とトランジスタQ2のベース入力抵抗との並列抵抗値である。なお、ここで、トランジスタQ1とQ2はほぼ同じ電気特性を有するものとすると、それぞれのベース入力抵抗rbin は、次式により与えられる。
ここで、hfeはトランジスタの電流増幅率、vT は熱電圧(Thermal Voltage)、Ic はトランジスタのコレクタ電流である。さらに、トランジスタQ1およびQ2の電流増幅率hfeを400とし、熱電圧vT を26mVとし、トランジスタQ1およびQ2のコレクタ電流Ic をともに5mAとすると、式(4)により、トランジスタQ1およびQ2のベース入力抵抗は、約2.08mΩと求められる。さらに、抵抗素子R5とR6の抵抗値を等しく、ともに10kΩとすると、カットオフ周波数fC を500kHzに設定するために、式(3)により、容量素子C3およびC4の容量値C3 およびC4 は、ほぼ185pFと求められる。
このように、本実施形態においては、差動増幅回路AMP2を構成するトランジスタQ1とQ2のエミッタ間に直流カットオフ用容量素子を設ける代わりに、ヘッド抵抗RMRの両方の端子とトランジスタQ1,Q2のベース間にそれぞれ直流カットオフ用容量素子が設けられる。このため、本実施形態における直流カットオフ用容量素子の容量値が低くでき、ICチップに内蔵できる。このため、容量素子をICチップの外に接続するための端子を設ける必要がなく、ICチップのコンパクト化ができ、外部部品の削減による回路構成の簡略化を実現でき、コストの低減が図れる。
また、MRヘッドの電位に関係なく、トランジスタQ1とQ2のベースバイアス電位を決定できるため、電流源IS3は、トランジスタQ1とQ2のエミッタ接続点から接地電位GNDへ電流を流すことが可能である。これにより、(Vee×i3 )分の消費電力の低減を実現できる。ここで、例えば、負の電源電圧Veeを−5Vとし、電流源IS3の電流値i3 を10mAとすると、50mWの消費電力の低減を達成できる。
以上説明したように、本実施形態によれば、MRヘッド抵抗RMRにバイアス電流源ISB により電流iB を供給し、磁気記録データ再生時にヘッド抵抗RMRの変化分を電圧の変化に変換する。容量素子C3,C4により、ヘッド抵抗RMRの電圧降下の直流成分をカットオフし、交流成分のみをトランジスタQ1,Q2からなる差動増幅回路AMP2に入力し、増幅した出力電圧Vout に応じて記録データの再生を判別できるので、直流カットオフ用容量素子C3とC4の容量値を小さくでき、ICチップに内蔵できるので、外部部品の削減を実現できる。さらに、トランジスタQ1とQ2のベースバイアス電圧がヘッド抵抗と関係なく設定できるので、低消費電力化を実現できる。
R1,R2,R3,R4,R5,R6,R7…抵抗素子、Q1,Q2,Q3…トランジスタ、IS1,IS2,IS3…電流源、ISB …バイアス電流源、VS1…電圧源、AMP1,AMP2…差動増幅回路、C1,C2,C3…容量素子、VCC…電源電圧、Vee…負の電源電圧、GND…接地電位。
Claims (4)
- 磁気記録データに応じて抵抗値が変化するMRヘッド抵抗に所定のバイアス電流を供給する第1の電流源と、
エミッタ同士が共通に接続され、その接続点と接地電位間に第2の電流源が接続されている第1と第2のトランジスタからなる第1の差動増幅回路と、
上記MRヘッド抵抗の第1の端子と上記第1のトランジスタのベース間に接続されている第1の容量素子と、
上記MRヘッド抵抗の第2の端子と上記第2のトランジスタのベース間に接続されている第2の容量素子と、
上記第1と第2のトランジスタのベースにバイアス電圧を供給する基準電圧源と、
上記第1と第2のトランジスタのベース間に直列に接続されている第1および第2の抵抗素子とを有し、
上記第1と第2の抵抗素子の接続点は、上記基準電圧源に接続されている
増幅回路。 - 上記MRヘッド抵抗の電位を検出し基準電位と比較し、比較結果に応じて上記MRヘッド抵抗に流れる電流を制御して電位を制御するフィードバック回路
を有する請求項1記載の増幅回路。 - 上記フィードバック回路は、上記MRヘッド抵抗の上記第1と第2の端子間に直列接続されている第3と第4の抵抗素子と、入力端子が上記第3と第4の抵抗間の接続点に接続され、反転入力端子が電源電圧源の電位より高い接地電位に接続されている第2の差動増幅回路と、ベースが上記第2の差動増幅回路の出力端子に接続され、コレクタが上記MRヘッド抵抗の上記第2の端子に接続され、エミッタが上記電源電圧源に接続されている第3のトランジスタと
を有する請求項2記載の増幅回路。 - 磁気記録データに応じて抵抗値が変化するMRヘッド抵抗と、該MRヘッド抵抗で生成する信号を増幅する増幅回路とを有し、
上記増幅回路は、
磁気記録データに応じて抵抗値が変化するMRヘッド抵抗に所定のバイアス電流を供給する第1の電流源と、
エミッタ同士が共通に接続され、その接続点と接地電位間に第2の電流源が接続されている第1と第2のトランジスタからなる第1の差動増幅回路と、
上記MRヘッド抵抗の第1の端子と上記第1のトランジスタのベース間に接続されている第1の容量素子と、
上記MRヘッド抵抗の第2の端子と上記第2のトランジスタのベース間に接続されている第2の容量素子と、
上記第1と第2のトランジスタのベースにバイアス電圧を供給する基準電圧源と、
上記第1と第2のトランジスタのベース間に直列に接続されている第1および第2の抵抗素子とを有し、
上記第1と第2の抵抗素子の接続点は、上記基準電圧源に接続されている
磁気記録データ再生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006183267A JP2006260772A (ja) | 2006-07-03 | 2006-07-03 | 増幅回路および磁気記録データ再生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006183267A JP2006260772A (ja) | 2006-07-03 | 2006-07-03 | 増幅回路および磁気記録データ再生装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10007885A Division JPH11203611A (ja) | 1998-01-19 | 1998-01-19 | 増幅回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006260772A true JP2006260772A (ja) | 2006-09-28 |
Family
ID=37099793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006183267A Pending JP2006260772A (ja) | 2006-07-03 | 2006-07-03 | 増幅回路および磁気記録データ再生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006260772A (ja) |
-
2006
- 2006-07-03 JP JP2006183267A patent/JP2006260772A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS639002A (ja) | 磁気センサ用バイアス兼増幅回路 | |
JPH0772921B2 (ja) | 磁気抵抗素子の保護回路 | |
JPH1166510A (ja) | 電流バイアス電流検知磁気抵抗性前置増幅器、前置増幅用集積回路、及び関連方法 | |
JPH06180803A (ja) | データ記憶装置 | |
CN1079560C (zh) | 高电源抑制比的单端供电前置放大器 | |
JP3857255B2 (ja) | 磁気記録再生装置 | |
JP2994522B2 (ja) | 磁気抵抗素子用プリアンプ | |
JPH11203611A (ja) | 増幅回路 | |
US6349007B1 (en) | Magneto-resistive head open and short fault detection independent of head bias for voltage bias preamplifier | |
US6909569B2 (en) | Low impedance semiconductor integrated circuit | |
US6107873A (en) | Low noise common-emitter preamplifier for magneto-resistive heads | |
US6219194B1 (en) | MR head read amplifier with improved write to read recovery time | |
JPS59135685A (ja) | パルス駆動検出用センス回路 | |
JP2006260772A (ja) | 増幅回路および磁気記録データ再生装置 | |
JP3516178B2 (ja) | プリアンプ回路装置 | |
US6920002B2 (en) | Reproducing amplifier and magnetic recording and reproducing apparatus employing the reproducing amplifier | |
US6211736B1 (en) | Signal amplifying circuit for magnetoresistive element | |
JP2001523373A (ja) | 磁気記録担体から情報を読み出す装置 | |
JPH1166505A (ja) | 磁気抵抗性データ変換器用低ノイズ前置増幅器 | |
JP2008054075A (ja) | 半導体集積回路及びそれを用いた磁気記憶装置 | |
JP3868707B2 (ja) | ヘッドバイアス回路及びこれを用いた磁気ディスク装置 | |
JP4144132B2 (ja) | Mrヘッドの再生アンプ | |
JPH11203612A (ja) | 増幅回路 | |
JP2001084502A (ja) | 再生回路及びそれを用いた磁気再生装置 | |
JPH06150208A (ja) | 磁気抵抗効果型ヘッド用記録再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20060703 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A131 | Notification of reasons for refusal |
Effective date: 20090217 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090417 |
|
A02 | Decision of refusal |
Effective date: 20090602 Free format text: JAPANESE INTERMEDIATE CODE: A02 |