JP2006253869A - Phase synchronization circuit - Google Patents
Phase synchronization circuit Download PDFInfo
- Publication number
- JP2006253869A JP2006253869A JP2005064921A JP2005064921A JP2006253869A JP 2006253869 A JP2006253869 A JP 2006253869A JP 2005064921 A JP2005064921 A JP 2005064921A JP 2005064921 A JP2005064921 A JP 2005064921A JP 2006253869 A JP2006253869 A JP 2006253869A
- Authority
- JP
- Japan
- Prior art keywords
- output signal
- circuit
- signal
- input
- pass filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
本発明は、入力信号の位相に同期化させた出力信号を電圧制御発振器から発生させる位相同期回路に関する。 The present invention relates to a phase synchronization circuit for generating an output signal synchronized with the phase of an input signal from a voltage controlled oscillator.
位相同期回路(PLL;Phase Locked Loop)は、既に各種の構成が知られており、図12は、自走状態を維持できる従来の一般的な位相同期回路を示す。同図に於いて、101は位相比較器、102はチャージポンプ、103はローパスフィルタ(又はループフィルタ)、104は自走回路、105は電圧制御発振器(VCO;Voltage Controlled Oscillator)、106は分周器、INは入力信号、OUTは出力信号、frは入力信号周波数(又は基準周波数)、foは出力信号周波数、fpは比較周波数を示し、入力信号周波数frと出力信号周波数foとが相違する場合に、分周器106により、出力信号周波数foを分周して、入力信号周波数frと同一周波数とする。
Various configurations of a phase locked loop (PLL) are already known, and FIG. 12 shows a conventional general phase locked loop that can maintain a free-running state. In the figure, 101 is a phase comparator, 102 is a charge pump, 103 is a low-pass filter (or loop filter), 104 is a free-running circuit, 105 is a voltage controlled oscillator (VCO), and 106 is a frequency divider. , IN is an input signal, OUT is an output signal, fr is an input signal frequency (or reference frequency), fo is an output signal frequency, fp is a comparison frequency, and the input signal frequency fr is different from the output signal frequency fo Further, the
位相比較器101は、周波数frの入力信号INと、周波数fpの比較信号との位相差に対応した信号を出力してチャージポンプ102に入力する。このチャージポンプ102の出力信号をローパスフィルタ103と自走回路104とを介して電圧制御発振器105に制御電圧として入力し、入力信号INの位相に同期した位相の出力信号OUTを、図示を省略している後段の回路に供給すると共に、分周器106を介して、位相比較器101にフィードバックする。なお、ローパスフィルタ103は、演算増幅器を用いたアクティブフィルタ構成とする場合が一般的である。又自走回路104は、入力信号INが正常の場合に、ローパスフィルタ103の出力信号を選択して、電圧制御発振器105の制御電圧とし、入力信号IN断検出時は、所定の電圧を選択して、電圧制御発振器105の制御電圧とする。
The
図13は、前述のローパスフィルタ103と電圧制御発振器105との間に接続した従来の自走回路104の説明図であり、入力断検出回路111と、アナログセレクタ112と、定電圧発生回路113とを含む構成を有するものである。アナログセレクタ112は、入力断検出回路111からの検出信号により制御されて、入力信号INが正常の場合、ローパスフィルタ103側を選択し、入力断検出回路111により入力信号INの断を検出すると、アナログセレクタ112を制御して、定電圧発生回路113からの定電圧を電圧制御発振器113の制御電圧とするもので、その場合は、入力信号INとは関係のない自走状態となる。
FIG. 13 is an explanatory diagram of a conventional free-running
図14は、集積回路化された自走回路の一例を示すものであり、定電圧発生回路113は電池として示している。又入力断検出回路111は、単安定マルチバイブレータにより構成した場合を示し、R1,C1は、単安定マルチバイブレータの出力信号を、少なくとも、入力信号INの周期より長い周期となるように時定数を設定する為のものである。従って、周波数frの入力信号INが端子Bに継続して入力される正常状態に於いては、端子QからハイレベルHの信号が出力される。入力信号IN断の場合は、前述の時定数に従った時間後に、端子Qから入力断検出を示すローレベルLの信号が出力される。
FIG. 14 shows an example of a self-running circuit integrated into an integrated circuit, and the constant
又アナログセレクタ112は、端子X0に定電圧発生回路113の電圧を入力し、端子X1にローパスフィルタ103の出力信号を入力し、端子Aに、入力断検出回路111の単安定マルチバイブレータの端子Qの出力信号を入力する。又端子Xから電圧制御発振器105に対する制御電圧を出力する。このアナログセレクタ112は、入力端子X0,X1と出力端子Xとの間の切替えを行うものであり、信号の論理レベルをH,Lで表すと、A=Hの時に、X1→X、A=Lの時に、X0→Xの選択切替えを行うものである。即ち、入力信号が正常な場合は、ローパスフィルタ103の出力信号を、電圧制御発振器105の制御電圧として入力し、入力信号断の場合は、定電圧発生回路113からの定電圧を、電圧制御発振器105の制御電圧として入力することになる。この定電圧を制御電圧とした場合には、入力信号位相とは直接的な関係のない信号を出力する自走状態となる。
The
図15は、自走機能の有無に対応した動作説明図であり、(A)は自走機能無しの場合を示し、(B)は自走機能有りで、理想的な状態の場合を示し、(C)は自走機能有りで、周波数ずれを含む場合を示す。又位相比較器101に入力する入力信号INの周波数を基準周波数frとし、分周器106からの信号の周波数を比較周波数fpとし、又チャージポンプ102の出力信号と、ローパスフィルタ103の出力信号(VCO(電圧制御発振器105)制御電圧)及び自走機能有りの場合の自走回路出力とを、引込み状態と、同期状態と、入力断状態及び自走状態とについて示す。
FIG. 15 is an operation explanatory diagram corresponding to the presence or absence of the self-running function, (A) shows the case without the self-running function, (B) shows the case of the ideal state with the self-running function, (C) shows a case where there is a self-running function and a frequency shift is included. The frequency of the input signal IN input to the
自走機能無しの場合は、図15の(A)に示すように、入力信号断、即ち、基準周波数fr零となると、位相比較器101に於いては、比較周波数fpの信号位相に対して、基準周波数frの信号位相が遅れていると判断した位相比較出力信号となり、ローパスフィルタ103の出力信号は急速に低下して、電圧制御発振器105の出力信号周波数は中心周波数より低い周波数となる。従って、入力信号断となると、同期状態と比較して出力信号周波数が大きくずれることになる。その後、入力信号が回復した時には、電圧制御発振器105の出力信号周波数が、入力信号周波数と大きく相違して、同期引込み状態となるまでの時間が長くなる。なお、図15の(A)に於ける比較周波数fpの低下についての正確な表示は省略している。
In the case of no self-running function, as shown in FIG. 15A, when the input signal is interrupted, that is, when the reference frequency fr becomes zero, the
そこで、前述のように、自走回路104を設けて、入力信号断の場合に、電圧制御発振器105の出力信号周波数を、引込み範囲のほぼ中心の周波数となるように制御して、自走状態に於ける出力信号周波数の大きなずれを防止する。それにより、再同期引込みの高速化を図ることができる。この自走回路104を設けた場合の動作を、図15の(B)と(C)とに示すものであり、理想状態の場合は、図15の(B)に示すように、入力信号断により、ローパスフィルタ出力は低下するが、入力信号断検出の遅れがなく、自走回路105からの定電圧が、入力信号断直前の制御電圧とほぼ同一の場合、入力断検出時点に於ける自走回路出力は殆ど変化しない状態となり、電圧制御発振器105は、自走状態となっても、入力信号断前の出力信号周波数と同一或いは僅かに相違する出力信号周波数を維持することができ、入力信号の回復により、直ちに同期状態に復帰することができる。
Therefore, as described above, the free-running
しかし、実際は、位相比較器101に対する入力信号断の場合、入力断検出回路111(図13参照)による入力断検出に要する時間の為に、図15の(C)に示すように、ローパスフィルタ103の出力信号の低下に従った制御電圧が電圧制御発振器105に入力される。従って、入力断検出と示すタイミングに於いては、ローパスフィルタ出力として示す信号低下に対応して、電圧制御発振器105の制御電圧は低下するから、電圧制御発振器105の出力信号周波数は大きく変動する。
However, in actuality, in the case of an input signal disconnection to the
又前述の位相同期回路の自走回路として、入力信号断検出により、ローパスフィルタの出力信号をホールドオーバ回路により保持させて、この保持した値を制御電圧として電圧制御発振器に入力し、入力信号断直前の出力信号周波数を維持させる構成に於いて、入力断検出に要する時間後のローパスフィルタの出力信号はレベルが低下しているから、ホールドオーバ回路に保持させても、入力信号断直前のローパスフィルタの出力信号でなくなる。そこで、入力断検出回路に入力する入力信号を、入力信号断に要する時間だけ遅延回路により遅延させて位相比較器に入力する構成とし、入力信号断を検出した時のローパスフィルタの出力信号を、ホールドオーバ回路により保持させて、電圧制御発振器の制御電圧とする構成が提案されている(例えば、特許文献1参照)。
一般に、位相同期回路の出力信号周波数foは、位相比較器101に入力する入力信号周波数frに比較して高いものである。その為に分周器106を設けて、位相比較器101に入力する信号の周波数を同一となるように分周している。このような周波数関係から、入力信号周波数frの僅かな変動が、出力信号周波数foに対する複数周期分に相当することになる。従って、この出力信号周波数foの変化を抑制する為に、定電圧を出力する自走回路104を設けているが、図15の(C)に示すように、短時間ではあるが、制御電圧の大きな変化があり、それによる出力信号周波数foの変動が生じる問題がある。
In general, the output signal frequency fo of the phase synchronization circuit is higher than the input signal frequency fr input to the
本発明は、前述の問題点を解決するもので、入力信号断による出力信号周波数の変動を抑制することを目的とし、それにより入力信号回復による正常復帰の迅速化を図るものである。 The present invention solves the above-mentioned problems, and aims to suppress fluctuations in the output signal frequency due to input signal disconnection, thereby speeding up normal recovery by recovering the input signal.
本発明の位相同期回路は、入力信号と比較信号との位相を比較する位相比較器と、この位相比較器の出力信号を入力するチャージポンプと、このチャージポンプの出力信号を入力するローパスフィルタと、このローパスフィルタの出力信号を入力する自走回路と、この自走回路の出力信号を制御電圧として入力する電圧制御発振器と、この電圧制御発振器の出力信号の周波数を入力信号の周波数に一致させる為の分周器とを含む位相同期回路に於いて、自走回路は、入力信号の断を検出する入力断検出回路と、定電圧発生回路と、ローパスフィルタの出力信号と定電圧発生回路の出力信号とを、入力断検出回路からの検出信号により切替えて、電圧制御発振器に制御電圧として入力するアナログセレクタと、ローパスフィルタの出力信号を保持するコンデンサとを備えた構成とする。 A phase locked loop circuit according to the present invention includes a phase comparator that compares the phases of an input signal and a comparison signal, a charge pump that inputs an output signal of the phase comparator, and a low-pass filter that inputs an output signal of the charge pump. A self-running circuit that inputs the output signal of the low-pass filter, a voltage-controlled oscillator that inputs the output signal of the self-running circuit as a control voltage, and a frequency of the output signal of the voltage-controlled oscillator matches the frequency of the input signal In the phase synchronization circuit including the frequency divider, the free-running circuit includes an input disconnection detection circuit that detects disconnection of the input signal, a constant voltage generation circuit, an output signal of the low-pass filter, and a constant voltage generation circuit. The output signal is switched by the detection signal from the input disconnection detection circuit, and the analog selector that inputs the control voltage to the voltage controlled oscillator and the output signal of the low-pass filter are maintained. A structure in which a capacitor for.
又前記自走回路は、入力信号の断を検出する入力断検出回路と、定電圧発生回路と、ローパスフィルタの出力信号と定電圧発生回路の出力信号とを、入力断検出回路からの検出信号により切替えて、電圧制御発振器に制御電圧として入力するアナログセレクタと、位相比較器に入力する入力信号と比較信号との位相差を基に、同期状態か否かを検出する同期検出回路と、この同期検出回路からの同期状態の検出信号によりオン状態とする切替部と、オン状態となった前記切替部を介してローパスフィルタの出力信号を入力して保持するコンデンサとを備えることができる。 The self-running circuit also detects an input disconnection detection circuit that detects an input signal disconnection, a constant voltage generation circuit, an output signal of a low-pass filter, and an output signal of the constant voltage generation circuit from a detection signal from the input disconnection detection circuit. An analog selector that inputs the control voltage to the voltage controlled oscillator, a synchronization detection circuit that detects whether or not the synchronization state is present based on the phase difference between the input signal input to the phase comparator and the comparison signal, and A switching unit that is turned on by a detection signal of a synchronization state from the synchronization detection circuit, and a capacitor that receives and holds the output signal of the low-pass filter via the switching unit that is turned on can be provided.
又本発明の位相同期回路は、入力信号と比較信号との位相を比較する位相比較器と、この位相比較器の出力信号を入力するチャージポンプと、このチャージポンプの出力信号を入力するローパスフィルタと、このローパスフィルタの出力信号を入力する自走回路と、この自走回路の出力信号を制御電圧として入力する電圧制御発振器と、この電圧制御発振器の出力信号の周波数を前記入力信号の周波数に一致させる為の分周器とを含む位相同期回路に於いて、自走回路は、入力信号の断を検出する入力断検出回路と、定電圧発生回路と、ローパスフィルタの出力信号の振幅値を制限する振幅制限回路と、この振幅制限回路の出力信号と定電圧発生回路の出力信号とを、入力断検出回路からの検出信号により切替えて、電圧制御発振器に制御電圧として入力するアナログセレクタとを備えている。 The phase locked loop of the present invention includes a phase comparator for comparing the phases of an input signal and a comparison signal, a charge pump for inputting an output signal of the phase comparator, and a low-pass filter for inputting an output signal of the charge pump. A free-running circuit that inputs the output signal of the low-pass filter, a voltage-controlled oscillator that inputs the output signal of the free-running circuit as a control voltage, and a frequency of the output signal of the voltage-controlled oscillator to the frequency of the input signal In the phase synchronization circuit including the frequency divider for matching, the free-running circuit calculates the amplitude value of the output signal of the input disconnection detection circuit, the constant voltage generation circuit, and the low-pass filter that detects the disconnection of the input signal. The voltage limit oscillator, the output signal of the amplitude limit circuit, and the output signal of the constant voltage generator circuit are switched by the detection signal from the input break detection circuit, and the control power is supplied to the voltage controlled oscillator. And a analog selector for inputting a.
又本発明の位相同期回路は、入力信号と比較信号との位相を比較する位相比較器と、この位相比較器の出力信号を入力するチャージポンプと、このチャージポンプの出力信号を入力するローパスフィルタと、このローパスフィルタの出力信号を入力する自走回路と、この自走回路の出力信号を制御電圧として入力する電圧制御発振器と、この電圧制御発振器の出力信号の周波数を前記入力信号の周波数に一致させる為の分周器とを含む位相同期回路に於いて、自走回路は、入力信号の断を検出する入力断検出回路と、定電圧発生回路と、ローパスフィルタの出力信号の振幅値を制限する振幅制限回路と、位相比較器に入力する入力信号と比較信号との位相差により同期状態か否かを検出する同期検出回路と、この同期検出回路による同期状態の検出信号により、定電圧発生回路の出力信号から振幅制限回路の出力信号に切替えるアナログセレクタとを備えている。 The phase locked loop of the present invention includes a phase comparator for comparing the phases of an input signal and a comparison signal, a charge pump for inputting an output signal of the phase comparator, and a low-pass filter for inputting an output signal of the charge pump. A free-running circuit that inputs the output signal of the low-pass filter, a voltage-controlled oscillator that inputs the output signal of the free-running circuit as a control voltage, and a frequency of the output signal of the voltage-controlled oscillator to the frequency of the input signal In the phase synchronization circuit including the frequency divider for matching, the free-running circuit calculates the amplitude value of the output signal of the input disconnection detection circuit, the constant voltage generation circuit, and the low-pass filter that detects the disconnection of the input signal. An amplitude limiting circuit for limiting, a synchronization detection circuit for detecting whether or not a synchronization state is detected based on a phase difference between an input signal input to a phase comparator and a comparison signal, and a synchronization state by the synchronization detection circuit The detection signal, and an analog selector for switching from the output signal of the constant voltage generating circuit in the output signal of the amplitude limiting circuit.
ローパスフィルタの出力信号をコンデンサにより保持して、入力信号断時に、そのコンデンサにより保持した電圧を、電圧制御発振器の制御電圧とすることにより、入力信号断時の出力信号周波数の変動を抑制することができる。又同期状態に於ける制御電圧の範囲を制限することにより、入力信号断検出までの制御電圧と定電圧発生回路からの定電圧とをほぼ同一とすることができるので、入力信号断時の出力信号周波数の変動を抑制することができる。 The output signal of the low-pass filter is held by a capacitor, and when the input signal is cut off, the voltage held by the capacitor is used as the control voltage of the voltage controlled oscillator, thereby suppressing fluctuations in the output signal frequency when the input signal is cut off. Can do. Also, by limiting the range of the control voltage in the synchronous state, the control voltage until the input signal disconnection detection and the constant voltage from the constant voltage generation circuit can be made substantially the same, so the output when the input signal is disconnected Variations in signal frequency can be suppressed.
本発明の位相同期回路は、図3を参照すると、入力信号INと比較信号との位相を比較する位相比較器1と、この位相比較器1の出力信号を入力するチャージポンプ2と、このチャージポンプ2の出力信号を入力するローパスフィルタ3と、このローパスフィルタ3の出力信号を入力する自走回路4と、この自走回路4の出力信号を制御電圧として入力する電圧制御発振器5と、この電圧制御発振器5の出力信号の周波数foを前記入力信号INの周波数frに一致させる為の分周器6とを含む位相同期回路であって、自走回路4は、入力信号INの断を検出する入力断検出回路11と、定電圧発生回路13と、ローパスフィルタ3の出力信号と定電圧発生回路13の出力信号とを、入力断検出回路11からの検出信号により切替えて、電圧制御発振器5に制御電圧として入力するアナログセレクタ12と、位相比較器1に入力する入力信号INと比較信号との位相差を基に同期状態か否かを検出する同期検出回路16と、この同期検出回路16からの同期状態の検出信号によりオン状態とする切替部15と、オン状態となった切替部15を介して、ローパスフィルタ3の出力信号を入力して保持するコンデンサ14とを備えている。
Referring to FIG. 3, the phase synchronization circuit of the present invention includes a
図1は、本発明の実施例1の説明図であり、1は位相比較器、2はチャージポンプ、3はローパスフィルタ、4は自走回路、5は電圧制御発振器(VCO)、6は分周器、11は入力断検出回路、12はアナログセレクタ、13は定電圧発生回路、14はコンデンサを示す。又INは入力信号、OUTは出力信号、frは入力信号周波数(基準周波数)、foは出力信号周波数、fpは分周出力信号周波数(比較周波数)を示す。
FIG. 1 is an explanatory diagram of
入力信号INの位相に同期した出力信号0UTを電圧制御発振器5から出力する位相同期回路(PLL)としての基本構成は、従来例と同様であるが、自走回路4に、ローパスフィルタ3の出力信号、即ち、電圧制御発振器5の制御電圧をコンデンサ14により保持する構成を有するものである。このコンデンサ14により、入力信号断直前のローパスフィルタ3の出力信号を保持することにより、アナログセレクタ12によって電圧制御発振器5の制御電圧を、定電圧発生回路13からの定電圧に切替えるまでの間、コンデンサ14に保持した電圧を制御電圧として電圧制御発振器5に入力して、電圧制御発振器4の出力信号周波数foの変動を抑えることができる。
The basic configuration of the phase locked loop (PLL) that outputs the output signal 0UT synchronized with the phase of the input signal IN from the voltage controlled
図2は、図1に示す構成による動作説明図であり、位相比較器1に入力する基準周波数frと、比較周波数fpと、チャージポンプ2の出力信号と、ローパスフィルタ3の出力信号と、自走回路4の出力のVCO(電圧制御発振器)の制御電圧とについて、それぞれ引込み状態、同期状態、入力断状態、自走状態について示すもので、基準周波数frと比較周波数fpとの位相差が大きい引込み状態から、その位相差が零又は所定の範囲内となった同期状態では、制御電圧はほぼ一定の値を持続する。又入力信号断時、ローパスフィルタ3の出力信号は、コンデンサ14により保持されることにより徐々に低下する。従って、自走回路4のアナログセレクタ12により定電圧発生回路13からの電圧に切替えられるまでの間(入力断状態)、自走回路出力(VCO制御電圧)は、入力断からその入力断検出(矢印で示す)までの時間内では、ローパスフィルタ出力の徐々の低下に対応して僅かに低下するだけとなり、従って、入力断による出力信号OUTの周波数foの変動を抑制することができる。
FIG. 2 is a diagram for explaining the operation of the configuration shown in FIG. 1. The reference frequency fr, the comparison frequency fp, the output signal of the
図3は、本発明の実施例2の説明図であり、図1と同一符号は同一名称部分を示し、15は切替部、16は同期検出部を示す。又図4は、この実施例2に於ける図2に対応した動作説明図である。この実施例2は、コンデンサ14を、切替部15を介してローパスフィルタ3の出力信号を加える構成とすると共に、同期検出回路16に基準周波数frと比較周波数fpとの信号を入力して、位相差が零又は所定の範囲内の時に同期状態と判定し、それ以外の時に同期外れと判定する機能を有すると共に、同期状態の場合は、切替部15をオン状態に制御して、コンデンサ14をローパスフィルタ3に接続し、又同期外れの判定の場合は、切替部15をオフ状態に制御して、コンデンサ14をローパスフィルタ3から切り離す。
FIG. 3 is an explanatory diagram of the second embodiment of the present invention. The same reference numerals as those in FIG. 1 denote the same names, 15 denotes a switching unit, and 16 denotes a synchronization detection unit. FIG. 4 is an operation explanatory diagram corresponding to FIG. 2 in the second embodiment. In the second embodiment, the
従って、同期状態となる同期状態となる前の引込み状態に於いては、コンデンサ14はローパスフィルタ3から切り離された状態であるから、ローパスフィルタ出力は、位相比較器1からの位相差に対応した出力信号に従って階段状に変化し、同期状態に於いては、ほぼ平坦な特性となり、且つコンデンサ14が切替部5によって、ローパスフィルタ3に接続され、このローパスフィルタ3の出力信号をコンデンサ14により保持する。そして、入力断となると、コンデンサ14により保持した電圧は、ローパスフィルタ出力として示すように徐々に低下し、矢印で示す入力断検出時点でも、僅かな低下となり、この入力断検出により、アナログセレクタ12により、定電圧発生回路13からの定電圧側に切替えるから、電圧制御発振器5の出力信号周波数foは、同期状態に於ける値とほぼ同じ出力信号周波数とすることができる。即ち、入力断によっても、電圧制御発振器5の出力信号周波数foの大きな変動を抑制することができる。又引込み状態に於いては、コンデンサ14は、切替部15によりローパスフィルタ3から切り離された状態となっているから、フィードバックループのループゲインは、コンデンサ14を備えていない従来例に於けるループゲインと同様となり、通常の引込み特性を得ることができる。
Accordingly, the
又同期検出回路16は、基準周波数frと比較周波数fpとの信号の位相差が所定の範囲内の時に同期状態と判定する各種の構成を適用することができるものであり、例えば、出力信号OUTをカウントするカウンタと、そのカウンタのカウント出力と比較周波数fpとの論理処理により定まる同期範囲及び非同期範囲と、基準周波数frの入力信号の立ち上がりタイミングとを基に、同期状態か同期外れ状態かを判定する構成とすることもできる。
The
図5は、同期検出回路の一例の検出動作の説明図であり、同期範囲の定義と、同期検出信号としてのLOCK信号出力と、同期外れ検出信号としてのUNLOCK信号出力とを示し、同期範囲の定義は、同期検出回路16(図3参照)の図示を省略しているカウンタにより、出力信号OUTをカウントし、そのカウント値の0〜1577を比較周波数fpの1周期を示すものとし、そのカウント値が939〜0〜639の範囲内を同期範囲としたNORMAL PULSEを出力する。 FIG. 5 is an explanatory diagram of the detection operation of an example of the synchronization detection circuit, showing the definition of the synchronization range, the LOCK signal output as the synchronization detection signal, and the UNLOCK signal output as the out of synchronization detection signal. The definition is such that the output signal OUT is counted by a counter (not shown) of the synchronization detection circuit 16 (see FIG. 3), and the count value 0 to 1577 indicates one cycle of the comparison frequency fp. NORMAL PULSE having a value within a range of 939 to 0 to 639 as a synchronization range is output.
同期状態を示すLOCK信号出力の場合、同期状態の基準周波数frの信号の立ち上がりエッジは、NORMAL PULSEの範囲内となり、LOCK/UNLOCK信号は、同期状態を示すハイレベルとなる。又同期外れ状態を示すUNLOCK信号出力の場合、非同期状態のfr(基準周波数)の信号の立ち上がりエッジは、同期外れ範囲を示すDRIFT PULSEの範囲内となり、LOCK/UNLOCK信号は、同期外れ状態を示すローレベルとなる。従って、同期検出回路16は、基準周波数frの信号と比較周波数fpの信号との位相差が所定範囲内となった時に同期状態となったと判定するもので、LOCK/UNLOCK信号を切替部15に加え、ハイレベルの時オン、ローレベルの時オフとするように構成することができる。
In the case of the LOCK signal output indicating the synchronization state, the rising edge of the signal of the reference frequency fr in the synchronization state is within the range of NORMAL PULSE, and the LOCK / UNLOCK signal is at the high level indicating the synchronization state. In the case of UNLOCK signal output indicating an out-of-synchronization state, the rising edge of the fr (reference frequency) signal in the asynchronous state is within the range of DRIFT PULSE indicating the out-of-synchronization range, and the LOCK / UNLOCK signal indicates the out-of-synchronization state. Become low level. Therefore, the
図6は、自走回路のコンデンサ14と切替部15との構成の一例を示すもので、(3)はローパスフィルタ3側、(12)はアナログセレクタ12側、(16)は同期検出回路16側を示し、切替部15を集積回路により構成した場合を示す。同期検出回路16から前述のLOCK/UNLOCK信号が端子Aに入力され、コンデンサ14が端子X1に接続され、端子Xがローパスフィルタ3側に接続される。この端子Xは、端子Aが非同期状態によりローレベルの時に、端子X0に接続され、切替部15としてはオフ状態となる。又同期状態を示すハイレベルの時に、端子X1に接続され、切替部15としてはオン状態となり、コンデンサ14がローパスフィルタ3に接続される。
FIG. 6 shows an example of the configuration of the
図7は、本発明の実施例3の要部説明図であり、図1及び図3と同一符号は同一名称部分を示す。なお、18は振幅制限回路であり、位相比較器とチャージポンプと分周器とは図示を省略している。この振幅制限回路18は、ローパスフィルタ3の出力信号、即ち、電圧制御発振器5の制御電圧の振幅範囲を制限することにより、入力信号断の場合でも、出力信号の周波数の変動を抑制するものである。
FIG. 7 is an explanatory diagram of a main part of the third embodiment of the present invention, and the same reference numerals as those in FIGS.
図8は、前述の図2及び図4と同様の動作説明図であり、図1及び図3と同様に位相比較器1に入力する基準周波数frと、比較周波数fpと、チャージポンプの出力信号と、ローパスフィルタ3の出力信号と、自走回路出力(VCO(電圧制御発振器)制御電圧)とについて、それぞれ引込み状態、同期状態、入力断状態、自走状態について示すものである。基準周波数frと比較周波数fpとの位相差が大きい引込み状態から、その位相差が零又は所定の範囲内となった同期状態では、電圧制御発振器5に入力する制御電圧はほぼ一定の値を持続する。
FIG. 8 is an operation explanatory view similar to FIG. 2 and FIG. 4 described above, and similarly to FIG. 1 and FIG. 3, the reference frequency fr, the comparison frequency fp, and the output signal of the charge pump input to the
入力信号断となると、ローパスフィルタ3の出力信号は、ローパスフィルタ出力として示すように急速に低下する。そのローパスフィルタ3の出力信号の変化を、振幅制限回路18によって制限するから、その制限値に従った値となり、その間に、矢印で示すタイミングに入力断検出回路11による入力断検出が行われると、アナログセレクタ12を制御して、定電圧発生回路13からの定電圧を、電圧制御発振器5の制御電圧とするから、その電圧制御発振器5の出力信号周波数foの変動は僅かな値となる。
When the input signal is interrupted, the output signal of the low-
図9は、前述の振幅制限回路18の構成の一例を示すものであり、U1A,U2Aは演算増幅器、R7〜R9は抵抗、D1,D2はダイオード、V2,V5は基準電圧、V3,V4,V6,V7は動作用の電圧を示し、(3)はローパスフィルタ3側、(12)はアナログセレクタ12側を示す。演算増幅器U1Aは、ローパスフィルタ3の出力信号が基準電圧V2を超えると、ローレベルの出力状態となり、ダイオードD1を介して、ローパスフィルタ3の出力信号の上限を抑える上限制限部を構成し、演算増幅器U2Aは、ローパスフィルタ3の出力信号が基準電圧V5以下に低下すると、ハイレベルの出力状態となり、ダイオードD2を介して、ローパスフィルタ3の出力信号の下限を抑える下限制限部を構成し、ローパスフィルタ3の正負極性の出力信号に対して、基準電圧V2,V5に従った振幅値に制限することができる。
FIG. 9 shows an example of the configuration of the
図10は、本発明の実施例4の要部説明図であり、図1、図3及び図7と同一符号は同一名称部分を示し、位相比較器1とチャージポンプ2と分周器7とについては図示を省略している。図7に示すように、振幅制限回路18を常時ローパスフィルタ3とアナログセレクタ12との間に接続した状態では、同期引込み範囲が狭くなる場合には、同期検出回路16により同期状態を検出するまでは、振幅制限回路18の振幅制限機能を停止させ、同期状態検出により、振幅制限機能を動作させる。この実施例4に於ける基準周波数frと、比較周波数fpと、チャージポンプ出力と、ローパスフィルタ出力と、自走回路出力(VCO制御電圧)とについては、図8に示す場合と同様となる。
FIG. 10 is an explanatory diagram of a main part of the fourth embodiment of the present invention. The same reference numerals as those in FIGS. 1, 3, and 7 denote the same parts, and the
図11は、前述の振幅制限回路18に、同期検出回路16からの同期状態又は同期外れを示す信号LOCK/UNLOCKを入力して、ローパスフィルタ3側(3)とアナログセレクタ12側(12)との間に、上限制限部と下限制限部とを接続するか否かを選択する為の集積回路化されたセレクタ19を設けた要部の構成を示し、セレクタ19の端子X1に、演算増幅器U1Aからなる上限制限部を接続し、端子Y1に、演算増幅器U2Aからなる下限制限部を接続し、同期検出回路16からのLOCK/UNLOCK信号を端子Aに入力するように接続する。
In FIG. 11, the signal LOCK / UNLOCK indicating the synchronization state or the synchronization loss from the
同期検出回路16からの同期状態を示す信号を端子Aに入力すると、端子X,X1間及び端子Y,Y1間が接続され、振幅制限回路18は、ローパスフィルタ3の出力信号の上限及び下限を制限する。又同期外れを示す信号を端子Aに入力すると、端子X,X0間及び端子Y,Y0間が接続され、ローパスフィルタ3と振幅制限回路18とが切り離された状態となり、同期引込み処理に於ける制御電圧の制限がなくなり、迅速な同期引込みを行うことができる。前述の振幅制限回路18により、ローパスフィルタ3の出力信号の振幅値を制限することによって、同期状態から入力断となった時の電圧制御発振器5の出力信号周波数foの変動を抑制することができる。
When a signal indicating the synchronization state from the
1 位相比較器
2 チャージポンプ
3 ローパスフィルタ
4 自走回路
5 電圧制御発振器(VCO)
6 分周器
11 入力断検出回路
12 アナログセレクタ
13 定電圧発生回路
14 コンデンサ
15 切替部
16 同期検出回路
18 振幅制限回路
DESCRIPTION OF
6
Claims (4)
前記自走回路は、前記入力信号の断を検出する入力断検出回路と、定電圧発生回路と、前記ローパスフィルタの出力信号と前記定電圧発生回路の出力信号とを前記入力断検出回路からの検出信号により切替えて前記電圧制御発振器に制御電圧として入力するアナログセレクタと、前記ローパスフィルタの出力信号を保持するコンデンサとを備えた
ことを特徴とする位相同期回路。 A phase comparator for comparing phases of an input signal and a comparison signal, a charge pump for inputting an output signal of the phase comparator, a low pass filter for inputting an output signal of the charge pump, and an output signal of the low pass filter An input free-running circuit, a voltage-controlled oscillator that inputs an output signal of the free-running circuit as a control voltage, and a frequency divider for making the frequency of the output signal of the voltage-controlled oscillator coincide with the frequency of the input signal In the phase synchronization circuit including:
The free-running circuit includes an input disconnection detection circuit that detects disconnection of the input signal, a constant voltage generation circuit, an output signal of the low-pass filter, and an output signal of the constant voltage generation circuit from the input disconnection detection circuit. A phase-locked loop comprising: an analog selector that switches according to a detection signal and inputs it as a control voltage to the voltage-controlled oscillator; and a capacitor that holds an output signal of the low-pass filter.
前記自走回路は、前記入力信号の断を検出する入力断検出回路と、定電圧発生回路と、前記ローパスフィルタの出力信号の振幅値を制限する振幅制限回路と、該振幅制限回路の出力信号と前記定電圧発生回路の出力信号とを前記入力断検出回路からの検出信号により切替えて前記電圧制御発振器に制御電圧として入力するアナログセレクタとを備えた
ことを特徴とする位相同期回路。 A phase comparator for comparing phases of an input signal and a comparison signal, a charge pump for inputting an output signal of the phase comparator, a low pass filter for inputting an output signal of the charge pump, and an output signal of the low pass filter An input free-running circuit, a voltage-controlled oscillator that inputs an output signal of the free-running circuit as a control voltage, and a frequency divider for making the frequency of the output signal of the voltage-controlled oscillator coincide with the frequency of the input signal In the phase synchronization circuit including:
The free-running circuit includes an input disconnection detection circuit that detects disconnection of the input signal, a constant voltage generation circuit, an amplitude limiting circuit that limits an amplitude value of an output signal of the low-pass filter, and an output signal of the amplitude limiting circuit And an analog selector that switches the output signal of the constant voltage generation circuit according to a detection signal from the input disconnection detection circuit and inputs it as a control voltage to the voltage controlled oscillator.
前記自走回路は、前記入力信号の断を検出する入力断検出回路と、定電圧発生回路と、前記ローパスフィルタの出力信号の振幅値を制限する振幅制限回路と、前記位相比較器に入力する前記入力信号と前記比較信号との位相差により同期状態か否かを検出する同期検出回路と、該同期検出回路による同期状態の検出信号により前記定電圧発生回路の出力信号から前記振幅制限回路の出力信号に切替えるアナログセレクタとを備えた
ことを特徴とする位相同期回路。 A phase comparator for comparing phases of an input signal and a comparison signal, a charge pump for inputting an output signal of the phase comparator, a low pass filter for inputting an output signal of the charge pump, and an output signal of the low pass filter An input free-running circuit, a voltage-controlled oscillator that inputs an output signal of the free-running circuit as a control voltage, and a frequency divider for making the frequency of the output signal of the voltage-controlled oscillator coincide with the frequency of the input signal In the phase synchronization circuit including:
The free-running circuit inputs an input disconnection detection circuit that detects the disconnection of the input signal, a constant voltage generation circuit, an amplitude limiting circuit that limits an amplitude value of an output signal of the low-pass filter, and inputs to the phase comparator A synchronization detection circuit that detects whether or not a synchronization state is detected based on a phase difference between the input signal and the comparison signal; and an output signal of the constant voltage generation circuit based on a detection signal of the synchronization state by the synchronization detection circuit. A phase synchronization circuit comprising an analog selector for switching to an output signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005064921A JP2006253869A (en) | 2005-03-09 | 2005-03-09 | Phase synchronization circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005064921A JP2006253869A (en) | 2005-03-09 | 2005-03-09 | Phase synchronization circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006253869A true JP2006253869A (en) | 2006-09-21 |
Family
ID=37093908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005064921A Pending JP2006253869A (en) | 2005-03-09 | 2005-03-09 | Phase synchronization circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006253869A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7855580B2 (en) | 2008-05-01 | 2010-12-21 | Fujitsu Limited | Phase comparator, phase synchronizing circuit, and phase-comparison control method |
JP2011040943A (en) * | 2009-08-10 | 2011-02-24 | Fujitsu Semiconductor Ltd | Phase-locked loop circuit |
CN109921790A (en) * | 2019-01-30 | 2019-06-21 | 芯原微电子(上海)股份有限公司 | Fast start circuit, adaptive phase locked loop and quick start method |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0470010A (en) * | 1990-07-09 | 1992-03-05 | Nec Eng Ltd | Plo circuit |
JPH04107011A (en) * | 1990-08-28 | 1992-04-08 | Fujitsu Denso Ltd | Pll circuit |
JPH05243992A (en) * | 1992-02-28 | 1993-09-21 | Sony Corp | Pll circuit |
JPH07106961A (en) * | 1993-10-06 | 1995-04-21 | Mitsubishi Electric Corp | Digital circuit device |
JPH0983360A (en) * | 1995-09-14 | 1997-03-28 | Hitachi Cable Ltd | Pll circuit |
JP2000174616A (en) * | 1998-12-04 | 2000-06-23 | Fujitsu Ltd | Semiconductor integrated circuit |
JP2004080123A (en) * | 2002-08-12 | 2004-03-11 | Fujitsu Access Ltd | Phase lock oscillation circuit |
-
2005
- 2005-03-09 JP JP2005064921A patent/JP2006253869A/en active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0470010A (en) * | 1990-07-09 | 1992-03-05 | Nec Eng Ltd | Plo circuit |
JPH04107011A (en) * | 1990-08-28 | 1992-04-08 | Fujitsu Denso Ltd | Pll circuit |
JPH05243992A (en) * | 1992-02-28 | 1993-09-21 | Sony Corp | Pll circuit |
JPH07106961A (en) * | 1993-10-06 | 1995-04-21 | Mitsubishi Electric Corp | Digital circuit device |
JPH0983360A (en) * | 1995-09-14 | 1997-03-28 | Hitachi Cable Ltd | Pll circuit |
JP2000174616A (en) * | 1998-12-04 | 2000-06-23 | Fujitsu Ltd | Semiconductor integrated circuit |
JP2004080123A (en) * | 2002-08-12 | 2004-03-11 | Fujitsu Access Ltd | Phase lock oscillation circuit |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7855580B2 (en) | 2008-05-01 | 2010-12-21 | Fujitsu Limited | Phase comparator, phase synchronizing circuit, and phase-comparison control method |
JP2011040943A (en) * | 2009-08-10 | 2011-02-24 | Fujitsu Semiconductor Ltd | Phase-locked loop circuit |
CN109921790A (en) * | 2019-01-30 | 2019-06-21 | 芯原微电子(上海)股份有限公司 | Fast start circuit, adaptive phase locked loop and quick start method |
CN109921790B (en) * | 2019-01-30 | 2023-04-28 | 芯原微电子(上海)股份有限公司 | Quick start circuit, self-adaptive phase-locked loop and quick start method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970006195B1 (en) | Phase locked loop circuit | |
US7734000B2 (en) | Clock and data recovery circuits | |
KR20070049566A (en) | Switchable pll circuit | |
US7983370B2 (en) | Clock and data recovery circuit | |
WO2012127637A1 (en) | Clock generating circuit and method of controlling clock generating circuit | |
JP3327249B2 (en) | PLL circuit | |
US6757349B1 (en) | PLL frequency synthesizer with lock detection circuit | |
JP2006253869A (en) | Phase synchronization circuit | |
KR20150069493A (en) | Dual phase frequency detector circuit for preventing false locking, method of operating the same and clock data recovery circuit employing the same | |
JPH11308097A (en) | Frequency comparator and pll circuit using the same | |
WO2001022593A1 (en) | Phase-locked loop | |
JPH11274922A (en) | Phase-locked loop circuit | |
JP2970843B2 (en) | PLL circuit | |
JP2776334B2 (en) | Phase locked loop | |
JPH09191247A (en) | Pll circuit | |
JP2795008B2 (en) | Input clock cutoff circuit method for phase-locked oscillation circuit | |
JP2585221B2 (en) | Phase locked loop | |
JPH05152947A (en) | Phase locked loop circuit | |
KR100346725B1 (en) | Phase locked loop circuit | |
JPH06132819A (en) | Pll circuit | |
JP3371950B2 (en) | Phase synchronization circuit, phase synchronization method, and signal transmission system | |
JP2004080123A (en) | Phase lock oscillation circuit | |
JPH0530095A (en) | Phase lock oscillating circuit | |
JPH02272911A (en) | Synchronization detecting circuit | |
JPH04154220A (en) | Phase synchronizing circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100601 |