JP2006253465A - 固体撮像素子の製造方法 - Google Patents

Abstract

【課題】単層電極構造の電荷転送電極を有する固体撮像素子において、電荷転送電極のパターニング精度を向上させることが可能な製造方法を提供する。
【解決手段】第１の電極３ａの上に第２導電性膜３ｂを形成し、これを平坦化後（図３（ｂ））、第２の電極３ｂとなる領域と第２導電性膜３ｂに発生したディッシング領域とをマスクするレジストパターンＲ１を形成してから（図３（ｄ））、このレジストパターンＲ１をマスクにして第２導電性膜３ｂを選択的にエッチング除去して第２の電極３ｂを形成し（図３（ｄ））、その後、ディッシング領域をエッチング除去する。これにより、第２の電極３ｂを形成するためのエッチングの際にディッシング領域がエッチングされることはなく、高精度のパターニングを行うことができる。
【選択図】図３

Description

本発明は、光電変換部と、前記光電変換部で発生した電荷を転送する単層電極構造の電荷転送電極を含む電荷転送部とを有する固体撮像素子の製造方法に関する。

エリアセンサ等に用いられるＣＣＤを用いた固体撮像素子は、フォトダイオードなどの光電変換部と、この光電変換部で発生した信号電荷を転送するための電荷転送電極を含む電荷転送部とを有する。電荷転送電極は、半導体基板に形成された電荷転送路上に複数個隣接して配置され、順次駆動される。

近年、固体撮像素子においては、高解像度化、高感度化への要求は高まる一方であり、ギガピクセル以上まで撮像画素数の増加が進んでいる。固体撮像素子の作りこまれた基板（シリコン基板）は、フィルタやレンズを積層して、実装される。このため、レンズと光電変換部との位置精度が重要となり、またその距離すなわち高さ方向の距離も、製造工程における位置精度と、使用時における感度（光電変換効率）面での大きな問題となる。

さらにまた、このような状況の中で、チップサイズを大型化することなく高解像度を得るためには、単位画素あたりの面積を縮小し、高集積化を図る必要がある。一方光電変換部を構成するフォトダイオードの開口面積を小さくすると感度が低下するため、フォトダイオードの開口面積は確保しなければならない。そこで、電荷転送部および周辺回路の配線の微細化をはかり、配線の面積比率を低減することにより、フォトダイオードの開口占有面積を確保しつつチップの微細化をはかるべく種々の研究がなされている。

このような状況の中で配線の微細化により、高集積化を実現するためには、表面の平坦性に加え、電荷転送部と配線層間の層間絶縁膜の耐圧の向上と薄肉化は重要な技術課題となる。例えば平坦性の向上のために、電荷転送部を単層電極構造とした構造が提案されている。

図７は、従来の単層電極構造の電荷転送電極の製造工程の一例を説明するための図である。図７では、シリコン基板上で固体撮像素子（フォトダイオード、垂直転送部、水平転送部、及び出力アンプを含む）が形成される領域である固体撮像素子部と、周辺回路が形成される領域である周辺回路部とを併せて図示してある。
単層電極構造の電荷転送電極は次のように形成される。
まず、シリコン基板１０１表面に形成されたゲート酸化膜１０２上に、第１層多結晶シリコン膜のパターンを形成して第１の電極１０３を形成し、第１の電極を熱酸化してその周りに酸化シリコン膜からなる絶縁膜１０４を形成し、この絶縁膜１０４の上にＣＭＰストッパとなる窒化シリコン膜１０７をパターニングして形成する。続いてこの上層に第２層多結晶シリコン膜１０５を形成し、第１の電極１０３の上にある窒化シリコン膜１０７をストッパとしてＣＭＰにより第２層多結晶シリコン膜１０５の平坦化を行う（図７（ａ））。

第２層多結晶シリコン膜１０５の下方に形成されるパターンは、固体撮像素子部においては密になり、周辺回路部においては疎になる。このため、ＣＭＰによる平坦化処理を行った場合には、第２層多結晶シリコン膜１０５が、下地パターンの密度の影響により、パターン密度が疎である周辺回路部においてパターン密度が密である固体撮像素子部よりも余計に削られるディッシングという現象が発生する。これにより、平坦化工程後、第２層多結晶シリコン膜１０５には、図７（ａ）に示すように、ＣＭＰストッパとして機能する窒化シリコン膜１０７と同じ高さよりもやや窪んだ領域であるディッシング領域が発生する。この状態で、レジストを塗布し、フォトリソグラフィにより所望のマスクを用いて該レジストを露光し、現像、水洗を行って、レジストパターンＲを形成し、このレジストパターンＲをマスクとして、第２層多結晶シリコン膜１０５を選択的にエッチング除去して第２の電極１０５を形成する（図７（ｂ））わけだが、第２層多結晶シリコン膜１０５をエッチングする際、第２層多結晶シリコン膜１０５のディッシング領域は他の部分よりも厚みが薄くなっているため、エッチング装置の終点検出機能を用いた場合、このディッシング領域において他の部分よりも早く終点検出がされてしまい、図７（ｂ）に示すように第２層多結晶シリコン膜１０５が除去しきれず、パターニング精度が低下してしまうという問題があった。

近年の固体撮像素子は、上述したように、ギガピクセル以上まで撮像画素数の増加が進んでいるため、上記ディッシングによるパターニング精度の低下といった問題が顕著となってきており、対策をとる必要があった。

単層電極構造の電荷転送電極を有する固体撮像素子については例えば特許文献１に記載のものがある。

特開２００４−３４２９１２号公報

本発明は、上記事情に鑑みてなされたものであり、単層電極構造の電荷転送電極を有する固体撮像素子において、電荷転送電極のパターニング精度を向上させることが可能な製造方法を提供することを目的とする。

本発明の固体撮像素子の製造方法は、光電変換部と、前記光電変換部で発生した電荷を転送する単層電極構造の電荷転送電極を含む電荷転送部とを有する固体撮像素子の製造方法であって、前記電荷転送電極の形成工程が、ゲート酸化膜の形成された半導体基板表面に、少なくとも側壁に絶縁膜が形成され、且つ、上方にストッパとして機能するストッパ膜が形成された第１の電極を形成する第１の電極形成工程と、前記第１の電極、前記絶縁膜、及び前記ストッパ膜の形成された前記半導体基板表面に第２の電極を構成する導電性膜を形成する導電性膜形成工程と、前記導電性膜の形成後、前記ストッパ膜をストッパとして、前記第１の電極上方の前記導電性膜を除去して前記導電性膜を平坦化する平坦化工程と、前記平坦化された導電性膜を所定のマスクパターンを用いてエッチングして第２の電極を形成する第２の電極形成工程と、前記平坦化工程によって前記導電性膜に発生したディッシング領域が前記第２の電極形成工程でエッチングされるのを防止する処理を行うエッチング防止処理工程とを含む。

この方法によれば、第２の電極形成時のエッチング工程において、ディッシング領域のエッチングが防止されるため、第２の電極のパターニングを高精度に行うことができる。

本発明の固体撮像素子の製造方法は、前記エッチング防止処理工程が、前記平坦化工程と前記第２の電極形成工程との間で、前記所定のマスクパターンとして、前記第２の電極形成工程で形成すべき前記第２の電極と前記ディッシング領域とにマスクをするマスクパターンを形成することで、前記ディッシング領域のエッチングを防止する。

本発明の固体撮像素子の製造方法は、前記第２の電極形成後、前記ディッシング領域を除去するディッシング領域除去工程を含む。

本発明の固体撮像素子の製造方法は、前記ディッシング領域除去工程が、前記ディッシング領域を等方性エッチングによって除去する。

本発明の固体撮像素子の製造方法は、前記エッチング防止処理工程が、前記平坦化工程と前記第２の電極形成工程との間で前記ディッシング領域を除去することで、前記ディッシング領域のエッチングを防止する。

本発明の固体撮像素子の製造方法は、前記ディッシング領域を等方性エッチングによって除去する。

本発明によれば、単層電極構造の電荷転送電極を有する固体撮像素子において、電荷転送電極のパターニング精度を向上させることが可能な製造方法を提供することができる。

以下、本発明の実施形態について図面を参照して説明する。

（第一実施形態）
図１は、本発明の第一実施形態を説明するための固体撮像素子の平面模式図である。図２は、図１のＡ−Ａ線断面模式図である。
図１，２に示す固体撮像素子は、ｎ型のシリコン基板１表面部に光電変換部であるフォトダイオード３０が多数形成され、各フォトダイオード３０で発生した信号電荷を列方向（図２中のＹ方向）に転送するための電荷転送部４０が、列方向に配設された複数のフォトダイオード３０からなる複数のフォトダイオード列の間を蛇行して形成される。

電荷転送部４０は、複数のフォトダイオード列の各々に対応してシリコン基板１表面部の列方向に形成された複数本の電荷転送チャネル３３と、電荷転送チャネル３３の上層に形成された電荷転送電極３（第１の電極３ａ、第２の電極３ｂ）と、フォトダイオード３０で発生した電荷を電荷転送チャネル３３に読み出すための電荷読み出し領域３４とを含む。電荷転送電極３は、行方向に配設された複数のフォトダイオード３０からなる複数のフォトダイオード行の間を全体として行方向（図２中のＸ方向）に延在する蛇行形状となっている。

図２に示すように、シリコン基板１の表面部にはｐウェル層９が形成され、ｐウェル層９の表面部にはｐ領域３０ａが形成され、ｐ領域３０ａの下にはｎ領域３０ｂが形成され、ｐ領域３０ａとｎ領域３０ｂがフォトダイオード３０を構成し、フォトダイオード３０で発生した信号電荷は、ｎ領域３０ｂに蓄積される。

ｐ領域３０ａの右側には、少し離間してｎ領域からなる電荷転送チャネル３３が形成される。ｎ領域３０ｂと電荷転送チャネル３３の間のｐウェル層９には電荷読み出し領域３４が形成される。

シリコン基板１表面にはゲート酸化膜２が形成され、電荷読み出し領域３４と電荷転送チャネル３３の上には、ゲート酸化膜２を介して、第１の電極３ａと第２の電極３ｂが形成される。第１の電極３ａと第２の電極３ｂの間は電極間絶縁膜５によって絶縁される。垂直転送チャネル３３の右側にはｐ＋領域からなるチャネルストップ３２が設けられ、隣接するフォトダイオード３０との分離が図られる。

電荷転送電極３の上には酸化シリコン膜６が形成され、更にその上に中間層７０が形成される。中間層７０のうち、７１は遮光膜、７２はＢＰＳＧ（borophospho silicate glass）からなる絶縁膜、７３はＰ−ＳｉＮからなる絶縁膜（パッシベーション膜）、７４は透明樹脂膜からなる平坦化層である。遮光膜７１は、フォトダイオード３０の開口部分を除いて設けられる。中間層７０上方には、カラーフィルタ５０とマイクロレンズ６０が設けられる。カラーフィルタ５０とマイクロレンズ６０との間は、絶縁性の透明樹脂等からなる平坦化層６１が充填される。

本実施形態の固体撮像素子は、フォトダイオード３０で発生した信号電荷がｎ領域３０ｂに蓄積され、ここに蓄積された信号電荷が、電荷転送チャネル３３によって列方向に転送され、転送された信号電荷が図示しない電荷転送路（ＨＣＣＤ）によって行方向に転送され、転送された信号電荷に応じた色信号が図示しないアンプから出力される構成である。シリコン基板１は、上述した固体撮像素子（光電変換部、電荷転送部、ＨＣＣＤ、及びアンプを含む）が形成される領域である固体撮像素部と、固体撮像素子の周辺回路（ＰＡＤ部等）が形成される領域である周辺回路部とに分けられる。

次に上述した固体撮像素子の製造工程のうち、電荷転送電極の形成工程について図３及び図４を参照して詳細に説明する。電荷転送電極の形成工程以外の製造工程は従来の固体撮像素子と同様である。図３及び図４では、固体撮像素子部と周辺回路部とを併せて図示している。

まず、ｎ型のシリコン基板１表面に、酸化シリコン膜と、窒化シリコン膜と、酸化シリコン膜とをこの順に積層した３層構造のゲート酸化膜２を形成する。続いて、このゲート酸化膜２上に、第１の電極３ａを構成する第１導電性膜３ａを形成する。そして、所望のマスクパターンを用い、ゲート酸化膜２の窒化シリコン膜をエッチングストッパとして第１導電性膜３ａを選択的にエッチング除去し、第１の電極３ａ及び周辺回路（図示せず）の配線のパターニングを行う。ここではＥＣＲ(電子サイクロトロン共鳴：Electron Cycrotoron Resonance)方式あるいはＩＣＰ（誘導結合Inductively Coupled Plasma）方式などのエッチング装置を用いるのが望ましい。

次に、第１の電極３ａを熱酸化して周囲に酸化シリコン膜からなる絶縁膜５を形成し、この上にＣＭＰストッパとなる窒化シリコン膜７をパターニングして形成する。尚、絶縁膜５は、第１の電極３ａの少なくとも側壁に形成されていれば良い。次に、この上層に第２の電極３ｂを構成する第２導電性膜３ｂ（特許請求の範囲の導電位膜に該当）を形成する（図３（ａ））。第１導電性膜３ａ及び第２導電性膜３ｂとしては、例えばリンドープのドープトポリシリコン膜やドープトアモルファスシリコン膜等のシリコン系導電性膜を用いることができる。

次に、第１の電極３ａの上にある第２導電性膜３ｂを除去するために、窒化シリコン膜７をストッパとしてＣＭＰにより第２導電性膜３ｂの平坦化を行う（図３（ｂ））。この平坦化処理により、周辺回路部に形成された第２導電性膜３ｂには、図示したようにディッシング領域が発生する。

次に、第２導電性膜３ｂの上にレジストを塗布し、露光及び現像を行って、第２の電極３ｂとして残す部分と、ディッシング領域とをマスクするレジストパターンＲ１を形成する（図３（ｃ））。

次に、レジストパターンＲ１をマスクとして第２導電性膜３ｂを選択的にエッチング除去して、第２の電極３ｂを形成する（図３（ｄ））。このとき、第２導電性膜３ｂのディッシング領域は、レジストパターンＲ１によってマスクされているため、エッチングはされない。このため、第２導電性膜３ｂのエッチング残りを防ぐことができ、高精度のパターニングが可能となる。

次に、アッシングによりレジストパターンＲ１を除去し（図４（ｅ））、この上からレジストを塗布し、露光及び現像を行って、ディッシング領域以外をマスクするレジストパターンＲ２を形成する（図４（ｆ））。

次に、レジストパターンＲ２をマスクとしてエッチングによりディッシング領域を除去し（図４（ｇ））、アッシングによりレジストパターンＲ２を除去し、更に窒化シリコン膜７を除去する（図４（ｈ））。尚、ディッシング領域を除去する際のエッチングは、イオン成分を主とした異方性エッチングである場合、下地膜にダメージを及ぼす危険性があることから、等方性エッチングを用いることが好ましい。又、窒化シリコン膜７は除去しなくても良い。

このようにして、第１の電極３ａと第２の電極３ｂを形成し、熱酸化により第２の電極３ｂの周りに酸化シリコン膜６を形成し、単層電極構造の電荷転送電極３が形成される。そしてこの上層に遮光膜のパターン７１、ＢＰＳＧ膜７２を形成し、リフローし平坦化する。そしてＰ−ＳｉＮからなる絶縁膜（パッシベーション膜）７３、透明樹脂膜からなる平坦化層７４を形成する。この後、カラーフィルタ５０、平坦化層６１、マイクロレンズ６０などを形成して、図１および図２に示すような固体撮像素子を得る。

以上のように、本実施形態の電荷転送電極の製造方法によれば、第２導電性膜３ｂを平坦化後、第２導電性膜３ｂに発生したディッシング領域をマスクするレジストパターンＲ１を形成してから、このレジストパターンＲ１をマスクにして第２導電性膜３ｂを選択的にエッチング除去して第２の電極３ｂを形成するため、このエッチングの際にディッシング領域がエッチングされることはなく、高精度のパターニングを行うことができる。

又、本実施形態の電荷転送電極の製造方法は、第２の電極３ｂをパターニングするためのレジストパターンを従来とは若干変更し、第２の電極３ｂ形成後に残ったディッシング領域を除去する工程を追加する以外は、従来と同じであるため、工程数をそれほど増やすことなく、高精度のパターニングが可能となる。

又、本実施形態の電荷転送電極の製造方法によれば、製造工程を工夫して高精度のパターニングを実現しているため、従来のように周辺回路部にダミーパターンを設けて、固体撮像素子部と周辺回路部でのパターン密度差を調整する必要がなくなる。

尚、本実施形態の製造工程において、第２導電性膜３ｂを平坦化するまでの工程は、上述したものに限らず、例えば特許文献１に記載の工程を採用することもできる。

（第二実施形態）
第一実施形態では、第２導電性膜３ｂを平坦化後、第２導電性膜３ｂに発生したディッシング領域をマスクするレジストパターンＲ１を形成してから、このレジストパターンＲ１をマスクにして第２導電性膜３ｂを選択的にエッチング除去して第２の電極３ｂを形成することで、第２導電性膜３ｂに発生したディッシング領域が、第２の電極３ｂのパターニング時にエッチングされるのを防止しているが、本実施形態では、このエッチングを防止する方法の別の例について説明する。最終的に製造される固体撮像素子は、図１及び図２に示したものと同様である。

図５及び図６は、本発明の第二実施形態を説明するための固体撮像素子の電荷転送電極の製造工程を示す図である。図５及び図６において、図３及び図４と同様の構成には同一符号を付してある。尚、図５（ａ）、（ｂ）の工程は、図３（ａ）、（ｂ）と同一である。
図５（ｂ）の工程後、第２導電性膜３ｂの上にレジストを塗布し、露光及び現像を行って、ディッシング領域以外をマスクするレジストパターンＲ３を形成する（図５（ｃ））。

次に、レジストパターンＲ３をマスクとして第２導電性膜３ｂのディッシング領域をエッチング除去し（図５（ｄ））、アッシングによりレジストパターンＲ３を除去する（図６（ｅ））。尚、ディッシング領域を除去する際のエッチングは、イオン成分を主とした異方性エッチングである場合、下地膜にダメージを及ぼす危険性があることから、等方性エッチングを用いることが好ましい。

次に、レジストを塗布し、露光及び現像を行って、第２の電極３ｂとして残す部分と、ディッシング領域が存在していた領域とをマスクするレジストパターンＲ４を形成する（図６（ｆ））。

次に、レジストパターンＲ４をマスクとして第２導電性膜３ｂを選択的にエッチング除去して、第２の電極３ｂを形成する（図６（ｇ））。このとき、第２導電性膜３ｂのディッシング領域は既に除去されているため、第２導電性膜３ｂのエッチング残りを防ぐことができ、高精度のパターニングが可能となる。

次に、アッシングによりレジストパターンＲ４を除去し、更に窒化シリコン膜７を除去する（図６（ｈ））。尚、窒化シリコン膜７は除去しなくても良い。

このようにして、第１の電極３ａと第２の電極３ｂを形成し、熱酸化により第２の電極３ｂの周りに酸化シリコン膜６を形成し、単層電極構造の電荷転送電極３が形成される。そしてこの上層に遮光膜のパターン７１、ＢＰＳＧ膜７２を形成し、リフローし平坦化する。そしてＰ−ＳｉＮからなる絶縁膜（パッシベーション膜）７３、透明樹脂膜からなる平坦化層７４を形成する。この後、カラーフィルタ５０、平坦化層６１、マイクロレンズ６０などを形成して、図１および図２に示すような固体撮像素子を得る。

以上のように、本実施形態の電荷転送電極の製造方法によれば、第２導電性膜３ｂを平坦化した後に発生したディッシング領域をまず除去してから、第２の電極３ｂを形成するためのエッチングを行っているため、このエッチングの際にディッシング領域がエッチングされることはなく、高精度のパターニングを行うことができる。

又、本実施形態の電荷転送電極の製造方法は、第２の電極３ｂをパターニングするためのレジストパターンを従来とは若干変更し、第２導電性膜３ｂの平坦化後に発生したディッシング領域を除去する工程を追加する以外は、従来と同じであるため、工程数をそれほど増やすことなく、高精度のパターニングが可能となる。

又、本実施形態の電荷転送電極の製造方法によれば、製造工程を工夫して高精度のパターニングを実現しているため、従来のように周辺回路部にダミーパターンを設けて、固体撮像素子部と周辺回路部でのパターン密度差を調整する必要がなくなる。

本発明の第一実施形態を説明するための固体撮像素子の平面模式図 図１のＡ−Ａ線断面模式図 本発明の第一実施形態を説明するための固体撮像素子の電荷転送電極の製造工程を示す図 本発明の第一実施形態を説明するための固体撮像素子の電荷転送電極の製造工程を示す図 本発明の第二実施形態を説明するための固体撮像素子の電荷転送電極の製造工程を示す図 本発明の第二実施形態を説明するための固体撮像素子の電荷転送電極の製造工程を示す図 従来の固体撮像素子の電荷転送電極の製造工程を示す図

符号の説明

１ ｎ型シリコン基板
２ ゲート酸化膜
３ａ 第１導電性膜（第１の電極）
３ｂ 第２導電性膜（第２の電極）
５ 電極間絶縁膜
６ 絶縁膜
７ 窒化シリコン膜

Claims (6)

1. 光電変換部と、前記光電変換部で発生した電荷を転送する単層電極構造の電荷転送電極を含む電荷転送部とを有する固体撮像素子の製造方法であって、
   前記電荷転送電極の形成工程が、
   ゲート酸化膜の形成された半導体基板表面に、少なくとも側壁に絶縁膜が形成され、且つ、上方にストッパとして機能するストッパ膜が形成された第１の電極を形成する第１の電極形成工程と、
   前記第１の電極、前記絶縁膜、及び前記ストッパ膜の形成された前記半導体基板表面に第２の電極を構成する導電性膜を形成する導電性膜形成工程と、
   前記導電性膜の形成後、前記ストッパ膜をストッパとして、前記第１の電極上方の前記導電性膜を除去して前記導電性膜を平坦化する平坦化工程と、
   前記平坦化された導電性膜を所定のマスクパターンを用いてエッチングして第２の電極を形成する第２の電極形成工程と、
   前記平坦化工程によって前記導電性膜に発生したディッシング領域が前記第２の電極形成工程でエッチングされるのを防止する処理を行うエッチング防止処理工程とを含む固体撮像素子の製造方法。
2. 請求項１記載の固体撮像素子の製造方法であって、
   前記エッチング防止処理工程は、前記平坦化工程と前記第２の電極形成工程との間で、前記所定のマスクパターンとして、前記第２の電極形成工程で形成すべき前記第２の電極と前記ディッシング領域とにマスクをするマスクパターンを形成することで、前記ディッシング領域のエッチングを防止する固体撮像素子の製造方法。
3. 請求項２記載の固体撮像素子の製造方法であって、
   前記第２の電極形成後、前記ディッシング領域を除去するディッシング領域除去工程を含む固体撮像素子の製造方法。
4. 請求項３記載の固体撮像素子の製造方法であって、
   前記ディッシング領域除去工程は、前記ディッシング領域を等方性エッチングによって除去する固体撮像素子の製造方法。
5. 請求項１記載の固体撮像素子の製造方法であって、
   前記エッチング防止処理工程は、前記平坦化工程と前記第２の電極形成工程との間で前記ディッシング領域を除去することで、前記ディッシング領域のエッチングを防止する固体撮像素子の製造方法。
6. 請求項４記載の固体撮像素子の製造方法であって、
   前記ディッシング領域を等方性エッチングによって除去する固体撮像素子の製造方法。

Images