JP2006252153A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2006252153A5 JP2006252153A5 JP2005067417A JP2005067417A JP2006252153A5 JP 2006252153 A5 JP2006252153 A5 JP 2006252153A5 JP 2005067417 A JP2005067417 A JP 2005067417A JP 2005067417 A JP2005067417 A JP 2005067417A JP 2006252153 A5 JP2006252153 A5 JP 2006252153A5
- Authority
- JP
- Japan
- Prior art keywords
- fifo
- data
- input
- control signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (3)
- 入力したデータを先入れ先出し方式のバッファを介して出力するデータ処理装置であって、
第1FIFOと、
前記第1FIFOよりも高速で、且つ容量の小さい第2FIFOと、
入力したデータを前記第1FIFOに入力するか、前記第2FIFOに入力するかを制御信号に応じて切り替える選択回路と、
少なくともデータの入出力タイミングに応じて前記制御信号を発生して前記選択回路に供給する判定手段と、
前記第2FIFOに入力したデータを出力する出力手段とを有し、
前記第1FIFOに入力したデータは、前記第2FIFOを介して出力されることを特徴とするデータ処理装置。 - 入力したデータを先入れ先出し方式のバッファを介して出力するデータ処理装置であって、
第1FIFOと、
前記第1FIFOよりも高速で且つメモリ容量が小さいFIFOであって、入力したデータを格納する第2FIFOと、
前記第2FIFOに入力したデータを前記第2FIFOから直接出力するか、前記第1FIFOを介して出力するかを制御信号に応じて切り替える選択回路と、
少なくともデータの入出力タイミングに応じて前記制御信号を発生して前記選択回路に供給する判定手段と、
前記選択回路による選択に従って、前記第2FIFOに入力したデータを前記第2FIFOから、或は前記第1FIFOを介して出力する出力手段と、
を有することを特徴とするデータ処理装置。 - 前記判定手段は、更に、前記データの発生源の状態変数、前記データの受取り先の状態変数に基づいて前記制御信号を発生することを特徴とする請求項1又は2に記載のデータ処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005067417A JP4776947B2 (ja) | 2005-03-10 | 2005-03-10 | データ処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005067417A JP4776947B2 (ja) | 2005-03-10 | 2005-03-10 | データ処理装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006252153A JP2006252153A (ja) | 2006-09-21 |
JP2006252153A5 true JP2006252153A5 (ja) | 2008-04-17 |
JP4776947B2 JP4776947B2 (ja) | 2011-09-21 |
Family
ID=37092586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005067417A Expired - Fee Related JP4776947B2 (ja) | 2005-03-10 | 2005-03-10 | データ処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4776947B2 (ja) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62219123A (ja) * | 1986-03-20 | 1987-09-26 | Seiko Instr & Electronics Ltd | パラレルデ−タ転送回路 |
JPH02166513A (ja) * | 1988-12-21 | 1990-06-27 | Mitsubishi Electric Corp | 印字制御装置 |
JP2550444B2 (ja) * | 1991-03-07 | 1996-11-06 | 富士通株式会社 | デバイス制御装置 |
JPH0528028A (ja) * | 1991-07-18 | 1993-02-05 | Fuji Xerox Co Ltd | メモリ管理方式 |
JPH0528083A (ja) * | 1991-07-19 | 1993-02-05 | Nec Ibaraki Ltd | 入出力データ転送回路 |
JP3193202B2 (ja) * | 1993-08-12 | 2001-07-30 | 富士通株式会社 | Fifo型メモリ |
US6067595A (en) * | 1997-09-23 | 2000-05-23 | Icore Technologies, Inc. | Method and apparatus for enabling high-performance intelligent I/O subsystems using multi-port memories |
JP3995131B2 (ja) * | 1999-05-11 | 2007-10-24 | シャープ株式会社 | データ出力回路 |
JP4471639B2 (ja) * | 2003-12-10 | 2010-06-02 | 株式会社リコー | 印刷装置及びデータ転送方法 |
-
2005
- 2005-03-10 JP JP2005067417A patent/JP4776947B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW200739581A (en) | Delay locked operation in semiconductor memory device | |
JP2005124210A5 (ja) | ||
GB2438116A (en) | Memory buffers for merging local data from memory modules | |
CN101236528A (zh) | 一种乒乓控制的方法及装置 | |
JP2007104138A5 (ja) | ||
TW200629030A (en) | Semiconductor integrated circuit | |
EP1880937A3 (en) | Signal generating apparatus for a bicycle control device | |
TW200739389A (en) | A KVM switch and a computer switching method | |
GB0921061D0 (en) | Packet switch device | |
TW200511314A (en) | Synchronous memory device having advanced data align circuit | |
US8031539B2 (en) | Memory device and memory system comprising a memory device and a memory control device | |
TW200601351A (en) | Semiconductor memory device having test mode for data access time | |
TW200613975A (en) | Data latch circuit and semiconductor device using the same | |
JP2006252153A5 (ja) | ||
TW200801949A (en) | Graphic card | |
TW200729930A (en) | Image processing circuit and method | |
JP5360594B2 (ja) | Dma転送装置及び方法 | |
TW200741233A (en) | Validation system validating a target system and method using the same | |
KR20150127333A (ko) | 데이터 발생기 및 이를 포함하는 디스플레이 드라이버 | |
JP2011065415A (ja) | 非同期バス・インタフェース回路 | |
US20200210368A1 (en) | Switchable i2s interface | |
JP2004206423A5 (ja) | ||
TW200614269A (en) | Data output driver for reducing noise | |
JP4894218B2 (ja) | 半導体集積回路 | |
TW200643972A (en) | Data output circuit of synchronous memory device |