JP2006245875A

JP2006245875A - 撮像信号記録装置

Info

Publication number: JP2006245875A
Application number: JP2005057234A
Authority: JP
Inventors: Ryoji Asada; 良次浅田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2005-03-02
Filing date: 2005-03-02
Publication date: 2006-09-14
Anticipated expiration: 2025-03-02
Also published as: JP4525388B2

Abstract

【課題】映画用素材やビデオ用素材を作る制作用途等の撮像信号記録装置において、可変速撮影する場合、特に低速撮影時に表示上動きが飛び飛びになる等の課題があった。このような課題を解決する撮像信号記録装置の提供を目的とする。
【解決手段】撮像信号を得るのに各種フレームレート信号を所定のフレームレートへ変換する手法の可変速撮像装置に、画素毎に蓄積時間が変えられる撮像信号発生部１２を備え、フレームレート変換部１４で同じフレームレートの画素毎にフレームレート変換を行い、合成回路部２８、カメラプロセス部２９、分割回路部３０の処理により表示部１７、記録部１６へ別々のフレームレートの撮像信号を供給できるようにすることで表示上の課題を解決できる。
【選択図】図３

Description

本発明は、ビデオ用撮像信号やフィルム（映画）用撮像信号を記録する撮像信号記録装置に関するものである。

従来の撮像信号記録装置としては、特許文献１に記載されたものがある。この技術は、近年のデジタルシネマ化に対応してビデオカメラでフィルムカメラと同等の撮像信号を得ようとするものであり、特にフィルムカメラ特有の画作りとしてフレームレートを自由に可変できるが、そのフレームレートを可変した撮像信号をフィルムカメラと同様に実現し、記録再生するというものである。その技術に基づいた撮像信号記録装置を図１８に示す。図１８は従来の撮像信号記録装置の構成図を示すものである。図１８において、１は光学像を撮像面へ結ぶレンズ、２は種々のフレームレートの撮像信号を出力可能な撮像信号発生部、５０は撮像信号発生部へフレームレートに応じた駆動パルスを出力する駆動パルス発生部、５は種々のフレームレートの撮像信号を所定のフレームレートに変換するフレームレート変換部、５１は撮像信号処理部でガンマ補正、ディテール補正、マトリクス処理等撮像信号の必要な処理をする。７は記録部、８は表示部、１０は必要な信号のフレーム位置を示すフラグ信号発生部、５２は各部へ必要なパルス等を発生するシステムコントロール部で、撮像信号記録装置全体の制御をつかさどる。

以上のように構成された従来の撮像信号記録装置の動作について図１８、図１９、図２０を用いて以下説明する。

図１９、図２０は図１８の各部（ａ）〜（ｃ）の信号波形図を示し、（ｄ）は記録部で記録される信号、（ｅ）は図示していないフレームレート変換器の変換動作後の信号を示している。

レンズ１によって結ばれた光学像は撮像信号発生部２で電気信号に変換され、駆動パルス発生部５０の駆動パルスに基づき撮像信号が得られる。この時フレームレートが６０フレーム信号（以下６０Ｐ信号と記す）の場合、図１９（ａ）に示す様に１／６０秒毎に６０Ｐ撮像信号が得られる。この信号はフレームレート変換部５で所定のフレームレート、この場合６０Ｐレートに変換され図１９（ｂ）のように出力される。フレームレート変換部５の出力信号はその後撮像信号処理部５１へ入力されガンマ補正、ディテール補正、マトリクス処理等撮像信号の必要な処理が施され記録部７及び表示部８へ撮像信号を出力する。この時フラグ信号発生部１０は図１９（ｃ）に示す信号を出力する。つまり全てのフレーム信号にフラグ信号を発生し記録部７に出力する。記録部７では図１９（ｄ）に示す様に撮像信号発生部２より出力される全てのフレームの信号をそのまま記録し対応するフラグ信号も記録する。ここで、図示していないフレームレート変換器ではフラグ信号の付加されたフレームを有効フレームとして抜き出し、２４Ｐレートに変換して出力する（図１９（ｅ））。この場合、全ての信号が有効フレームであり、その結果時間軸が２．５倍引き伸ばされたスローモーション２４Ｐ信号が得られ、映画用のフィルムカメラと同じような可変速信号を実現することができる。

また図２０はフレームレートが１２Ｐの場合を示しており、撮像信号発生部２の出力信号は、スメア特性等が考慮され駆動パルス発生部５０により図２０（ａ）のような間欠的な信号として出力される。この信号はフレームレート変換部５により図２０（ｂ）の様に同一フレーム信号が複製され、６０Ｐレートに変換される。この例の場合、フラグ信号発生部１０では図２０（ｃ）に示す様に変換された同一フレームの先頭フレーム信号の位置にフラグ信号を発生する。記録部７への信号は図２０（ｄ）の様になり、同一フレーム信号が複製された６０Ｐレートの信号と各同一フレームの先頭にフラグ信号が付加され記録される。図１９の場合と同様に、図示していないフレームレート変換器により、２４Ｐ信号に変換される場合有効フレームのみ抜き出され図２０（ｅ）の様に出力される。この場合は図１９の場合と逆に時間軸が１／２に圧縮された早送り２４Ｐ信号が得られる。

このように種々のフレームレートの撮像信号を６０Ｐレートの所定のフレームレートに変換し、必要なフレームにフラグを付加してフラグと共に撮像信号を記録して、再生の場合はフラグの付いたフレーム信号のみ抜き出して２４Ｐレートで再生することにより映画用フィルムカメラと同様なスローモーションや早送り等の可変速撮像の撮像信号を得ることができる。

さらにこの技術に、映画用のフィルムカメラと同様な階調性を持たせる為特定のガンマ補正を施し、従来のビデオ用ガンマ補正と切換えて映画用の撮像信号を得るような撮像信号記録装置及び表示装置等が提案されている。このように、ビデオカメラで映画用のフィルムカメラと同様な可変速、階調性を実現することが可能となってきた。
特開２００２−１５２５６９号公報（段落番号「００３３」）

しかしながら上記従来の撮像信号記録装置においては、記録部に出力される信号と表示部に出力される信号は基本的には同一フレームレートの信号であり、例えばフレームレートを低速にすると、表示部に表示される撮像信号は飛び飛びの信号となり、実際の被写体の動きをつかみにくく、画作り上支障をきたすという問題点を有していた。

また、１回の撮影では一つのフレームレートでの撮影になり画作り、演出上意図しない撮影の場合、何回か撮影の取り直しということが発生していた。

本発明は上記従来の問題点を解決するもので、記録する撮像信号のフレームレートを種々に変え、特に低速のフレームレートになっても表示部に表示される撮像信号は画作り上支障をきたさないフレームレートの信号とすることができる撮像信号記録装置を提供する。さらに１回の撮影で所望の画作り、演出に合ったフレームレートの撮像信号を得ることが出来る撮像信号記録装置を提供することを目的とする。

本発明の請求項１に記載の発明は、
撮像信号のフレームレートを可変でき、種々のフレームレートの撮像信号を出力する第１の撮像信号発生部及び第２の撮像信号発生部と、
前記第１の撮像信号発生部より出力される種々のフレームレートの撮像信号を各フレームレートに応じ規則的にフレーム複製し所定のフレームレートに変換するフレームレート変換部と、
前記フレームレート変換部の出力信号及び前記第２の撮像信号発生部の出力信号に種々の信号処理を施す撮像信号処理部と、
前記撮像信号処理部の出力信号を記録する記録部と、
前記撮像信号処理部の出力信号の各フレーム信号に対して前記フレームレート変換部での変換前の撮像信号のフレーム番号に対応した各同一フレーム信号群の少なくとも一つのフレーム期間にフラグ信号を発生するフラグ信号発生部と、
前記撮像信号処理部から出力される表示用信号を表示する表示部と、
により構成されたものであり、
第１の撮像信号発生部及び第２の撮像信号発生部は種々のフレームレートの撮像信号を出力する。フレームレート変換部は第１の撮像信号発生部の種々のフレームレート撮像信号を各フレームレートに応じて規則的にフレーム複製することで所定のフレームレートに変換する。撮像信号処理部はフレームレート変換部の出力信号、第２の撮像信号発生部の出力信号に撮像信号記録装置としての種々の信号処理を施し記録部，表示部に出力するが、記録部にはフレームレート変換部の信号を処理した信号を出力し、表示部には第２の撮像信号発生部の出力信号を処理した信号を出力することにより、前記記録部と前記表示部に実質的に異なるフレームレートの撮像信号を出力する。また、フラグ信号発生部は記録部に出力される撮像信号の複製フレームの内実際のフレームレートに対応する有効フレームにフラグ信号を出力する作用を有する。

本発明の請求項２に記載の発明は、
画素毎に蓄積時間を変えることで各画素毎のフレームレートを変えた撮像信号を出力する撮像信号発生部と、
前記撮像信号発生部より出力される撮像信号の各画素のフレームレートが同じ画素毎に出力信号を書込み、それぞれのフレームレートに応じ規則的にフレームを複製して読出すことにより全て所定の同じフレームレートに変換し同時化して出力するフレームレート変換部と、
前記フレームレート変換部の各出力信号を画素単位で切換えて合成する合成回路部と、
前記合成回路部の出力信号に撮像信号記録装置としての各処理を施すカメラプロセス部と、
前記カメラプロセス部の出力信号を再度蓄積時間が同じ画素毎に分割し実質的にフレームレートの異なる複数の信号を出力する分割回路部と、
前記分割回路部の出力信号を表示する表示部と、
前記カメラプロセス部の出力信号または前記分割回路部の出力信号を記録する記録部と、
により構成されたものであり、
撮像信号発生部は画素毎に異なるフレームレートの撮像信号を出力する。フレームレート変換部は、それぞれ同じフレームレートの画素信号毎に、所定のフレームレートに変換する為、複製フレームをそれぞれのフレームレートに対応して作成する。合成回路は同時化され出力される複数の所定フレームレート信号を画素単位で切換える。カメラプロセス部は同時化された信号に撮像信号記録装置としての信号処理を施す。分割回路はカメラプロセス部の出力信号を再度蓄積時間が同じ画素毎に分割し実質的にフレームレートの異なる複数の信号を出力する。表示部は前記分割回路より出力される複数信号の一つを表示し、記録部は分割回路の出力信号の一つか、もしくはカメラプロセス部の出力信号をそのまま記録する作用を有する。

本発明の請求項４に記載の発明は、
画素毎に蓄積時間を変えることで各画素毎のフレームレートを変えた撮像信号を出力する撮像信号発生部と、
前記撮像信号発生部より出力される撮像信号の各画素のフレームレートが同じ画素毎に出力信号を書込み、それぞれのフレームレートに応じ規則的にフレームを複製して読出すことにより全て所定の同じフレームレートに変換し同時化して出力するフレームレート変換部と、
前記フレームレート変換部の各出力信号を画素単位で切換えて合成する合成回路部と、
前記合成回路部の出力信号に撮像信号記録装置としての各処理を施すカメラプロセス部と、
前記カメラプロセス部の出力信号を再度蓄積時間が同じ画素毎に分割し実質的にフレームレートの異なる複数の信号を出力する分割回路部と、
前記分割回路部の出力信号を表示する表示部と、
前記カメラプロセス部の出力信号または前記分割回路部の出力信号を記録する記録部と、
前記記録部に出力される所定のフレームレートの撮像信号の各複製されたフレーム信号群の中から実際のフレームレートに対応する有効フレームを示すフラグ信号を出力するフラグ信号発生部と、
により構成されたものであり、
撮像信号発生部は画素毎に異なるフレームレートの撮像信号を出力する。フレームレート変換部は、それぞれ同じフレームレートの画素信号毎に、所定のフレームレートに変換する為、複製フレームをそれぞれのフレームレートに対応して作成する。合成回路は同時化され出力される複数の所定フレームレート信号を画素単位で切換える。カメラプロセス部は同時化された信号に撮像信号記録装置としての信号処理を施す。分割回路はカメラプロセス部の出力信号を再度蓄積時間が同じ画素毎に分割し実質的にフレームレートの異なる複数の信号を出力する。表示部は前記分割回路より出力される複数信号の一つを表示し、記録部は分割回路の出力信号の一つか、もしくはカメラプロセス部の出力信号をそのまま記録する。フラグ信号発生部は前記記録部に出力される所定のフレームレートの撮像信号の各複製されたフレーム信号群の中から実際のフレームレートに対応する有効フレームを示すフラグ信号を出力する作用を有する。

本発明の請求項６に記載の発明は、
画素毎に蓄積時間を変えることで各画素毎のフレームレートを変えた撮像信号を出力する撮像信号発生部と、
前記撮像信号発生部より出力される撮像信号の各画素のフレームレートが同じ画素毎に出力信号を書込み、それぞれのフレームレートに応じ規則的にフレームを複製して読出すことにより全て所定の同じフレームレートに変換し同時化して出力するフレームレート変換部と、
前記フレームレート変換部の各出力信号を画素単位で切換えて合成する合成回路部と、
前記合成回路部の出力信号に撮像信号記録装置としての各処理を施すカメラプロセス部と、
前記カメラプロセス部の出力信号を再度蓄積時間が同じ画素毎に分割し実質的にフレームレートの異なる複数の信号を出力する分割回路部と、
前記分割回路部の出力信号を表示する表示部と、
前記カメラプロセス部の出力信号または前記分割回路部の出力信号を記録する記録部と、
前記記録部に出力される所定のフレームレートの撮像信号の各複製されたフレーム信号群の中から実際のフレームレートに対応する有効フレームを示すフラグ信号を出力するフラグ信号発生部と、
表示部には任意のフレームレートの撮像信号を出力し、記録部へ出力される信号は全ての画素が最も低いフレームレートの信号になるように同じフレームレートの画素毎の信号をそれぞれフレーム加算するフレーム加算回路部と、
により構成されたものであり、
撮像信号発生部は画素毎に異なるフレームレートの撮像信号を出力する。フレームレート変換部は、それぞれ同じフレームレートの画素信号毎に、所定のフレームレートに変換する為、複製フレームをそれぞれのフレームレートに対応して作成する。合成回路は同時化され出力される複数の所定フレームレート信号を画素単位で切換える。カメラプロセス部は同時化された信号に撮像信号記録装置としての信号処理を施す。分割回路はカメラプロセス部の出力信号を再度蓄積時間が同じ画素毎に分割し実質的にフレームレートの異なる複数の信号を出力する。表示部は前記分割回路より出力される複数信号の一つを表示し、記録部は分割回路の出力信号の一つか、もしくはカメラプロセス部の出力信号をそのまま記録する。フラグ信号発生部は前記記録部に出力される所定のフレームレートの撮像信号の各複製されたフレーム信号群の中から実際のフレームレートに対応する有効フレームを示すフラグ信号を出力する。フレーム加算回路は各画素毎の実質的に異なるフレームレートを最も低いフレームレートの信号に合わせる為に同じフレームレートの画素毎の信号をそれぞれ最も低いフレームレートに合うように加算する作用を有する。

以上のように本発明は、記録するフレームレートが変っても表示部には実質一定のフレームレートで表示が可能であり、特に低速フレームレート撮影においても被写体の動きを確実に把握することができる優れた効果が得られる。

また、本発明は、従来と同様に一つの撮像信号発生部で、表示部と記録部に実質フレームレートが別々のフレームレート信号を出力することができ、特に低速フレームレート撮影においても被写体の動きを確実に把握することができる優れた効果が得られる。

また、本発明は、従来と同様に一つの撮像信号発生部で、表示部と記録部に実質フレームレートが別々のフレームレート信号を出力することができ、特に低速フレームレート撮影においても被写体の動きを確実に把握することができると共に、記録部には複数のフレームレートの撮像信号を同時に出力し、それぞれの有効フレームも同時に記録することができ、１回の撮影で複数フレームレートの撮像信号を記録できる優れた効果が得られる。

また、本発明は、従来と同様に一つの撮像信号発生部で、表示部と記録部に実質フレームレートが別々のフレームレート信号を出力することができ、特に低速フレームレート撮影においても被写体の動きを確実に把握することができると共に、１回の撮影で複数フレームレートの撮像信号を従来と同じ画質で記録することができる優れた効果が得られる。

以下、本発明の実施の形態について、図１から図１７を用いて説明する。

（実施の形態１）
図１は本発明の実施の形態１における撮像信号記録装置の構成を示すブロック図である。

図１において、１は光学像を撮像面へ結ぶレンズ、２，３は種々のフレームレートの撮像信号を出力可能な撮像信号発生部で例えばＣＣＤ（チャージ・カップルド・デバイス）等の固体撮像素子より構成される。４は撮像信号発生部２，３へフレームレートに応じた駆動パルスを出力する駆動パルス発生部、５は種々のフレームレートの撮像信号を所定のフレームレートに変換するフレームレート変換部でフレームメモリ等のメモリ素子により構成される。６は撮像信号処理部でガンマ補正、ディテール補正、マトリクス処理等撮像信号の必要な処理をするＬＳＩやＦＰＧＡ等で構成される。７は記録部でＶＴＲあるいはディスクあるいは半導体メモリ等蓄積デバイスで構成される。８は表示部で電子ビューファインダーやＣＲＴあるいは液晶モニター等で構成される。１０は必要な信号のフレーム位置を示すフラグ信号発生部、９は各部へ必要なパルス等を発生するシステムコントロール部で、例えばマイクロコンピュータ等で構成され撮像信号記録装置全体の制御をつかさどる。

以上のように構成された実施の形態１による撮像信号記録装置の動作について、図２を用いて以下説明する。

図２での（ａ）〜（ｆ）は図１の各部（ａ）〜（ｆ）の信号波形図を示す。また、図２（ｇ）は図示していないフレームレート変換器の変換動作後の信号を示している。

図２では撮像信号記録装置が１２Ｐレートで動作する場合を示しており図２（Ａ）は１２Ｐの垂直同期信号を示している。ここで１２Ｐレートで第１撮像信号発生部２が動作すると、図２（ａ）に示す１２Ｐ信号が間欠信号として得られる。フレームレート変換部５では従来例と同様にこの入力信号を図２（ｂ）に示すように６０Ｐレートの信号に変換する。一方第２撮像信号発生部３は例えば図２（ｃ）に示す撮像信号を出力する。この場合は、フレームレートが６０Ｐレートの信号を出力している。撮像信号処理部６はこれらの信号に撮像信号記録装置として必要なガンマ補正、ディテール補正、マトリクス処理等処理等を行い記録部７及び表示部８へ出力する。ここで、記録部７には図２（ｂ）のフレームレート変換部５の出力信号が処理されたものが出力され、表示部８には図２（ｃ）の第２撮像信号発生部３の出力信号が処理された図２（ｄ）の信号が出力される。フラグ信号発生部１０は従来例と同様に図２（ｅ）に示すように複製されたフレーム信号群の先頭のフレームにフラグ信号を発生する。記録部７は図２（ｆ）に示す信号を記録する。この記録信号は図示していないフレームレート変換器により有効フレームが抜き出され、さらに２４Ｐのフレームレートに変換されることにより図２（ｇ）に示す時間軸が１／２になった可変速信号（早送り）を再生できる。

一方表示部８には、図２（ｄ）に示す信号が出力されているので、あたかも従来の撮影で６０Ｐレートのフレームレートで撮影（記録）した時と同様の表示がされている。故に被写体の動きは滑らかに表示される。また、第２撮像信号発生部３のフレームレートを図２（ｃ１）に示すように２４Ｐレートで撮影すれば図２（ｄ１）に示す信号が表示部に表示できるので、フィルム用カメラの標準の撮影速度２４Ｐレートで表示できる。

以上のように本実施の形態１によれば、第２撮像信号発生部３のフレームレートを記録したいフレームレートの撮像信号を発生する第１撮像信号発生部２のフレームレートに関係なく設定できるので、例えば記録フレームレートが低速のフレームレートの場合でも、第２撮像信号発生部３のフレームレートを高速のフレームレートに設定しておくことで、被写体の動きを常に滑らかな動きとして表示することが可能であり、画作り演出上において重要な動きの確認を支障をきたさず行うことができる。

なお、第２撮像信号発生部３のフレームレートを６０Ｐレートと２４Ｐレートで例を示したが、適切な他のフレームレート例えば４８Ｐレート、５０Ｐレート等自由に選択してもいいことは言うまでもない。

また、光学系（レンズ１）を同一としているが、別々に分けてもいいことは言うまでもない。

またフラグ信号発生部１０は撮像信号処理部６あるいはシステムコントロール部９に含まれていいことも言うまでもない。

（実施の形態２）
図３は本発明の実施の形態２における撮像信号記録装置の構成を示すブロック図である。

図３において、１１は光学像を撮像面へ結ぶレンズ、１２は画素毎に種々のフレームレートの撮像信号を出力可能な撮像信号発生部で例えばＣＭＯＳ等の固体撮像素子より構成される。１３は撮像信号発生部１２へ各画素のフレームレートに応じた駆動パルスを出力する駆動パルス発生部、１４は同じフレームレートの各画素毎に種々のフレームレートの撮像信号を所定のフレームレートに変換するフレームレート変換部でフレームメモリ等のメモリ素子により構成される。１５は撮像信号処理部でガンマ補正、ディテール補正、マトリクス処理等撮像信号の必要な処理をするＬＳＩやＦＰＧＡ等で構成される。１６は記録部でＶＴＲあるいはディスクあるいは半導体メモリ等蓄積デバイスで構成される。１７は表示部で電子ビューファインダーやＣＲＴあるいは液晶モニター等で構成される。１８は必要な信号のフレーム位置を示すフラグ信号発生部、１９は各部へ必要なパルス等を発生するシステムコントロール部で、例えばマイクロコンピュータ等で構成され撮像信号記録装置全体の制御をつかさどる。図１に示す第１の実施の形態の構成と異なるのは撮像信号発生部が一つであることと、画素毎にフレームレートを変えることができる点である。

以上のように構成された実施の形態２による撮像信号記録装置の動作について、図４〜図９を用いて以下説明する。

図４（ａ）での（１）〜（４）は４種類のフレームレートに対応する撮像信号発生部１２の各画素の読出しパルスと読出し期間（信号出力期間）を示している。ここでは６０Ｐ、３０Ｐ、２０Ｐ、１５Ｐのフレームレートとしている。また同図（ｂ）は、その時の各画素上の同じフレームレートの位置を示すイメージ図で垂直列の左端から６０Ｐレート、３０Ｐレート、２０Ｐレート、１５Ｐレートの順番で画素列が繰り返されている。また、同図（ｃ）は同図（ａ）の読出し信号が得られる為の水平スイッチングパルスの例を示している（どの期間で、どの垂直列が選択され、読出されるようになるかを示している。）。

また、図５はフレームレート変換部１４の内部構成の１例を示すブロック図で２０〜２３はそれぞれ４種類のフレームレートを同じ所定のフレームレートに変換する為のフレームメモリである。

また、図６（ａ）及び（ｂ）はフレームレート変換部１４へのリセットパルス、クロック等の垂直，水平のタイミングチャートを示している。

また、図７は撮像信号処理部１５の内部構成の１例を示すブロック図で２４〜２７，３１，３２は撮像信号処理部１５のマスタクロックｍｃｋでデータをホールドするデータホールド回路、２８は４種類のフレームレートに属する各画素信号を切換えて一つの画素列にする合成回路部、２９はカメラのメイン処理を施すカメラプロセス部、３０は再度４種類の画素データに分割する分割回路部である。

また、図８（ｂ１）〜（ｂ４），（ｐ１）〜（ｐ８），（ｄ１），（ｄ）は図７の各部（ｂ１）〜（ｂ４），（ｐ１）〜（ｐ８），（ｄ１），（ｄ）に対応した信号の水平レートの信号波形図を示している。

さらに図９（ａ）〜（ｃ）はカメラプロセス部２９、表示部１７、記録部１６での画素イメージを示したイメージ図である。

撮像信号発生部１２では図４（ｂ）に示す４種類の蓄積時間の画素列の信号が繰り返し出力される。つまり、左端から１列目が蓄積時間１／６０秒の６０Ｐ信号（塗りつぶし）、２列目が蓄積時間１／３０秒の３０Ｐ信号（左斜線）、３列目が蓄積時間１／２０秒の２０Ｐ信号（右斜線）、４列目が蓄積時間１／１５秒の１５Ｐ信号（白抜き）となっており、以降その繰り返しの信号となる。それぞれの画素列の読出しタイミングは同図（ａ）に示すようにそれぞれの蓄積時間の読出し間隔で読出され、信号が読出されている期間は常に１／６０秒であり従来のフレームレートを変えた時と同じ読出し方で、蓄積時間が長くなると飛び飛びの間欠的な読出しとなる。故に各画素列の信号が選択され読出されている期間の種類は期間Ａから期間Ｆの６種類になり、そのような読出し方をする為に同図（ｃ）に示す水平スイッチングパルス他必要な駆動パルスが駆動パルス発生部１３より撮像信号発生部１２へ出力されている。水平スイッチングパルスが全て規則的に出ていれば全ての画素が読出され、飛び飛びの場合は、飛び飛びの画素列の信号が選択読出される。故に期間Ａでは全ての画素列が、期間Ｂでは１，５，９・・・列の画素列が、期間Ｃでは１，２、５，６、９，１０・・・のように画素列が選択され出力される。

フレームレート変換部１４は内部構成が図５のようになっており、４種類の蓄積時間の画素列に対応して、対応するフレームメモリ２０〜２３が、従来例と同様にそれぞれの画素列の信号を書込み、常に６０Ｐレートの信号になるようにフレームレート変換を行う。図６（ａ），（ｂ）にその書込み，読出しのリセットパルス、クロックを示している。同図（ａ）は垂直レートでのタイミングであるが例えばフレームメモリ２０は１／６０秒毎に書込み，読出しを繰り返し、６０Ｐ信号を６０Ｐ信号に、フレームメモリ２２は１／２０秒毎に書込み、１／６０秒毎に読出し２０Ｐ信号を６０Ｐ信号に変換している。他も同様である。このようにして蓄積時間の違う全ての画素列の信号が６０Ｐ信号として撮像信号処理部１５へ同時化されて（並列に）出力される。なお、水平タイミングは同図（ｂ）に示すようにマスタークロックｍｃｋに対して４画素置きにライトクロック、リードクロックが出され、１画素づつシフトしたタイミングで各フレームメモリ２０〜２３に与えられている。

撮像信号処理部１５の内部構成は例えば図７のようになっており、その内部の信号波形図は図８のようになっている。撮像信号処理部１５にはフレームメモリ変換部１４より図８（ｂ１）〜（ｂ４）に示す画素信号が入力される（図８は水平レートの信号を示している。各番号は左端からの画素の番号を示している。）。つまり、各蓄積時間毎の画素列の信号が同時化され並列に入力されている。そのレートは、マスタークロックｍｃｋの１／４のレートである。データホールド回路２４〜２７はそれぞれの入力データをマスタークロックｍｃｋでホールドする。それにより図８（ｐ１）〜（ｐ４）のデータを出力する。それぞれ同じ画素データが４画素づつ出力される。合成回路部２８はこれらのデータを１画素づつ切換えてもとの画素の順番に並べ替え図８（ｐ５）の信号にしてカメラプロセス部２９に出力する。この時点で蓄積時間の違う画素信号が同じ６０Ｐレートで信号処理のブロックへ入力されることになる。カメラプロセス部２９では撮像信号記録装置に必要なガンマ、ディテール、マトリクス等のカメラのメイン処理が施され、次段の分割回路３０へ図８（ｐ６）の信号を出力する。分割回路３０では、記録部１６、表示部１７へ出力するデータを選択する。ここでは表示部１７へ図８（ｐ７）の画素データが、記録部１６へ図８（ｐ８）の画素データが選択されている。つまり表示部１７へは蓄積時間が１／６０秒の６０Ｐ信号が、記録部１６へは蓄積時間１／２０秒の２０Ｐ信号が選択されている。データホールド回路３１，３２はマスタークロックｍｃｋでホールドし直して図８（ｄ１）、（ｄ）に示す信号をそれぞれ出力する。図９（ａ）〜（ｃ）にカメラプロセス部２９、表示部１７、記録部１６へ入力される画素データのイメージ図を示す。つまりカメラプロセス部２９では蓄積時間が複数種類（この場合は４種類）の画素データを同時に同じ処理を施し、記録部１６及び表示部１７にはそれぞれ１種類の別々のデータを入力する。記録部１６及び表示部１７では従来と同様に同じクロックレートで表示、記録動作を行う。

このように本実施の形態２によれば、１つの撮像信号発生部１２で画素毎に蓄積時間を変えることにより、表示部１７、記録部１６に別々のフレームレートの信号を出力可能である。故に例えば２０Ｐ等の低速フレームレートの撮像信号を撮影記録する場合でも表示部には高速フレームレートの撮影信号を表示可能であり、画作り、演出の為の動き確認に支障をきたすことはない。

なお、表示部へのフレームレートの選択は高速フレームレートの選択が好ましいが、特に動きの確認に支障をきたすものでなければ他のフレームレートの選択でもいいことは言うまでもない。

また、撮像信号発生部１２の各画素の蓄積時間の設定や種類は、自由に設定してもいいことは言うまでもない。

（実施の形態３）
図１０は本発明の実施の形態３における撮像信号記録装置の撮像信号処理部１５の内部構成を示すブロック図である。撮像信号記録装置全体の構成は図３の実施の形態２の場合と全く同様である。

図１０で２４〜２７，３１は撮像信号処理部１５のマスタクロックｍｃｋでデータをホールドするデータホールド回路、２８は４種類のフレームレートに属する各画素信号を切換えて一つの画素列にする合成回路部、２９はカメラのメイン処理を施すカメラプロセス部、３０は再度４種類の画素データに分割する分割回路部である。これらの構成要素も実施の形態２の撮像信号処理部１５と全く同様であり、その動作も同じであるので詳細な説明は省略する。

本実施の形態３が実施の形態２と違うところは、記録部１６にカメラプロセス部２９の出力信号が直接出力されている点でそれにともなってフラグ信号発生部１８の動作も変わってくる点である。

以上のように構成された本実施形態３の動作について図１１，図１２を用いて以下説明する。

図１１（ａ）〜（ｃ）はカメラプロセス部２９、表示部１７、記録部１６での処理される画素データのイメージ図である。図１０の構成になっている為、記録部１６の画素データもカメラプロセス部２９の画素データと同じとなる。また、図１２はフラグ信号発生部１８のフラグ信号発生の仕方を説明した説明図である。

図１１（ｃ）に示すように、記録部には全ての蓄積時間の画素データ、つまり複数フレームレートの撮像信号が入力され、その信号を記録できることになる。従来のシステムでは図示していないフレームレート変換器で有効フラグを検出し、そのフレームを２４Ｐレートに変換することにより、可変速撮像信号の再生信号を得ていたが、本実施の形態３であれば、フラグ信号の区別が出来れば複数種類の可変速撮像信号の再生が一度の撮影記録で選択可能となる。そのフラグ信号のつけ方（種類の盛り込み）の仕方を図１２に示している。

図１２で（ａ）は記録フレームモードが１種類の場合のフラグ信号、（ｂ）は記録フレームモードが４種類の場合のフラグ信号の発生の仕方を示している。

記録フレームモードが１種類の場合のフラグ信号は、複製フレームの例えば先頭フレームの１フレーム期間にフラグ信号を発生付加するようにしている。一方複数フレームレートの同時記録の場合は、各フレームレートの期間に複数のフレームレートの有効フレームが含まれるので、それぞれの期間のフラグ信号に意味を持たせる。例えば、図１２（ｂ）に示すように、各期間ＡからＦにフラグの番号を対応させることで、どのフレームレートの有効フレーム期間かを判断するようにしている。例えば、期間Ａでは４種類のフレームレート（６０Ｐ、３０Ｐ、２０Ｐ、１５Ｐ）とも有効フレーム期間でこの期間はフラグ番号１を対応させる。

また、期間Ｂでは１種類（６０Ｐ）のみの有効フレーム期間でフラグ番号２を対応させる。他の期間も同様であり、全ての期間の有効フレームの種類が判別できる。図示していないフレームレート変換器では、その番号に応じて選択するフレームレートの有効フレームを判断しそのフレームを抜き取り２４Ｐレートに変換することにより，従来と同様に可変速撮像信号の再生信号を得ることができる。

なお、有効フレームが重なっているフレーム期間では、選択するフレームレートに応じ、画素の選択する位置を変えることが必要だがその動作は簡単に行えることは言うまでもない。

このように本実施の形態３によれば、実施の形態２と同様に、１つの撮像信号発生部１２で画素毎に蓄積時間を変えることにより、表示部１７、記録部１６に別々のフレームレートの信号を出力可能である。故に例えば２０Ｐ等の低速フレームレートの撮像信号を撮影記録する場合でも表示部には高速フレームレートの撮影信号を表示可能であり、画作り、演出の為の動き確認に支障をきたすことはない。かつ、記録部には１種類のフレームレートのみならず複数のフレームレートを出力することが可能であり、１回の撮影で複数種類のフレームレートの撮像信号を同時に記録可能であり、画作り、演出の幅が広がると共に撮り直し等が減り効率的な撮影を行うことができる。

（実施の形態４）
図１３は本発明の実施の形態４における撮像信号記録装置の撮像信号処理部１５の内部構成を示すブロック図である。本実施の形態４も撮像信号記録装置全体の構成は図３の実施の形態２の場合と全く同様である。

図１３で２４〜２７，３１は撮像信号処理部１５のマスタクロックｍｃｋでデータをホールドするデータホールド回路、２８は３種類のフレームレートに属する各画素信号を切換えて一つの画素列にする合成回路部、２９はカメラのメイン処理を施すカメラプロセス部、３０は再度３種類の画素データに分割する分割回路部、３３はフレーム加算回路部で、フレーム加算回路３４及び合成回路３５より構成されている。フレーム加算回路部以外の構成要素は実施の形態２の撮像信号処理部１５と全く同様であり、その動作も同じであるので詳細の説明は省略する。

本実施の形態４が実施の形態２、実施の形態３と違うところは、カメラプロセス部２９の出力信号をフレーム加算するフレーム加算回路部３３が備えられ、その出力信号が記録部１６に出力されている点である。また、本実施の形態４では画素毎に違うフレームレートは６０Ｐ、３０Ｐ、１５Ｐの３種類としている。

以上のように構成された本実施形態３の動作について図１４〜図１７を用いて以下説明する。

図１４はフレーム加算回路３４の内部構成の一例を示すブロック図で、３６，４３〜４６はデータホールド回路、３７，３８は選択回路、３９は加算回路、４０はフレーム加算用のデータを保持しておくフレームメモリである。

また、図１５はフレーム加算回路３４の各部の水平レート信号波形図で、（ｐ６）等で示される対応する記号部分の波形図である。

また、図１６も同様にフレーム加算回路３４の各部の垂直レート信号波形図で、（ｐ６）等で示される対応する記号部分の波形図である。

さらに図１７（ａ）〜（ｃ）はカメラプロセス部２９、表示部１７、記録部１６での処理される画素データのイメージ図である。

フレーム加算回路３４に図１５（ｐ６）が入力されると、それぞれのフレームレートの位置に対応する画素をｗｃｋ１，ｗｃｋ２，ｗｃｋ３のクロックでデータをホールドすると図１５（ｐ８‘）、（ｐ９’）、（ｐ１０‘）等の信号レートになる。この場合、演算レートのみを示す為、選択回路３８の選択はＳＯ入力、フレームメモリ４０の出力はゼロとしている。つまりここでは分割回路部３０等と同様に、各蓄積時間毎の画素データ列（３種類）に分割されている。その後のデータレートはマスタークロックｍｃｋでデータホールドするので図１５（ｐ８）〜（ｐ１０）のようなレートで出力される。

ここで、フレーム加算動作は図１６に示すように動作する。例えば図１６（ａ）は蓄積時間１／６０秒の６０Ｐ信号をフレーム加算している信号波形図であるが、６０Ｐの画素信号の場合、フレーム信号は図１６（ｐ６）のように毎フレーム違ったフレーム信号である。選択回路３８の選択動作は図１６（ｐ６‘）のように４フレーム毎にＧＮＤを選択する。フレームメモリ４０の入力（ＦＭｉｎ）には選択回路３７を通してデータホールド回路３６の出力及びフレーメモリ４０の出力と選択回路３８の出力信号が加算器３９で加算された信号が選択される。選択回路３７の動作も４フレーム毎にデータホールド回路３６の入力側を選択すれば、フレームメモリ４０の出力（ＦＭｏｕｔ）及びデータホールド回路４４の出力（ｐ８）は図１６に示すようになり１５Ｐに対応する有効フレーム位置には、６０Ｐレートの信号が４フレーム加算された信号（例えば１＋２＋３＋４）が出力されている。つまり等価的に６０Ｐレートの画素信号を１５Ｐレートの信号に変換できている。同様に３０Ｐの画素信号は図１６（ｂ）に示すように選択回路を選択すれば（（ｐ６‘）、（ＦＭｉｎ））データホールド回路４５の出力（ｐ９）は１／３０秒のフレーム信号が２フレーム加算された信号として、１５Ｐに対応する有効フレーム位置に得られる。この場合も、等価的に３０Ｐレートの画素信号を１５Ｐレートの信号に変換できている。１５Ｐの画素信号は図１６（ｃ）の（ｐ１０）のようにそのままのフレームデータが有効フレーム位置に対応して選択される。

以上のデータは、水平レートでは図１５に示すように画素が飛び飛びのデータで分割されて出力されるので合成回路３５で１系統に合成される。この動作は、合成回路部２８と全く同様な動作である。

図１７にはカメラプロセス部２９、表示部１７、記録部１６での処理される画素データのイメージ図を示しているが、本実施の形態４が実施の形態２及び３と違うのは、記録部１６での画素は等価的に全て１５Ｐのフレームレートの画素信号となっている点である。また、表示部１７には実施の形態２及び３と同様に６０Ｐフレームレートの信号を選択出力できる。

このように本実施の形態４によれば、実施の形態２，３と同様に、１つの撮像信号発生部１２で画素毎に蓄積時間を変えることにより、表示部１７、記録部１６に別々のフレームレートの信号を出力可能である。故に例えば２０Ｐ等の低速フレームレートの撮像信号を撮影記録する場合でも表示部には高速フレームレートの撮影信号を表示可能であり、画作り、演出の為の動き確認に支障をきたすことはない。かつ、記録部１６で記録する画素信号は全ての画素を使った信号とすることができるので、実施の形態２，３よりも解像度を向上した撮像信号を記録できる。

なお、実施の形態２，３，４において前段のデータホールド回路２４、２５等は合成回路部２８へ、後段のデータホールド回路３１等は分割回路部３０へ取り込んでもいいことは言うまでもない。

また、合成回路部２８及び分割回路部３０そのものもカメラプロセス部２９へ組込んでもいいことは言うまでもない。

また、画素毎にフレームレートを変えることにより、各フレームレートに対応した画素群毎に感度（信号レベル）が変わってしまうが、カメラプロセス部２９または分割回路部３０で感度の一番大きい画素群のレベルに合わせるか、あるいは逆に感度の小さい画素群のレベルに合わせるか、あるいは基準の感度に合わせるか等の処理は簡単に行えることは言うまでもない。

また、特に静止画撮影時等に各フレームレートの画素信号を適切に混合することにより最適諧調特性を実現できる処理もカメラプロセス部２９等に簡単に導入できることは言うまでもない。

本発明にかかる撮像信号記録装置は、フレームレートを変えて撮像信号を記録できる装置であり、表示部と、記録部でそのフレームレートを変えることができ、特に低速撮影時の表示部の飛び飛びの動きを、スムーズな表示にすることが可能であり、画作り上、演出上重要な被写体の動きの確認に支障をきたす事がなく、さらに、１度の撮影で複数のフレームレートの撮像信号を記録でき、画作り上、演出上の幅を広げることができる。故に、特に近年のデジタルシネマやコマーシャル撮影等の用途に適用出来る。

本発明の実施の形態１での撮像信号記録装置の構成を示すブロック図同実施の形態１における撮像信号記録装置の動作説明の為の各部の信号波形図本発明の実施の形態２での撮像信号記録装置の構成を示すブロック図同実施の形態２での撮像信号発生部１２の動作説明図同実施の形態２におけるフレームレート変換部１４の内部構成の１例を示すブロック図同実施の形態２におけるフレームレート変換部への各パルスの水平，垂直タイミングチャート同実施の形態２における撮像信号処理部１５の内部構成の１例を示すブロック図同実施の形態２における撮像信号処理部１５の動作説明の為の各部の水平レート信号波形図同実施の形態２におけるカメラプロセス部２９、表示部１７、記録部１６での画素のイメージ図本発明の実施の形態３における撮像信号記録装置の撮像信号処理部１５の内部構成を示すブロック図同実施の形態３におけるカメラプロセス部２９、表示部１７、記録部１６での画素のイメージ図同実施の形態３におけるフラグ信号発生部１８のフラグ信号発生の動作説明図本発明の実施の形態４における撮像信号記録装置の撮像信号処理部１５の内部構成を示すブロック図同実施の形態４におけるフレーム加算回路３４の内部構成の１例を示すブロック図同実施の形態４におけるフレーム加算回路３４の各部の水平レート信号波形図同実施の形態４におけるフレーム加算回路３４の各部の垂直レート信号波形図同実施の形態４におけるカメラプロセス部２９、表示部１７、記録部１６での画素のイメージ図従来の撮像信号記録装置の構成を示すブロック図従来の撮像信号記録装置における動作説明の為の各部の信号波形図従来の撮像信号記録装置における動作説明の為の各部の信号波形図

符号の説明

１，１１レンズ
２第１撮像信号発生部
３第２撮像信号発生部
４，１３駆動パルス発生部
５，１４フレームレート変換部
６，１５撮像信号処理部
７，１６記録部
８，１７表示部
９，１９システムコントロール部
１０，１８フラグ信号発生部
１２撮像信号発生部
２８合成回路部
２９カメラプロセス部
３０分割回路部
３３フレーム加算回路部

Claims

撮像信号のフレームレートを可変でき、種々のフレームレートの撮像信号を出力する第１の撮像信号発生部及び第２の撮像信号発生部と、
前記第１の撮像信号発生部より出力される種々のフレームレートの撮像信号を各フレームレートに応じ規則的にフレーム複製し所定のフレームレートに変換するフレームレート変換部と、
前記フレームレート変換部の出力信号及び前記第２の撮像信号発生部の出力信号に種々の信号処理を施す撮像信号処理部と、
前記撮像信号処理部の出力信号を記録する記録部と、
前記撮像信号処理部の出力信号の各フレーム信号に対して前記フレームレート変換部での変換前の撮像信号のフレーム番号に対応した各同一フレーム信号群の少なくとも一つのフレーム期間にフラグ信号を発生するフラグ信号発生部と、
前記撮像信号処理部から出力される表示用信号を表示する表示部と、
を備え、
前記撮像信号処理部が前記記録部には前記フレームレート変換部の信号を処理した信号を出力し、前記表示部には前記第２の撮像信号発生部の出力信号を処理した信号を出力することにより、前記記録部と前記表示部に実質的に異なるフレームレートの撮像信号を出力することを特徴とする撮像信号記録装置。
画素毎に蓄積時間を変えることで各画素毎のフレームレートを変えた撮像信号を出力する撮像信号発生部と、
前記撮像信号発生部より出力される撮像信号の各画素のフレームレートが同じ画素毎に出力信号を書込み、それぞれのフレームレートに応じ規則的にフレームを複製して読出すことにより全て所定の同じフレームレートに変換し同時化して出力するフレームレート変換部と、
前記フレームレート変換部の各出力信号を画素単位で切換えて合成する合成回路部と、
前記合成回路部の出力信号に撮像信号記録装置としての各処理を施すカメラプロセス部と、
前記カメラプロセス部の出力信号を再度蓄積時間が同じ画素毎に分割し実質的にフレームレートの異なる複数の信号を出力する分割回路部と、
前記分割回路部の出力信号を表示する表示部と、
前記カメラプロセス部の出力信号または前記分割回路部の出力信号を記録する記録部と、
を備え、
前記表示部と前記記録部に実質的に異なるフレームレートの撮像信号を出力することを特徴とする撮像信号記録装置。
前記分割回路部の出力信号から前記表示部に供給する信号を最もフレームレートの高い信号とする請求項２記載の撮像信号記録装置。
画素毎に蓄積時間を変えることで各画素毎のフレームレートを変えた撮像信号を出力する撮像信号発生部と、
前記撮像信号発生部より出力される撮像信号の各画素のフレームレートが同じ画素毎に出力信号を書込み、それぞれのフレームレートに応じ規則的にフレームを複製して読出すことにより全て所定の同じフレームレートに変換し同時化して出力するフレームレート変換部と、
前記フレームレート変換部の各出力信号を画素単位で切換えて合成する合成回路部と、
前記合成回路部の出力信号に撮像信号記録装置としての各処理を施すカメラプロセス部と、
前記カメラプロセス部の出力信号を再度蓄積時間が同じ画素毎に分割し実質的にフレームレートの異なる複数の信号を出力する分割回路部と、
前記分割回路部の出力信号を表示する表示部と、
前記カメラプロセス部の出力信号または前記分割回路部の出力信号を記録する記録部と、
前記記録部に出力される所定のフレームレートの撮像信号の各複製されたフレーム信号群の中から実際のフレームレートに対応する有効フレームを示すフラグ信号を出力するフラグ信号発生部と、
を備えたことを特徴とする撮像信号記録装置。
前記記録部が前記カメラプロセス部の出力信号を記録する場合、画素毎に違う実際のフレームレートの有効フレーム位置を区別する為に、前記フラグ信号発生部が複数種類のフラグ信号を発生することを特徴とする請求項４に記載の撮像信号記録装置。
画素毎に蓄積時間を変えることで各画素毎のフレームレートを変えた撮像信号を出力する撮像信号発生部と、
前記撮像信号発生部より出力される撮像信号の各画素のフレームレートが同じ画素毎に出力信号を書込み、それぞれのフレームレートに応じ規則的にフレームを複製して読出すことにより全て所定の同じフレームレートに変換し同時化して出力するフレームレート変換部と、
前記フレームレート変換部の各出力信号を画素単位で切換えて合成する合成回路部と、
前記合成回路部の出力信号に撮像信号記録装置としての各処理を施すカメラプロセス部と、
前記カメラプロセス部の出力信号を再度蓄積時間が同じ画素毎に分割し実質的にフレームレートの異なる複数の信号を出力する分割回路部と、
前記分割回路部の出力信号を表示する表示部と、
前記カメラプロセス部の出力信号または前記分割回路部の出力信号を記録する記録部と、
前記記録部に出力される所定のフレームレートの撮像信号の各複製されたフレーム信号群の中から実際のフレームレートに対応する有効フレームを示すフラグ信号を出力するフラグ信号発生部と、
前記表示部には任意のフレームレートの撮像信号を出力し、前記記録部へ出力される信号は全ての画素が最も低いフレームレートの信号になるように同じフレームレートの画素毎の信号をそれぞれフレーム加算するフレーム加算回路部と、
を備えたことを特徴とする撮像信号記録装置。