JP2006245459A - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP2006245459A
JP2006245459A JP2005061980A JP2005061980A JP2006245459A JP 2006245459 A JP2006245459 A JP 2006245459A JP 2005061980 A JP2005061980 A JP 2005061980A JP 2005061980 A JP2005061980 A JP 2005061980A JP 2006245459 A JP2006245459 A JP 2006245459A
Authority
JP
Japan
Prior art keywords
semiconductor chip
resin
semiconductor
cutting
chip mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005061980A
Other languages
Japanese (ja)
Inventor
Chiaki Takebe
千晶 竹部
Yasuhide Hara
泰秀 原
Kenji Ito
健二 伊藤
Katsuki Uchiumi
勝喜 内海
Takahiro Kumakawa
隆博 隈川
Yoshihiro Matsushima
芳宏 松島
Masami Matsuura
正美 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005061980A priority Critical patent/JP2006245459A/en
Publication of JP2006245459A publication Critical patent/JP2006245459A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Dicing (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To solve the problem that the cut waste of a gate part metal, provided on a substrate scatters on a solder ball surface and causes a short-circuit defect between the solder balls of a semiconductor device, in a cutting process of making the substrate provided with a plurality of semiconductor chip loading regions into the individual pieces of a semiconductor device single body. <P>SOLUTION: By a rotary blade 10, a circuit board 1 and a sealing resin 2 resin-sealed by a batch formation method are cut altogether for each semiconductor chip loading region. At cutting, a suction nozzle 15 connected to a vacuum pump is provided near a cutting part by the rotary blade 10, the cut waste of the gate part metal generated at the time of cutting is sucked and removed; and the short-circuit defect between the solder balls of the semiconductor device due to the cut waste of the gate part metal is prevented. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、BGA(Ball Grid Array)やLGA(Land Grid Array)等の樹脂封止型半導体装置を製造する際、基板上の複数の半導体チップ搭載領域を一括して樹脂封止し、樹脂封止された半導体装置の連続体を個片化する樹脂封止型半導体装置の製造方法に関するものである。   In manufacturing a resin-encapsulated semiconductor device such as BGA (Ball Grid Array) or LGA (Land Grid Array), the present invention collectively encapsulates a plurality of semiconductor chip mounting regions on a substrate, and encapsulates the resin. The present invention relates to a method for manufacturing a resin-encapsulated semiconductor device in which a continuous body of stopped semiconductor devices is singulated.

近年、携帯電子機器等の小型化に対応するために、樹脂封止型半導体装置等の半導体部品の高密度実装が要求され、それにともなって、半導体装置の小型化、薄型化が進んでいる。このような要求に応えるため、最近は小型かつ薄型の樹脂封止型半導体装置としてリードが半導体装置の裏面に露出した構造であるQFN(Quad Flat NonLeaded)構造の樹脂封止型半導体装置が市場に投入されている。その製造方法として、複数の半導体チップ搭載領域を有するリードフレームの複数の半導体チップ搭載領域すべてを連続して樹脂封止する「一括成形法」と称される製造工法が開発されてきている。この工法はリードフレームタイプのみならず、回路基板を用いた樹脂封止型半導体装置においても開発されてきている。   In recent years, in order to cope with downsizing of portable electronic devices and the like, high-density mounting of semiconductor components such as resin-encapsulated semiconductor devices is required, and accordingly, downsizing and thinning of semiconductor devices are progressing. In order to meet such demands, recently, a resin-sealed semiconductor device having a QFN (Quad Flat NonLeaded) structure in which leads are exposed on the back surface of the semiconductor device as a small and thin resin-sealed semiconductor device has been put on the market. It has been thrown. As a manufacturing method thereof, a manufacturing method called “collective molding method” has been developed in which a plurality of semiconductor chip mounting regions of a lead frame having a plurality of semiconductor chip mounting regions are continuously resin-sealed. This method has been developed not only for lead frame types but also for resin-encapsulated semiconductor devices using circuit boards.

図11〜図13は、回路基板を用いた「一括成形法」による従来の樹脂封止型半導体装置の製造方法の各工程を示す図である。図11(a)は、複数の半導体チップ搭載領域を有する回路基板を半導体チップ搭載面と反対側から見た図であり、図11(b)は、回路基板を半導体チップ搭載面側から見た図である。   FIG. 11 to FIG. 13 are diagrams showing respective steps of a conventional method for manufacturing a resin-encapsulated semiconductor device by a “batch molding method” using a circuit board. FIG. 11A is a diagram of a circuit board having a plurality of semiconductor chip mounting regions as viewed from the side opposite to the semiconductor chip mounting surface, and FIG. 11B is a diagram of the circuit board as viewed from the semiconductor chip mounting surface side. FIG.

図11(a)に示すように、回路基板1は、半導体チップ搭載領域ごとに内層配線(図示せず)が施され、外部との電気的接続を行うための外部電極12が形成されている。また、回路基板1の端部には回路基板1内の不良の半導体チップ搭載領域を記録するための不良マーク3が形成されている。   As shown in FIG. 11A, the circuit board 1 is provided with an inner layer wiring (not shown) for each semiconductor chip mounting region, and an external electrode 12 for electrical connection with the outside is formed. . A defect mark 3 for recording a defective semiconductor chip mounting area in the circuit board 1 is formed at the end of the circuit board 1.

次に図11(b)に示すように、回路基板1の半導体チップ搭載領域ごとに銀ペースト等の接着剤を塗布し、半導体チップ8を搭載した後、接着剤により接着する。回路基板1の半導体チップ搭載面はのちに封止樹脂により封止するが、ゲート部の封止樹脂は製品には使用されない不要な部分であるので剥離する必要がある。したがって、回路基板1のゲート部の銅パターンの上にニッケル・金メッキを施してゲート部金属7を形成し、封止樹脂と金メッキとの密着性が低いことを利用して封止樹脂を剥離している。   Next, as shown in FIG. 11B, an adhesive such as a silver paste is applied to each semiconductor chip mounting region of the circuit board 1, and after mounting the semiconductor chip 8, it is bonded with the adhesive. The semiconductor chip mounting surface of the circuit board 1 is later sealed with a sealing resin. However, the sealing resin for the gate portion is an unnecessary portion that is not used in a product, and thus needs to be peeled off. Therefore, nickel / gold plating is applied on the copper pattern of the gate portion of the circuit board 1 to form the gate metal 7, and the sealing resin is peeled off by utilizing the low adhesion between the sealing resin and the gold plating. ing.

次に図11(c)に示すように、半導体チップ8の電極と回路基板1の電極とを金属細線9により電気的に接続する。   Next, as shown in FIG. 11C, the electrode of the semiconductor chip 8 and the electrode of the circuit board 1 are electrically connected by a thin metal wire 9.

次に図12(a)に示すように、回路基板1の複数の半導体チップが搭載された面を一括でトランスファーモールド法により封止樹脂2で封止する。   Next, as shown in FIG. 12A, the surface on which the plurality of semiconductor chips of the circuit board 1 are mounted is collectively sealed with a sealing resin 2 by a transfer molding method.

次に図12(b)に示すように、回路基板1の半導体チップ搭載面と反対側の面に形成された外部電極12上にはんだボール5を搭載する。   Next, as shown in FIG. 12B, the solder balls 5 are mounted on the external electrodes 12 formed on the surface of the circuit board 1 opposite to the semiconductor chip mounting surface.

次に図12(c)に示すように、回路基板1を、リング14に張られたUV硬化型樹脂等からなるダイシングテープ13上に、はんだボール5搭載面を上面にして貼り付ける。   Next, as shown in FIG. 12C, the circuit board 1 is attached on the dicing tape 13 made of UV curable resin or the like stretched on the ring 14 with the solder ball 5 mounting surface as the upper surface.

次に図13(a)に示すように、回転ブレード10により、半導体チップ搭載領域ごとに回路基板1と封止樹脂2とを一括で切断する。   Next, as shown in FIG. 13A, the circuit board 1 and the sealing resin 2 are collectively cut for each semiconductor chip mounting region by the rotating blade 10.

次に図13(b)に示すように、回路基板1を半導体装置4単体に個片化し、樹脂封止型半導体装置を製造する。   Next, as shown in FIG. 13B, the circuit board 1 is divided into individual semiconductor devices 4 to manufacture a resin-encapsulated semiconductor device.

なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
特開2004−214233号公報
As prior art document information related to the invention of this application, for example, Patent Document 1 is known.
JP 2004-214233 A

しかしながら従来の半導体装置の製造方法では、回路基板の切断工程において、基板に設けられた、樹脂封止の後に封止樹脂を剥離しやすくするためのゲート部金属も切断するため、ゲート部金属の切断くずが発生し、ゲート部金属の切断くずがはんだボール面上に飛散して半導体装置のはんだボール間のショート不良を招くという課題があった。   However, in the conventional method of manufacturing a semiconductor device, in the step of cutting the circuit board, the gate part metal provided on the substrate for cutting off the sealing resin after resin sealing is also cut. There was a problem in that cutting scraps were generated, and the cutting scraps of the gate part metal were scattered on the solder ball surface, causing a short circuit between the solder balls of the semiconductor device.

上記課題を解決するために、本発明の半導体装置の製造方法は、複数の半導体チップ搭載領域と、前記複数の半導体チップを搭載する面で前記複数の半導体チップ搭載領域の外側にあり封止樹脂の流通経路となるゲート部と、前記ゲート部上に形成されたゲート部金属とからなる基板を用意する工程と、前記半導体チップ搭載領域に前記半導体チップを搭載する工程と、前記半導体チップの電極と前記基板の電極とを電気的に接続する工程と、前記複数の半導体チップを連続した一体の樹脂で封止する樹脂封止工程と、前記連続した一体の樹脂と前記基板とを前記半導体チップ搭載領域ごとに切断して半導体装置単体に個片化するとともに、切断時に発生する前記ゲート部金属の切断くずを真空ポンプに接続された吸引ノズルにより吸引する工程とからなる。   In order to solve the above-described problems, a manufacturing method of a semiconductor device according to the present invention includes a plurality of semiconductor chip mounting regions and a sealing resin that is outside the plurality of semiconductor chip mounting regions on a surface on which the plurality of semiconductor chips are mounted. A step of preparing a substrate made of a gate portion serving as a distribution route of the gate portion and a gate portion metal formed on the gate portion, a step of mounting the semiconductor chip in the semiconductor chip mounting region, and an electrode of the semiconductor chip And electrically connecting the electrodes of the substrate, a resin sealing step of sealing the plurality of semiconductor chips with a continuous integral resin, and the continuous integral resin and the substrate. Cut into individual semiconductor devices by cutting into each mounting area, and sucking the metal scraps generated at the time of cutting by a suction nozzle connected to a vacuum pump. Consisting of a degree.

このような製造方法により、切断で発生する前記ゲート部金属の切断くずを吸引して除去し、ゲート部金属の切断くずがはんだボール面上に飛散することを防止し、半導体装置のはんだボール間のショートを防ぐことができる。   By such a manufacturing method, the gate part metal cutting waste generated by cutting is sucked and removed, and the gate part metal cutting waste is prevented from being scattered on the solder ball surface, and between the solder balls of the semiconductor device. Can prevent short circuit.

また、複数の半導体チップ搭載領域と、前記複数の半導体チップを搭載する面で前記複数の半導体チップ搭載領域の外側にあり封止樹脂の流通経路となるゲート部と、前記ゲート部上に形成されたゲート部金属とからなる基板を用意する工程と、前記半導体チップ搭載領域に前記半導体チップを搭載する工程と、前記半導体チップの電極と前記基板の電極とを電気的に接続する工程と、前記複数の半導体チップと半導体装置単体に個片化する工程で切断される前記ゲート部金属の切断領域とを連続した一体の樹脂で封止する樹脂封止工程と、前記連続した一体の樹脂と前記基板とを前記半導体チップ搭載領域ごとに切断して半導体装置単体に個片化する工程とからなる。   A plurality of semiconductor chip mounting regions; a gate portion that is outside the plurality of semiconductor chip mounting regions on a surface on which the plurality of semiconductor chips are mounted; and serves as a distribution path for a sealing resin; and is formed on the gate portion. Preparing a substrate made of the gate metal, mounting the semiconductor chip in the semiconductor chip mounting region, electrically connecting the electrode of the semiconductor chip and the electrode of the substrate, A resin sealing step of sealing a plurality of semiconductor chips and a cutting region of the gate metal cut in the step of dividing into a single semiconductor device with a continuous integral resin; and the continuous integral resin and the And a step of cutting the substrate into each semiconductor chip mounting region and dividing the substrate into individual semiconductor devices.

このような製造方法により、封止樹脂によってゲート部金属を覆うことにより、前記ゲート部金属の切断くずの発生を抑え、ゲート部金属の切断くずのはんだボール面上への飛散による半導体装置のはんだボール間のショートを防ぐことができる。   By such a manufacturing method, the gate metal is covered with the sealing resin, thereby suppressing the generation of cutting waste of the gate metal and the solder of the semiconductor device due to the scattering of the metal cutting scrap on the solder ball surface. Short circuit between balls can be prevented.

また、複数の半導体チップ搭載領域と、前記複数の半導体チップを搭載する面で前記複数の半導体チップ搭載領域の外側にあり封止樹脂の流通経路となるゲート部と、前記ゲート部上に複数の金属片が配列して形成されたゲート部金属とからなる基板を用意する工程と、前記半導体チップ搭載領域に前記半導体チップを搭載する工程と、前記半導体チップの電極と前記基板の電極とを電気的に接続する工程と、前記複数の半導体チップを連続した一体の樹脂で封止する樹脂封止工程と、前記連続した一体の樹脂と前記基板とを前記半導体チップ搭載領域ごとに切断して半導体装置単体に個片化する工程とからなる。   A plurality of semiconductor chip mounting regions; a gate portion that is outside the plurality of semiconductor chip mounting regions on a surface on which the plurality of semiconductor chips are mounted; A step of preparing a substrate made of gate portion metal formed by arranging metal pieces, a step of mounting the semiconductor chip in the semiconductor chip mounting region, and an electrode of the semiconductor chip and an electrode of the substrate are electrically connected Connecting the plurality of semiconductor chips with a continuous integral resin, and cutting the continuous integral resin and the substrate into each semiconductor chip mounting region to form a semiconductor And a step of dividing the device into individual pieces.

このような製造方法により、ゲート部金属の切断くずがはんだボール間の距離よりも短くなり、切断くずのはんだボール面上への飛散による半導体装置のはんだボール間のショートを防ぐことができる。   According to such a manufacturing method, the cutting scraps of the gate metal are shorter than the distance between the solder balls, and a short circuit between the solder balls of the semiconductor device due to the scattering of the cutting scraps on the solder ball surface can be prevented.

本発明の半導体装置の製造方法は、樹脂注入のためのゲート部上に形成されたゲート部金属の切断くずによる半導体装置のショートを防ぐという効果を発揮する。   The method for manufacturing a semiconductor device according to the present invention exhibits an effect of preventing the semiconductor device from being short-circuited by a gate metal scrap formed on the gate for resin injection.

最初に、本発明の半導体装置の製造方法の第1の実施形態を図面を参照しながら説明する。   First, a first embodiment of a method for manufacturing a semiconductor device of the present invention will be described with reference to the drawings.

図1〜図3は本実施形態の半導体装置の製造方法の各工程を示す図である。図1(a)は、回路基板を半導体チップ搭載面と反対側から見た図であり、図1(b)は、回路基板を半導体チップ搭載面側から見た図である。   1 to 3 are diagrams showing each step of the method of manufacturing the semiconductor device according to the present embodiment. FIG. 1A is a view of the circuit board as viewed from the side opposite to the semiconductor chip mounting surface, and FIG. 1B is a view of the circuit board as viewed from the semiconductor chip mounting surface side.

図1(a)に示すように、回路基板1は複数の半導体チップ搭載領域が形成され、半導体チップ搭載領域ごとに内層配線(図示せず)が施され、外部との電気的接続を行うための外部電極12が形成されている。この外部電極12は隣り合う外部電極12の中心間距離が0.3〜1.0[mm]ピッチで形成されている。また、本実施形態では、回路基板1の端部には回路基板1内の複数の半導体チップ搭載領域の中に含まれる不良の半導体チップ搭載領域を示すための不良マーク3が形成されている。   As shown in FIG. 1A, the circuit board 1 is formed with a plurality of semiconductor chip mounting regions, and an inner layer wiring (not shown) is applied to each semiconductor chip mounting region to make electrical connection with the outside. The external electrode 12 is formed. The external electrodes 12 are formed such that the distance between the centers of adjacent external electrodes 12 is 0.3 to 1.0 [mm]. In the present embodiment, a defect mark 3 for indicating a defective semiconductor chip mounting area included in a plurality of semiconductor chip mounting areas in the circuit board 1 is formed at the end of the circuit board 1.

次に図1(b)に示すように、回路基板1の半導体チップ搭載面の半導体チップ搭載領域ごとに液状樹脂に銀粒子が混在した銀ペースト等の接着剤(図示せず)を塗布し、半導体チップ8を半導体チップ8の電極形成面と反対側の面が回路基板1と対向するように搭載した後、接着剤により接着する。このとき用いられる接着剤は銀ペースト等の導電性のものでも、あるいはポリイミド等の絶縁性のものでもよい。回路基板1の半導体チップ搭載面はのちに封止樹脂により封止するので、その樹脂注入のためのゲート部が半導体チップ搭載面の周囲のうちの一辺に沿って形成されている。ゲート部には、製品に使用されない不要な樹脂を樹脂封止後に剥離しやすくするため、ゲート部金属7が形成されている。   Next, as shown in FIG. 1B, an adhesive (not shown) such as a silver paste in which silver particles are mixed in a liquid resin is applied to each semiconductor chip mounting region of the semiconductor chip mounting surface of the circuit board 1, The semiconductor chip 8 is mounted so that the surface opposite to the electrode formation surface of the semiconductor chip 8 faces the circuit board 1, and then bonded with an adhesive. The adhesive used at this time may be a conductive material such as silver paste or an insulating material such as polyimide. Since the semiconductor chip mounting surface of the circuit board 1 is later sealed with a sealing resin, a gate portion for resin injection is formed along one side of the periphery of the semiconductor chip mounting surface. In the gate portion, a gate portion metal 7 is formed so that unnecessary resin that is not used in a product can be easily peeled off after resin sealing.

このゲート部金属は、回路基板の端部と樹脂封止エリアとの間の領域で、樹脂注入のためのゲートが配置される半導体チップ搭載面の周囲のうちの一辺に沿って配置され、厚みは5〜20[μm]である。これにより、封止工程で封止樹脂の流通経路となるゲートを回路基板上の位置に制約されることなく配置することができる。このゲート部金属は、回路基板上の銅パターンの上にニッケル・金メッキが形成された構成となっているので、封止樹脂と金メッキとの密着性が低下して封止樹脂を剥離しやすくする効果を有する。   This gate part metal is arranged along one side of the periphery of the semiconductor chip mounting surface where the gate for resin injection is arranged in the region between the end of the circuit board and the resin sealing area, and has a thickness. Is 5 to 20 [μm]. Thereby, the gate used as the distribution route of sealing resin at the sealing process can be arranged without being restricted by the position on the circuit board. Since the gate metal has a structure in which nickel / gold plating is formed on a copper pattern on the circuit board, the adhesion between the sealing resin and the gold plating is lowered, and the sealing resin is easily peeled off. Has an effect.

次に図1(c)に示すように、半導体チップ8の電極と回路基板1の電極とを金属細線9により電気的に接続する。この半導体チップの搭載工程と半導体チップの電極と回路基板の電極との接続工程において、半導体チップを半導体チップの電極形成面と回路基板が対向するように搭載し、金属細線を用いないで、フリップチップ工法によって電気的に接続してもよい。さらに、一つの半導体チップ搭載領域に複数の半導体チップを搭載することもでき、複数の半導体チップを搭載する場合、それぞれの半導体チップを半導体チップ搭載領域のさまざまな位置に搭載しても、半導体チップを多段に積層して半導体チップ搭載領域に搭載してもよい。半導体チップを多段に積層して搭載する場合、最下段の半導体チップは回路基板に金属細線もしくはフリップチップ工法により電気的に接続し、その他の半導体チップは別の半導体チップと金属細線もしくはフリップチップ工法により電気的に接続してもよいし、回路基板と金属細線により電気的に接続してもよい。   Next, as shown in FIG. 1C, the electrode of the semiconductor chip 8 and the electrode of the circuit board 1 are electrically connected by a thin metal wire 9. In this semiconductor chip mounting process and the connection process between the semiconductor chip electrode and the circuit board electrode, the semiconductor chip is mounted so that the electrode formation surface of the semiconductor chip and the circuit board face each other, and the flip-flop is performed without using a metal thin wire. You may electrically connect by a chip construction method. Furthermore, a plurality of semiconductor chips can be mounted in one semiconductor chip mounting area. When mounting a plurality of semiconductor chips, the semiconductor chip can be mounted at various positions in the semiconductor chip mounting area. May be stacked in multiple stages and mounted in the semiconductor chip mounting region. When stacking and mounting semiconductor chips in multiple stages, the lowermost semiconductor chip is electrically connected to the circuit board by a thin metal wire or flip chip method, and the other semiconductor chip is another semiconductor chip and a fine metal wire or flip chip method. Or may be electrically connected to the circuit board by a thin metal wire.

次に図2(a)に示すように、回路基板1の複数の半導体チップが搭載された面を一括でトランスファーモールド法により封止樹脂2で封止する。このときの封止樹脂2の厚みは0.2〜1.0[mm]である。   Next, as shown in FIG. 2A, the surface on which the plurality of semiconductor chips of the circuit board 1 are mounted is collectively sealed with a sealing resin 2 by a transfer molding method. The thickness of the sealing resin 2 at this time is 0.2 to 1.0 [mm].

次に図2(b)に示すように、回路基板1の半導体チップ搭載面と反対側の面に形成された外部電極12上に、直径が0.2〜0.6[mm]のはんだボール5を搭載する。   Next, as shown in FIG. 2B, a solder ball having a diameter of 0.2 to 0.6 [mm] is formed on the external electrode 12 formed on the surface opposite to the semiconductor chip mounting surface of the circuit board 1. 5 is installed.

次に図2(c)に示すように、回路基板1を、リング14に貼られたUV硬化型樹脂等からなり、厚みが0.17〜0.23[mm]のダイシングテープ13上に、はんだボール5搭載面を上面にして貼り付ける。このとき用いられるリングは円形のもの以外に、多角形、楕円形、など様々な形状のものを用いてもよい。また、一つのリング内のダイシングテープについて複数の回路基板を貼り付けてもよい。このはんだボール搭載工程とダイシングテープへの貼り付け工程は順序が逆になってもよい。   Next, as shown in FIG.2 (c), the circuit board 1 consists of UV hardening type resin etc. which were affixed on the ring 14, and the thickness is 0.17-0.23 [mm] on the dicing tape 13; Affixing with the solder ball 5 mounting surface as the upper surface. The ring used at this time may have various shapes such as a polygon and an ellipse in addition to a circular one. Moreover, you may affix a some circuit board about the dicing tape in one ring. The order of the solder ball mounting process and the attaching process to the dicing tape may be reversed.

次に図3(a)に示すように、回転ブレード10により、半導体チップ搭載領域ごとに回路基板1と封止樹脂2とを一括で切断する。その切断の際に、図3(b)に示すように、回転ブレード10による切断部分の近くに真空ポンプに接続された吸引ノズル15を設け、切断時に発生するゲート部金属の切断くずを吸引して、除去する。   Next, as shown in FIG. 3A, the circuit board 1 and the sealing resin 2 are collectively cut for each semiconductor chip mounting region by the rotating blade 10. At the time of the cutting, as shown in FIG. 3B, a suction nozzle 15 connected to a vacuum pump is provided near the cutting portion by the rotating blade 10, and the metal cutting waste generated at the time of cutting is sucked. And remove.

このとき用いられる回転ブレードは、厚みは0.2〜0.3[mm]、直径は54〜56[mm]のものを使用し、ダイヤモンドをレジン系、メタル系、電鋳系などのボンド材にて結合したものを使用する。このとき用いられる吸引ノズルは、回転ブレードによる切断箇所の近傍にあることが望ましく、さらに回転ブレードの移動に伴って移動することが望ましい。また、吸引ノズルは回転ブレードがゲート部金属を切断する際にのみ吸引していても、切断工程の間ずっと吸引していてもよい。また、吸引ノズルの径は、ダイシングレーン幅、すなわち回転ブレードの厚みと同じである0.2〜0.3[mm]で、吸引ノズルの素材としては、金属系、ビニル系、ガラス系などで、吸引ノズルは真空ポンプに接続され、切断くずを確実に吸引するだけの十分な圧力を有する。本実施形態では吸引圧力は1.5〜10[kPa]である。   The rotating blade used here has a thickness of 0.2 to 0.3 [mm] and a diameter of 54 to 56 [mm], and diamond is a bond material such as resin, metal or electroforming. Use a combination of the two. The suction nozzle used at this time is desirably in the vicinity of the cutting portion by the rotating blade, and is preferably moved as the rotating blade moves. Further, the suction nozzle may suck only when the rotating blade cuts the gate portion metal, or may suck the whole time during the cutting process. The diameter of the suction nozzle is 0.2 to 0.3 [mm], which is the same as the dicing lane width, that is, the thickness of the rotating blade, and the suction nozzle is made of metal, vinyl or glass. The suction nozzle is connected to a vacuum pump and has sufficient pressure to reliably suck the cutting waste. In the present embodiment, the suction pressure is 1.5 to 10 [kPa].

ここでは、ダイシングテープに回路基板を貼り付け、回転ブレードによる切断を行うテープ方式パッケージダイシングにて半導体装置を個片化したが、回路基板を直接ジグにて保持し、回転ブレードによる切断を行うジグ方式パッケージダイシングでもよい。   Here, the circuit board is attached to the dicing tape, and the semiconductor device is separated into pieces by tape type package dicing in which cutting with a rotating blade is performed. However, the jig that holds the circuit board directly with a jig and performs cutting with the rotating blade is used. System package dicing may be used.

次に図3(c)に示すように、回路基板1を半導体装置4単体に個片化し、樹脂封止型半導体装置を製造する。   Next, as shown in FIG. 3C, the circuit board 1 is divided into individual semiconductor devices 4 to manufacture a resin-encapsulated semiconductor device.

本実施形態の半導体装置の製造方法の特徴は、切断で発生するゲート部金属の切断くずを吸引ノズルにより吸引して除去することである。したがって、切断で発生するゲート部金属の切断くずがはんだボール面上に飛散することを防止し、半導体装置のはんだボール間のショートを防ぐことができる。   A feature of the method for manufacturing a semiconductor device according to the present embodiment is that the metal scrap generated by cutting is sucked and removed by a suction nozzle. Therefore, it is possible to prevent the metal scrap from the gate portion generated by cutting from being scattered on the solder ball surface and to prevent a short circuit between the solder balls of the semiconductor device.

次に、本発明の半導体装置の製造方法の第2の実施形態を図面を参照しながら説明する。   Next, a second embodiment of the semiconductor device manufacturing method of the present invention will be described with reference to the drawings.

図4〜図6は本実施形態の半導体装置の製造方法の各工程を示す図である。図4(a)は、回路基板を半導体チップ搭載面と反対側から見た図であり、図4(b)は、回路基板を半導体チップ搭載面側から見た図である。   4 to 6 are diagrams showing each step of the method of manufacturing the semiconductor device according to the present embodiment. 4A is a view of the circuit board as viewed from the side opposite to the semiconductor chip mounting surface, and FIG. 4B is a view of the circuit board as viewed from the semiconductor chip mounting surface side.

図4(a)に示すように、回路基板1は複数の半導体チップ搭載領域が形成され、半導体チップ搭載領域ごとに内層配線(図示せず)が施され、外部との電気的接続を行うための外部電極12が形成されている。この外部電極12は隣り合う外部電極12の中心間距離が0.3〜1.0[mm]ピッチで形成されている。また、本実施形態では、回路基板1の端部には回路基板1内の複数の半導体チップ搭載領域の中に含まれる不良の半導体チップ搭載領域を示すための不良マーク3が形成されている。   As shown in FIG. 4A, the circuit board 1 is formed with a plurality of semiconductor chip mounting regions, and an inner layer wiring (not shown) is applied to each semiconductor chip mounting region to make electrical connection with the outside. The external electrode 12 is formed. The external electrodes 12 are formed such that the distance between the centers of adjacent external electrodes 12 is 0.3 to 1.0 [mm]. In the present embodiment, a defect mark 3 for indicating a defective semiconductor chip mounting area included in a plurality of semiconductor chip mounting areas in the circuit board 1 is formed at the end of the circuit board 1.

次に図4(b)に示すように、回路基板1の半導体チップ搭載面の半導体チップ搭載領域ごとに液状樹脂に銀粒子が混在した銀ペースト等の接着剤(図示せず)を塗布し、半導体チップ8を半導体チップ8の電極形成面と反対側の面が回路基板1と対向するように搭載した後、接着剤により接着する。このとき用いられる接着剤は銀ペースト等の導電性のものでも、あるいはポリイミド等の絶縁性のものでもよい。回路基板1の半導体チップ搭載面はのちに封止樹脂により封止するので、その樹脂注入のためのゲート部が半導体チップ搭載面の周囲のうちの一辺に沿って形成されている。ゲート部には、製品に使用されない不要な樹脂を樹脂封止後に剥離しやすくするため、ゲート部金属7が形成されている。   Next, as shown in FIG. 4 (b), an adhesive (not shown) such as a silver paste in which silver particles are mixed in a liquid resin is applied to each semiconductor chip mounting region of the semiconductor chip mounting surface of the circuit board 1, The semiconductor chip 8 is mounted so that the surface opposite to the electrode formation surface of the semiconductor chip 8 faces the circuit board 1, and then bonded with an adhesive. The adhesive used at this time may be a conductive material such as silver paste or an insulating material such as polyimide. Since the semiconductor chip mounting surface of the circuit board 1 is later sealed with a sealing resin, a gate portion for resin injection is formed along one side of the periphery of the semiconductor chip mounting surface. In the gate portion, a gate portion metal 7 is formed so that unnecessary resin that is not used in a product can be easily peeled off after resin sealing.

このゲート部金属は、回路基板の端部と樹脂封止エリアとの間の領域で、樹脂注入のためのゲートが配置される半導体チップ搭載面の周囲のうちの一辺に沿って配置され、厚みは5〜20[μm]である。これにより、封止工程で封止樹脂の流通経路となるゲートを回路基板上の位置に制約されることなく配置することができる。このゲート部金属は、回路基板上の銅パターンの上にニッケル・金メッキが形成された構成となっているので、封止樹脂と金メッキとの密着性が低下して封止樹脂を剥離しやすくする効果を有する。   This gate part metal is arranged along one side of the periphery of the semiconductor chip mounting surface where the gate for resin injection is arranged in the region between the end of the circuit board and the resin sealing area, and has a thickness. Is 5 to 20 [μm]. Thereby, the gate used as the distribution route of sealing resin at the sealing process can be arranged without being restricted by the position on the circuit board. Since the gate metal has a structure in which nickel / gold plating is formed on a copper pattern on the circuit board, the adhesion between the sealing resin and the gold plating is lowered, and the sealing resin is easily peeled off. Has an effect.

次に図4(c)に示すように、半導体チップ8の電極と回路基板1の電極とを金属細線9により電気的に接続する。この半導体チップの搭載工程と半導体チップの電極と回路基板の電極との接続工程において、半導体チップを半導体チップの電極形成面と回路基板が対向するように搭載し、金属細線を用いないで、フリップチップ工法によって電気的に接続してもよい。さらに、一つの半導体チップ搭載領域に複数の半導体チップを搭載することもでき、複数の半導体チップを搭載する場合、それぞれの半導体チップを半導体チップ搭載領域のさまざまな位置に搭載しても、半導体チップを多段に積層して半導体チップ搭載領域に搭載してもよい。半導体チップを多段に積層して搭載する場合、最下段の半導体チップは回路基板に金属細線もしくはフリップチップ工法により電気的に接続し、その他の半導体チップは別の半導体チップと金属細線もしくはフリップチップ工法により電気的に接続してもよいし、回路基板と金属細線により電気的に接続してもよい。   Next, as shown in FIG. 4C, the electrode of the semiconductor chip 8 and the electrode of the circuit board 1 are electrically connected by a thin metal wire 9. In this semiconductor chip mounting process and the connection process between the semiconductor chip electrode and the circuit board electrode, the semiconductor chip is mounted so that the electrode formation surface of the semiconductor chip and the circuit board face each other, and the flip-flop is performed without using a metal thin wire. You may electrically connect by a chip construction method. Furthermore, a plurality of semiconductor chips can be mounted in one semiconductor chip mounting area. When mounting a plurality of semiconductor chips, the semiconductor chip can be mounted at various positions in the semiconductor chip mounting area. May be stacked in multiple stages and mounted in the semiconductor chip mounting region. When stacking and mounting semiconductor chips in multiple stages, the lowermost semiconductor chip is electrically connected to the circuit board by a thin metal wire or flip chip method, and the other semiconductor chip is another semiconductor chip and a fine metal wire or flip chip method. Or may be electrically connected to the circuit board by a thin metal wire.

次に図5(a)に示すように、回路基板1の複数の半導体チップが搭載された面を一括でトランスファーモールド法により封止樹脂2で封止し、さらに後の半導体装置単体に個変化する切断工程にて切断される回路基板1とゲート部金属7との切断領域であるダイシングレーン6も封止樹脂2で封止する。このときの封止樹脂2の厚みは0.2〜1.0[mm]である。   Next, as shown in FIG. 5A, the surface of the circuit board 1 on which a plurality of semiconductor chips are mounted is collectively sealed with a sealing resin 2 by a transfer molding method, and further changed into individual semiconductor devices later. The dicing lane 6, which is a cutting area between the circuit board 1 and the gate metal 7 cut in the cutting step, is also sealed with the sealing resin 2. The thickness of the sealing resin 2 at this time is 0.2 to 1.0 [mm].

このとき、複数の半導体チップ搭載領域とダイシングレーン6とを同時に樹脂封止してもよく、複数の半導体チップ搭載領域を樹脂封止した後に、ダイシングレーン6を樹脂封止してもよい。このようにダイシングレーンの樹脂封止を複数の半導体チップ搭載領域の樹脂封止の後に行うとき、ダイシングレーンの樹脂封止は、トランスファーモールド工法以外に、印刷封止、コーティング等の樹脂封止工法を用いてもよい。   At this time, the plurality of semiconductor chip mounting regions and the dicing lane 6 may be simultaneously resin-sealed, or the dicing lane 6 may be resin-sealed after the plurality of semiconductor chip mounting regions are resin-sealed. As described above, when the resin sealing of the dicing lane is performed after the resin sealing of the plurality of semiconductor chip mounting regions, the resin sealing of the dicing lane is a resin sealing method such as printing sealing and coating in addition to the transfer molding method. May be used.

また、図5(b)のように、ダイシングレーン6を含むように、回路基板1の半導体チップ搭載面全体を封止樹脂2で封止してもよい。   Further, as shown in FIG. 5B, the entire semiconductor chip mounting surface of the circuit board 1 may be sealed with the sealing resin 2 so as to include the dicing lane 6.

次に図5(c)に示すように、回路基板1の半導体チップ搭載面と反対の面に形成された外部電極12上に直径が0.2〜0.6[mm]のはんだボール5を搭載する。   Next, as shown in FIG. 5C, solder balls 5 having a diameter of 0.2 to 0.6 [mm] are formed on the external electrodes 12 formed on the surface opposite to the semiconductor chip mounting surface of the circuit board 1. Mount.

次に図6(a)に示すように、回路基板1を、リング14に貼られたUV硬化型樹脂等からなり、厚みが0.17〜0.23[mm]のダイシングテープ13上に、はんだボール5搭載面を上面にして貼り付ける。このとき用いられるリングは円形のもの以外に、多角形、楕円形、など様々な形状のものを用いてもよい。また、一つのリング内のダイシングテープについて複数の回路基板を貼り付けてもよい。このはんだボール搭載工程とダイシングテープへの貼り付け工程は順序が逆になってもよい。   Next, as shown to Fig.6 (a), the circuit board 1 consists of UV curable resin etc. which were affixed on the ring 14, and on the dicing tape 13 whose thickness is 0.17-0.23 [mm], Affixing with the solder ball 5 mounting surface as the upper surface. The ring used at this time may have various shapes such as a polygon and an ellipse in addition to a circular one. Moreover, you may affix a some circuit board about the dicing tape in one ring. The order of the solder ball mounting process and the attaching process to the dicing tape may be reversed.

次に図6(b)に示すように、回転ブレード10により、半導体チップ搭載領域ごとに回路基板1と封止樹脂2とを一括で切断する。その切断の際に、回転ブレードによる切断部分の近くに真空ポンプに接続された吸引ノズルを設け、切断時に発生するゲート部金属の切断くずを吸引して、除去してもよい(図示せず)。   Next, as shown in FIG. 6B, the circuit board 1 and the sealing resin 2 are collectively cut for each semiconductor chip mounting region by the rotating blade 10. At the time of the cutting, a suction nozzle connected to a vacuum pump may be provided near the cutting portion by the rotating blade, and the gate metal scrap generated at the time of cutting may be sucked and removed (not shown). .

このとき用いられる回転ブレードは、厚みは0.2〜0.3[mm]、直径は54〜56[mm]のものを使用し、ダイヤモンドをレジン系、メタル系、電鋳系などのボンド材にて結合したものを使用する。このとき用いられる吸引ノズルは、回転ブレードによる切断箇所の近傍にあることが望ましく、さらに回転ブレードの移動に伴って移動することが望ましい。また、吸引ノズルは回転ブレードがゲート部金属を切断する際にのみ吸引していても、切断工程の間ずっと吸引していてもよい。また、吸引ノズルの径は、ダイシングレーン幅、すなわち回転ブレードの厚みと同じである0.2〜0.3[mm]で、吸引ノズルの素材としては、金属系、ビニル系、ガラス系などで、吸引ノズルは真空ポンプに接続され、切断くずを確実に吸引するだけの圧力を有する。   The rotating blade used here has a thickness of 0.2 to 0.3 [mm] and a diameter of 54 to 56 [mm], and diamond is a bond material such as resin, metal or electroforming. Use a combination of the two. The suction nozzle used at this time is desirably in the vicinity of the cutting portion by the rotating blade, and is preferably moved as the rotating blade moves. Further, the suction nozzle may suck only when the rotating blade cuts the gate portion metal, or may suck the whole time during the cutting process. The diameter of the suction nozzle is 0.2 to 0.3 [mm], which is the same as the dicing lane width, that is, the thickness of the rotating blade, and the suction nozzle is made of metal, vinyl or glass. The suction nozzle is connected to a vacuum pump and has a pressure sufficient to reliably suck cutting waste.

ここでは、ダイシングテープに回路基板を貼り付け、回転ブレードによる切断を行うテープ方式パッケージダイシングにて半導体装置を個片化したが、回路基板を直接ジグにて保持し、回転ブレードによる切断を行うジグ方式パッケージダイシングでもよい。   Here, the circuit board is attached to the dicing tape, and the semiconductor device is separated into pieces by tape type package dicing in which cutting with a rotating blade is performed. However, the jig that directly holds the circuit board with a jig and performs cutting with the rotating blade. System package dicing may be used.

次に図6(c)に示すように、回路基板1を半導体装置4単体に個片化し、樹脂封止型半導体装置を製造する。   Next, as shown in FIG. 6C, the circuit board 1 is divided into individual semiconductor devices 4 to manufacture a resin-encapsulated semiconductor device.

本実施形態の半導体装置の製造方法の特徴は、ゲート部金属の切断領域も樹脂封止することである。したがって、封止樹脂によってゲート部金属を覆うことにより、ゲート部金属の切断くずの発生を抑え、ゲート部金属の切断くずのはんだボール面上への飛散による半導体装置のはんだボール間のショートを防ぐことができる。   A feature of the manufacturing method of the semiconductor device according to the present embodiment is that the cutting region of the gate metal is also resin-sealed. Therefore, by covering the gate part metal with the sealing resin, the generation of the scrap metal of the gate part metal is suppressed, and the short circuit between the solder balls of the semiconductor device due to the scattering of the gate part metal cutting waste onto the solder ball surface is prevented. be able to.

次に、本発明の半導体装置の製造方法の第3の実施形態を図面を参照しながら説明する。   Next, a third embodiment of the method for manufacturing a semiconductor device of the present invention will be described with reference to the drawings.

図7〜図10は本実施形態の半導体装置の製造方法の各工程を示す図である。図7(a)は、回路基板を半導体チップ搭載面と反対側から見た図であり、図7(b)は、回路基板を半導体チップ搭載面側から見た図である。   7 to 10 are views showing each step of the method of manufacturing the semiconductor device of the present embodiment. 7A is a view of the circuit board as viewed from the side opposite to the semiconductor chip mounting surface, and FIG. 7B is a view of the circuit board as viewed from the semiconductor chip mounting surface side.

図7(a)に示すように、回路基板1は複数の半導体チップ搭載領域が形成され、半導体チップ搭載領域ごとに内層配線(図示せず)が施され、外部との電気的接続を行うための外部電極12が形成されている。この外部電極12は隣り合う外部電極12の中心間距離が0.3〜1.0[mm]ピッチで形成されている。また、本実施形態では、回路基板1の端部には回路基板1内の複数の半導体チップ搭載領域の中に含まれる不良の半導体チップ搭載領域を示すための不良マーク3が形成されている。   As shown in FIG. 7A, the circuit board 1 is formed with a plurality of semiconductor chip mounting regions, and an inner layer wiring (not shown) is applied to each semiconductor chip mounting region to make electrical connection with the outside. The external electrode 12 is formed. The external electrodes 12 are formed such that the distance between the centers of adjacent external electrodes 12 is 0.3 to 1.0 [mm]. In the present embodiment, a defect mark 3 for indicating a defective semiconductor chip mounting area included in a plurality of semiconductor chip mounting areas in the circuit board 1 is formed at the end of the circuit board 1.

次に図7(b)に示すように、回路基板1の半導体チップ搭載面の半導体チップ搭載領域ごとに液状樹脂に銀粒子が混在した銀ペースト等の接着剤(図示せず)を塗布し、半導体チップ8を半導体チップ8の電極形成面と反対側の面が回路基板1と対向するように搭載した後、接着剤により接着する。このとき用いられる接着剤は銀ペースト等の導電性のものでも、あるいはポリイミド等の絶縁性のものでもよい。回路基板1の半導体チップ搭載面はのちに封止樹脂により封止するので、その樹脂注入のためのゲート部が半導体チップ搭載面の周囲のうちの一辺に沿って形成されている。ゲート部には、製品に使用されない不要な樹脂を樹脂封止後に剥離しやすくするため、ゲート部金属7が形成されている。   Next, as shown in FIG. 7B, an adhesive (not shown) such as a silver paste in which silver particles are mixed in a liquid resin is applied to each semiconductor chip mounting region of the semiconductor chip mounting surface of the circuit board 1, The semiconductor chip 8 is mounted so that the surface opposite to the electrode formation surface of the semiconductor chip 8 faces the circuit board 1, and then bonded with an adhesive. The adhesive used at this time may be a conductive material such as silver paste or an insulating material such as polyimide. Since the semiconductor chip mounting surface of the circuit board 1 is later sealed with a sealing resin, a gate portion for resin injection is formed along one side of the periphery of the semiconductor chip mounting surface. In the gate portion, a gate portion metal 7 is formed so that unnecessary resin that is not used in a product can be easily peeled off after resin sealing.

このゲート部金属は、回路基板の端部と樹脂封止エリアとの間の領域で、樹脂注入のためのゲートが配置される半導体チップ搭載面の周囲のうちの一辺に沿って配置され、厚みは5〜20[μm]である。これにより、封止工程で封止樹脂の流通経路となるゲートを回路基板上の位置に制約されることなく配置することができる。   This gate part metal is arranged along one side of the periphery of the semiconductor chip mounting surface where the gate for resin injection is arranged in the region between the end of the circuit board and the resin sealing area, and has a thickness. Is 5 to 20 [μm]. Thereby, the gate used as the distribution route of sealing resin at the sealing process can be arranged without being restricted by the position on the circuit board.

次にゲート部金属について詳細に説明する。   Next, the gate metal will be described in detail.

図7(c)は、回路基板1のゲート部金属7の拡大図である。ゲート部金属7は、はんだボールの端部間の距離よりも微細な複数の金属片11が配列して形成されている。この金属片の大きさについてであるが、例えばはんだボールの直径が0.3[mm]で、隣り合うはんだボールの中心間距離が0.5[mm]であるとすると、隣り合うはんだボールの端部間の距離は0.2[mm]となり、ゲート部金属の切断くずの長さが0.2[mm]未満であれば一つの切断くずによるショートは発生しない。よって、本実施形態における金属片は一辺が0.2[mm]未満、好ましくは0.1[mm]程度がよい。そして、微細な複数の金属片はそれぞれが独立して形成されていれば接触していてもよく、図7(c)のように、回路基板1のゲート部に直方体の金属片11が格子状に配置されてゲート部金属7を形成している場合や、図8(a)のように、回路基板1のゲート部に円柱状の金属片11が配置されてゲート部金属7を形成している場合でもかまわない。   FIG. 7C is an enlarged view of the gate portion metal 7 of the circuit board 1. The gate metal 7 is formed by arranging a plurality of metal pieces 11 that are finer than the distance between the ends of the solder balls. Regarding the size of this metal piece, for example, if the diameter of a solder ball is 0.3 [mm] and the distance between centers of adjacent solder balls is 0.5 [mm], The distance between the end portions is 0.2 [mm], and if the length of the metal scrap of the gate portion is less than 0.2 [mm], no short-circuit occurs due to one cutting scrap. Therefore, the metal piece in this embodiment has one side of less than 0.2 [mm], preferably about 0.1 [mm]. The fine metal pieces may be in contact with each other as long as they are independently formed. As shown in FIG. 7C, the rectangular metal pieces 11 are formed in a lattice pattern on the gate portion of the circuit board 1. In the case where the gate portion metal 7 is formed by arranging the cylindrical metal piece 11 on the gate portion of the circuit board 1 to form the gate portion metal 7 as shown in FIG. It does not matter if you are.

このゲート部金属は、回路基板上の銅パターンの上にニッケル・金メッキが形成された構成となっているので、封止樹脂と金メッキとの密着性が低下して封止樹脂を剥離しやすくする効果を有する。   Since the gate metal has a structure in which nickel / gold plating is formed on a copper pattern on the circuit board, the adhesion between the sealing resin and the gold plating is lowered, and the sealing resin is easily peeled off. Has an effect.

また、本実施形態はゲート部金属に限らず、回路基板上の他の金属パターン、例えば各種認識マークなどにも適用でき、同様の効果が得られる。   Further, the present embodiment is not limited to the gate portion metal, but can be applied to other metal patterns on the circuit board, for example, various recognition marks, and the same effect can be obtained.

次に図8(b)に示すように、半導体チップ8の電極と回路基板1の電極とを金属細線9により電気的に接続する。この半導体チップの搭載工程と半導体チップの電極と回路基板の電極との接続工程において、半導体チップを半導体チップの電極形成面と回路基板が対向するように搭載し、金属細線を用いないで、フリップチップ工法によって電気的に接続してもよい。さらに、一つの半導体チップ搭載領域に複数の半導体チップを搭載することもでき、複数の半導体チップを搭載する場合、それぞれの半導体チップを半導体チップ搭載領域のさまざまな位置に搭載しても、半導体チップを多段に積層して半導体チップ搭載領域に搭載してもよい。半導体チップを多段に積層して搭載する場合、最下段の半導体チップは回路基板に金属細線もしくはフリップチップ工法により電気的に接続し、その他の半導体チップは別の半導体チップと金属細線もしくはフリップチップ工法により電気的に接続してもよいし、回路基板と金属細線により電気的に接続してもよい。   Next, as shown in FIG. 8B, the electrode of the semiconductor chip 8 and the electrode of the circuit board 1 are electrically connected by a thin metal wire 9. In this semiconductor chip mounting process and the connection process between the semiconductor chip electrode and the circuit board electrode, the semiconductor chip is mounted so that the electrode formation surface of the semiconductor chip and the circuit board face each other, and the flip-flop is performed without using a metal thin wire. You may electrically connect by a chip construction method. Furthermore, a plurality of semiconductor chips can be mounted in one semiconductor chip mounting area. When mounting a plurality of semiconductor chips, the semiconductor chip can be mounted at various positions in the semiconductor chip mounting area. May be stacked in multiple stages and mounted in the semiconductor chip mounting region. When stacking and mounting semiconductor chips in multiple stages, the lowermost semiconductor chip is electrically connected to the circuit board by a thin metal wire or flip chip method, and the other semiconductor chip is another semiconductor chip and a fine metal wire or flip chip method. Or may be electrically connected to the circuit board by a thin metal wire.

次に図8(c)に示すように、回路基板1の複数の半導体チップが搭載された面を一括でトランスファーモールド法により封止樹脂2で封止する。このときの封止樹脂2の厚みは0.2〜1.0[mm]である。   Next, as shown in FIG. 8C, the surface of the circuit board 1 on which the plurality of semiconductor chips are mounted is collectively sealed with a sealing resin 2 by a transfer molding method. The thickness of the sealing resin 2 at this time is 0.2 to 1.0 [mm].

このとき、後の半導体装置単体に個片化する切断工程にて切断される回路基板1とゲート部金属7との切断領域であるダイシングレーンも封止樹脂で封止してもよい。複数の半導体チップ搭載領域とダイシングレーンとを同時に樹脂封止してもよく、複数の半導体チップ搭載領域を樹脂封止した後に、ダイシングレーンを樹脂封止してもよい。このようにダイシングレーンの樹脂封止を複数の半導体チップ搭載領域の樹脂封止の後に行うとき、ダイシングレーンの樹脂封止は、トランスファーモールド工法以外に、印刷封止、コーティング等の樹脂封止工法を用いてもよい。また、ダイシングレーンを含むように、回路基板の半導体チップ搭載面全体を樹脂封止してもよい(図示せず)。   At this time, a dicing lane that is a cutting region between the circuit board 1 and the gate metal 7 that is cut in a cutting process for separating the semiconductor device into individual pieces may be sealed with a sealing resin. The plurality of semiconductor chip mounting regions and the dicing lane may be simultaneously resin-sealed, or the dicing lanes may be resin-sealed after the plurality of semiconductor chip mounting regions are resin-sealed. As described above, when the resin sealing of the dicing lane is performed after the resin sealing of the plurality of semiconductor chip mounting regions, the resin sealing of the dicing lane is a resin sealing method such as printing sealing and coating in addition to the transfer molding method. May be used. Further, the entire semiconductor chip mounting surface of the circuit board may be resin-sealed so as to include the dicing lane (not shown).

次に図9(a)に示すように、回路基板1の半導体チップ搭載面と反対側の面に形成された外部電極12上に、直径が0.2〜0.6[mm]のはんだボール5を搭載する。   Next, as shown in FIG. 9A, a solder ball having a diameter of 0.2 to 0.6 [mm] is formed on the external electrode 12 formed on the surface opposite to the semiconductor chip mounting surface of the circuit board 1. 5 is installed.

次に図9(b)に示すように、回路基板1を、リング14に貼られたUV硬化型樹脂等からなり、厚みが0.17〜0.23[mm]のダイシングテープ13上に、はんだボール5搭載面を上面にして貼り付ける。このとき用いられるリングは円形のもの以外に、多角形、楕円形、など様々な形状のものを用いてもよい。また、一つのリング内のダイシングテープについて複数の回路基板を貼り付けてもよい。このはんだボール搭載工程とダイシングテープへの貼り付け工程は順序が逆になってもよい。   Next, as shown in FIG.9 (b), the circuit board 1 consists of UV hardening type resin etc. which were affixed on the ring 14, and the thickness is 0.17 to 0.23 [mm] on the dicing tape 13; Affixing with the solder ball 5 mounting surface as the upper surface. The ring used at this time may have various shapes such as a polygon and an ellipse in addition to a circular one. Moreover, you may affix a some circuit board about the dicing tape in one ring. The order of the solder ball mounting process and the attaching process to the dicing tape may be reversed.

次に図9(c)に示すように、回転ブレード10により、半導体チップ搭載領域ごとに回路基板1と封止樹脂2とを一括で切断する。その切断の際に、回転ブレード10による切断部分の近くに真空ポンプに接続された吸引ノズル15を設け、切断時に発生するゲート部金属の切断くずを吸引して、除去してもよい(図示せず)。   Next, as shown in FIG. 9C, the circuit board 1 and the sealing resin 2 are collectively cut for each semiconductor chip mounting region by the rotating blade 10. At the time of the cutting, a suction nozzle 15 connected to a vacuum pump may be provided near the cutting portion by the rotary blade 10, and the gate metal scrap generated at the time of cutting may be sucked and removed (not shown). )

このとき用いられる回転ブレードは、厚みは0.2〜0.3[mm]、直径は54〜56[mm]のものを使用し、ダイヤモンドをレジン系、メタル系、電鋳系などのボンド材にて結合したものを使用する。このとき用いられる吸引ノズルは、回転ブレードによる切断箇所の近傍にあることが望ましく、さらに回転ブレードの移動に伴って移動することが望ましい。また、吸引ノズルは回転ブレードがゲート部金属を切断する際にのみ吸引していても、切断工程の間ずっと吸引していてもよい。また、吸引ノズルの径は、ダイシングレーン幅、すなわち回転ブレードの厚みと同じである0.2〜0.3[mm]で、吸引ノズルの素材としては、金属系、ビニル系、ガラス系などで、吸引ノズルは真空ポンプに接続され、切断くずを確実に吸引するだけの十分な圧力を有する。本実施形態では吸引圧力は1.5〜10[kPa]である。   The rotating blade used here has a thickness of 0.2 to 0.3 [mm] and a diameter of 54 to 56 [mm], and diamond is a bond material such as resin, metal or electroforming. Use a combination of the two. The suction nozzle used at this time is desirably in the vicinity of the cutting portion by the rotating blade, and is preferably moved as the rotating blade moves. Further, the suction nozzle may suck only when the rotating blade cuts the gate portion metal, or may suck the whole time during the cutting process. The diameter of the suction nozzle is 0.2 to 0.3 [mm], which is the same as the dicing lane width, that is, the thickness of the rotating blade, and the suction nozzle is made of metal, vinyl or glass. The suction nozzle is connected to a vacuum pump and has sufficient pressure to reliably suck the cutting waste. In the present embodiment, the suction pressure is 1.5 to 10 [kPa].

ここでは、ダイシングテープに回路基板を貼り付け、回転ブレードによる切断を行うテープ方式パッケージダイシングにて半導体装置を個片化したが、回路基板を直接ジグにて保持し、回転ブレードによる切断を行うジグ方式パッケージダイシングでもよい。   Here, the circuit board is attached to the dicing tape, and the semiconductor device is separated into pieces by tape type package dicing in which cutting with a rotating blade is performed. However, the jig that holds the circuit board directly with a jig and performs cutting with the rotating blade is used. System package dicing may be used.

次に図10に示すように、回路基板1を半導体装置4単体に個片化し、樹脂封止型半導体装置を製造する。   Next, as shown in FIG. 10, the circuit board 1 is divided into individual semiconductor devices 4 to manufacture a resin-encapsulated semiconductor device.

本実施形態の半導体装置の製造方法の特徴は、ゲート部上のゲート部金属を複数の金属片によって形成するものである。したがって、ゲート部金属の切断くずがはんだボール間の距離よりも短くなり、切断くずのはんだボール面上への飛散による半導体装置のはんだボール間のショートを防ぐことができる。   A feature of the manufacturing method of the semiconductor device of the present embodiment is that the gate part metal on the gate part is formed by a plurality of metal pieces. Therefore, the cutting scraps of the gate portion metal are shorter than the distance between the solder balls, and a short circuit between the solder balls of the semiconductor device due to the scattering of the cutting scraps onto the solder ball surface can be prevented.

本発明の半導体装置の製造方法は、樹脂封止型半導体装置の生産性を高め、ショート不良を減らして信頼性を高めるものとして有用である。   The method for manufacturing a semiconductor device of the present invention is useful for improving the productivity of a resin-encapsulated semiconductor device, reducing short-circuit defects, and improving reliability.

本発明の一実施形態の半導体装置の製造方法を示す図The figure which shows the manufacturing method of the semiconductor device of one Embodiment of this invention. 本発明の一実施形態の半導体装置の製造方法を示す図The figure which shows the manufacturing method of the semiconductor device of one Embodiment of this invention. 本発明の一実施形態の半導体装置の製造方法を示す図The figure which shows the manufacturing method of the semiconductor device of one Embodiment of this invention. 本発明の一実施形態の半導体装置の製造方法を示す図The figure which shows the manufacturing method of the semiconductor device of one Embodiment of this invention. 本発明の一実施形態の半導体装置の製造方法を示す図The figure which shows the manufacturing method of the semiconductor device of one Embodiment of this invention. 本発明の一実施形態の半導体装置の製造方法を示す図The figure which shows the manufacturing method of the semiconductor device of one Embodiment of this invention. 本発明の一実施形態の半導体装置の製造方法を示す図The figure which shows the manufacturing method of the semiconductor device of one Embodiment of this invention. 本発明の一実施形態の半導体装置の製造方法を示す図The figure which shows the manufacturing method of the semiconductor device of one Embodiment of this invention. 本発明の一実施形態の半導体装置の製造方法を示す図The figure which shows the manufacturing method of the semiconductor device of one Embodiment of this invention. 本発明の一実施形態の半導体装置の製造方法を示す図The figure which shows the manufacturing method of the semiconductor device of one Embodiment of this invention. 従来の半導体装置の製造方法を示す図The figure which shows the manufacturing method of the conventional semiconductor device 従来の半導体装置の製造方法を示す図The figure which shows the manufacturing method of the conventional semiconductor device 従来の半導体装置の製造方法を示す図The figure which shows the manufacturing method of the conventional semiconductor device

符号の説明Explanation of symbols

1 回路基板
2 封止樹脂
3 不良マーク
4 半導体装置
5 はんだボール
6 ダイシングレーン
7 ゲート部金属
8 半導体チップ
9 金属細線
10 回転ブレード
11 金属片
12 外部電極
13 ダイシングテープ
14 リング
15 吸引ノズル
DESCRIPTION OF SYMBOLS 1 Circuit board 2 Sealing resin 3 Defect mark 4 Semiconductor device 5 Solder ball 6 Dicing lane 7 Gate part metal 8 Semiconductor chip 9 Metal thin wire 10 Rotating blade 11 Metal piece 12 External electrode 13 Dicing tape 14 Ring 15 Suction nozzle

Claims (6)

複数の半導体チップ搭載領域と、前記複数の半導体チップを搭載する面で前記複数の半導体チップ搭載領域の外側にあり封止樹脂の流通経路となるゲート部と、前記ゲート部上に形成されたゲート部金属とからなる基板を用意する工程と、
前記半導体チップ搭載領域に前記半導体チップを搭載する工程と、
前記半導体チップの電極と前記基板の電極とを電気的に接続する工程と、
前記複数の半導体チップを連続した一体の樹脂で封止する樹脂封止工程と、
前記連続した一体の樹脂と前記基板とを前記半導体チップ搭載領域ごとに切断して半導体装置単体に個片化するとともに、切断時に発生する前記ゲート部金属の切断くずを真空ポンプに接続された吸引ノズルにより吸引する工程とからなることを特徴とする半導体装置の製造方法。
A plurality of semiconductor chip mounting regions, a gate portion that is outside the plurality of semiconductor chip mounting regions on a surface on which the plurality of semiconductor chips are mounted, and serves as a flow path for sealing resin, and a gate formed on the gate portion A step of preparing a substrate made of a partial metal;
Mounting the semiconductor chip in the semiconductor chip mounting region;
Electrically connecting the electrode of the semiconductor chip and the electrode of the substrate;
A resin sealing step of sealing the plurality of semiconductor chips with a continuous integral resin;
The continuous integral resin and the substrate are cut into the semiconductor chip mounting regions to singulate into individual semiconductor devices, and the gate metal scrap generated at the time of cutting is connected to a vacuum pump. A method of manufacturing a semiconductor device, comprising the step of sucking with a nozzle.
複数の半導体チップ搭載領域と、前記複数の半導体チップを搭載する面で前記複数の半導体チップ搭載領域の外側にあり封止樹脂の流通経路となるゲート部と、前記ゲート部上に形成されたゲート部金属とからなる基板を用意する工程と、
前記半導体チップ搭載領域に前記半導体チップを搭載する工程と、
前記半導体チップの電極と前記基板の電極とを電気的に接続する工程と、
前記複数の半導体チップと半導体装置単体に個片化する工程で切断される前記ゲート部金属の切断領域とを連続した一体の樹脂で封止する樹脂封止工程と、
前記連続した一体の樹脂と前記基板とを前記半導体チップ搭載領域ごとに切断して半導体装置単体に個片化する工程とからなることを特徴とする半導体装置の製造方法。
A plurality of semiconductor chip mounting regions, a gate portion that is outside the plurality of semiconductor chip mounting regions on a surface on which the plurality of semiconductor chips are mounted, and serves as a flow path for sealing resin, and a gate formed on the gate portion A step of preparing a substrate made of a partial metal;
Mounting the semiconductor chip in the semiconductor chip mounting region;
Electrically connecting the electrode of the semiconductor chip and the electrode of the substrate;
A resin sealing step of sealing the plurality of semiconductor chips and a cutting region of the gate metal cut in the step of dividing into a single semiconductor device with a continuous integral resin;
A method of manufacturing a semiconductor device comprising the step of cutting the continuous integral resin and the substrate into individual semiconductor devices by cutting each of the semiconductor chip mounting regions.
前記半導体装置単体に個片化する工程において、切断時に発生する前記ゲート部金属の切断くずを真空ポンプに接続された吸引ノズルにより吸引することを特徴とする請求項2に記載の半導体装置の製造方法。 3. The manufacturing method of a semiconductor device according to claim 2, wherein, in the step of dividing the semiconductor device into individual pieces, the cutting metal scrap generated at the time of cutting is sucked by a suction nozzle connected to a vacuum pump. Method. 複数の半導体チップ搭載領域と、前記複数の半導体チップを搭載する面で前記複数の半導体チップ搭載領域の外側にあり封止樹脂の流通経路となるゲート部と、前記ゲート部上に複数の金属片が配列して形成されたゲート部金属とからなる基板を用意する工程と、
前記半導体チップ搭載領域に前記半導体チップを搭載する工程と、
前記半導体チップの電極と前記基板の電極とを電気的に接続する工程と、
前記複数の半導体チップを連続した一体の樹脂で封止する樹脂封止工程と、
前記連続した一体の樹脂と前記基板とを前記半導体チップ搭載領域ごとに切断して半導体装置単体に個片化する工程とからなることを特徴とする半導体装置の製造方法。
A plurality of semiconductor chip mounting regions; a gate portion that is outside the plurality of semiconductor chip mounting regions on a surface on which the plurality of semiconductor chips are mounted; and serves as a distribution path for a sealing resin; and a plurality of metal pieces on the gate portion Preparing a substrate made of a gate part metal formed by arranging,
Mounting the semiconductor chip in the semiconductor chip mounting region;
Electrically connecting the electrode of the semiconductor chip and the electrode of the substrate;
A resin sealing step of sealing the plurality of semiconductor chips with a continuous integral resin;
A method of manufacturing a semiconductor device comprising the step of cutting the continuous integral resin and the substrate into individual semiconductor devices by cutting each of the semiconductor chip mounting regions.
前記半導体装置単体に個片化する工程において、切断時に発生する前記ゲート部金属の切断くずを真空ポンプに接続された吸引ノズルにより吸引することを特徴とする請求項4に記載の半導体装置の製造方法。 5. The manufacturing of a semiconductor device according to claim 4, wherein, in the step of dividing the semiconductor device into individual pieces, the metal scrap generated during cutting is sucked by a suction nozzle connected to a vacuum pump. Method. 前記樹脂封止工程において、前記半導体装置単体に個片化する工程での前記ゲート部金属の切断領域も樹脂封止することを特徴とする請求項4に記載の半導体装置の製造方法。 5. The method of manufacturing a semiconductor device according to claim 4, wherein, in the resin sealing step, the gate metal cutting region in the step of dividing the semiconductor device into individual pieces is also resin-sealed.
JP2005061980A 2005-03-07 2005-03-07 Manufacturing method of semiconductor device Pending JP2006245459A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005061980A JP2006245459A (en) 2005-03-07 2005-03-07 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005061980A JP2006245459A (en) 2005-03-07 2005-03-07 Manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
JP2006245459A true JP2006245459A (en) 2006-09-14

Family

ID=37051515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005061980A Pending JP2006245459A (en) 2005-03-07 2005-03-07 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP2006245459A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008130929A (en) * 2006-11-22 2008-06-05 Matsushita Electric Ind Co Ltd Semiconductor device and manufacturing method of same
CN101510527B (en) * 2009-03-13 2011-01-26 西安点石超硬材料发展有限公司 Thin metal-based diamond cutting slice for cutting semiconductor chip BGA encapsulation body in saw mode and manufacturing method thereof
JP2013198944A (en) * 2012-03-23 2013-10-03 Toshiba Corp Dicing apparatus and dicing method
US8848312B2 (en) 2009-08-21 2014-09-30 Samsung Electro-Mechanics Japan Advanced Technology Co., Ltd. Disk drive device with hub with thinness and suppressed torque decrease

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008130929A (en) * 2006-11-22 2008-06-05 Matsushita Electric Ind Co Ltd Semiconductor device and manufacturing method of same
CN101510527B (en) * 2009-03-13 2011-01-26 西安点石超硬材料发展有限公司 Thin metal-based diamond cutting slice for cutting semiconductor chip BGA encapsulation body in saw mode and manufacturing method thereof
US8848312B2 (en) 2009-08-21 2014-09-30 Samsung Electro-Mechanics Japan Advanced Technology Co., Ltd. Disk drive device with hub with thinness and suppressed torque decrease
JP2013198944A (en) * 2012-03-23 2013-10-03 Toshiba Corp Dicing apparatus and dicing method

Similar Documents

Publication Publication Date Title
US7439097B2 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
KR100347706B1 (en) New molded package having a implantable circuits and manufacturing method thereof
US7169651B2 (en) Process and lead frame for making leadless semiconductor packages
JP3155741B2 (en) Semiconductor package with CSP BGA structure
JP2004179622A (en) Method for manufacturing semiconductor device
JP5232394B2 (en) Manufacturing method of semiconductor device
TW200834859A (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP6193665B2 (en) Manufacturing method of semiconductor device
JP4614818B2 (en) Semiconductor device and manufacturing method thereof
JP2006245459A (en) Manufacturing method of semiconductor device
US20160307831A1 (en) Method of making a qfn package
JP6525643B2 (en) Manufacturing apparatus and manufacturing method
JP2006344827A (en) Method for manufacturing semiconductor device
JP2000183218A (en) Manufacture of ic package
JP2001077266A (en) Manufacture of resin sealed semiconductor device
CN218385210U (en) Semiconductor packaging structure
JP2001077279A (en) Lead frame and manufacture of resin-sealed semiconductor device using the same
JP2003338589A (en) Bga package and its manufacturing method
JP2001077263A (en) Manufacture of resin sealed semiconductor device
JP2003110057A (en) Manufacturing method of semiconductor device
KR100728956B1 (en) Method for fabricating semiconductor package
JP2001077129A (en) Manufacture of resin-sealed semiconductor device
KR101354504B1 (en) Semiconductor package capable of open a inner lead of leadframe by cutting and method for manufacturing thereof
JP2001127090A (en) Method for manufacturing resin sealed semiconductor device
JP2000077450A (en) Semiconductor device and manufacture thereof