JP2000077450A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JP2000077450A
JP2000077450A JP26088298A JP26088298A JP2000077450A JP 2000077450 A JP2000077450 A JP 2000077450A JP 26088298 A JP26088298 A JP 26088298A JP 26088298 A JP26088298 A JP 26088298A JP 2000077450 A JP2000077450 A JP 2000077450A
Authority
JP
Japan
Prior art keywords
chip
semiconductor device
conductive plate
diode
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26088298A
Other languages
Japanese (ja)
Inventor
Yuji Ikeda
雄次 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP26088298A priority Critical patent/JP2000077450A/en
Publication of JP2000077450A publication Critical patent/JP2000077450A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Abstract

PROBLEM TO BE SOLVED: To reduce size and to decrease manufacturing cost for a semiconductor. SOLUTION: An anode-side terminal 26 comprising a silver-plated film is formed at an anode electrode 13 of a chip 25, wherein a diode element is formed. A cathode-side terminal 27 made of a conductive plate is formed at a cathode electrode 14. An insulating film 28 is formed between both terminals 26 and 27 at the side surface of the chip 25. When this diode 29 is manufactured, a silver-plated film is formed on the first main surface of a wafer, wherein a chip part is formed. The conductive plate is bonded to the second main surface of the water. A support body is temporarily bonded to the conductive plate of the wafer, and then the is cut into the chip and devided. Thereafter, in a state wherein the chip is supported by the supporting body, the insulating film is formed at the side surface of the chip. Since the device has a chip form in this way, the size of the diode can be reduced. Since the entire process of the diode manufacturing can be performed in a wafer state, manufacturing cost can be decreased.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
技術、特に、小型化に関し、例えば、ダイオードの生産
に利用して有効な技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique for manufacturing a semiconductor device, and more particularly to a technique for reducing the size of a semiconductor device, and more particularly to a technique effective for use in producing a diode.

【0002】[0002]

【従来の技術】一般に、ダイオードは次のように構成さ
れている。ダイオード素子が作り込まれた正方形板形状
の半導体ペレット(以下、ペレットという。)の一主面
には電極が形成されている。ペレットは電極と反対側の
主面においてタブにボンディングされており、タブには
第1インナリードが一体的に連結されている。第1イン
ナリードには第1アウタリードが一体的に連結されてい
る。第1インナリードと反対側には第2アウタリードに
一体的に連結された第2インナリードが配置されてお
り、第2インナリードはワイヤによって電極に電気的に
接続されている。ペレット、タブ、両インナリードおよ
びワイヤは樹脂封止体によって樹脂封止されており、樹
脂封止体の対向する一対の側面から外部に突出された両
アウタリードはガル・ウイング形状に屈曲されている。
この樹脂封止体とガル・ウイング形状に屈曲された一対
のアウタリードとによって表面実装形樹脂封止パッケー
ジが構成されている。
2. Description of the Related Art Generally, a diode is constructed as follows. Electrodes are formed on one principal surface of a square-plate-shaped semiconductor pellet (hereinafter, referred to as a pellet) in which a diode element is formed. The pellet is bonded to a tab on a main surface opposite to the electrode, and a first inner lead is integrally connected to the tab. A first outer lead is integrally connected to the first inner lead. On the side opposite to the first inner lead, a second inner lead integrally connected to the second outer lead is arranged, and the second inner lead is electrically connected to the electrode by a wire. Pellets, tabs, both inner leads and wires are resin-sealed by a resin sealing body, and both outer leads projecting outward from a pair of opposing side surfaces of the resin sealing body are bent into a gull-wing shape. .
The resin-sealed package and a pair of outer leads bent in a gull wing form a surface-mounted resin-sealed package.

【0003】なお、ダイオードの製造技術を述べてある
例としては、特開平9−7905号公報がある。
[0003] Japanese Patent Application Laid-Open No. 9-7905 discloses an example describing a diode manufacturing technique.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、従来の
ダイオードのサイズは最小のものであっても、1.6×
0.8×0.6mmの大きさがあり、サイズの縮小およ
び製造コストの低減に限界がある。
However, even if the size of the conventional diode is the smallest, it is 1.6 ×.
There is a size of 0.8 × 0.6 mm, and there is a limit in reducing the size and the manufacturing cost.

【0005】本発明の目的は、サイズの縮小および製造
コストの低減を図ることができる画期的な半導体装置を
提供することにある。
An object of the present invention is to provide an epoch-making semiconductor device capable of reducing the size and the manufacturing cost.

【0006】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0007】[0007]

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
The outline of a typical invention among the inventions disclosed in the present application is as follows.

【0008】すなわち、半導体装置は、半導体チップの
互いに表裏となる一対の端面に異なる電極がそれぞれ形
成されており、一方の電極には導電性被膜からなる端子
が形成され、他方の電極には導電板からなる端子が形成
されており、チップの側面の両端子間には絶縁膜が形成
されていることを特徴とする。
That is, in a semiconductor device, different electrodes are respectively formed on a pair of end surfaces of a semiconductor chip which are opposite to each other, a terminal made of a conductive film is formed on one electrode, and a conductive film is formed on the other electrode. A terminal made of a plate is formed, and an insulating film is formed between both terminals on the side surface of the chip.

【0009】前記した半導体装置の製造方法は、チップ
部が作り込まれた半導体ウエハの一主面に導電性被膜が
形成される被膜形成工程と、前記半導体ウエハの反対側
の主面に導電板が接着される導電板接着工程と、前記半
導体ウエハの導電板に支持体が仮接着される支持体接着
工程と、前記半導体ウエハがチップに分断されるチップ
分断工程と、分断された前記チップが前記支持体に支持
された状態で、前記チップの側面に絶縁膜が形成される
絶縁膜形成工程と、を備えていることを特徴とする。
In the method of manufacturing a semiconductor device described above, a method for forming a conductive film on one main surface of a semiconductor wafer in which a chip portion is formed, and a method for forming a conductive plate on a main surface on the opposite side of the semiconductor wafer. Bonding a conductive plate, a support bonding step in which a support is temporarily bonded to a conductive plate of the semiconductor wafer, a chip cutting step in which the semiconductor wafer is divided into chips, and the divided chip An insulating film forming step of forming an insulating film on a side surface of the chip while being supported by the support.

【0010】前記した手段によれば、チップ形状に形成
されているため、サイズはきわめて縮小化することがで
きる。したがって、プリント配線基板等への実装面積を
縮小することができる。
According to the above-mentioned means, since the chip is formed in a chip shape, the size can be extremely reduced. Therefore, the mounting area on a printed wiring board or the like can be reduced.

【0011】前記した半導体装置の製造方法によれば、
半導体装置製造の全工程をウエハの状態で実施されるた
め、部品点数および加工工数を減少することができ、製
造コストを大幅に低減することができる。
According to the method of manufacturing a semiconductor device described above,
Since all the steps of manufacturing a semiconductor device are performed in a wafer state, the number of parts and the number of processing steps can be reduced, and the manufacturing cost can be significantly reduced.

【0012】[0012]

【発明の実施の形態】図1は本発明の一実施形態である
ダイオードを示しており、(a)は斜視図、(b)は正
面断面図である。図2は本発明の一実施形態であるダイ
オードの製造方法を示す工程図である。図3以降はその
各工程を示す各模式図である。
1A and 1B show a diode according to an embodiment of the present invention. FIG. 1A is a perspective view and FIG. 1B is a front sectional view. FIG. 2 is a process chart showing a diode manufacturing method according to one embodiment of the present invention. FIG. 3 and subsequent drawings are schematic views showing the respective steps.

【0013】本実施形態において、本発明に係る半導体
装置は、チップ形のダイオードとして構成されている。
このダイオード10はダイオード素子が作り込まれた正
方形板形状のチップ25を備えており、チップ25の互
いに表裏となる第1主面および第2主面には一対の電極
であるアノード電極13およびカソード電極14がそれ
ぞれ形成されている。アノード電極13には銀めっき被
膜18によって形成されたアノード側端子26が機械的
かつ電気的に接続されている。カソード電極14には導
電板20によって形成されたカソード側端子27が銀ペ
ースト層19によって機械的かつ電気的に接続されてい
る。チップ25の外周面におけるカソード側端子27と
アノード側端子26の間には絶縁膜28が形成されてい
る。
In the present embodiment, the semiconductor device according to the present invention is configured as a chip-type diode.
The diode 10 includes a square plate-shaped chip 25 in which a diode element is formed. A pair of electrodes, ie, an anode electrode 13 and a cathode Electrodes 14 are respectively formed. An anode terminal 26 formed by the silver plating film 18 is mechanically and electrically connected to the anode electrode 13. A cathode terminal 27 formed by a conductive plate 20 is mechanically and electrically connected to the cathode electrode 14 by a silver paste layer 19. An insulating film 28 is formed between the cathode terminal 27 and the anode terminal 26 on the outer peripheral surface of the chip 25.

【0014】次に、本発明の一実施形態であるダイオー
ドの製造方法を図2に示された工程図に沿って説明す
る。この説明により、前記ダイオードの構成の詳細が共
に明らかにされる。
Next, a method of manufacturing a diode according to an embodiment of the present invention will be described with reference to the process chart shown in FIG. With this description, the details of the configuration of the diode will be made clear together.

【0015】図2に示されている工程図の通り、まず、
ダイオードの生産工程における通常の所謂前工程におい
て、ダイオード素子がシリコンウエハにマトリックス形
状に配置されたチップ部毎に図3に示されているように
作り込まれる。
As shown in the process diagram of FIG. 2, first,
In a normal so-called pre-process in a diode production process, a diode element is formed for each chip portion arranged in a matrix shape on a silicon wafer as shown in FIG.

【0016】すなわち、図3において、半導体素子を含
む集積回路が作り込まれた半導体ウエハとしてのダイオ
ードウエハ(以下、ウエハという。)10のサブストレ
ート11にはダイオード素子(図示せず)がチップ部1
2毎に作り込まれている。各チップ部12の第一主面に
はアノード電極13が形成されており、反対側の第二主
面にはカソード電極14が形成されている。サブストレ
ート11の第一主面にはポリイミド樹脂等の絶縁性を有
する材料によって形成された保護膜15が被着されてお
り、保護膜15のアノード電極13に対向する位置には
スルーホール16がアノード電極13をそれぞれ露出さ
せるように開設されている。
That is, in FIG. 3, a diode element (not shown) has a chip portion on a substrate 11 of a diode wafer (hereinafter, referred to as a wafer) 10 as a semiconductor wafer on which an integrated circuit including a semiconductor element is formed. 1
It is made every two. An anode electrode 13 is formed on a first main surface of each chip portion 12, and a cathode electrode 14 is formed on a second main surface on the opposite side. A protective film 15 made of an insulating material such as a polyimide resin is adhered to the first main surface of the substrate 11, and a through hole 16 is formed at a position of the protective film 15 facing the anode electrode 13. The anode electrodes 13 are opened so as to be exposed.

【0017】以上のように製造されたウエハ10には図
2に示されているバンプ形成工程において、導電性被膜
としての銀めっき被膜が約50μmの厚さにめっき処理
によって図4に示されているように形成される。
On the wafer 10 manufactured as described above, in the bump forming step shown in FIG. 2, a silver plating film as a conductive film is formed to a thickness of about 50 μm by a plating process as shown in FIG. It is formed to be.

【0018】まず、図4(a)に示されているように、
ウエハ10の第一主面にはニッケルめっき被膜17が無
電解めっき(electroless plating 、化学めっき)処理
によって全面に薄く被着される。
First, as shown in FIG.
A nickel plating film 17 is thinly applied to the entire surface of the first main surface of the wafer 10 by electroless plating (chemical plating).

【0019】次に、図4(b)に示されているように、
ニッケルめっき被膜17の上に銀めっき被膜18が電解
めっき処理によって約50μmの厚さに被着される。こ
の際、ウエハ10の第一主面にはニッケルめっき被膜1
7が全面に被着されているため、銀めっき被膜18はウ
エハ10の第一主面全体に電解めっき処理によっても形
成することができる。
Next, as shown in FIG.
A silver plating film 18 is deposited on the nickel plating film 17 to a thickness of about 50 μm by electrolytic plating. At this time, the nickel plating film 1 is formed on the first main surface of the wafer 10.
7 is applied to the entire surface, the silver plating film 18 can also be formed on the entire first main surface of the wafer 10 by electrolytic plating.

【0020】その後、図2に示されている導電板接着工
程において、ウエハ10の第二主面には導電板20が銀
ペースト層19によって図5に示されているように接着
される。
Thereafter, in the conductive plate bonding step shown in FIG. 2, a conductive plate 20 is bonded to the second main surface of the wafer 10 by the silver paste layer 19 as shown in FIG.

【0021】導電板20は銅や鉄等の導電性を有する金
属が使用されて60〜100μm程度の厚さの板形状に
形成されている。導電板20の接着面と反対側の主面に
は、酸化を防止したりソルダビリティーを高めるために
銀めっき被膜または半田めっき被膜等の酸化防止膜21
が被着されている。
The conductive plate 20 is made of a conductive metal such as copper or iron and is formed in a plate shape having a thickness of about 60 to 100 μm. An anti-oxidation film 21 such as a silver plating film or a solder plating film is formed on the main surface of the conductive plate 20 opposite to the bonding surface to prevent oxidation and enhance solderability.
Has been deposited.

【0022】銀ペースト層19はウエハ10または導電
板20の接着面に銀ペーストが塗布された後に、ウエハ
10と導電板20とが接着されることにより形成された
層であり、銀ペーストはエポキシ樹脂系の接着材に銀粉
を混入されて調製された導電性を有する接着材である。
したがって、導電板20はウエハ10の各チップ12に
おけるカソード電極14に、銀ペースト層19を介して
電気的に接続された状態になっている。
The silver paste layer 19 is a layer formed by applying the silver paste to the bonding surface of the wafer 10 or the conductive plate 20 and then bonding the wafer 10 and the conductive plate 20 to each other. A conductive adhesive prepared by mixing silver powder into a resin-based adhesive.
Therefore, the conductive plate 20 is electrically connected to the cathode electrode 14 of each chip 12 of the wafer 10 via the silver paste layer 19.

【0023】次に、図2に示されている支持板接着工程
において、ウエハ10の第二主面の導電板20には接着
材層22によって支持体23が図6に示されているよう
に仮接着される。
Next, in the support plate bonding step shown in FIG. 2, a support 23 is attached to the conductive plate 20 on the second main surface of the wafer 10 by an adhesive layer 22 as shown in FIG. Temporarily bonded.

【0024】支持体23は後のダイシング工程において
ウエハ10がチップにダイシングされた際にばらばらに
ならないようにウエハ10を支持するものであり、塩化
ビニールやポリエチレン等の樹脂によって平板形状に形
成されている。接着材層22は後のピックアップ工程に
おいてチップの支持体23からの剥離を許容する必要が
あるため、溶剤の塗布や紫外線の照射等によって接着力
を低減させることができる接着材によって形成されてい
る。
The support 23 supports the wafer 10 so that it does not fall apart when the wafer 10 is diced into chips in a later dicing step, and is formed in a flat plate shape by a resin such as vinyl chloride or polyethylene. I have. Since the adhesive layer 22 needs to allow peeling of the chip from the support body 23 in a subsequent pickup step, the adhesive layer 22 is formed of an adhesive capable of reducing the adhesive force by applying a solvent, irradiating ultraviolet rays, or the like. .

【0025】なお、導電板接着工程および支持板接着工
程は、支持体23に予め接着しておいた導電板20にウ
エハ10を接着するように実施してもよい。
The conductive plate bonding step and the support plate bonding step may be performed so that the wafer 10 is bonded to the conductive plate 20 that has been bonded to the support 23 in advance.

【0026】その後、図2に示されているダイシング工
程において、切断溝24がウエハ10の第一主面におけ
る隣合うチップ部12、12の境界であるスクライビイ
ングラインに沿って図7に示されているように形成さ
れ、ウエハ10が各チップ25毎に分断される。この
際、ウエハ10はチップ25が互いに分離し得るように
所謂フルカットされる。しかし、フルカットされても、
チップ25は接着材層22によって支持体23に接着さ
れて支持された状態になっているため、ばらばらになる
ことはない。
Thereafter, in the dicing step shown in FIG. 2, the cutting groove 24 is formed along the scribing line which is the boundary between the adjacent chip portions 12 on the first main surface of the wafer 10 as shown in FIG. The wafer 10 is divided into each chip 25. At this time, the wafer 10 is so-called full-cut so that the chips 25 can be separated from each other. However, even if it is fully cut,
Since the chip 25 is in a state of being bonded to and supported by the support body 23 by the adhesive layer 22, the chip 25 does not fall apart.

【0027】図7に示されているように、ウエハ10が
チップ25に分断されると、各チップ25には分断され
た銀めっき被膜18によってアノード側端子26が形成
され、導電板22によってカソード側端子27が形成さ
れた状態になる。
As shown in FIG. 7, when the wafer 10 is divided into chips 25, an anode-side terminal 26 is formed on each chip 25 by the divided silver plating film 18, and a cathode 22 is formed by the conductive plate 22. The side terminal 27 is formed.

【0028】なお、切断溝24を形成するのはダイサを
使用するに限らず、例えば、ワイヤソーやレーザー等を
使用してもよい。
The formation of the cutting groove 24 is not limited to the use of a dicer, but may be, for example, a wire saw or a laser.

【0029】次に、図2に示されている絶縁膜形成工程
において、各チップ25の側面にエポキシ樹脂等の絶縁
性を有する材料が使用されて絶縁膜28が図8に示され
ているように形成される。絶縁膜28は切断溝24にエ
ポキシ樹脂等の材料を流し込んで、切断溝24の側壁面
であるチップ25の側面に付着させることにより、きわ
めて簡単に形成することができる。
Next, in the insulating film forming step shown in FIG. 2, an insulating material such as epoxy resin is used on the side surface of each chip 25 to form an insulating film 28 as shown in FIG. Formed. The insulating film 28 can be formed very simply by pouring a material such as epoxy resin into the cutting groove 24 and attaching it to the side surface of the chip 25 which is the side wall surface of the cutting groove 24.

【0030】なお、絶縁膜26はアノード側端子26に
かからないようにする必要がある。絶縁膜28がアノー
ド側端子26を被覆するのを防止する方法として、例え
ば、ダイシング前にレジストで銀めっき被膜18の表面
を被覆しておいて、絶縁膜28が形成された後に、その
レジストを除去する方法がある。
It is necessary that the insulating film 26 does not cover the anode terminal 26. As a method of preventing the insulating film 28 from covering the anode side terminal 26, for example, the surface of the silver plating film 18 is coated with a resist before dicing, and after the insulating film 28 is formed, the resist is removed. There is a way to remove it.

【0031】以上のようにして前記構成に係るダイオー
ド29が製造されたことになる。
Thus, the diode 29 having the above configuration is manufactured.

【0032】プリント配線基板等に実装するには、図2
に示されているピックアップ工程において、ダイオード
29は支持体23から一個ずつ図9に示されているよう
にピックアップされる。
For mounting on a printed wiring board or the like, FIG.
9, the diodes 29 are picked up one by one from the support 23 as shown in FIG.

【0033】図9において、ダイオード29はアノード
側端子26側の主面を真空吸着ヘッド30によって真空
吸着保持されて、支持体23から剥離される。この際、
紫外線を照射する等の手段によって接着材層22の接着
力を弱めることが望ましい。ピックアップされたダイオ
ード29はキャリアテープ等に規則的に整列されたり、
梱包容器にばら詰めされる。
In FIG. 9, the main surface of the diode 29 on the side of the anode side terminal 26 is held by vacuum suction by the vacuum suction head 30 and is separated from the support 23. On this occasion,
It is desirable to weaken the adhesive strength of the adhesive layer 22 by means such as irradiating ultraviolet rays. The picked-up diode 29 is regularly arranged on a carrier tape or the like,
Packed in packing containers.

【0034】なお、接着材層22との界面であるカソー
ド側端子27に接着材が付着してソルダビリティーが低
下される場合には、図2に示されている洗浄工程におい
て洗浄することにより、付着した接着材を洗浄すること
が望ましい。
When the adhesive is attached to the cathode-side terminal 27 which is the interface with the adhesive layer 22 and the solderability is reduced, the cleaning is performed in the cleaning step shown in FIG. It is desirable to wash the adhered adhesive.

【0035】ちなみに、本実施形態に係るダイオード2
9は、例えば、0.25×0.25×0.5mmという
ように微小であるため、支持体23に支持された状態の
ままで自動実装装置等に供給して、プリント配線基板に
自動的に実装することが望ましい。
By the way, the diode 2 according to the present embodiment
9 is small, for example, 0.25 × 0.25 × 0.5 mm, so that it is supplied to an automatic mounting device or the like while being supported by the support body 23, and is automatically attached to the printed wiring board. It is desirable to implement it in

【0036】但し、ダイオード29を支持体23から一
個ずつピックアップして、キャリアテープ等に粘着して
ユーザーに供給することや、所謂ばら詰め形態として、
パーツフィーダによって自動実装装置に供給することを
妨げるものではない。
However, the diodes 29 are picked up one by one from the support 23 and supplied to the user by being adhered to a carrier tape or the like.
It does not prevent supply to the automatic mounting apparatus by the parts feeder.

【0037】前記構成に係るダイオード10は図1に示
されているようにプリント配線基板に表面実装される。
すなわち、プリント配線基板31にそれぞれ形成された
一対のランド32、32にアノード側端子26およびカ
ソード側端子27が整合された状態で、リフロー半田付
けによって形成される各半田付け部33を介して機械的
かつ電気的に接続される。
The diode 10 according to the above configuration is surface-mounted on a printed wiring board as shown in FIG.
That is, in a state where the anode side terminal 26 and the cathode side terminal 27 are aligned with the pair of lands 32 formed on the printed wiring board 31, respectively, the machine is mounted via the respective soldering portions 33 formed by reflow soldering. And electrically connected.

【0038】この際、ダイオード29はアノード側端子
26が銀めっき被膜18によって形成されており、カソ
ード側端子27が導電板20によって形成されているた
め、カソードバンド等のマークが表示されていなくて
も、アノード側端子26とカソード側端子27とを識別
することができる。また、このダイオード29は左右対
称でないので、ダイオードを自動実装装置にパーツフィ
ーダを用いて供給する際、実装方向を容易に識別するこ
とができる。
At this time, since the anode terminal 26 of the diode 29 is formed by the silver plating film 18 and the cathode terminal 27 is formed by the conductive plate 20, a mark such as a cathode band is not displayed. Also, the anode terminal 26 and the cathode terminal 27 can be distinguished. Further, since the diode 29 is not symmetrical, when the diode is supplied to the automatic mounting apparatus using a parts feeder, the mounting direction can be easily identified.

【0039】前記実施形態によれば、次の効果が得られ
る。 チップの両端面にアノード側端子とカソード側端子
とを形成し側面に絶縁膜を形成したチップ形態であるた
め、ダイオードのサイズをきわめて縮小することがで
き、プリント配線基板上の実装密度を向上することがで
きる。
According to the above embodiment, the following effects can be obtained. Since the chip has anode and cathode terminals on both end surfaces and an insulating film on the side surface, the size of the diode can be extremely reduced, and the mounting density on the printed wiring board is improved. be able to.

【0040】 ダイオード製造の全工程をウエハの状
態で実施することができるため、部品点数および加工工
数を減少することができ、製造コストを大幅に低減する
ことができる。
Since all the steps of manufacturing the diode can be performed in a wafer state, the number of parts and the number of processing steps can be reduced, and the manufacturing cost can be significantly reduced.

【0041】 ダイオードのアノード側端子が銀めっ
き被膜によって形成されており、カソード側端子が導電
板によって形成されているため、カソードバンド等のマ
ークが表示されていなくても、アノード側端子とカソー
ド側端子とを識別することができる。
Since the anode terminal of the diode is formed by a silver plating film and the cathode terminal is formed by a conductive plate, even if a mark such as a cathode band is not displayed, the anode terminal and the cathode terminal are not displayed. The terminal can be identified.

【0042】 ダイオードは左右対称でないので、ダ
イオードを自動実装装置にパーツフィーダを用いて供給
する際、実装方向を容易に識別することができる。
Since the diodes are not symmetrical, the mounting direction can be easily identified when the diodes are supplied to the automatic mounting apparatus using a parts feeder.

【0043】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
Although the invention made by the inventor has been specifically described based on the embodiment, the invention is not limited to the embodiment, and various modifications can be made without departing from the gist of the invention. Needless to say.

【0044】例えば、アノード側端子を導電性被膜によ
って、カソード側端子を導電板によってそれぞれ形成す
るに限らず、アノード側端子を導電板によって、カソー
ド側端子を導電性被膜によって形成してもよい。
For example, the anode side terminal is not limited to being formed by a conductive film and the cathode side terminal is not necessarily formed by a conductive plate. The anode side terminal may be formed by a conductive plate and the cathode side terminal may be formed by a conductive film.

【0045】端子を形成する導電性被膜は銀を使用して
形成するに限らず、金や銅等の導電性金属を使用して形
成してもよい。
The conductive film for forming the terminals is not limited to being formed using silver, but may be formed using a conductive metal such as gold or copper.

【0046】端子を形成する導電板は銅や鉄を使用して
形成するに限らず、銀や金等の導電性金属を使用して形
成してもよい。
The conductive plate for forming the terminals is not limited to being formed using copper or iron, but may be formed using a conductive metal such as silver or gold.

【0047】導電板とウエハとを接着する接着材として
は、銀ペーストを使用するに限らず、半田や銀ろう等を
使用してもよい。
The adhesive for bonding the conductive plate and the wafer is not limited to silver paste, but may be solder, silver braze, or the like.

【0048】絶縁膜は切断溝の側壁面に付着させて形成
するに限らず、切断溝に絶縁材を充填し、充填した樹脂
層を切断溝の中央で切断して形成してもよい。
The insulating film is not limited to being formed by being attached to the side wall surface of the cutting groove, but may be formed by filling the cutting groove with an insulating material and cutting the filled resin layer at the center of the cutting groove.

【0049】支持体は支持板のように剛性に形成するに
限らず、伸縮性および可撓性を有するシートないしはフ
イルム形態に形成してもよい。
The support is not limited to being formed as rigid as a support plate, but may be formed into a stretchable and flexible sheet or film.

【0050】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるダイオ
ードの生産技術に適用した場合について説明したが、そ
れに限定されるものではなく、抵抗器やコンデンサ等の
一対の電極を有する半導体装置全般に適用することがで
きる。
In the above description, the case where the invention made by the present inventor is mainly applied to the diode production technology which is the background of the application has been described. However, the present invention is not limited to this case. And the like can be applied to all semiconductor devices having a pair of electrodes.

【0051】[0051]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
The effects obtained by typical aspects of the invention disclosed in the present application will be briefly described as follows.

【0052】チップの両端面にアノード側端子とカソー
ド側端子とを形成し側面に絶縁膜を形成したチップ形態
であるため、サイズをきわめて縮小することができ、プ
リント配線基板上の実装密度を向上することができる。
Since the chip has anode and cathode terminals formed on both end surfaces and an insulating film formed on the side surface, the size can be significantly reduced, and the mounting density on a printed wiring board can be improved. can do.

【0053】製造の全工程をウエハの状態で実施するこ
とにより、部品点数および加工工数を減少することがで
きため、製造コストを大幅に低減することができる。
By performing all the manufacturing steps in the state of a wafer, the number of parts and the number of processing steps can be reduced, so that the manufacturing cost can be greatly reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態であるダイオードを示して
おり、(a)は斜視図、(b)は正面断面図である。
1A and 1B show a diode according to an embodiment of the present invention, wherein FIG. 1A is a perspective view and FIG. 1B is a front sectional view.

【図2】本発明の一実施形態であるダイオードの製造方
法を示す工程図である。
FIG. 2 is a process chart showing a method for manufacturing a diode according to an embodiment of the present invention.

【図3】前工程後を示しており、(a)は平面図、
(b)は(a)のb−b断面図である。
FIG. 3 shows a state after a pre-process, where (a) is a plan view,
(B) is bb sectional drawing of (a).

【図4】銀めっき被膜形成工程を示しており、(a)は
ニッケルめっき被膜形成後の拡大部分断面図、(b)は
銀めっき被膜形成後の拡大部分断面図である。
4A and 4B show a silver plating film forming step, wherein FIG. 4A is an enlarged partial cross-sectional view after forming a nickel plating film, and FIG. 4B is an enlarged partial cross-sectional view after forming a silver plating film.

【図5】導電板接着工程を示しており、(a)は一部省
略正面図、(b)は拡大部分断面図である。
5A and 5B show a conductive plate bonding step, in which FIG. 5A is a partially omitted front view, and FIG. 5B is an enlarged partial sectional view.

【図6】支持板接着工程を示しており、(a)は一部省
略正面図、(b)は拡大部分断面図である。
6A and 6B show a support plate bonding step, in which FIG. 6A is a partially omitted front view, and FIG. 6B is an enlarged partial cross-sectional view.

【図7】ダイシング工程後を示しており、(a)は一部
省略正面図、(b)は拡大部分断面図である。
7A and 7B show a state after the dicing step, in which FIG. 7A is a partially omitted front view, and FIG. 7B is an enlarged partial sectional view.

【図8】絶縁膜形成工程を示しており、(a)は一部省
略正面図、(b)は拡大部分断面図である。
8A and 8B show an insulating film forming step, in which FIG. 8A is a partially omitted front view, and FIG. 8B is an enlarged partial sectional view.

【図9】ピックアップ工程を示す一部省略一部切断正面
図である。
FIG. 9 is a partially cutaway front view showing a pickup step, partly omitted.

【符号の説明】[Explanation of symbols]

10…ダイオードウエハ(半導体ウエハ)、11…サブ
ストレート、12…チップ部、13…アノード電極、1
4…カソード電極、15…保護膜、16…スルーホー
ル、17…ニッケルめっき被膜、18…銀めっき被膜、
19…銀ペースト層、20…導電板、21…酸化防止
膜、22…接着材層、23…支持体、24…切断溝、2
5…チップ(半導体チップ)、26…アノード側端子、
27…カソード側端子、28…絶縁膜、29…ダイオー
ド(半導体装置)、30…真空吸着ヘッド、31…プリ
ント配線基板、32…ランド、33…半田付け部。
DESCRIPTION OF SYMBOLS 10 ... Diode wafer (semiconductor wafer), 11 ... Substrate, 12 ... Chip part, 13 ... Anode electrode, 1
4: Cathode electrode, 15: Protective film, 16: Through hole, 17: Nickel plating film, 18: Silver plating film,
19: silver paste layer, 20: conductive plate, 21: antioxidant film, 22: adhesive layer, 23: support, 24: cut groove, 2
5 ... chip (semiconductor chip), 26 ... anode side terminal,
27: cathode side terminal, 28: insulating film, 29: diode (semiconductor device), 30: vacuum suction head, 31: printed wiring board, 32: land, 33: soldering part.

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 半導体チップの互いに表裏となる一対の
端面に異なる電極がそれぞれ形成されており、一方の電
極には導電性被膜からなる端子が形成され、他方の電極
には導電板からなる端子が形成されており、チップの側
面の両端子間には絶縁膜が形成されていることを特徴と
する半導体装置。
A different electrode is formed on each of a pair of front and back end faces of a semiconductor chip, a terminal made of a conductive film is formed on one electrode, and a terminal made of a conductive plate is formed on the other electrode. And an insulating film is formed between both terminals on the side surface of the chip.
【請求項2】 前記端子を形成する導電性被膜がめっき
処理によって形成された被膜であることを特徴とする請
求項1に記載の半導体装置。
2. The semiconductor device according to claim 1, wherein the conductive film forming the terminal is a film formed by plating.
【請求項3】 前記導電板が導電性を有する接着材によ
って接着されていることを特徴とする請求項1または2
に記載の半導体装置。
3. The method according to claim 1, wherein the conductive plate is bonded by a conductive adhesive.
3. The semiconductor device according to claim 1.
【請求項4】 前記絶縁膜が前記チップの側面に付着さ
れて形成されていることを特徴とする請求項1、2また
は3に記載の半導体装置。
4. The semiconductor device according to claim 1, wherein the insulating film is formed by being attached to a side surface of the chip.
【請求項5】 前記半導体チップにはダイオード素子が
作り込まれていることを特徴とする請求項1、2、3ま
たは4に記載の半導体装置。
5. The semiconductor device according to claim 1, wherein a diode element is formed in the semiconductor chip.
【請求項6】 請求項1に記載の半導体装置の製造方法
であって、 チップ部が作り込まれた半導体ウエハの一主面に導電性
被膜が形成される被膜形成工程と、 前記半導体ウエハの反対側の主面に導電板が接着される
導電板接着工程と、 前記半導体ウエハの導電板に支持体が仮接着される支持
体接着工程と、 前記半導体ウエハがチップに分断されるチップ分断工程
と、 分断された前記チップが前記支持体に支持された状態
で、前記チップの側面に絶縁膜が形成される絶縁膜形成
工程と、 を備えていることを特徴とする半導体装置の製造方法。
6. The method of manufacturing a semiconductor device according to claim 1, wherein a conductive film is formed on one main surface of the semiconductor wafer in which the chip portion is formed; A conductive plate bonding step in which a conductive plate is bonded to the opposite main surface; a support bonding step in which a support is temporarily bonded to the conductive plate of the semiconductor wafer; and a chip cutting step in which the semiconductor wafer is cut into chips. And a step of forming an insulating film on a side surface of the chip while the divided chip is supported by the support. A method for manufacturing a semiconductor device, comprising:
【請求項7】 前記導電性被膜がめっき処理によって形
成されることを特徴とする請求項6に記載の半導体装置
の製造方法。
7. The method according to claim 6, wherein the conductive film is formed by plating.
【請求項8】 前記導電板が導電性を有する接着材によ
って接着されることを特徴とする請求項6または7に記
載の半導体装置の製造方法。
8. The method for manufacturing a semiconductor device according to claim 6, wherein the conductive plate is bonded by a conductive adhesive.
【請求項9】 前記絶縁膜は、絶縁性を有する材料が前
記切断溝に流し込まれて切断溝の側壁面である前記チッ
プの側面に付着させることにより形成されることを特徴
とする請求項6、7または8に記載の半導体装置の製造
方法。
9. The semiconductor device according to claim 6, wherein the insulating film is formed by pouring an insulating material into the cutting groove and attaching the material to a side surface of the chip which is a side wall surface of the cutting groove. 9. The method for manufacturing a semiconductor device according to claim 7, 7 or 8.
【請求項10】 絶縁膜形成工程後に前記チップが前記
支持体からピックアップされることを特徴とする請求項
6、7、8または9に記載の半導体装置の製造方法。
10. The method of manufacturing a semiconductor device according to claim 6, wherein the chip is picked up from the support after an insulating film forming step.
JP26088298A 1998-08-31 1998-08-31 Semiconductor device and manufacture thereof Pending JP2000077450A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26088298A JP2000077450A (en) 1998-08-31 1998-08-31 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26088298A JP2000077450A (en) 1998-08-31 1998-08-31 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JP2000077450A true JP2000077450A (en) 2000-03-14

Family

ID=17354069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26088298A Pending JP2000077450A (en) 1998-08-31 1998-08-31 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JP2000077450A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011155082A (en) * 2010-01-26 2011-08-11 Toshiba Corp Method for manufacturing semiconductor device
JP2011159761A (en) * 2010-01-29 2011-08-18 Toshiba Corp Surface mounting diode and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011155082A (en) * 2010-01-26 2011-08-11 Toshiba Corp Method for manufacturing semiconductor device
JP2011159761A (en) * 2010-01-29 2011-08-18 Toshiba Corp Surface mounting diode and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US6271060B1 (en) Process of fabricating a chip scale surface mount package for semiconductor device
US7439097B2 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
US7799611B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US20080315412A1 (en) Package Structure with Flat Bumps for Integrate Circuit or Discrete Device and Method of Manufacture the Same
TWI291756B (en) Low cost lead-free preplated leadframe having improved adhesion and solderability
US20030089981A1 (en) Semiconductor package having stacked dice and leadframes and method of fabrication
JPH11260985A (en) Lead frame, resin-sealed semiconductor device and its manufacture
KR20020012901A (en) New molded package having a implantable circuits and manufacturing method thereof
JP2001015679A (en) Semiconductor device and manufacture thereof
US6716675B2 (en) Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame
US20120286410A1 (en) Semiconductor device packaging method and semiconductor device package
JP3269025B2 (en) Semiconductor device and manufacturing method thereof
US7109587B1 (en) Apparatus and method for enhanced thermal conductivity packages for high powered semiconductor devices
JP3292082B2 (en) Terminal land frame and method of manufacturing resin-encapsulated semiconductor device using the same
US20200321228A1 (en) Method of manufacturing a lead frame, method of manufacturing an electronic apparatus, and electronic apparatus
JP2000077450A (en) Semiconductor device and manufacture thereof
JP2006245459A (en) Manufacturing method of semiconductor device
JPH11265964A (en) Semiconductor device and its manufacture
KR100388287B1 (en) back grinding method of wafer and semiconductor package thereof and its manufacturing method
JP2002134654A (en) Resin sealing type semiconductor device and its manufacturing method
JPH0451056B2 (en)
JP2004335947A (en) Semiconductor device and formation method thereof
JP2003324177A (en) Method for manufacturing lead frame and semiconductor device
JP4311294B2 (en) Electronic device and manufacturing method thereof
KR100308393B1 (en) Semiconductor Package and Manufacturing Method