JP2006245340A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006245340A JP2006245340A JP2005059594A JP2005059594A JP2006245340A JP 2006245340 A JP2006245340 A JP 2006245340A JP 2005059594 A JP2005059594 A JP 2005059594A JP 2005059594 A JP2005059594 A JP 2005059594A JP 2006245340 A JP2006245340 A JP 2006245340A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- layer
- type
- wavelength
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Lasers (AREA)
Abstract
【課題】 ウェハプロセス投入前にウェハの活性層のPL(Photoluminescence)波長検査を行い、検査に用いたウェハをウェハプロセスに投入できるようにする。
【解決手段】 ウェハプロセス投入前に、デバイスを形成するウェハのコンタクト層6の一部を除去して開口部11を形成し、開口部11から励起レーザ9を入射して活性層3のPL波長検査を行う。そしてPL波長の良否判定を行い、所定の規格を満たすウェハをウェハプロセスに投入し、ウェハプロセス加工を行うようにする。
このように、デバイス形成に用いるウェハの活性層のPL波長検査をウェハプロセス投入前に非破壊検査により行うことにより、検査で用いたウェハをウェハプロセスに投入することができる。
【選択図】 図1
【解決手段】 ウェハプロセス投入前に、デバイスを形成するウェハのコンタクト層6の一部を除去して開口部11を形成し、開口部11から励起レーザ9を入射して活性層3のPL波長検査を行う。そしてPL波長の良否判定を行い、所定の規格を満たすウェハをウェハプロセスに投入し、ウェハプロセス加工を行うようにする。
このように、デバイス形成に用いるウェハの活性層のPL波長検査をウェハプロセス投入前に非破壊検査により行うことにより、検査で用いたウェハをウェハプロセスに投入することができる。
【選択図】 図1
Description
本発明は半導体装置の製造方法に関し、特に半導体レーザに形成された活性層のPL(Photoluminescence)波長検査を伴う半導体装置の製造方法に関する。
半導体光素子を製造する際には、半導体レーザの活性層のPL波長検査が行われる。この検査方法について説明するため、例として808nm帯で発振する固体レーザ励起用半導体レーザの積層構造について説明する。
この積層構造は、例えばn型のGaAs基板の上に、下層からn型GaAsバッファー層、n型AlGaInPクラッド層、InGaPガイド層、GaAsP活性層、InGaPガイド層、p型AlGaInPクラッド層、p型InGaP BDR(Band Discontinuity Reduction)層、およびGaAsコンタクト層を順次積層した構造である。
この積層構造は、例えばn型のGaAs基板の上に、下層からn型GaAsバッファー層、n型AlGaInPクラッド層、InGaPガイド層、GaAsP活性層、InGaPガイド層、p型AlGaInPクラッド層、p型InGaP BDR(Band Discontinuity Reduction)層、およびGaAsコンタクト層を順次積層した構造である。
従来の半導体装置の製造方法において、上記積層構造のGaAsP活性層のPL波長検査を行う場合には、上記積層構造を形成した破壊検査用のモニタウェハを破壊(劈開)してGaAsコンタクト層を全面除去した後に、主面上から励起レーザを入射して活性層からPL光を放出させ、そのPL波長を測定していた。
そして、測定されたPL光の波長が所定の規格を満たしていれば、モニタウェハと同時に形成した他のウェハについても規格を満たすものとして、それらのウェハをウェハプロセス加工していた。
そして、測定されたPL光の波長が所定の規格を満たしていれば、モニタウェハと同時に形成した他のウェハについても規格を満たすものとして、それらのウェハをウェハプロセス加工していた。
また、別の従来技術による半導体装置の製造方法では、ウェハプロセス投入前に上記PL波長を測定せずに、ウェハプロセス工程の中で実際にデバイスを形成するウェハのPL波長検査を行い、その結果に基づきデバイス形成領域を選別するようにしていた(例えば、特許文献1参照)。
すなわち、上記いずれの製造方法においても、デバイスを形成するウェハの活性層のPL波長が所定の規格を満たすか否かをウェハプロセス投入前に判定することなく、ウェハプロセスに投入して、ウェハプロセス加工を行っていた。
上記従来の技術による半導体装置の製造方法では、モニタウェハを破壊(劈開)してPL波長検査を行うようにしていたので、PL波長検査を行ったウェハをウェハプロセスに投入することができないという問題があった。
本発明は上記課題を解決するためになされたもので、ウェハプロセス投入前にウェハの活性層のPL波長検査を行い、検査に用いたウェハをウェハプロセスに投入できるようにした半導体装置の製造方法を提供することを目的とする。
本発明に係る半導体装置の製造方法は、下層から順に活性層とコンタクト層とを含む半導体レーザ構造が形成されたウェハの前記コンタクト層の一部を除去して開口部を形成する工程と、前記開口部から励起レーザを入射して前記活性層のフォトルミネッセンス波長検査を行う工程と、前記検査により測定した波長が所定の規格を満たすか否かを判定する判定工程と、前記判定工程で規格を満たすウェハをウェハプロセスにより加工する工程とを備えたことを特徴とする。
本発明のその他の特徴については、以下において詳細に説明する。
本発明のその他の特徴については、以下において詳細に説明する。
本発明によれば、ウェハの活性層のPL波長検査をウェハプロセス投入前に非破壊検査により行うことにより、検査で用いたウェハをウェハプロセスに投入することができる。
以下、図面を参照しながら本発明の実施の形態について説明する。なお、各図において同一または相当する部分には同一符号を付して、その説明を簡略化ないし省略する。
実施の形態1.
本実施の形態で説明する半導体装置の構造は、例えばn型GaAs基板などの基板上に一対のInGaPガイド層で挟まれたGaAsP活性層が形成されている。これらの層の下層にはn型クラッド層が形成され、上層にはp型クラッド層が形成され、さらにp型クラッド層の上にp型コンタクト層が積層されている。上記活性層は一層であっても、複数の層であっても良い。
また、上記活性層のバンドギャップはガイド層およびクラッド層のバンドギャップよりも小さいとする。またコンタクト層のバンドギャップは活性層のバンドギャップよりも小さく、さらにコンタクト層はガイド層およびクラッド層との選択エッチングが可能な膜とする。
本実施の形態で説明する半導体装置の構造は、例えばn型GaAs基板などの基板上に一対のInGaPガイド層で挟まれたGaAsP活性層が形成されている。これらの層の下層にはn型クラッド層が形成され、上層にはp型クラッド層が形成され、さらにp型クラッド層の上にp型コンタクト層が積層されている。上記活性層は一層であっても、複数の層であっても良い。
また、上記活性層のバンドギャップはガイド層およびクラッド層のバンドギャップよりも小さいとする。またコンタクト層のバンドギャップは活性層のバンドギャップよりも小さく、さらにコンタクト層はガイド層およびクラッド層との選択エッチングが可能な膜とする。
図1(a)〜(f)は、本実施の形態に係る半導体装置の製造方法を説明するための半導体装置(半導体レーザ)の断面図である。
まず、図1(a)に示すように、n型GaAs基板(図示しない)の上に、下層からn型AlGaInPクラッド層1、InGaPガイド層2、GaAsP活性層3、InGaPガイド層4、p型AlGaInPクラッド層5、およびp型コンタクト層6を順次積層した半導体レーザ構造を形成したウェハを準備する。すなわち、下層から順に活性層とコンタクト層とを含む半導体レーザ構造が形成されたウェハを準備する。
まず、図1(a)に示すように、n型GaAs基板(図示しない)の上に、下層からn型AlGaInPクラッド層1、InGaPガイド層2、GaAsP活性層3、InGaPガイド層4、p型AlGaInPクラッド層5、およびp型コンタクト層6を順次積層した半導体レーザ構造を形成したウェハを準備する。すなわち、下層から順に活性層とコンタクト層とを含む半導体レーザ構造が形成されたウェハを準備する。
次に、図1(b)に示すように、コンタクト層6の上にマスク膜7としてフォトレジスト膜を形成する。そしてリソグラフィによりこの膜を加工して、図1(c)に示すように、コンタクト層6の上にホールパターン8を有するマスクパターン7aを形成する。このとき、図1(c)の右側に示すように、n型GaAs基板の主面側から見た場合、ホールパターン8の直径Rが2〜3mm程度の円形状、または幅Lが2〜3mm程度の正方形となるように形成する。
またこのとき、ホールパターン8の直径R又は幅Lが2〜10mmの範囲となるようにする。
またこのとき、ホールパターン8の直径R又は幅Lが2〜10mmの範囲となるようにする。
上述したマスク膜7およびマスクパターン7aを形成する工程(図1(b)、(c)参照)は、以下のようにしても良い。
例えば、図1(b)に示すように、マスク膜7としてシリコン窒化膜(SiN膜)またはシリコン酸化膜(SiO膜、SiO2膜)などの絶縁膜を形成する。その上にレジストパターン(図示しない)を形成し、これをマスクとして上記絶縁膜をエッチングして、図1(c)に示すマスクパターン7aを形成する。その後、レジストパターンを除去する。
例えば、図1(b)に示すように、マスク膜7としてシリコン窒化膜(SiN膜)またはシリコン酸化膜(SiO膜、SiO2膜)などの絶縁膜を形成する。その上にレジストパターン(図示しない)を形成し、これをマスクとして上記絶縁膜をエッチングして、図1(c)に示すマスクパターン7aを形成する。その後、レジストパターンを除去する。
次に、図1(c)に示したマスクパターン7aをマスクとして、コンタクト層6の一部をアンモニア水溶液と過酸化水素水の混合液などにより除去して、図1(d)に示すように開口部11を形成する。この開口部11は、GaAsP活性層3のPL波長検査を行うために光励起する励起レーザが通る窓である。
このとき、前述したように、図1(c)に示したホールパターン8を直径が2〜3mmの範囲の円形状、または幅が2〜3mm程度の正方形となるように形成したので、開口部11は直径2〜3mm程度の円形状または幅が2〜3mm程度の正方形となる。
また、前述したように、ホールパターン8は直径(円形の場合)又は幅L(正方形の場合)が2〜10mmの範囲となるようにしたので、開口部11の直径または幅も同様に2〜10mmの範囲となる。
このとき、前述したように、図1(c)に示したホールパターン8を直径が2〜3mmの範囲の円形状、または幅が2〜3mm程度の正方形となるように形成したので、開口部11は直径2〜3mm程度の円形状または幅が2〜3mm程度の正方形となる。
また、前述したように、ホールパターン8は直径(円形の場合)又は幅L(正方形の場合)が2〜10mmの範囲となるようにしたので、開口部11の直径または幅も同様に2〜10mmの範囲となる。
次に、開口部11から励起レーザ9を入射してGaAsP活性層3のPL波長検査を行う。励起レーザ9は開口部11からGaAsP活性層3に到達してこれを励起させ、PL光10を放出させる。このとき用いる励起レーザ9としては、例えばAr+レーザ、He-Neレーザ、Ti:サファイアレーザ、ダイレーザ等である。
このとき、開口部11の直径(円形の場合)または幅(正方形の場合)を2mm以上とすれば励起レーザはコンタクト層6に吸収されることがなく、PL波長検査を良好に行うことができる。(開口部11の直径または幅が2mmより小さくなると励起レーザは開口部11を通過できず、GaAsP活性層3を光励起できない)
このとき、開口部11の直径(円形の場合)または幅(正方形の場合)を2mm以上とすれば励起レーザはコンタクト層6に吸収されることがなく、PL波長検査を良好に行うことができる。(開口部11の直径または幅が2mmより小さくなると励起レーザは開口部11を通過できず、GaAsP活性層3を光励起できない)
上記のようにPL波長検査を行うことにより、ウェハを破壊(劈開)することなく、デバイスを形成するウェハの活性層のPL波長を測定することができる。これにより、ウェハを破壊(劈開)する工程を省略することができる。そして実際にウェハプロセスにより加工されるウェハについて、ウェハプロセス投入前に、活性層のPL波長が規格を満たすか否かの良否判定をすることができる。
次に、図示しないが、上記PL波長検査により測定した波長が所定の規格を満たすか否かを判定する。この判定工程によりPL波長の規格を満たさないと判定されたウェハは、図1(d)に示したマスクパターン7aを除去後、図1(e)に示すように不合格ウェハとして廃棄する。
これにより、GaAsP活性層3のPL波長が規格を満たさないウェハをその後のウェハプロセスで加工することがないので、無駄なプロセスコストを削減して、ウェハプロセスの歩留まり低下を抑制することができる。
一方、上記の判定工程で規格を満たすと判定されたウェハは、図1(d)に示したマスクパターン7aを除去後、図1(f)に示すようにウェハプロセスに投入して、リッジ構造形成などの所定のウェハプロセスにより加工する。
これにより、GaAsP活性層3のPL波長が規格を満たさないウェハをその後のウェハプロセスで加工することがないので、無駄なプロセスコストを削減して、ウェハプロセスの歩留まり低下を抑制することができる。
一方、上記の判定工程で規格を満たすと判定されたウェハは、図1(d)に示したマスクパターン7aを除去後、図1(f)に示すようにウェハプロセスに投入して、リッジ構造形成などの所定のウェハプロセスにより加工する。
また、上記のウェハプロセスにより加工されるウェハを、この判定工程で規格を満たすと判定されたウェハのみとすることにより、GaAsP活性層3のPL波長が規格を満たさないウェハをウェハプロセス投入前に確実に排除することができる。これにより、ウェハプロセスの無駄なプロセスコストを削減することができ、ウェハプロセスの歩留まりが低下することを効果的に抑制することができる。
上述した例では、上記判定工程で規格を満たさないと判定されたウェハは不合格ウェハとして廃棄するようにした。
しかし、このようなウェハであっても、例えばPL波長検査の検査条件を変更して再度検査を行い、その結果ウェハプロセスに投入することを許容すると判断した場合には、このウェハを廃棄することなく、ウェハプロセスに投入するようにしても良い。
しかし、このようなウェハであっても、例えばPL波長検査の検査条件を変更して再度検査を行い、その結果ウェハプロセスに投入することを許容すると判断した場合には、このウェハを廃棄することなく、ウェハプロセスに投入するようにしても良い。
また、図1(f)で示したウェハプロセスで例えばリッジ構造を有するデバイスを形成する場合には、歩留まりを低下させないように、図1(d)に示した開口部11を形成する箇所を、リッジ構造を形成する箇所から十分に離れた箇所とする。
ここで、開口部11の直径(円形の場合)または幅(正方形の場合)が10mm以上である場合には、リソグラフィの合わせずれ等によりリッジを形成する領域と開口部11が重なってしまい、歩留まりを低下させるおそれがある。しかし、本実施の形態では開口部11の直径または幅を2〜10mmの範囲としたので、ウェハプロセスの歩留まりを低下させるおそれはない。
すなわち、開口部11の直径または幅を2〜10mmの範囲とすることにより、ウェハプロセス加工の歩留まり低下を抑制することができる。
ここで、開口部11の直径(円形の場合)または幅(正方形の場合)が10mm以上である場合には、リソグラフィの合わせずれ等によりリッジを形成する領域と開口部11が重なってしまい、歩留まりを低下させるおそれがある。しかし、本実施の形態では開口部11の直径または幅を2〜10mmの範囲としたので、ウェハプロセスの歩留まりを低下させるおそれはない。
すなわち、開口部11の直径または幅を2〜10mmの範囲とすることにより、ウェハプロセス加工の歩留まり低下を抑制することができる。
また、前述したように開口部11の直径または幅を2〜10mmの範囲としたので、GaAsP活性層3のPL波長検査を良好に行うことができる。すなわち、開口部11の直径または幅を2〜10mmの範囲とすることにより、GaAsP活性層3のPL波長検査を良好に行うことができ、且つ、ウェハプロセス加工の歩留まり低下を抑制することができる。
本実施の形態で説明した半導体レーザの積層構造の詳細な例として、図2(a)に断面構造、図2(b)に層の名称、材料等を示す。この構造は790−810nm帯で発振し、GaAs基板にエピタキシャル成長が可能である活性層を有する。
詳細には、n型GaAs基板21(この場合、基板の面方位は限定しない)の上に、n型不純物としてSiが添加されたn型GaAsバッファー層22、n型AlGaInPクラッド層23、不純物を添加しないInGaPガイド層24、GaAsP活性層25、不純物を添加しないInGaPガイド層26、p型不純物としてZn等が添加されたp型AlGaInPクラッド層27、p型InGaP BDR(Band Discontinuity Reduction)層28、およびp型コンタクト層29を順次形成した構造である。
詳細には、n型GaAs基板21(この場合、基板の面方位は限定しない)の上に、n型不純物としてSiが添加されたn型GaAsバッファー層22、n型AlGaInPクラッド層23、不純物を添加しないInGaPガイド層24、GaAsP活性層25、不純物を添加しないInGaPガイド層26、p型不純物としてZn等が添加されたp型AlGaInPクラッド層27、p型InGaP BDR(Band Discontinuity Reduction)層28、およびp型コンタクト層29を順次形成した構造である。
この構造を形成する方法としては、例えば有機金属気相成長(Metal-Organic Chemical Vapor Deposition;以下「MOCVD」という)法を用いる。例えば、成長温度を720℃、圧力を1×104Paとして形成する。このとき、各層を形成するための原料ガスとして例えば、トリメチルインジウム(TMI)、トリメチルガリウム(TMG)、トリメチルアルミニウム(TMA)、フォスフィン(PH3)、アルシン(AsH3)、シラン(SiH4)、ジメチルジンク(DMZn)、ジエチルジンク(DEZn)を用いて、これらの材料をマスフローコントローラ(MFC)などを用いて流量を制御して所望の各層の組成を得る。
また、本実施の形態で説明したウェハプロセスによるデバイスの形成例として、図3にリッジ導波型レーザの斜視図を示す。
このデバイスは、裏面にn型電極31を形成したn型GaAs基板32の上にn型バッファー層33、n型クラッド層34、量子井戸35、p型クラッド層36、p型コンタクト層37、p型キャップ層38、p型電極39を順次積層した膜をパターニングして、p型コンタクト層37、p型キャップ層38、p型電極39からなるリッジ構造を形成したものである。
このデバイスは、裏面にn型電極31を形成したn型GaAs基板32の上にn型バッファー層33、n型クラッド層34、量子井戸35、p型クラッド層36、p型コンタクト層37、p型キャップ層38、p型電極39を順次積層した膜をパターニングして、p型コンタクト層37、p型キャップ層38、p型電極39からなるリッジ構造を形成したものである。
さらに、本実施の形態で説明したウェハプロセスによるデバイスの他の形成例として、図4に電流狭窄構造を有する埋め込み型レーザの斜視図を示す。
このデバイスは、裏面にn型電極41を形成したn型基板42の上に、n型バッファー層43、n型クラッド層44、量子井戸構造45、p型クラッド層46、p型コンタクト層47、p型キャップ層48を積層した膜をパターニングした後に、n型電流ブロック層49を埋め込み、さらにその上にp型電極50を形成したものである。
このデバイスは、裏面にn型電極41を形成したn型基板42の上に、n型バッファー層43、n型クラッド層44、量子井戸構造45、p型クラッド層46、p型コンタクト層47、p型キャップ層48を積層した膜をパターニングした後に、n型電流ブロック層49を埋め込み、さらにその上にp型電極50を形成したものである。
以上説明したように、本実施の形態に係る半導体装置の製造方法は、まず、下層から順にGaAsP活性層3とコンタクト層6とを含む半導体レーザ構造が形成されたウェハのコンタクト層6の一部を除去して開口部11を形成するようにした。
次に、開口部11から励起レーザを入射してGaAsP活性層3のPL波長検査を行い、この検査で測定したPL波長が所定の規格を満たすか否かを判定するようにした。そしてこの判定工程で規格を満たすウェハをウェハプロセスにより加工するようにした。
次に、開口部11から励起レーザを入射してGaAsP活性層3のPL波長検査を行い、この検査で測定したPL波長が所定の規格を満たすか否かを判定するようにした。そしてこの判定工程で規格を満たすウェハをウェハプロセスにより加工するようにした。
このように製造することにより、ウェハを破壊(劈開)することなく、デバイスを形成するウェハの活性層のPL波長を測定することができる。これにより、ウェハを破壊(劈開)する工程を省略することができる。そして実際にウェハプロセスにより加工されるウェハについて、ウェハプロセス投入前に、活性層のPL波長が規格を満たすか否かの良否判定をすることができる。
これにより、GaAsP活性層3のPL波長が規格を満たさないウェハをその後のウェハプロセスで加工することがないので、無駄なプロセスコストを削減して、ウェハプロセスの歩留まり低下を抑制することができる。
これにより、GaAsP活性層3のPL波長が規格を満たさないウェハをその後のウェハプロセスで加工することがないので、無駄なプロセスコストを削減して、ウェハプロセスの歩留まり低下を抑制することができる。
上記実施例の変形例として、ウェハプロセス投入前にモニタウェハを上記実施例のごとく非破壊検査によりPL波長検査した後、デバイスを形成するウェハとしてウェハプロセスに投入するようにしても良い。
すなわち、ウェハの活性層のPL波長検査をウェハプロセス投入前に非破壊検査により行うことにより、検査で用いたウェハをウェハプロセスに投入することができる。
すなわち、ウェハの活性層のPL波長検査をウェハプロセス投入前に非破壊検査により行うことにより、検査で用いたウェハをウェハプロセスに投入することができる。
実施の形態2.
実施の形態1では、790−810nm帯で発振する半導体レーザの構造の例を説明した。本実施の形態では、900−1080nm帯で発振する半導体レーザの構造の例を説明する。
図5(a)に断面構造、図5(b)に層の名称、材料等を示す。この構造は900−1080nm帯で発振し、GaAs基板にエピタキシャル成長が可能である活性層を有する。
実施の形態1では、790−810nm帯で発振する半導体レーザの構造の例を説明した。本実施の形態では、900−1080nm帯で発振する半導体レーザの構造の例を説明する。
図5(a)に断面構造、図5(b)に層の名称、材料等を示す。この構造は900−1080nm帯で発振し、GaAs基板にエピタキシャル成長が可能である活性層を有する。
詳細には、n型GaAs基板51(この場合、基板の面方位は限定しない)の上に、n型不純物としてSiまたはSeが添加されたn型GaAsバッファー層52、n型AlGaAsあるいはAlGaInPクラッド層53、不純物を添加しないAlGaAsあるいはGaAsPガイド層54、InGaAs活性層55、不純物を添加しないAlGaAsあるいはGaAsPガイド層56、p型不純物としてZn等が添加されたp型AlGaAsクラッド層57、p型GaAsコンタクト層58を順次形成した構造である。
この構造を形成する方法としては、例えばMOCVD法を用いて、成長温度を700〜760℃、圧力を5×103〜1×104Paとして形成する。このとき、各層を形成するための原料ガスとして例えば、トリメチルインジウム(TMI)、トリメチルガリウム(TMG)、トリメチルアルミニウム(TMA)、フォスフィン(PH3)、アルシン(AsH3)、シラン(SiH4)、ジメチルジンク(DMZn)、ジエチルジンク(DEZn)を用いて、これらの材料をマスフローコントローラ(MFC)などを用いて流量を制御して所望の各層の組成を得る。
本実施の形態のその他の構成については、実施の形態1と同様であるので、説明を省略する。
実施の形態3.
実施の形態1、2では、それぞれ790−810nm帯、900−1080nm帯で発振する半導体レーザの構造の例を説明した。本実施の形態では、1250−1580nm帯で発振する半導体レーザの構造の例を説明する。
実施の形態1、2では、それぞれ790−810nm帯、900−1080nm帯で発振する半導体レーザの構造の例を説明した。本実施の形態では、1250−1580nm帯で発振する半導体レーザの構造の例を説明する。
図6(a)に断面構造、図6(b)に層の名称、材料等を示す。この構造は、1250−1580nm帯で発振し、InP基板にエピタキシャル成長が可能であるAlGaInAsあるいはInGaAsP活性層を有する。
詳細には、n型InP基板61(この場合、基板の面方位は限定しない)の上に、n型不純物としてSiまたはSが添加されたn型InPバッファー層62、n型AlGaInAsあるいはInGaAsP BDR(Band Discontinuity Reduction)層63、n型AlInAs層64、n型AlGaInAsあるいはInGaAsPガイド層65、不純物を添加しないAlGaInAsバリア層66、AlGaInAs活性層67、AlGaInAsあるいはInGaAsPバリア層68、AlGaInAsあるいはInGaAsPガイド層69、p型不純物としてZnなどが添加されたp型AlInAs層70、p型InP71、p型InGaAsP BDR層72、p型InGaAsコンタクト層73、p型InPキャップ層74を順次形成した構造である。
詳細には、n型InP基板61(この場合、基板の面方位は限定しない)の上に、n型不純物としてSiまたはSが添加されたn型InPバッファー層62、n型AlGaInAsあるいはInGaAsP BDR(Band Discontinuity Reduction)層63、n型AlInAs層64、n型AlGaInAsあるいはInGaAsPガイド層65、不純物を添加しないAlGaInAsバリア層66、AlGaInAs活性層67、AlGaInAsあるいはInGaAsPバリア層68、AlGaInAsあるいはInGaAsPガイド層69、p型不純物としてZnなどが添加されたp型AlInAs層70、p型InP71、p型InGaAsP BDR層72、p型InGaAsコンタクト層73、p型InPキャップ層74を順次形成した構造である。
この構造を形成する方法としては、例えばMOCVD法を用いて、成長温度を700〜760℃、圧力を5×103〜1×104Paとして形成する。このとき、各層を形成するための原料ガスとして例えば、トリメチルインジウム(TMI)、トリメチルガリウム(TMG)、トリメチルアルミニウム(TMA)、フォスフィン(PH3)、アルシン(AsH3)、シラン(SiH4)、ジメチルジンク(DMZn)、ジエチルジンク(DEZn)を用いて、これらの材料をマスフローコントローラ(MFC)などを用いて流量を制御して所望の各層の組成を得る。
本実施の形態のその他の構成については、実施の形態1と同様であるので、説明を省略する。
1 n型AlGaInPクラッド層、2 InGaPガイド層、3 GaAsP活性層、4 InGaPガイド層、5 p型AlGaInPクラッド層、6 p型コンタクト層、7 マスク膜、7a マスクパターン、8 ホールパターン、9 励起レーザ、10 PL光、11 開口部。
Claims (3)
- 下層から順に活性層とコンタクト層とを含む半導体レーザ構造が形成されたウェハの前記コンタクト層の一部を除去して開口部を形成する工程と、
前記開口部から励起レーザを入射して前記活性層のフォトルミネッセンス波長検査を行う工程と、
前記検査により測定した波長が所定の規格を満たすか否かを判定する判定工程と、
前記判定工程で規格を満たすウェハをウェハプロセスにより加工する工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 前記ウェハプロセスにより加工されるウェハは、前記判定工程で前記規格を満たすと判定されたウェハのみであることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記開口部の直径または幅を2〜10mmの範囲とすることを特徴とする請求項1又は2に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005059594A JP2006245340A (ja) | 2005-03-03 | 2005-03-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005059594A JP2006245340A (ja) | 2005-03-03 | 2005-03-03 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006245340A true JP2006245340A (ja) | 2006-09-14 |
Family
ID=37051423
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005059594A Pending JP2006245340A (ja) | 2005-03-03 | 2005-03-03 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006245340A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008235329A (ja) * | 2007-03-16 | 2008-10-02 | Mitsubishi Electric Corp | 半導体光素子の製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08316577A (ja) * | 1995-05-17 | 1996-11-29 | Sharp Corp | 半導体発光素子の製造方法 |
JPH1022582A (ja) * | 1996-07-04 | 1998-01-23 | Mitsubishi Electric Corp | 半導体レーザのフォトルミネッセンス測定方法 |
JPH118438A (ja) * | 1997-06-16 | 1999-01-12 | Furukawa Electric Co Ltd:The | 半導体レーザ装置の製造方法 |
-
2005
- 2005-03-03 JP JP2005059594A patent/JP2006245340A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08316577A (ja) * | 1995-05-17 | 1996-11-29 | Sharp Corp | 半導体発光素子の製造方法 |
JPH1022582A (ja) * | 1996-07-04 | 1998-01-23 | Mitsubishi Electric Corp | 半導体レーザのフォトルミネッセンス測定方法 |
JPH118438A (ja) * | 1997-06-16 | 1999-01-12 | Furukawa Electric Co Ltd:The | 半導体レーザ装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008235329A (ja) * | 2007-03-16 | 2008-10-02 | Mitsubishi Electric Corp | 半導体光素子の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7724793B2 (en) | Nitride semiconductor laser element and fabrication method thereof | |
US8368183B2 (en) | Nitride semiconductor device | |
JP3897186B2 (ja) | 化合物半導体レーザ | |
US8012780B2 (en) | Method of fabricating semiconductor laser | |
KR102661948B1 (ko) | 반도체 레이저 장치 및 그 제조 방법 | |
JP2001094212A (ja) | 半導体素子およびその製造方法 | |
JP2010080757A (ja) | 半導体発光素子 | |
EP1291904A2 (en) | GaN substrate formed over GaN layer having discretely formed minute holes produced by selective growth | |
US7965753B2 (en) | Monolithic semiconductor laser | |
JP2002305353A (ja) | 窒化物系半導体レーザ素子およびその製造方法 | |
JP2005286192A (ja) | 光集積素子 | |
JP5273459B2 (ja) | 半導体レーザの製造方法 | |
US7656921B2 (en) | Semiconductor laser device and method for manufacturing the same semiconductor laser device | |
JP2006245340A (ja) | 半導体装置の製造方法 | |
KR20000035669A (ko) | 반도체 레이저, 반도체 장치 및 이들의 제조 방법 | |
JP2010093128A (ja) | 半導体発光素子 | |
JP2008270614A (ja) | 半導体光素子及びその製造方法 | |
US9001859B2 (en) | Ridge semiconductor laser and method for manufacturing a ridge semiconductor laser | |
JP2010034267A (ja) | ブロードエリア型半導体レーザ素子、ブロードエリア型半導体レーザアレイ、レーザディスプレイおよびレーザ照射装置 | |
JP2009212343A (ja) | 窒化物半導体素子および窒化物半導体素子の製造方法 | |
US7803645B2 (en) | Semiconductor light-emitting device and a method for manufacturing the same | |
JP3625309B2 (ja) | 半導体発光素子の製法 | |
JP2006222187A (ja) | 半導体レーザ | |
JP2006216752A (ja) | 回折格子の製造方法および半導体レーザ | |
JP2009135148A (ja) | 半導体発光装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100928 |
|
A131 | Notification of reasons for refusal |
Effective date: 20110614 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20111018 Free format text: JAPANESE INTERMEDIATE CODE: A02 |