JP2006245090A - Package for semiconductor and manufacturing method thereof - Google Patents

Package for semiconductor and manufacturing method thereof Download PDF

Info

Publication number
JP2006245090A
JP2006245090A JP2005055493A JP2005055493A JP2006245090A JP 2006245090 A JP2006245090 A JP 2006245090A JP 2005055493 A JP2005055493 A JP 2005055493A JP 2005055493 A JP2005055493 A JP 2005055493A JP 2006245090 A JP2006245090 A JP 2006245090A
Authority
JP
Japan
Prior art keywords
circuit board
semiconductor chip
resin
semiconductor
flat plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005055493A
Other languages
Japanese (ja)
Inventor
Toshiya Eguchi
俊哉 江口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP2005055493A priority Critical patent/JP2006245090A/en
Publication of JP2006245090A publication Critical patent/JP2006245090A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a package for semiconductors capable of preventing warpage in a circuit board, and improving productivity. <P>SOLUTION: The package 1 for semiconductors comprises a resin circuit board 3A having an opening 3a; a semiconductor mounting substrate 3B, and an electrode junction 3C for joining the substrates 3A, 3B; and a sealing frame 4 and an upper surface sealing plate 5 for airtightly sealing a semiconductor chip 2. The semiconductor mounting substrate 3B has a Young's modulus (at least 230×10<SP>9</SP>(N/m<SP>2</SP>)) that is at least equivalent to that of the semiconductor chip 2, and a coefficient of thermal expansion (3×10<SP>-6</SP>-7.5×10<SP>-6</SP>(/°C)) close to that of the semiconductor chip 2. The semiconductor mounting substrate 3B cannot be deformed easily, and the thermal stress of the junction surface is small between the semiconductor chip 2 and the semiconductor mounting substrate 3B, thus suppressing the warpage in the resin circuit board 3A. When the package 1 for semiconductors is manufactured, the method of high productivity is applied using an assembled substrate 3 where a plurality of pieces of the resin circuit board 3A are formed integrally. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、半導体用パッケージ及びその製造方法に関し、特に、比較的大型の半導体チップに対して好適に使用可能な半導体用パッケージ及びその製造方法に関する。   The present invention relates to a semiconductor package and a manufacturing method thereof, and more particularly, to a semiconductor package that can be suitably used for a relatively large semiconductor chip and a manufacturing method thereof.

半導体用パッケージは、ＣＭＯＳセンサ、ＣＣＤセンサ、ＬＳＩなどの半導体チップを埃や水分などから保護するために気密封止するものである。半導体用パッケージは、基板上に搭載された半導体チップの周囲を取り囲む封止用の部材によって気密性を保持している。   The semiconductor package is hermetically sealed to protect a semiconductor chip such as a CMOS sensor, a CCD sensor, and an LSI from dust and moisture. The semiconductor package retains hermeticity by a sealing member surrounding the periphery of the semiconductor chip mounted on the substrate.

特許文献１は、従来の半導体用パッケージの一例を開示している。当該文献に記載されたパッケージは、上段及び下段の２段構成の基板と、その基板上に搭載された半導体チップの周囲を取り囲むように基板の下段部分に接合されたプラスティックパッケージと、このプラスティックパッケージの上面に接合されたリッド（蓋）とを有している。基板の下段部分はＣｕ：Ｗ＝５０：５０（重量比）の複合金属からなり、上段部分はＣｕ：Ｗ＝１５：８５（重量比）の複合金属からなる。特許文献１の半導体用パッケージは、基板の下段部分の熱膨張係数とプラスティックパッケージの熱膨張係数とを同程度とすることにより、それらの接合部分の気密性を確保するとともに、基板の上段部分の熱膨張係数と半導体チップの熱膨張係数とを同程度とすることにより、それらの接合部の気密性の確保を図っている。   Patent Document 1 discloses an example of a conventional semiconductor package. The package described in the document includes an upper stage and a lower stage two-stage board, a plastic package joined to a lower stage part of the board so as to surround the periphery of the semiconductor chip mounted on the board, and the plastic package. And a lid (lid) joined to the upper surface of the head. The lower part of the substrate is made of a composite metal of Cu: W = 50: 50 (weight ratio), and the upper part is made of a composite metal of Cu: W = 15: 85 (weight ratio). In the semiconductor package of Patent Document 1, the thermal expansion coefficient of the lower part of the substrate and the thermal expansion coefficient of the plastic package are set to be approximately the same, so that the airtightness of the joint part is ensured and the upper part of the substrate is By ensuring that the thermal expansion coefficient and the thermal expansion coefficient of the semiconductor chip are approximately the same, the airtightness of these joints is ensured.

ところで、半導体チップが搭載される基板としては、上記の複合金属からなるものの他にも、セラミックス製の基板あるいは樹脂製の基板が用いられるのが一般的である（例えば特許文献２参照）。セラミックス基板や複合金属基板は、その上に実装される半導体チップと同程度の熱膨張係数を有しているので、半導体チップと基板との熱膨張係数の差異に起因する基板の反りによる、半導体チップやパッケージの信頼性低下を回避できるという利点を備えている。   Incidentally, as a substrate on which a semiconductor chip is mounted, a ceramic substrate or a resin substrate is generally used in addition to the above-described composite metal (see, for example, Patent Document 2). Ceramic substrates and composite metal substrates have the same thermal expansion coefficient as the semiconductor chip mounted on the ceramic substrate, so that the semiconductor due to the warpage of the substrate due to the difference in the thermal expansion coefficient between the semiconductor chip and the substrate. This has the advantage that reliability of the chip and package can be avoided.

また、樹脂基板によれば、半導体用パッケージの製造工程において、複数の基板を一体的に形成した多面取り基板（集合基板）を用いてパッケージを製造できるため、一度に複数のパッケージを容易に形成することができ、生産効率の向上が可能であるという利点がある。   In addition, according to the resin substrate, in the manufacturing process of the semiconductor package, the package can be manufactured using a multi-sided substrate (collected substrate) in which a plurality of substrates are integrally formed, so that a plurality of packages can be easily formed at a time. There is an advantage that the production efficiency can be improved.

しかしながら、従来の半導体用パッケージにおいては、基板の反りの防止を図ることと、良好な生産効率とを両立させることは困難であった。   However, in conventional semiconductor packages, it has been difficult to achieve both prevention of substrate warpage and good production efficiency.

すなわち、セラミックス基板や複合金属基板においては、複数の基板を一体化して集合基板を形成し、複数の半導体用パッケージの形成後にそれらを個片毎に切り離すことによりパッケージを製造することが困難であるため、各個片毎に半導体チップを一つずつ実装していく製造方法に依存する必要がある。したがって、セラミックス基板や複合金属基板を用いる場合には、基板の反りによる信頼性低下を防止できる一方で、良好な生産効率を実現することは困難であった。   That is, in a ceramic substrate or a composite metal substrate, it is difficult to manufacture a package by forming a collective substrate by integrating a plurality of substrates and separating them into individual pieces after forming a plurality of semiconductor packages. Therefore, it is necessary to depend on a manufacturing method in which one semiconductor chip is mounted for each piece. Therefore, when a ceramic substrate or a composite metal substrate is used, it is difficult to realize a good production efficiency while preventing a decrease in reliability due to the warpage of the substrate.

また、樹脂基板においては、集合基板による生産性向上を図ることは容易である一方で、樹脂の熱膨張係数と半導体チップの熱膨張係数との差異により、半導体チップが発生する熱によって基板が反ってしまうなどの事態が発生し、ＣＭＯＳ／ＣＣＤセンサの場合には光学的な機能が低下したり、パッケージの封止性能が低下してしまうなど、デバイスの信頼性が損なわれることがあった。また、樹脂基板は、ヤング率の値が小さい（つまり柔らかい）ため、反り易いという問題もある。   In addition, in the case of a resin substrate, it is easy to improve productivity by using a collective substrate. In the case of a CMOS / CCD sensor, the reliability of the device may be impaired, for example, the optical function may be degraded or the sealing performance of the package may be degraded. Moreover, since the value of Young's modulus is small (that is, soft), the resin substrate has a problem that it is easily warped.

特開平５−３２６５号公報JP-A-5-3265 特開平８−２９３５６９号公報Japanese Patent Laid-Open No. 8-29369

本発明は、そのような事情に鑑みてなされたものであって、回路基板の反りによる信頼性低下を防止できるとともに、生産性の向上を実現することが可能な半導体用パッケージ及びその製造方法を提供することを目的とする。   The present invention has been made in view of such circumstances, and a semiconductor package capable of preventing a decrease in reliability due to warping of a circuit board and realizing an improvement in productivity and a method for manufacturing the same. The purpose is to provide.

上記目的を達成するために、請求項１に記載の発明は、樹脂を含有する材料からなる樹脂回路基板により少なくとも一部分が形成され、半導体チップが搭載される回路基板と、前記回路基板に接合され、前記搭載された半導体チップを気密封止する封止部材と、を有する半導体用パッケージであって、前記半導体チップのヤング率と同等あるいはそれ以上の値のヤング率を有し、前記樹脂回路基板に接合された平板部材を備え、前記半導体チップは、前記樹脂回路基板及び前記平板部材に対して重畳配置されるように前記樹脂回路基板に接合され、又は、前記平板部材に接合されている、ことを特徴とする。   In order to achieve the above object, the invention described in claim 1 is formed by at least a part of a resin circuit board made of a resin-containing material, and is bonded to the circuit board on which a semiconductor chip is mounted, and the circuit board. And a sealing member for hermetically sealing the mounted semiconductor chip, wherein the resin circuit board has a Young's modulus equal to or greater than the Young's modulus of the semiconductor chip. The semiconductor chip is bonded to the resin circuit board so as to be superimposed on the resin circuit board and the flat plate member, or is bonded to the flat plate member, It is characterized by that.

また、請求項２に記載の発明は、樹脂を含有する材料からなる樹脂回路基板により少なくとも一部分が形成され、半導体チップが搭載される回路基板と、前記回路基板に接合され、前記搭載された半導体チップを気密封止する封止部材と、を有する半導体用パッケージであって、前記半導体チップの熱膨張係数に近い値の熱膨張係数を有し、前記樹脂回路基板に接合された平板部材を備え、前記半導体チップは、前記樹脂回路基板及び前記平板部材に対して重畳配置されるように前記樹脂回路基板に接合され、又は、前記平板部材の前記樹脂回路基板の接合面と同じ面に接合されている、ことを特徴とする。   According to a second aspect of the present invention, there is provided a circuit board on which at least a part is formed by a resin circuit board made of a resin-containing material, a semiconductor chip is mounted, and the semiconductor mounted by being bonded to the circuit board. A semiconductor package having a sealing member for hermetically sealing the chip, the plate having a thermal expansion coefficient close to that of the semiconductor chip and bonded to the resin circuit board. The semiconductor chip is bonded to the resin circuit board so as to be superimposed on the resin circuit board and the flat plate member, or is bonded to the same surface as the bonding surface of the resin circuit board of the flat plate member. It is characterized by that.

また、請求項３に記載の発明は、樹脂を含有する材料からなる樹脂回路基板により少なくとも一部分が形成され、半導体チップが搭載される回路基板と、前記回路基板に接合され、前記搭載された半導体チップを気密封止する封止部材と、を有する半導体用パッケージであって、前記半導体チップのヤング率と同等あるいはそれ以上の値のヤング率を有し、かつ、前記半導体チップの熱膨張係数に近い値の熱膨張係数を有する、前記樹脂回路基板に接合された平板部材を備え、前記半導体チップは、前記樹脂回路基板及び前記平板部材に対して重畳配置されるように前記樹脂回路基板に接合され、又は、前記平板部材に接合されている、ことを特徴とする。   According to a third aspect of the present invention, there is provided a circuit board on which at least a part is formed by a resin circuit board made of a resin-containing material, a semiconductor chip is mounted, and the semiconductor mounted by being bonded to the circuit board. A semiconductor package having a sealing member for hermetically sealing the chip, having a Young's modulus equal to or greater than the Young's modulus of the semiconductor chip, and having a thermal expansion coefficient of the semiconductor chip A flat plate member bonded to the resin circuit board having a thermal expansion coefficient of a close value is provided, and the semiconductor chip is bonded to the resin circuit board so as to be superimposed on the resin circuit board and the flat plate member. Or is joined to the flat plate member.

また、請求項４に記載の発明は、請求項１又は請求項３に記載の半導体用パッケージであって、前記平板部材は、２３０×１０９（Ｎ／ｍ２）以上のヤング率を有することを特徴とする。 The invention according to claim 4 is the semiconductor package according to claim 1 or 3, wherein the flat plate member has a Young's modulus of 230 × 10 9 (N / m 2 ) or more. It is characterized by.

また、請求項５に記載の発明は、請求項２又は請求項３に記載の半導体用パッケージであって、前記平板部材は、３×１０−６〜７．５×１０−６（／℃）の範囲の熱膨張係数を有することを特徴とする。 The invention according to claim 5 is the semiconductor package according to claim 2 or claim 3, wherein the flat plate member is 3 × 10 −6 to 7.5 × 10 −6 (/ ° C.). It has the thermal expansion coefficient of the range of these.

また、請求項６に記載の発明は、請求項１ないし請求項５のいずれか一項に記載の半導体用パッケージであって、前記平板部材は、セラミックス材によって形成されていることを特徴とする。   The invention according to claim 6 is the semiconductor package according to any one of claims 1 to 5, wherein the flat plate member is formed of a ceramic material. .

また、請求項７に記載の発明は、請求項１ないし請求項６のいずれか一項に記載の半導体用パッケージであって、前記回路基板は、互いに接合された上段の回路基板と下段の回路基板とを含み、前記上段の回路基板は、前記樹脂回路基板であり、かつ、前記封止部材と接合される部分の内側に前記半導体チップよりも大きなサイズの開口部が形成されており、前記下段の回路基板は、前記開口部よりも大きなサイズを有し、前記開口部を下方から閉塞するように前記上段の回路基板に接合された前記平板部材であり、前記半導体チップは、前記上段の回路基板の前記開口部に臨む前記下段の回路基板上に接合されている、ことを特徴とする。   A seventh aspect of the present invention is the semiconductor package according to any one of the first to sixth aspects, wherein the circuit board includes an upper circuit board and a lower circuit joined together. The upper circuit board is the resin circuit board, and an opening having a size larger than the semiconductor chip is formed inside a portion to be joined to the sealing member, The lower circuit board has a size larger than the opening, and is the flat plate member joined to the upper circuit board so as to close the opening from below, and the semiconductor chip is the upper circuit board. It is joined to the lower circuit board facing the opening of the circuit board.

また、請求項８に記載の発明は、請求項１ないし請求項６のいずれか一項に記載の半導体用パッケージであって、前記回路基板は、その全体が前記樹脂回路基板であり、前記平板部材は、前記半導体チップと略同じサイズを有し、前記樹脂回路基板に前記半導体チップが搭載された面の裏面に接合されている、ことを特徴とする。   The invention according to claim 8 is the semiconductor package according to any one of claims 1 to 6, wherein the circuit board is entirely the resin circuit board, and the flat plate The member has substantially the same size as the semiconductor chip, and is bonded to the back surface of the surface on which the semiconductor chip is mounted on the resin circuit board.

また、請求項９に記載の発明は、請求項１に記載の半導体用パッケージであって、前記回路基板は、その全体が前記樹脂回路基板であり、前記平板部材は、前記樹脂回路基板上に接合され、前記半導体チップは、前記接合された前記平板部材上に接合されている、ことを特徴とする。   The invention according to claim 9 is the semiconductor package according to claim 1, wherein the circuit board is entirely the resin circuit board, and the flat plate member is on the resin circuit board. Bonded, and the semiconductor chip is bonded onto the bonded flat plate member.

また、請求項１０に記載の発明は、請求項１ないし請求項９のいずれか一項に記載の半導体用パッケージであって、前記樹脂回路基板は、有機質不織布材、ガラス質織布材及びガラス質不織布材のうちの少なくともいずれか一つの布材に熱硬化型樹脂が含浸され硬化されて形成されることを特徴とする。   The invention according to claim 10 is the semiconductor package according to any one of claims 1 to 9, wherein the resin circuit board includes an organic nonwoven fabric material, a vitreous woven fabric material, and glass. It is characterized in that it is formed by impregnating and curing a thermosetting resin on at least one of the nonwoven fabric materials.

また、請求項１１に記載の発明は、請求項１０に記載の半導体用パッケージであって、前記有機質不織布材はアラミドであり、前記熱硬化性樹脂はその主成分がエポキシ樹脂であることを特徴とする。   The invention according to claim 11 is the semiconductor package according to claim 10, wherein the organic nonwoven fabric material is aramid, and the thermosetting resin has an epoxy resin as a main component. And

また、請求項１２に記載の発明は、請求項１０に記載の半導体用パッケージであって、前記有機質不織布は紙であり、前記熱硬化性樹脂はフェノール樹脂又はエポキシ樹脂であることを特徴とする。   The invention according to claim 12 is the semiconductor package according to claim 10, wherein the organic nonwoven fabric is paper, and the thermosetting resin is a phenol resin or an epoxy resin. .

また、請求項１３に記載の発明は、半導体チップを気密封止する半導体用パッケージの製造方法であって、複数の区画に分割され、前記複数の区画のそれぞれに前記半導体チップよりも大きなサイズの開口部が形成され、前記開口部の周囲に第１の電極パターン部が形成され、樹脂を含有する材料からなる第１の回路基板の前記複数の区画のそれぞれに対して、前記半導体チップのヤング率と同等あるいはそれ以上の値のヤング率を有し、前記第１の電極パターン部に対応する位置に第２の電極パターン部が形成され、前記開口部よりも大きなサイズを有する第２の回路基板を、前記第１の電極パターン部と前記第２の電極パターン部とを電気的に接続させるようにかつ前記開口部を閉塞するようにして接合するステップと、前記複数の区画のそれぞれに接合された前記第２の回路基板の前記開口部に臨む位置に前記半導体チップを接合するステップと、前記接合された前記半導体チップを気密封止する封止部材を前記複数の区画のそれぞれに接合するステップと、前記第１の回路基板の前記複数の区画を各区画毎に切り離すステップと、を含むことを特徴とする。   According to a thirteenth aspect of the present invention, there is provided a semiconductor package manufacturing method for hermetically sealing a semiconductor chip, wherein the semiconductor chip is divided into a plurality of sections, and each of the plurality of sections has a size larger than that of the semiconductor chip. An opening is formed, a first electrode pattern is formed around the opening, and each of the plurality of sections of the first circuit board made of a resin-containing material has a Young of the semiconductor chip. A second circuit having a Young's modulus equal to or greater than the ratio, a second electrode pattern portion formed at a position corresponding to the first electrode pattern portion, and having a size larger than the opening. Bonding the substrate so as to electrically connect the first electrode pattern portion and the second electrode pattern portion and close the opening; and the plurality of sections A step of bonding the semiconductor chip to a position facing the opening of the second circuit board bonded to each other, and a sealing member for hermetically sealing the bonded semiconductor chip to each of the plurality of sections And a step of separating the plurality of sections of the first circuit board for each section.

また、請求項１４に記載の発明は、半導体チップを気密封止する半導体用パッケージの製造方法であって、複数の区画に分割され、樹脂を含有する材料からなる回路基板に対して、前記半導体チップのヤング率と同等あるいはそれ以上の値のヤング率を有し、前記半導体チップと略同じサイズを有する平板部材を、前記複数の区画のそれぞれの一方の面に接合するステップと、前記回路基板の前記複数の区画のそれぞれの前記平板部材が接合された面の裏面に、前記回路基板及び前記平板部材に対して重畳配置されるように前記半導体チップを接合するステップと、前記接合された前記半導体チップを気密封止する封止部材を前記複数の区画のそれぞれに接合するステップと、前記第１の回路基板の前記複数の区画を各区画毎に切り離すステップと、を含むことを特徴とする。   According to a fourteenth aspect of the present invention, there is provided a semiconductor package manufacturing method for hermetically sealing a semiconductor chip, wherein the semiconductor is divided into a plurality of sections and made of a resin-containing material. Bonding a flat plate member having a Young's modulus equal to or greater than the Young's modulus of the chip and having substantially the same size as the semiconductor chip to one surface of each of the plurality of sections; and the circuit board Bonding the semiconductor chip so as to overlap with the circuit board and the flat plate member on the back surface of the flat plate member of each of the plurality of sections, and the bonded A step of bonding a sealing member for hermetically sealing the semiconductor chip to each of the plurality of sections; and a step of separating the plurality of sections of the first circuit board for each section. Characterized in that it comprises a flop, a.

また、請求項１５に記載の発明は、半導体チップを気密封止する半導体用パッケージの製造方法であって、複数の区画に分割され、樹脂を含有する材料からなる回路基板に対して、前記半導体チップのヤング率と同等あるいはそれ以上の値のヤング率を有し、前記半導体チップと略同じサイズを有する平板部材を、前記複数の区画のそれぞれに接合するステップと、前記接合された前記平板部材上に前記半導体チップを接合するステップと、前記接合された前記半導体チップを気密封止する封止部材を前記複数の区画のそれぞれに接合するステップと、前記第１の回路基板の前記複数の区画を各区画毎に切り離すステップと、を含むことを特徴とする。   According to a fifteenth aspect of the present invention, there is provided a semiconductor package manufacturing method for hermetically sealing a semiconductor chip, wherein the semiconductor is divided into a plurality of sections and made of a resin-containing material. Bonding a flat plate member having a Young's modulus equal to or greater than the Young's modulus of the chip and having substantially the same size as the semiconductor chip to each of the plurality of sections; and the bonded flat plate member Bonding the semiconductor chip to the upper surface, bonding a sealing member for hermetically sealing the bonded semiconductor chip to each of the plurality of sections, and the plurality of sections of the first circuit board. Separating each of the sections.

また、請求項１６に記載の発明は、半導体チップを気密封止する半導体用パッケージの製造方法であって、複数の区画に分割され、前記複数の区画のそれぞれに前記半導体チップよりも大きなサイズの開口部が形成され、前記開口部の周囲に第１の電極パターン部が形成され、樹脂を含有する材料からなる第１の回路基板の前記複数の区画のそれぞれに対して、前記半導体チップの熱膨張係数に近い値の熱膨張係数を有し、前記第１の電極パターン部に対応する位置に第２の電極パターン部が形成され、前記開口部よりも大きなサイズを有する第２の回路基板を、前記第１の電極パターン部と前記第２の電極パターン部とを電気的に接続させるようにかつ前記開口部を閉塞するようにして接合するステップと、前記複数の区画のそれぞれに接合された前記第２の回路基板の前記開口部に臨む位置に前記半導体チップを接合するステップと、前記接合された前記半導体チップを気密封止する封止部材を前記複数の区画のそれぞれに接合するステップと、前記第１の回路基板の前記複数の区画を各区画毎に切り離すステップと、を含むことを特徴とする。   According to a sixteenth aspect of the present invention, there is provided a semiconductor package manufacturing method for hermetically sealing a semiconductor chip, wherein the semiconductor chip is divided into a plurality of sections, and each of the plurality of sections has a size larger than that of the semiconductor chip. An opening is formed, a first electrode pattern portion is formed around the opening, and the heat of the semiconductor chip is applied to each of the plurality of sections of the first circuit board made of a resin-containing material. A second circuit board having a thermal expansion coefficient close to an expansion coefficient, having a second electrode pattern portion formed at a position corresponding to the first electrode pattern portion, and having a size larger than the opening. Joining the first electrode pattern portion and the second electrode pattern portion so as to be electrically connected and closing the opening, and contacting each of the plurality of sections. Bonding the semiconductor chip to a position facing the opening of the second circuit board, and bonding a sealing member for hermetically sealing the bonded semiconductor chip to each of the plurality of sections. And a step of separating the plurality of sections of the first circuit board for each section.

また、請求項１７に記載の発明は、半導体チップを気密封止する半導体用パッケージの製造方法であって、複数の区画に分割され、樹脂を含有する材料からなる回路基板に対して、前記半導体チップの熱膨張係数に近い値の熱膨張係数を有し、前記半導体チップと略同じサイズを有する平板部材を、前記複数の区画のそれぞれの一方の面に接合するステップと、前記回路基板の前記複数の区画のそれぞれの前記平板部材が接合された面の裏面に、前記回路基板及び前記平板部材に対して重畳配置されるように前記半導体チップを接合するステップと、前記接合された前記半導体チップを気密封止する封止部材を前記複数の区画のそれぞれに接合するステップと、前記第１の回路基板の前記複数の区画を各区画毎に切り離すステップと、を含むことを特徴とする。   According to a seventeenth aspect of the present invention, there is provided a semiconductor package manufacturing method for hermetically sealing a semiconductor chip, wherein the semiconductor is divided into a plurality of sections and made of a resin-containing material. Bonding a flat plate member having a thermal expansion coefficient close to the thermal expansion coefficient of the chip and having substantially the same size as the semiconductor chip to one surface of each of the plurality of sections; Bonding the semiconductor chip so as to be superimposed on the circuit board and the flat plate member on the back surface of the plane where the flat plate member of each of the plurality of sections is bonded, and the bonded semiconductor chip Bonding a sealing member that hermetically seals to each of the plurality of sections, and separating the plurality of sections of the first circuit board for each section. And wherein the door.

請求項１に記載の本発明に係る半導体用パッケージは、半導体チップのヤング率と同等あるいはそれ以上の値のヤング率を有し、樹脂回路基板に接合された平板部材を備えており、更に、半導体チップは、樹脂回路基板及び平板部材に対して重畳配置されるように樹脂回路基板に接合され、又は、平板部材に接合された構成を有している。樹脂回路基板に接合された平板部材は、ヤング率に関する条件から、半導体チップと同程度又はそれ以上に変形しにくい特性を備えており、半導体チップからの熱による回路基板の反りを抑制するように作用するので、回路基板の反りによる信頼性低下を防止することができる。   The package for a semiconductor according to the present invention described in claim 1 has a Young's modulus equal to or higher than the Young's modulus of a semiconductor chip, and includes a flat plate member bonded to a resin circuit board. The semiconductor chip has a configuration in which the semiconductor chip is bonded to the resin circuit board so as to be superimposed on the resin circuit board and the flat plate member, or is bonded to the flat plate member. The flat plate member joined to the resin circuit board has characteristics that are not easily deformed to the same degree or more than the semiconductor chip due to the condition related to the Young's modulus, and suppresses the warp of the circuit board due to heat from the semiconductor chip. Since it acts, the reliability fall by the curvature of a circuit board can be prevented.

また、回路基板の少なくとも一部に樹脂回路基板が含まれているので、たとえば請求項１３〜１５に記載の本発明に係る製造方法を適用することにより、複数の区画に分割され、樹脂を含有する材料からなる回路基板（前述の集合基板）を用いて半導体用パッケージを製造することができるので、生産性向上を図ることができる。   Moreover, since the resin circuit board is included in at least a part of the circuit board, for example, by applying the manufacturing method according to the present invention according to claims 13 to 15, the circuit board is divided into a plurality of sections and contains a resin. Since a semiconductor package can be manufactured using a circuit board (the above-mentioned collective board) made of the material to be manufactured, productivity can be improved.

また、請求項２に記載の本発明に係る半導体用パッケージは、半導体チップの熱膨張係数に近い値の熱膨張係数を有し、樹脂回路基板に接合された平板部材を備えており、更に、半導体チップは、樹脂回路基板及び平板部材に対して重畳配置されるように樹脂回路基板に接合され、又は、平板部材の樹脂回路基板の接合面と同じ面に接合された構成を有している。   The semiconductor package according to the present invention described in claim 2 includes a flat plate member having a thermal expansion coefficient close to that of the semiconductor chip and bonded to the resin circuit board. The semiconductor chip is bonded to the resin circuit board so as to be superimposed on the resin circuit board and the flat plate member, or bonded to the same surface as the bonding surface of the resin circuit board of the flat plate member. .

この請求項２に記載の半導体用パッケージにおいて、樹脂回路基板及び平板部材に対して重畳配置されるように半導体チップが樹脂回路基板に接合された構成を適用する場合、樹脂回路基板には平板部材が接合されていることから、当該ケースは、樹脂回路基板の一方の面に半導体チップが接合され、他方の面に平板部材が接合された構成（請求項８に係る構成）に相当する。半導体チップが動作して熱を発生すると、平板部材と樹脂回路基板との接合面に作用する熱応力は、半導体チップと樹脂回路基板との接合面に作用する熱応力と同程度のものとなる。したがって、樹脂回路基板の両面には同程度の熱応力が逆方向から加わることとなり、樹脂回路基板の反りが抑制される。   In the semiconductor package according to claim 2, when a configuration in which the semiconductor chip is bonded to the resin circuit board so as to be superimposed on the resin circuit board and the flat plate member is applied to the resin circuit board, the flat plate member Therefore, the case corresponds to a configuration in which the semiconductor chip is bonded to one surface of the resin circuit board and the flat plate member is bonded to the other surface (configuration according to claim 8). When the semiconductor chip operates to generate heat, the thermal stress that acts on the joint surface between the flat plate member and the resin circuit board is approximately the same as the thermal stress that acts on the joint surface between the semiconductor chip and the resin circuit board. . Therefore, the same degree of thermal stress is applied to both surfaces of the resin circuit board from the opposite direction, and the warpage of the resin circuit board is suppressed.

一方、半導体チップが平板部材の樹脂回路基板の接合面と同じ面に接合された構成は、平板部材が回路基板の一部を形成する請求項７に係る構成に相当する。このとき、平板部材と半導体チップとの熱膨張係数の差が小さいことを考慮すると、それらの接合面に作用する熱応力は小さく、平板部材の反りが抑制される。また、樹脂回路基板は、半導体チップが発する熱が伝達されることにより膨張し、平板部材との熱膨張係数差により半導体チップを反らせる方向の応力を発生するが、樹脂回路基板に比べてはるかに高いヤング率を有する平板部材が半導体チップの反りを抑制するように作用する。   On the other hand, the configuration in which the semiconductor chip is bonded to the same plane as the bonding surface of the resin circuit board of the flat plate member corresponds to the configuration according to claim 7 in which the flat plate member forms a part of the circuit board. At this time, considering that the difference in thermal expansion coefficient between the flat plate member and the semiconductor chip is small, the thermal stress acting on the joint surface is small, and the warpage of the flat plate member is suppressed. In addition, the resin circuit board expands when the heat generated by the semiconductor chip is transmitted, and generates a stress in the direction of warping the semiconductor chip due to the difference in thermal expansion coefficient with the flat plate member, but far more than the resin circuit board. A flat plate member having a high Young's modulus acts so as to suppress warpage of the semiconductor chip.

この請求項２に記載の本発明においても、回路基板の少なくとも一部が樹脂回路基板であることから、たとえば請求項１５〜１７に記載の本発明に係る製造方法のように、複数の区画に分割され、樹脂を含有する材料からなる回路基板（集合基板）を用いて半導体用パッケージを製造することができるので、生産性向上を図ることができる。   Also in this invention of this Claim 2, since at least one part of a circuit board is a resin circuit board, it is divided into several division like the manufacturing method which concerns on this invention of Claim 15-17, for example. Since a semiconductor package can be manufactured using a circuit board (aggregate board) made of a material that is divided and contains a resin, productivity can be improved.

また、請求項３に記載の本発明に係る半導体用パッケージによれば、平板部材は、請求項１と同様のヤング率を有し、かつ、請求項２と同様の熱膨張係数を有するので、回路基板の反りをより効果的に抑制することが可能である。   According to the semiconductor package of the present invention described in claim 3, the flat plate member has the same Young's modulus as in claim 1 and the thermal expansion coefficient similar to that in claim 2. It is possible to more effectively suppress the warpage of the circuit board.

本発明に係る半導体用パッケージ及びその製造方法の好適な実施形態の一例について、図面を参照しながら詳細に説明する。   An example of a preferred embodiment of a semiconductor package and a manufacturing method thereof according to the present invention will be described in detail with reference to the drawings.

〈第１の実施形態〉
［構成］
図１は、本発明に係る半導体用パッケージの第１の実施形態の構成の一例を表す概略図である。図１（Ａ）は半導体用パッケージ１の側方断面図であり、図１（Ｂ）は半導体用パッケージ１の上面図である。なお、図１（Ｂ）においては、上面封止板５（後述）は省略されている。 <First Embodiment>
[Constitution]
FIG. 1 is a schematic diagram showing an example of the configuration of the first embodiment of the semiconductor package according to the present invention. FIG. 1A is a side sectional view of the semiconductor package 1, and FIG. 1B is a top view of the semiconductor package 1. In FIG. 1B, the top sealing plate 5 (described later) is omitted.

半導体用パッケージ１は、半導体チップ２を気密封止するためのものであり、樹脂を含有して形成された樹脂回路基板３Ａと、半導体チップ２が搭載される半導体搭載基板３Ｂと、樹脂回路基板３Ａ及び半導体搭載基板３Ｂを接合する電極接合部３Ｃと、樹脂回路基板３Ａ上に接合された封止枠４と、この封止枠４の上端部に接合された上面封止板５とを含んで構成される。   The semiconductor package 1 is for hermetically sealing the semiconductor chip 2, and includes a resin circuit board 3A formed by containing a resin, a semiconductor mounting board 3B on which the semiconductor chip 2 is mounted, and a resin circuit board. 3A and electrode mounting part 3C which joins semiconductor mounting board 3B, sealing frame 4 joined on resin circuit board 3A, and upper surface sealing board 5 joined to the upper end part of this sealing frame 4 Consists of.

半導体チップ２は、たとえばＣＭＯＳセンサ、ＣＣＤセンサ、ＬＳＩなどの半導体素子である。この半導体チップ２は、広く一般に使用されているものであって、たとえば、熱膨張係数が３．５×１０−６（／℃）程度とされ、ヤング率が１８７×１０９（Ｎ／ｍ２）程度とされている。 The semiconductor chip 2 is a semiconductor element such as a CMOS sensor, a CCD sensor, or an LSI. The semiconductor chip 2 is widely used in general. For example, the coefficient of thermal expansion is about 3.5 × 10 −6 (/ ° C.) and the Young's modulus is 187 × 10 9 (N / m 2). ) About.

樹脂回路基板３Ａは、たとえばガラス繊維にエポキシ樹脂を含浸させて形成されたプリント配線基板によって構成され、その熱膨張係数は１２×１０−６〜１６×１０−６（／℃）程度とされ、ヤング率は２２×１０９（Ｎ／ｍ２）程度とされている。樹脂回路基板３Ａには、その中心領域に開口部３ａが形成されている。半導体チップ２は、この開口部３ａ内に配置される。この樹脂回路基板３Ａは、本発明の「上段の回路基板」の一例に相当する。 The resin circuit board 3A is constituted by a printed wiring board formed by impregnating glass fiber with an epoxy resin, for example, and its thermal expansion coefficient is about 12 × 10 −6 to 16 × 10 −6 (/ ° C.). The Young's modulus is about 22 × 10 9 (N / m 2 ). In the resin circuit board 3A, an opening 3a is formed in the central region. The semiconductor chip 2 is disposed in the opening 3a. The resin circuit board 3A corresponds to an example of the “upper circuit board” of the present invention.

なお、本発明において使用可能な樹脂回路基板は、ガラス繊維にエポキシ樹脂を含浸させて形成された上記構成のものに限定されるものではなく、有機質不織布材やガラス質織布材やガラス質不織布材などの布材に熱硬化型樹脂を含浸させ硬化させることにより形成される任意の樹脂回路基板を用いることができる。たとえば、有機質不織布材としてアラミドを用いるとともに、主成分をエポキシ樹脂とする熱硬化性樹脂を用いて形成された樹脂回路基板や、有機質不織布として紙を用いるとともに、熱硬化性樹脂としてフェノール樹脂又はエポキシ樹脂を用いて形成された樹脂回路基板などを使用することが可能である。   In addition, the resin circuit board that can be used in the present invention is not limited to the above-mentioned structure formed by impregnating glass fiber with an epoxy resin, and is not an organic nonwoven fabric material, a glassy woven fabric material, or a glassy nonwoven fabric. Any resin circuit board formed by impregnating and curing a thermosetting resin in a cloth material such as a material can be used. For example, while using aramid as an organic nonwoven fabric material, a resin circuit board formed using a thermosetting resin whose main component is an epoxy resin, and using paper as an organic nonwoven fabric, a phenol resin or epoxy as a thermosetting resin It is possible to use a resin circuit board formed using a resin.

半導体搭載基板３Ｂは、たとえばアルミナセラミックス、窒化珪素セラミックス、炭化窒素セラミックスなどのセラミックス材料によって形成されている。この半導体搭載基板３Ｂは、樹脂回路基板３Ａの開口部３ａよりも大きなサイズに形成されている。半導体搭載基板３Ｂは、本発明の「平板部材」の一例に相当するものである。また、半導体搭載基板３Ｂは、本発明の「下段の回路基板」の一例に相当するものである。   The semiconductor mounting substrate 3B is formed of a ceramic material such as alumina ceramic, silicon nitride ceramic, or nitrogen carbide ceramic. The semiconductor mounting board 3B is formed in a size larger than the opening 3a of the resin circuit board 3A. The semiconductor mounting substrate 3B corresponds to an example of the “flat plate member” of the present invention. The semiconductor mounting board 3B corresponds to an example of the “lower circuit board” of the present invention.

この半導体搭載基板３Ｂとしては、樹脂回路基板３Ａと比較して半導体チップ２に近い値の熱膨張係数を有するように形成される。たとえば、半導体搭載基板３Ｂは、半導体チップ２と同等の熱膨張係数を有する材料から形成されたものを用いることが望ましく、その一例として、２．６×１０−６〜７．５×１０−６（／℃）程度、特に３×１０−６〜７．５×１０−６（／℃）程度の熱膨張係数の材料によって形成されていることが望ましい。 The semiconductor mounting substrate 3B is formed to have a thermal expansion coefficient that is closer to that of the semiconductor chip 2 than the resin circuit substrate 3A. For example, the semiconductor mounting substrate 3B is desirably made of a material having a thermal expansion coefficient equivalent to that of the semiconductor chip 2, and as an example, 2.6 × 10 −6 to 7.5 × 10 −6. It is desirable to be formed of a material having a thermal expansion coefficient of about (/ ° C.), particularly about 3 × 10 −6 to 7.5 × 10 −6 (/ ° C.).

また、半導体搭載基板３Ｂは、半導体チップ２と同等あるいはそれ以上の十分に大きなヤング率を有する（つまり変形しにくい）ことが望ましく、たとえば２３０×１０９（Ｎ／ｍ２）以上、特に２３０×１０９〜３５０×１０９（Ｎ／ｍ２）の範囲程度のヤング率を有する材料によって形成されていることが望ましい。 Further, it is desirable that the semiconductor mounting substrate 3B has a sufficiently large Young's modulus equivalent to or higher than that of the semiconductor chip 2 (that is, hardly deformed), for example, 230 × 10 9 (N / m 2 ) or more, particularly 230 ×. It is desirable to be formed of a material having a Young's modulus in the range of 10 9 to 350 × 10 9 (N / m 2 ).

これらの熱膨張係数、ヤング率の値については、たとえばインターネット〈ＵＲＬ：ｈｔｔｐ：／／ｗｗｗ．ｔｒｉｂｏ．ｊｐ／ｔｏｋｕｓｅｉ．ｈｔｍｌ〉、〈ＵＲＬ：ｈｔｔｐ：／／ｈｏｍｅ．ｃａｔｖ．ｎｅ．ｊｐ／ｈｈ／ｔｏｋｕ／ｊｄｓｇｎ／ｉｎｄｅｘ．ｈｔｍ〉などに開示されている。   About these values of thermal expansion coefficient and Young's modulus, for example, the Internet <URL: http: // www. tribo. jp / tokusei. html>, <URL: http: // home. catv. ne. jp / hh / toku / jdsgn / index. htm> and the like.

樹脂回路基板３Ａと半導体搭載基板３Ｂとは、導電性の電極接合部３Ｃによって接合されている。なお、図示は省略するが、半導体搭載基板３Ｂの下面側（半導体チップ２の搭載面の裏側の面）には、電極ランドやはんだボール等が２次実装用の外部端子として形成されている。ここで、樹脂回路基板３Ａの下面側に外部端子を形成することもできる。なお、樹脂回路基板３Ａ及び半導体搭載基板３Ｂは、本発明の「回路基板」の一例に相当するものである。   The resin circuit board 3A and the semiconductor mounting board 3B are bonded together by a conductive electrode bonding portion 3C. Although illustration is omitted, electrode lands, solder balls, and the like are formed as external terminals for secondary mounting on the lower surface side of the semiconductor mounting substrate 3B (the surface on the back side of the mounting surface of the semiconductor chip 2). Here, an external terminal can also be formed on the lower surface side of the resin circuit board 3A. The resin circuit board 3A and the semiconductor mounting board 3B correspond to an example of the “circuit board” of the present invention.

また、半導体チップ２の上面には図示しない電極が形成されており、金などの材料からなるボンディングワイヤ２Ａによって外部端子と電気的に接続されている。すなわち、ボンディングワイヤ２Ａは、半導体チップ２の電極に一端が接続され、樹脂回路基板３Ａの電極に他端が接続されている。更に、樹脂回路基板３Ａ内部には、ボンディングワイヤ２Ａが接続された電極と電極接合部３Ｃとを接続する電気回路が形成されており、半導体搭載基板３Ｂ内部には、電極接合部３Ｃと外部端子とを接続する電気回路が形成されている。半導体チップ２は、このような電気回路を介して、パッケージ外部と電気的に接続される。   An electrode (not shown) is formed on the upper surface of the semiconductor chip 2 and is electrically connected to an external terminal by a bonding wire 2A made of a material such as gold. That is, the bonding wire 2A has one end connected to the electrode of the semiconductor chip 2 and the other end connected to the electrode of the resin circuit board 3A. Furthermore, an electric circuit for connecting the electrode to which the bonding wire 2A is connected and the electrode joint 3C is formed inside the resin circuit board 3A. The electrode joint 3C and the external terminal are formed inside the semiconductor mounting board 3B. Is formed. The semiconductor chip 2 is electrically connected to the outside of the package through such an electric circuit.

封止枠４は、たとえば樹脂により形成された扁平な四角柱状の枠体からなり、回路基板上に搭載された半導体チップ２の周囲を取り囲むようにして樹脂回路基板３Ａ上に接合されている。   The sealing frame 4 is made of, for example, a flat quadrangular columnar frame formed of resin, and is bonded onto the resin circuit board 3A so as to surround the periphery of the semiconductor chip 2 mounted on the circuit board.

上面封止板５は、たとえばガラスにより形成された平板状の部材からなり、樹脂回路基板３Ａ及び半導体搭載基板３Ｂに対峙するように、封止枠４の上端に接合される。それにより、樹脂回路基板３Ａ、半導体搭載基板３Ｂ（、電極接合部３Ｃ）及び封止枠４により囲まれて形成される半導体チップ２搭載用の空間を気密封止している。なお、封止枠４及び上面封止板５は、本発明の「封止部材」の一例に相当するものである。   The upper surface sealing plate 5 is made of, for example, a flat plate member made of glass, and is joined to the upper end of the sealing frame 4 so as to face the resin circuit substrate 3A and the semiconductor mounting substrate 3B. Thereby, the space for mounting the semiconductor chip 2 formed by being surrounded by the resin circuit board 3A, the semiconductor mounting board 3B (and the electrode bonding portion 3C) and the sealing frame 4 is hermetically sealed. The sealing frame 4 and the upper sealing plate 5 correspond to an example of the “sealing member” of the present invention.

ここで、半導体用パッケージ１を構成するこれらの部材の相対的なサイズについて説明する。当該半導体用パッケージ１は、上方から見るとほぼ長方形状に形成されている（図１（Ｂ）参照）。図１中には、半導体用パッケージ１を図１（Ａ）の視線方向から見たときの各部材のサイズ、つまり半導体用パッケージ１の長手方向における各部材のサイズが記載されている。なお、図１（Ａ）、（Ｂ）の双方の視線方向に直交する方向から見たときのサイズ、つまり短手方向におけるサイズについても、以下に説明する長手方向の場合と同様とされている。   Here, the relative sizes of these members constituting the semiconductor package 1 will be described. The semiconductor package 1 is formed in a substantially rectangular shape when viewed from above (see FIG. 1B). In FIG. 1, the size of each member when the semiconductor package 1 is viewed from the viewing direction of FIG. 1A, that is, the size of each member in the longitudinal direction of the semiconductor package 1 is described. In addition, the size when viewed from the direction orthogonal to the line-of-sight directions of both FIGS. 1A and 1B, that is, the size in the short direction is the same as in the case of the longitudinal direction described below. .

半導体チップ２は差し渡し長さａを有する。樹脂回路基板３Ａは、その外周の差し渡し長さがｅとされ、開口部３ａの差し渡し長さがｂとされている。半導体搭載基板３Ｂは、その外周の差し渡し長さがｃとされている。封止枠４は、その外周の差し渡し長さがｅとされ、内周の差し渡し長さがｄとされている。上面封止板５は、その外周の差し渡し長さがｅとされている。これらの長さａ、ｂ、ｃ、ｄ、ｅの関係は、ａ＜ｂ＜ｃ＜ｄ＜ｅとなっている。   The semiconductor chip 2 has a passing length a. The resin circuit board 3 </ b> A has an outer peripheral length of e, and an opening 3 a has an intermediate length of b. The semiconductor mounting substrate 3B has an outer peripheral length of c. The sealing frame 4 has an outer peripheral length of e and an inner peripheral length of d. The upper sealing plate 5 has an outer peripheral length of e. The relationship among these lengths a, b, c, d, e is a <b <c <d <e.

［製造方法］
本実施形態に係る半導体用パッケージ１は、たとえば次のようにして製造することができる。以下、図２〜図６も参照して説明する。図２は、半導体用パッケージ１の製造工程を示すフローチャートであり、図３は、半導体用パッケージ１の製造に用いられる集合基板の概略構成を表し、図４、５は、樹脂回路基板３Ａ、半導体搭載基板３Ｂ上に形成されている電極パターン部の概略構成を表し、図６は、図２のフローチャートにしたがって形成される半導体用パッケージ１の各個片の形態の推移を表している。 [Production method]
The semiconductor package 1 according to the present embodiment can be manufactured as follows, for example. Hereinafter, description will be made with reference to FIGS. FIG. 2 is a flowchart showing the manufacturing process of the semiconductor package 1, FIG. 3 shows a schematic configuration of the collective substrate used for manufacturing the semiconductor package 1, and FIGS. 4 and 5 show the resin circuit board 3A and the semiconductor. 6 shows a schematic configuration of the electrode pattern portion formed on the mounting substrate 3B, and FIG. 6 shows a transition of the form of each piece of the semiconductor package 1 formed according to the flowchart of FIG.

半導体用パッケージ１は、図３に示すような集合基板３を用いて製造される。この集合基板３は、複数の区画（６区画）に分割され、樹脂を含有する材料によって形成されている。集合基板３の複数の区画のそれぞれは、最終的に個片に切り離されて樹脂回路基板３Ａとなる。すなわち、集合基板３は、樹脂回路基板３Ａの複数の個片を一体的に形成したものである。集合基板３の樹脂回路基板３Ａの各個片の内部には、前述の電気回路が形成されている。また、樹脂回路基板３Ａの各個片の周囲にはスリット部３ｂがあらかじめ形成されており、このスリット部３ｂの間の接続部３ｃを切断することにより、集合基板３の各個片を切り離せるようになっている。   The semiconductor package 1 is manufactured using a collective substrate 3 as shown in FIG. The collective substrate 3 is divided into a plurality of sections (six sections) and is formed of a material containing resin. Each of the plurality of sections of the collective substrate 3 is finally cut into individual pieces to form a resin circuit board 3A. That is, the collective substrate 3 is formed by integrally forming a plurality of pieces of the resin circuit board 3A. Inside the individual pieces of the resin circuit board 3 </ b> A of the collective substrate 3, the above-described electric circuit is formed. In addition, a slit portion 3b is formed around each piece of the resin circuit board 3A in advance, and each piece of the collective substrate 3 can be separated by cutting the connection portion 3c between the slit portions 3b. It has become.

更に、樹脂回路基板３Ａの各個片には、図６（Ａ）に示すように、開口部３ａと電極パターン部３ｄ、３ｄ′とがあらかじめ形成されている。開口部３ａは、たとえば金型で打ち抜くことによって形成される。電極パターン部３ｄは、半導体搭載基板３Ｂとの間で電気信号をやりとりするための電極として用いられるもので、樹脂回路基板３Ａの各個片の下面側の開口部３ａの周囲の所定位置に形成されている。すなわち、集合基板３の樹脂回路基板３Ａの各個片（の下面側）は、図４に示すような形態を有している。また、電極パターン部３ｄ′は、ボンディングワイヤ２Ａを取り付けるための電極として用いられるものであり、樹脂回路基板３Ａの上面側に形成される。なお、電極パターン部３ｄ、３ｄ′は、たとえば、樹脂回路基板３Ａの全面に銅を膜を形成し、その膜をエッチングして不要な部分を排除し、必要に応じてニッケルや金などをメッキすることによって形成される。   Furthermore, as shown in FIG. 6A, an opening 3a and electrode pattern portions 3d and 3d ′ are formed in advance on each piece of the resin circuit board 3A. The opening 3a is formed by punching with a mold, for example. The electrode pattern portion 3d is used as an electrode for exchanging electrical signals with the semiconductor mounting substrate 3B, and is formed at a predetermined position around the opening 3a on the lower surface side of each piece of the resin circuit substrate 3A. ing. That is, each piece (the lower surface side) of the resin circuit board 3A of the collective substrate 3 has a form as shown in FIG. The electrode pattern portion 3d 'is used as an electrode for attaching the bonding wire 2A, and is formed on the upper surface side of the resin circuit board 3A. The electrode pattern portions 3d and 3d 'are formed, for example, by forming a copper film on the entire surface of the resin circuit board 3A, etching the film to eliminate unnecessary portions, and plating nickel or gold as necessary. It is formed by doing.

また、半導体搭載基板３Ｂには、図５及び図６（Ａ）に示すように、電極パターン部３ｅが形成されている。この電極パターン部３ｅは、樹脂回路基板３Ａの各個片の下面側に形成された電極パターン部３ｄに対応する位置に形成されている。この電極パターン部３ｅは、たとえば、タングステン等のペーストを印刷して焼成し、必要に応じてニッケルや金などをめっきすることによって形成される。それにより、樹脂回路基板３Ａの各個片の下面側の電極パターン部３ｄと、半導体搭載基板３Ｂ上の電極パターン部３ｅとは、樹脂回路基板３Ａと半導体搭載基板３Ｂとを重ね合わせたときに互いの位置が一致するようにそれぞれ設計されて形成されている。   Further, as shown in FIGS. 5 and 6A, an electrode pattern portion 3e is formed on the semiconductor mounting substrate 3B. The electrode pattern portion 3e is formed at a position corresponding to the electrode pattern portion 3d formed on the lower surface side of each piece of the resin circuit board 3A. The electrode pattern portion 3e is formed, for example, by printing and baking a paste such as tungsten and plating nickel or gold as necessary. Thereby, the electrode pattern part 3d on the lower surface side of each piece of the resin circuit board 3A and the electrode pattern part 3e on the semiconductor mounting board 3B are mutually connected when the resin circuit board 3A and the semiconductor mounting board 3B are overlapped. Are designed and formed so that their positions coincide with each other.

まず、樹脂回路基板３Ａの各個片の下面側に、半導体搭載基板３Ｂの上面側を接合する（Ｓ１；図６（Ｂ）参照）。このとき、電極パターン部３ｄの位置と電極パターン部３ｅの位置とが一致するように、かつ、その接合部分が気密性を有するように、樹脂回路基板３Ａと半導体搭載基板３Ｂとを接合させる。これらの基板３Ａ、３Ｂは、たとえばはんだを用いて接合される。このとき使用されるはんだは、図１に示す電極接合部３Ｃに相当する。   First, the upper surface side of the semiconductor mounting substrate 3B is bonded to the lower surface side of each individual piece of the resin circuit board 3A (S1; see FIG. 6B). At this time, the resin circuit board 3A and the semiconductor mounting board 3B are bonded so that the position of the electrode pattern portion 3d and the position of the electrode pattern portion 3e coincide with each other and the bonding portion has airtightness. These substrates 3A and 3B are joined using, for example, solder. The solder used at this time corresponds to the electrode joint 3C shown in FIG.

なお、樹脂回路基板３Ａ（の電極パターン部３ｄ）と半導体搭載基板３Ｂ（の電極パターン部３ｅ）との接合には、たとえば、はんだ、導電性接着剤（銀などのフィラーを含有している）、異方性導電フィルム（ＡＣＦ）などの任意の接合部材を用いることができる。ただし、樹脂回路基板３Ａの電極パターン部３ｄと半導体搭載基板３Ｂの電極パターン部３ｅとの電気的接続が確保されている必要がある。   For joining the resin circuit board 3A (the electrode pattern part 3d) and the semiconductor mounting board 3B (the electrode pattern part 3e), for example, solder, a conductive adhesive (containing a filler such as silver). Any joining member such as an anisotropic conductive film (ACF) can be used. However, electrical connection between the electrode pattern portion 3d of the resin circuit board 3A and the electrode pattern portion 3e of the semiconductor mounting substrate 3B needs to be ensured.

基板３Ａ、３Ｂを接合させたら、樹脂回路基板３Ａの各個片の上面に封止枠４をそれぞれ接合する（Ｓ２；図６（Ｃ）参照）。この処理は、その接合部分の気密性を確保するように、たとえば樹脂接着剤などの接合部材を用いてなされる。   After the substrates 3A and 3B are joined, the sealing frame 4 is joined to the upper surface of each piece of the resin circuit board 3A (S2; see FIG. 6C). This process is performed using, for example, a bonding member such as a resin adhesive so as to ensure the airtightness of the bonded portion.

次に、樹脂回路基板３Ａの各個片の開口部３ａ内に半導体チップ２を挿入し、半導体チップ２の下面を半導体搭載基板３Ｂの上面に接合する（Ｓ３；図６（Ｄ）参照）。当該接合処理は、銀などのフィラーを含有する導電性接着剤やフィラーを含まない接着剤などの半導体接合用接着剤を用いて行われる。   Next, the semiconductor chip 2 is inserted into the opening 3a of each piece of the resin circuit board 3A, and the lower surface of the semiconductor chip 2 is joined to the upper surface of the semiconductor mounting substrate 3B (S3; see FIG. 6D). The bonding treatment is performed using a semiconductor bonding adhesive such as a conductive adhesive containing a filler such as silver or an adhesive not containing a filler.

更に、ボンディングワイヤ２Ａの一端を半導体チップ２上の電極（図示せず）に接合するとともに、他端を樹脂回路基板３Ａ上の電極パターン部３ｄ′（電極）に接合する（Ｓ４；図６（Ｅ）参照）。   Further, one end of the bonding wire 2A is bonded to an electrode (not shown) on the semiconductor chip 2, and the other end is bonded to an electrode pattern portion 3d '(electrode) on the resin circuit board 3A (S4; FIG. 6 ( E)).

半導体チップ２が搭載され、ボンディングワイヤ２Ａが取り付けられたら、樹脂回路基板３Ａの各個片上の封止枠４の上端部に上面封止板５を接合する（Ｓ５；図６（Ｆ）参照）。この接合処理は、接合部分の気密性を確保するように、樹脂接着剤等の接続部材を用いて行われる。   When the semiconductor chip 2 is mounted and the bonding wire 2A is attached, the upper surface sealing plate 5 is joined to the upper end portion of the sealing frame 4 on each piece of the resin circuit board 3A (S5; see FIG. 6F). This joining process is performed using a connecting member such as a resin adhesive so as to ensure the airtightness of the joined portion.

最後に、集合基板３上の各接続部３ｃを切断して、６個の半導体用パッケージ１を個片毎に切り離す（Ｓ６）。以上で、本実施形態に係る半導体用パッケージ１の製造工程は終了となる。   Finally, each connecting portion 3c on the collective substrate 3 is cut, and the six semiconductor packages 1 are cut into pieces (S6). Thus, the manufacturing process of the semiconductor package 1 according to the present embodiment is completed.

［作用効果］
以上のような本実施形態に係る半導体用パッケージ１が奏する作用・効果について説明する。 [Function and effect]
The operations and effects of the semiconductor package 1 according to the present embodiment as described above will be described.

本実施形態の半導体用パッケージ１の回路基板は、上下２段の構成を備えており、半導体チップ２が直接に接合される下段の回路基板として、アルミナセラミックス等の材料からなる半導体搭載基板３Ｂを用いるとともに、半導体チップ２が直接には接合されない上段の回路基板として、ガラス繊維にエポキシ樹脂を含浸させた材料等からなる樹脂回路基板３Ａを用いている。   The circuit board of the semiconductor package 1 of the present embodiment has a two-stage configuration, and a semiconductor mounting board 3B made of a material such as alumina ceramics is used as a lower circuit board to which the semiconductor chip 2 is directly bonded. A resin circuit board 3A made of a material obtained by impregnating glass fiber with an epoxy resin or the like is used as the upper circuit board to which the semiconductor chip 2 is not directly bonded.

半導体搭載基板３Ｂの熱膨張係数は、２．６×１０−６〜７．５×１０−６（／℃）程度、特に３×１０−６〜７．５×１０−６（／℃）程度、すなわち樹脂回路基板３Ａと比較して半導体チップ２の熱膨張係数（約３．５×１０−６（／℃））に近い値とされている。したがって、半導体チップ２の動作時に熱が発生したときに、半導体搭載基板３Ｂには半導体チップ２と同程度の熱膨張が生じるので、半導体チップ２と半導体搭載基板３Ｂとの接合面には、半導体チップ２を樹脂回路基板上に搭載するときと比べて十分小さな熱応力しか作用しない。それにより、半導体チップ２が発する熱を受けても半導体搭載基板３Ｂが反ってしまうことはなく、信頼性の高い半導体用パッケージを提供することができる。 The thermal expansion coefficient of the semiconductor mounting substrate 3B is about 2.6 × 10 −6 to 7.5 × 10 −6 (/ ° C.), particularly about 3 × 10 −6 to 7.5 × 10 −6 (/ ° C.). That is, the value is closer to the thermal expansion coefficient (about 3.5 × 10 −6 (/ ° C.)) of the semiconductor chip 2 than the resin circuit board 3A. Therefore, when heat is generated during the operation of the semiconductor chip 2, the semiconductor mounting substrate 3B has the same thermal expansion as that of the semiconductor chip 2, so that the bonding surface between the semiconductor chip 2 and the semiconductor mounting substrate 3B has no semiconductor. Compared with the case where the chip 2 is mounted on the resin circuit board, only sufficiently small thermal stress acts. As a result, even if the semiconductor chip 2 receives heat, the semiconductor mounting substrate 3B is not warped, and a highly reliable semiconductor package can be provided.

一方、半導体チップ２が直接に接合されない部分には樹脂回路基板３Ａが使用されているので、図２〜図６に示すように、集合基板を用いて一度に複数の半導体用パッケージを形成することができ、生産効率の向上を図ることが可能である。   On the other hand, since the resin circuit board 3A is used in the portion where the semiconductor chip 2 is not directly bonded, as shown in FIGS. 2 to 6, a plurality of semiconductor packages are formed at a time using the collective substrate. It is possible to improve production efficiency.

このように、本実施形態に係る半導体用パッケージ１によれば、回路基板の反りによる信頼性低下を防止できるとともに、高い生産効率を実現することが可能である。   As described above, according to the semiconductor package 1 according to the present embodiment, it is possible to prevent a decrease in reliability due to the warping of the circuit board and to realize high production efficiency.

また、半導体チップ２と同等あるいはそれ以上の大きな値のヤング率を有する半導体搭載基板３Ｂ、つまり変形しにくい材料からなる半導体搭載基板３Ｂを用いることによっても、回路基板の反り防止効果を享受することができる。本実施形態においては、半導体搭載基板３Ｂのヤング率として２３０×１０９（Ｎ／ｍ２）以上、たとえば２３０×１０９〜３５０×１０９（Ｎ／ｍ２）の範囲が採用されている。なお、樹脂回路基板３Ａのヤング率は約２２×１０９（Ｎ／ｍ２）となっている。このように変形しにくい材料からなる半導体搭載基板３Ｂを用いることで、半導体搭載基板３Ｂは変形しにくくなり、結果として回路基板の反りが防止される。また、樹脂回路基板３Ａは、半導体チップ２が動作時に発する熱を受けて膨張し、半導体搭載基板３Ｂ（平板部材）との熱膨張係数差により半導体チップ２を反らせる方向の応力を発生するが、半導体搭載基板３Ｂは樹脂回路基板３Ａに比べてはるかに高いヤング率を有しているので、半導体チップ２の反りを抑制するように作用する。また、樹脂回路基板３Ａと半導体搭載基板３Ｂとを上下２段構成とすることにより、半導体用パッケージ１の製造において集合基板が使用可能となり、生産効率が向上される。 In addition, by using the semiconductor mounting substrate 3B having a Young's modulus having a large value equal to or higher than that of the semiconductor chip 2, that is, the semiconductor mounting substrate 3B made of a material that is not easily deformed, the effect of preventing the warp of the circuit substrate can be obtained. Can do. In the present embodiment, the Young's modulus of the semiconductor mounting substrate 3B is 230 × 10 9 (N / m 2 ) or more, for example, a range of 230 × 10 9 to 350 × 10 9 (N / m 2 ) is employed. The Young's modulus of the resin circuit board 3A is about 22 × 10 9 (N / m 2 ). By using the semiconductor mounting substrate 3B made of a material that hardly deforms in this way, the semiconductor mounting substrate 3B becomes difficult to deform, and as a result, warpage of the circuit substrate is prevented. The resin circuit board 3A expands by receiving heat generated by the semiconductor chip 2 during operation, and generates stress in a direction in which the semiconductor chip 2 is warped due to a difference in thermal expansion coefficient with the semiconductor mounting board 3B (flat plate member). Since the semiconductor mounting substrate 3B has a much higher Young's modulus than the resin circuit substrate 3A, the semiconductor mounting substrate 3B acts to suppress warping of the semiconductor chip 2. In addition, by forming the resin circuit board 3A and the semiconductor mounting board 3B in two upper and lower stages, the collective board can be used in the manufacture of the semiconductor package 1, and the production efficiency is improved.

本実施形態においては、半導体搭載基板３Ｂの熱膨張係数及びヤング率のそれぞれを上述の好適な範囲内に設定することで、回路基板の反り防止効果を向上させているが、熱膨張係数及びヤング率のいずれか一方のみを当該範囲内に設定しても、回路基板の反りを効果的に防止することが可能である。   In the present embodiment, the thermal expansion coefficient and the Young's modulus of the semiconductor mounting substrate 3B are set within the above-described preferable ranges to improve the warp prevention effect of the circuit board. However, the thermal expansion coefficient and the Young's modulus are improved. Even if only one of the rates is set within the range, it is possible to effectively prevent the circuit board from warping.

［変形例］
上記実施形態の構成においては、半導体搭載基板３Ｂの熱膨張係数として、２．６×１０−６〜７．５×１０−６（／℃）程度、特に３×１０−６〜７．５×１０−６（／℃）程度の範囲が採用されているが、本発明に係る半導体用パッケージに使用される半導体搭載基板３Ｂの熱膨張係数は、当該範囲に限定されるものではない。すなわち、半導体搭載基板３Ｂの熱膨張係数は、前述のように、当該半導体用パッケージ１に格納される半導体チップ２の熱膨張係数に近い値となるように設定されている。したがって、熱膨張係数の異なる半導体チップを用いる場合には、その半導体チップの熱膨張係数に近い値の熱膨張係数を有する半導体搭載基板を選択的に使用することが望ましい。 [Modification]
In the configuration of the above embodiment, the coefficient of thermal expansion of the semiconductor mounting substrate 3B is about 2.6 × 10 −6 to 7.5 × 10 −6 (/ ° C.), particularly 3 × 10 −6 to 7.5 ×. Although the range of about 10 −6 (/ ° C.) is employed, the thermal expansion coefficient of the semiconductor mounting substrate 3B used in the semiconductor package according to the present invention is not limited to this range. That is, the thermal expansion coefficient of the semiconductor mounting substrate 3B is set to be close to the thermal expansion coefficient of the semiconductor chip 2 stored in the semiconductor package 1 as described above. Therefore, when using semiconductor chips having different thermal expansion coefficients, it is desirable to selectively use a semiconductor mounting substrate having a thermal expansion coefficient close to that of the semiconductor chip.

なお、半導体搭載基板３Ｂのヤング率についても、上記実施形態中の値に限定されるものではない。たとえば、各種セラミックス材料からなるセラミックス基板であって、半導体チップと同等あるいはそれ以上のヤング率の材料からなる半導体搭載基板３Ｂを使用することができる。   The Young's modulus of the semiconductor mounting substrate 3B is not limited to the value in the above embodiment. For example, it is possible to use a semiconductor mounting substrate 3B made of a ceramic substrate made of various ceramic materials and made of a material having a Young's modulus equivalent to or higher than that of a semiconductor chip.

また、上記実施形態に係る製造方法においては、半導体用パッケージ１の回路基板が樹脂回路基板３Ａと半導体搭載基板３Ｂとの２段構成とされていることを反映し、複数の樹脂回路基板３Ａが一体形成された集合基板３を用いて生産効率を向上できる点が要点である。したがって、本発明に係る半導体用パッケージの製造方法は、上記実施形態で示した製造フロー（図２、図６）に限定されるものではなく、工程の順序の変更や別の工程の追加などを適宜施すことが可能である。   Further, in the manufacturing method according to the above embodiment, reflecting the fact that the circuit board of the semiconductor package 1 has a two-stage configuration of the resin circuit board 3A and the semiconductor mounting board 3B, a plurality of resin circuit boards 3A are provided. The point is that the production efficiency can be improved by using the integrated substrate 3 formed integrally. Therefore, the method for manufacturing a semiconductor package according to the present invention is not limited to the manufacturing flow shown in the above embodiment (FIGS. 2 and 6), but includes changing the order of processes and adding another process. It can be applied as appropriate.

また、上記実施形態に係る半導体用パッケージ１においては、回路基板上に搭載された半導体チップ２を気密封止する封止部材として封止枠４と上面封止板５とを使用しているが、たとえば封止枠と上面封止板とが一体形成された封止部材など、任意の封止部材を用いることが可能である。   Further, in the semiconductor package 1 according to the above embodiment, the sealing frame 4 and the upper surface sealing plate 5 are used as sealing members for hermetically sealing the semiconductor chip 2 mounted on the circuit board. For example, an arbitrary sealing member such as a sealing member in which a sealing frame and an upper surface sealing plate are integrally formed can be used.

上記実施形態におけるボンディングワイヤ２Ａは、半導体チップ２側の電極と樹脂回路基板３Ａ側の電極とを接続しているが、半導体搭載基板３Ｂの上面に電極を形成し、その電極と半導体チップ２側の電極とを接続するような構成としてもよい（図７に示す半導体用パッケージ１′のボンディングワイヤ２Ａ′を参照）。そのような構成を採用する場合には、半導体搭載基板３Ｂ上の電極（図示せず）と、樹脂回路基板３Ａとの接合位置である電極接合部３Ｃとの間に、たとえばタングステンを材料とする配線を設けるなどして回路を形成することができる。   The bonding wire 2A in the above embodiment connects the electrode on the semiconductor chip 2 side and the electrode on the resin circuit board 3A side, but the electrode is formed on the upper surface of the semiconductor mounting substrate 3B, and the electrode and the semiconductor chip 2 side are connected. The electrodes may be connected to each other (see the bonding wire 2A ′ of the semiconductor package 1 ′ shown in FIG. 7). In the case of adopting such a configuration, for example, tungsten is used as a material between an electrode (not shown) on the semiconductor mounting substrate 3B and an electrode joint 3C that is a joint position between the resin circuit board 3A. A circuit can be formed by providing wiring.

樹脂回路基板３Ａ及び半導体搭載基板３Ｂ上に形成される電極パターン部３ｄ、３ｅの変形例について説明する。上記実施形態においては、図４、５に示すように、樹脂回路基板３Ａの長方形状の開口部３ａの各辺の周囲にそれぞれ複数の電極パターン部３ｄが形成され、半導体搭載基板３Ｂ上には、その複数の電極パターン部３ｄのそれぞれに対応する位置（接合時に一致する位置）に電極パターン部３ｅが形成されていた。   A modification of the electrode pattern portions 3d and 3e formed on the resin circuit board 3A and the semiconductor mounting board 3B will be described. In the above embodiment, as shown in FIGS. 4 and 5, a plurality of electrode pattern portions 3d are formed around each side of the rectangular opening 3a of the resin circuit board 3A, and the semiconductor mounting substrate 3B is formed on the semiconductor mounting substrate 3B. The electrode pattern portion 3e is formed at a position corresponding to each of the plurality of electrode pattern portions 3d (a position coincident at the time of bonding).

一方、図８に示す樹脂回路基板３Ａにおいては、電極パターン部３ｄに代えて、開口部３ａの周囲を取り囲む形状の金属パターン部３ｄ″が形成されている。また、図９に示す半導体搭載基板３Ｂにおいては、電極パターン部３ｅに代えて、樹脂回路基板３Ａの電極パターン部３ｄ″に対応する位置に環状の金属パターン部３ｅ′が形成されている。   On the other hand, in the resin circuit board 3A shown in FIG. 8, a metal pattern portion 3d ″ having a shape surrounding the periphery of the opening 3a is formed instead of the electrode pattern portion 3d. Further, the semiconductor mounting substrate shown in FIG. In 3B, instead of the electrode pattern portion 3e, an annular metal pattern portion 3e ′ is formed at a position corresponding to the electrode pattern portion 3d ″ of the resin circuit board 3A.

なお、ここで説明した変形例の構成は、本発明に係る以下の実施形態においても適宜採用することが可能である。   It should be noted that the configuration of the modification described here can be appropriately employed in the following embodiments according to the present invention.

〈第２の実施形態〉
［構成］
図１０は、本発明に係る半導体用パッケージの第２の実施の形態の構成の一例を表している。 <Second Embodiment>
[Constitution]
FIG. 10 shows an example of the configuration of the second embodiment of the semiconductor package according to the present invention.

図１０に示す半導体用パッケージ１０は、半導体チップ１２を気密封止するためのものであり、半導体チップ１２が搭載される樹脂回路基板１３と、この樹脂回路基板１３上に接合された封止枠１４と、この封止枠１４の上端部に接合された上面封止板１５と、樹脂回路基板１３の半導体チップ１２の搭載面の裏面に接合された平板部材１６とを含んで構成される。   A semiconductor package 10 shown in FIG. 10 is for hermetically sealing a semiconductor chip 12. A resin circuit board 13 on which the semiconductor chip 12 is mounted and a sealing frame bonded on the resin circuit board 13. 14, an upper surface sealing plate 15 bonded to the upper end portion of the sealing frame 14, and a flat plate member 16 bonded to the back surface of the mounting surface of the semiconductor chip 12 of the resin circuit board 13.

半導体チップ１２は、第１の実施形態と同様に、３．５×１０−６（／℃）程度の熱膨張係数を有し、１８７×１０９（Ｎ／ｍ２）程度のヤング率を有する。 Similar to the first embodiment, the semiconductor chip 12 has a thermal expansion coefficient of about 3.5 × 10 −6 (/ ° C.) and a Young's modulus of about 187 × 10 9 (N / m 2 ). .

樹脂回路基板１３は、たとえばガラス繊維にエポキシ樹脂を含浸させて形成されたプリント配線基板によって構成されている。この樹脂回路基板１３は、第１の実施形態と同様に、１２×１０−６〜１６×１０−６（／℃）程度の熱膨張係数を有し、２２×１０９（Ｎ／ｍ２）程度のヤング率を有している。 The resin circuit board 13 is configured by a printed wiring board formed by impregnating glass fiber with an epoxy resin, for example. Similar to the first embodiment, the resin circuit board 13 has a thermal expansion coefficient of about 12 × 10 −6 to 16 × 10 −6 (/ ° C.), and 22 × 10 9 (N / m 2 ). Has a Young's modulus of a degree.

なお、図示は省略するが、樹脂回路基板１３の下面側（平板部材１６の接合面）には、電極ランドやはんだボール等が２次実装用の外部端子として形成されている。樹脂回路基板１３は、本発明の「回路基板」の一例に相当するものである。   In addition, although illustration is abbreviate | omitted, the electrode land, the solder ball, etc. are formed in the lower surface side (bonding surface of the flat plate member 16) of the resin circuit board 13 as an external terminal for secondary mounting. The resin circuit board 13 corresponds to an example of the “circuit board” of the present invention.

また、半導体チップ１２の上面には図示しない電極が形成されており、金などからなるボンディングワイヤ１２Ａによって外部端子と電気的に接続されている。すなわち、ボンディングワイヤ１２Ａは、半導体チップ１２の電極に一端が接続され、樹脂回路基板１３の電極に他端が接続されている。更に、樹脂回路基板１３内部には、ボンディングワイヤ１２Ａが接続された電極と外部端子とを接続する電気回路が形成されている。半導体チップ１２は、このような電気回路を介してパッケージ外部と電気的に接続されている。   Further, an electrode (not shown) is formed on the upper surface of the semiconductor chip 12, and is electrically connected to an external terminal by a bonding wire 12A made of gold or the like. That is, the bonding wire 12 </ b> A has one end connected to the electrode of the semiconductor chip 12 and the other end connected to the electrode of the resin circuit board 13. Furthermore, an electric circuit for connecting the electrode to which the bonding wire 12A is connected and an external terminal is formed inside the resin circuit board 13. The semiconductor chip 12 is electrically connected to the outside of the package through such an electric circuit.

封止枠１４は、第１の実施形態と同様に、たとえば樹脂により形成された扁平な四角柱状の枠体からなり、搭載された半導体チップ１２の周囲を取り囲むようにして、樹脂回路基板１３上に樹脂接着剤等によって接合されている。また、上面封止板１５は、たとえばガラスにより形成された平板状の部材からなり、樹脂回路基板１３に対峙するようにして封止枠１４の上端に樹脂接着剤等によって接合される。それにより、樹脂回路基板１３上に搭載される半導体チップ１２は、気密封止される。   As in the first embodiment, the sealing frame 14 is made of a flat rectangular columnar frame made of, for example, resin, and surrounds the semiconductor chip 12 mounted on the resin circuit board 13. Are joined by a resin adhesive or the like. The upper sealing plate 15 is made of a flat plate member made of glass, for example, and is joined to the upper end of the sealing frame 14 by a resin adhesive or the like so as to face the resin circuit board 13. Thereby, the semiconductor chip 12 mounted on the resin circuit board 13 is hermetically sealed.

平板部材１６は、たとえばアルミナセラミックス、窒化珪素セラミックス、炭化窒素セラミックスなどのセラミックス材料などにより形成されている。平板部材１６は、半導体チップ１２と同程度のサイズ（たとえば同じサイズ）に形成されており、半導体チップ１２の搭載位置の真裏の樹脂回路基板１３の下面側の位置に樹脂接着剤等によって接合されている。   The flat plate member 16 is formed of a ceramic material such as alumina ceramic, silicon nitride ceramic, or nitrogen carbide ceramic. The flat plate member 16 is formed in the same size as the semiconductor chip 12 (for example, the same size), and is bonded to a position on the lower surface side of the resin circuit board 13 directly behind the mounting position of the semiconductor chip 12 by a resin adhesive or the like. ing.

この平板部材１６としては、樹脂回路基板１３と比較して半導体チップ１２に近い値の熱膨張係数、たとえば半導体チップ１２と同等の熱膨張係数を有する材料から形成されたものを用いる。本実施形態においては、平板部材１６として、第１の実施形態の半導体搭載基板３Ｂと同様に、２．６×１０−６〜７．５×１０−６（／℃）程度、特に３×１０−６〜７．５×１０−６（／℃）程度の熱膨張係数の材料によって形成されたものを使用する。 The flat plate member 16 is made of a material having a thermal expansion coefficient close to that of the semiconductor chip 12 as compared with the resin circuit board 13, for example, a material having a thermal expansion coefficient equivalent to that of the semiconductor chip 12. In the present embodiment, the flat plate member 16 is about 2.6 × 10 −6 to 7.5 × 10 −6 (/ ° C.), particularly 3 × 10, as in the semiconductor mounting substrate 3B of the first embodiment. A material formed of a material having a thermal expansion coefficient of about −6 to 7.5 × 10 −6 (/ ° C.) is used.

また、平板部材１６としては、半導体チップ１２と同等あるいはそれ以上の十分に大きな値のヤング率を有するものを使用する。たとえば、同じく第１の実施形態の半導体搭載基板３Ｂと同様に、２３０×１０９（Ｎ／ｍ２）以上、特に２３０×１０９〜３５０×１０９（Ｎ／ｍ２）の範囲程度のヤング率を有する材料によって形成されたものを用いることができる。 Further, as the flat plate member 16, a member having a sufficiently large Young's modulus equivalent to or higher than that of the semiconductor chip 12 is used. For example, similarly to the semiconductor mounting substrate 3B of the first embodiment, it is 230 × 10 9 (N / m 2 ) or more, and in particular, a Young in the range of 230 × 10 9 to 350 × 10 9 (N / m 2 ). What was formed with the material which has a rate can be used.

半導体用パッケージ１０を構成するこれらの部材の相対的なサイズについて説明する。半導体用パッケージ１０は、第１の実施形態と同様に上方から見るとほぼ長方形状に形成されている。図１０中には、半導体用パッケージ１０を側方から見たときの各部材のサイズが記載されている。なお、図１０の視線方向に直交する側方から見たときのサイズについても、以下に説明する場合と同様である。   The relative sizes of these members constituting the semiconductor package 10 will be described. Similar to the first embodiment, the semiconductor package 10 is formed in a substantially rectangular shape when viewed from above. FIG. 10 shows the size of each member when the semiconductor package 10 is viewed from the side. Note that the size when viewed from the side perpendicular to the line-of-sight direction in FIG. 10 is the same as that described below.

半導体チップ１２は差し渡し長さｒを有する。樹脂回路基板１３は差し渡し長さｔを有する。封止枠１４は、その外周の差し渡し長さがｔとされ、内周の差し渡し長さがｓとされている。上面封止板１５は、差し渡し長さｔを有する。また、平板部材１６は、前述のように半導体チップ１２と同程度（たとえば同一）のサイズに形成されており、差し渡し長さｒを有する。これらの長さｒ、ｓ、ｔの関係は、ｒ＜ｓ＜ｔとなっている。   The semiconductor chip 12 has a passing length r. The resin circuit board 13 has a passing length t. The sealing frame 14 has an outer periphery passing length t and an inner periphery passing length s. The top sealing plate 15 has a delivery length t. Further, the flat plate member 16 is formed in the same size (for example, the same size) as the semiconductor chip 12 as described above, and has a passing length r. The relationship between these lengths r, s, and t is r <s <t.

［製造方法］
本実施形態に係る半導体用パッケージ１０は、たとえば次のようにして製造することができる。図１１は、半導体用パッケージ１０の製造工程の一例を示すフローチャートであり、図１２は、このフローチャートにしたがって形成される半導体用パッケージ１０の各個片の形態の推移を表している。 [Production method]
The semiconductor package 10 according to the present embodiment can be manufactured as follows, for example. FIG. 11 is a flowchart showing an example of the manufacturing process of the semiconductor package 10, and FIG. 12 shows the transition of the form of each piece of the semiconductor package 10 formed according to this flowchart.

半導体用パッケージ１０は、第１の実施形態と同様の集合基板を用いて製造される（ただし開口部は無い）。この集合基板には、樹脂回路基板１３の複数の個片が一体的に形成されている。その各個片の内部には電気回路が形成されている。また、各個片の周囲にはスリット部と接続部とがあらかじめ形成されている。   The semiconductor package 10 is manufactured using a collective substrate similar to that of the first embodiment (however, there is no opening). A plurality of pieces of the resin circuit board 13 are integrally formed on the collective board. An electric circuit is formed inside each piece. In addition, a slit portion and a connection portion are formed in advance around each piece.

半導体用パッケージ１０を製造するにあたり、所定位置に電極パターン部１３ａが形成された複数個の樹脂回路基板１３（図１２（Ａ）参照）が一体的に形成された集合基板を使用する。なお、電極パターン部１３ａは、ボンディングワイヤ１２Ａを取り付ける電極として用いられる。   In manufacturing the semiconductor package 10, a collective substrate in which a plurality of resin circuit boards 13 (see FIG. 12A) having electrode pattern portions 13 a formed at predetermined positions is used is used. The electrode pattern portion 13a is used as an electrode for attaching the bonding wire 12A.

まず、樹脂回路基板１３の各個片の下面側に、平板部材１６を接合する（Ｓ１１；図１２（Ｂ）参照）。樹脂回路基板１３と平板部材１６との接合には、たとえば前述の半導体接合用接着剤などの接合部材が用いられる。   First, the flat plate member 16 is joined to the lower surface side of each piece of the resin circuit board 13 (S11; see FIG. 12B). For joining the resin circuit board 13 and the flat plate member 16, for example, a joining member such as the above-mentioned adhesive for semiconductor joining is used.

続いて、樹脂回路基板１３の各個片の上面に封止枠１４をそれぞれ接合する（Ｓ１２；図１２（Ｃ）参照）。この処理は、その接合部分の気密性を確保するように、たとえば樹脂接着剤などの接合部材を用いてなされる。   Subsequently, the sealing frame 14 is bonded to the upper surface of each piece of the resin circuit board 13 (S12; see FIG. 12C). This process is performed using, for example, a bonding member such as a resin adhesive so as to ensure the airtightness of the bonded portion.

次に、樹脂回路基板１３の各個片上に半導体チップ１２を接合して搭載する（Ｓ１３；図１２（Ｄ）参照）。当該接合処理も、半導体接合用接着剤などの接続部材を用いて行われる。   Next, the semiconductor chip 12 is bonded and mounted on each piece of the resin circuit board 13 (S13; see FIG. 12D). The bonding process is also performed using a connection member such as an adhesive for semiconductor bonding.

更に、ボンディングワイヤ１２Ａの一端を半導体チップ１２上の電極（図示せず）に接合するとともに、他端を樹脂回路基板１３上の電極パターン部１３ａ（電極）に接合する（Ｓ１４；図１２（Ｅ）参照）。   Furthermore, one end of the bonding wire 12A is bonded to an electrode (not shown) on the semiconductor chip 12, and the other end is bonded to an electrode pattern portion 13a (electrode) on the resin circuit board 13 (S14; FIG. 12E). )reference).

半導体チップ１２が搭載され、ボンディングワイヤ１２Ａが取り付けられたら、樹脂回路基板１３の各個片上の封止枠１４の上端部に上面封止板１５を接合する（Ｓ１５；図１２（Ｆ）参照）。この接合処理は、接合部分の気密性を確保するように、接着剤等の接続部材を用いて行われる。   When the semiconductor chip 12 is mounted and the bonding wires 12A are attached, the upper surface sealing plate 15 is joined to the upper end portion of the sealing frame 14 on each piece of the resin circuit board 13 (S15; see FIG. 12F). This joining process is performed using a connecting member such as an adhesive so as to ensure the airtightness of the joined portion.

最後に、集合基板上の各接続部を切断して、集合基板に一体形成された複数の半導体用パッケージ１０を個片毎に切り離す（Ｓ１６）。以上で、本実施形態に係る半導体用パッケージ１０の製造工程は終了となる。   Finally, each connection portion on the collective substrate is cut, and the plurality of semiconductor packages 10 integrally formed on the collective substrate are cut into pieces (S16). Thus, the manufacturing process of the semiconductor package 10 according to the present embodiment is completed.

［作用効果］
以上のような本実施形態に係る半導体用パッケージ１０が奏する作用・効果について説明する。 [Function and effect]
The operations and effects of the semiconductor package 10 according to the present embodiment as described above will be described.

半導体用パッケージ１０の回路基板は、１枚の樹脂回路基板１３によって構成されている。この樹脂回路基板１３の半導体チップ１２搭載面の裏側の面には、アルミナセラミックス等の材料からなる平板部材１６が接合されている。すなわち、半導体用パッケージ１０においては、半導体チップ１２と平板部材１６とが、樹脂回路基板１３を介して間接的に接合された構成が採用されている。   The circuit board of the semiconductor package 10 is composed of a single resin circuit board 13. A flat plate member 16 made of a material such as alumina ceramics is joined to the surface of the resin circuit board 13 on the back side of the semiconductor chip 12 mounting surface. In other words, the semiconductor package 10 employs a configuration in which the semiconductor chip 12 and the flat plate member 16 are indirectly joined via the resin circuit board 13.

平板部材１６の熱膨張係数は、２．６×１０−６〜７．５×１０−６（／℃）程度、特に３×１０−６〜７．５×１０−６（／℃）程度、すなわち半導体チップ１２の熱膨張係数（約３．５×１０−６（／℃））に近い値とされているので、平板部材１６は半導体チップ１２動作時に発生する熱を受けたときに半導体チップ１２と同程度の変形をする。そして、平板部材１６は半導体チップ１２搭載面の裏側に接合されていることから、平板部材１６と樹脂回路基板１３との接合面に作用する熱応力は、半導体チップ１２と樹脂回路基板１３との接合面に作用する熱応力をキャンセルするように働く。それにより、半導体チップ１２が発する熱を受けても樹脂回路基板１３が反ってしまうことはなく、信頼性の高い半導体用パッケージを提供することが可能となる。 The thermal expansion coefficient of the flat plate member 16 is about 2.6 × 10 −6 to 7.5 × 10 −6 (/ ° C.), particularly about 3 × 10 −6 to 7.5 × 10 −6 (/ ° C.), That is, since the value is close to the thermal expansion coefficient of the semiconductor chip 12 (about 3.5 × 10 −6 (/ ° C.)), the flat plate member 16 receives the heat generated during the operation of the semiconductor chip 12. The deformation is about the same as 12. Since the flat plate member 16 is bonded to the back side of the mounting surface of the semiconductor chip 12, the thermal stress acting on the bonding surface between the flat plate member 16 and the resin circuit substrate 13 is generated between the semiconductor chip 12 and the resin circuit substrate 13. It works to cancel the thermal stress acting on the joint surface. As a result, even if the semiconductor chip 12 receives heat, the resin circuit board 13 does not warp, and a highly reliable semiconductor package can be provided.

一方、半導体チップ１２が搭載される回路基板として樹脂回路基板１３を使用しているので、集合基板を用いて一度に複数の半導体用パッケージを形成することができ、生産効率の向上を図ることができる。   On the other hand, since the resin circuit board 13 is used as the circuit board on which the semiconductor chip 12 is mounted, a plurality of semiconductor packages can be formed at a time using the collective board, and production efficiency can be improved. it can.

このように、本実施形態に係る半導体用パッケージ１０によれば、回路基板の反りによる信頼性低下を防止できるとともに、高い生産効率を実現することが可能である。   As described above, according to the semiconductor package 10 according to the present embodiment, it is possible to prevent a decrease in reliability due to the warping of the circuit board and to realize high production efficiency.

また、ヤング率の十分に大きな平板部材１６を使用すること、つまり変形しにくい材料からなる平板部材１６を用いることによっても、回路基板の反り防止効果を享受することができる。本実施形態においては、平板部材１６のヤング率として２３０×１０９（Ｎ／ｍ２）以上、たとえば２３０×１０９〜３５０×１０９（Ｎ／ｍ２）の範囲が採用されている。そして、このような平板部材１６と半導体チップ１２とで樹脂回路基板１３を挟み込んだ構成とすることにより、樹脂回路基板１３の反りを防止することができる。また、樹脂回路基板１３の複数の個片が一体形成された集合基板を用いて半導体用パッケージ１０を製造することで、良好な生産効率を達成することができる。 Further, the use of the flat plate member 16 having a sufficiently large Young's modulus, that is, the use of the flat plate member 16 made of a material that is not easily deformed can also enjoy the effect of preventing the circuit board from warping. In the present embodiment, the Young's modulus of the flat plate member 16 is 230 × 10 9 (N / m 2 ) or more, for example, 230 × 10 9 to 350 × 10 9 (N / m 2 ). And by setting it as the structure which sandwiched the resin circuit board 13 with such a flat plate member 16 and the semiconductor chip 12, the curvature of the resin circuit board 13 can be prevented. Moreover, it is possible to achieve good production efficiency by manufacturing the semiconductor package 10 using a collective substrate in which a plurality of pieces of the resin circuit board 13 are integrally formed.

本実施形態においては、平板部材１６の熱膨張係数及びヤング率のそれぞれを上述の好適な範囲内に設定することで、回路基板の反り防止効果を向上させているが、熱膨張係数及びヤング率のいずれか一方のみを当該範囲内に設定しても、回路基板の反りを効果的に防止することが可能である。   In the present embodiment, the thermal expansion coefficient and the Young's modulus of the circuit board are improved by setting each of the thermal expansion coefficient and the Young's modulus of the flat plate member 16 within the above-described preferable ranges. Even if only one of these is set within the range, warping of the circuit board can be effectively prevented.

〈第３の実施形態〉
［構成］
図１３は、本発明に係る半導体用パッケージの第３の実施の形態の構成の一例を表している。 <Third Embodiment>
[Constitution]
FIG. 13 shows an example of the configuration of the third embodiment of the semiconductor package according to the present invention.

図１３に示す半導体用パッケージ１００は、半導体チップ１０２を気密封止するためのものであり、半導体チップ１０２が搭載される樹脂回路基板１０３と、この樹脂回路基板１０３上に接合された封止枠１０４と、この封止枠１０４の上端部に接合された上面封止板１０５と、樹脂回路基板１０３上に接着剤層１０７を介して接合された平板部材１０６とを含んで構成される。半導体チップ１０２は、平板部材１０６上に接着剤層１０８を介して接合されている。   A semiconductor package 100 shown in FIG. 13 is for hermetically sealing the semiconductor chip 102. A resin circuit board 103 on which the semiconductor chip 102 is mounted and a sealing frame bonded on the resin circuit board 103. 104, an upper surface sealing plate 105 bonded to the upper end portion of the sealing frame 104, and a flat plate member 106 bonded to the resin circuit board 103 via an adhesive layer 107. The semiconductor chip 102 is bonded onto the flat plate member 106 via an adhesive layer 108.

半導体チップ１０２は、第１、２の実施形態と同様に、３．５×１０−６（／℃）程度の熱膨張係数を有し、１８７×１０９（Ｎ／ｍ２）程度のヤング率を有する。 Similar to the first and second embodiments, the semiconductor chip 102 has a thermal expansion coefficient of about 3.5 × 10 −6 (/ ° C.) and a Young's modulus of about 187 × 10 9 (N / m 2 ). Have

樹脂回路基板１０３は、たとえばガラス繊維にエポキシ樹脂を含浸させて形成されたプリント配線基板によって構成され、１２×１０−６〜１６×１０−６（／℃）程度の熱膨張係数を有し、２２×１０９（Ｎ／ｍ２）程度のヤング率を有している。 The resin circuit board 103 is configured by a printed wiring board formed by impregnating glass fiber with an epoxy resin, for example, and has a thermal expansion coefficient of about 12 × 10 −6 to 16 × 10 −6 (/ ° C.), It has a Young's modulus of about 22 × 10 9 (N / m 2 ).

なお、図示は省略するが、樹脂回路基板１０３の下面側（平板部材１０６の接合面の裏側の面）には、電極ランドやはんだボール等が２次実装用の外部端子として形成されている。樹脂回路基板１０３は、本発明の「回路基板」の一例に相当するものである。   Although not shown, electrode lands, solder balls, and the like are formed as external terminals for secondary mounting on the lower surface side of the resin circuit board 103 (the surface on the back side of the bonding surface of the flat plate member 106). The resin circuit board 103 corresponds to an example of the “circuit board” of the present invention.

また、半導体チップ１０２の上面には図示しない電極が形成されており、この電極と樹脂回路基板１０３上の電極（図示せず）とは、金などからなるボンディングワイヤ１０２Ａによって電気的に接続されている。樹脂回路基板１０３内部には、ボンディングワイヤ１０２Ａが接続された電極と外部端子とを接続する電気回路が形成されている。半導体チップ１０２は、このような電気回路を介してパッケージ外部と電気的に接続されている。   An electrode (not shown) is formed on the upper surface of the semiconductor chip 102, and this electrode and an electrode (not shown) on the resin circuit board 103 are electrically connected by a bonding wire 102A made of gold or the like. Yes. Inside the resin circuit board 103, an electric circuit for connecting the electrode to which the bonding wire 102A is connected and an external terminal is formed. The semiconductor chip 102 is electrically connected to the outside of the package through such an electric circuit.

封止枠１０４は、第１、２の実施形態と同様に、たとえば樹脂により形成された扁平な四角柱状の枠体からなり、搭載された半導体チップ１０２の周囲を取り囲むようにして、樹脂回路基板１０３上に樹脂接着剤等によって接合されている。また、上面封止板１０５は、たとえばガラスにより形成された平板状の部材からなり、樹脂回路基板１０３に対峙するようにして封止枠１０４の上端に樹脂接着剤等によって接合される。それにより、樹脂回路基板１０３上に搭載される半導体チップ１０２は、気密封止される。   As in the first and second embodiments, the sealing frame 104 is made of, for example, a flat quadrangular columnar frame formed of resin, and surrounds the periphery of the mounted semiconductor chip 102 so as to surround the resin circuit board. It is joined on 103 by a resin adhesive or the like. The upper surface sealing plate 105 is made of a flat plate member made of glass, for example, and is joined to the upper end of the sealing frame 104 with a resin adhesive or the like so as to face the resin circuit board 103. Thereby, the semiconductor chip 102 mounted on the resin circuit board 103 is hermetically sealed.

平板部材１０６は、たとえばアルミナセラミックス、窒化珪素セラミックス、炭化窒素セラミックスなどのセラミックス材料などにより形成されている。平板部材１０６は、半導体チップ１０２と同程度のサイズ（たとえば半導体チップ１０２よりも僅かに小さいサイズ）に形成されている。   The flat plate member 106 is made of a ceramic material such as alumina ceramic, silicon nitride ceramic, or nitrogen carbide ceramic. The flat plate member 106 is formed in the same size as the semiconductor chip 102 (for example, a size slightly smaller than the semiconductor chip 102).

平板部材１０６としては、半導体チップ１０２と同等あるいはそれ以上の十分に大きなヤング率を有するものを使用する。たとえば、第１の実施形態の半導体搭載基板３Ｂなどと同様に、２３０×１０９（Ｎ／ｍ２）以上、特に２３０×１０９〜３５０×１０９（Ｎ／ｍ２）の範囲程度のヤング率を有する材料によって形成されたものを用いることができる。なお、本実施形態においては、平板部材１０６の熱膨張係数に関する限定は特にないが、たとえば半導体チップの熱膨張係数に近い値の熱膨張係数を有する材料を用いることができる。 As the flat plate member 106, a member having a sufficiently large Young's modulus equivalent to or higher than that of the semiconductor chip 102 is used. For example, similar to the semiconductor mounting substrate 3B of the first embodiment, the Young is 230 × 10 9 (N / m 2 ) or more, particularly about 230 × 10 9 to 350 × 10 9 (N / m 2 ). What was formed with the material which has a rate can be used. In this embodiment, the thermal expansion coefficient of the flat plate member 106 is not particularly limited, but a material having a thermal expansion coefficient close to that of the semiconductor chip can be used, for example.

樹脂回路基板１０３と平板部材１０６とを接合する接着剤層１０７、及び、平板部材１０６と半導体チップ１０２とを接合する接着剤層１０８は、たとえば前述の半導体接合用接着剤により形成される。   The adhesive layer 107 that joins the resin circuit board 103 and the flat plate member 106 and the adhesive layer 108 that joins the flat plate member 106 and the semiconductor chip 102 are formed of the above-described adhesive for semiconductor bonding, for example.

本実施形態の半導体用パッケージ１００を構成する部材の外形寸法（長手方向の長さ×短手方向の長さ×厚さ）は、たとえば、半導体チップ１０２が２０．０（ｍｍ）×２０．０（ｍｍ）×０．５（ｍｍ）、平板部材１０６が１９．５（ｍｍ）×１９．５（ｍｍ）×０．５（ｍｍ）、接着剤層１０７、１０８が１９．５（ｍｍ）×１９．５（ｍｍ）×０．０５（ｍｍ）、樹脂回路基板１０３が３０．０（ｍｍ）×３０．０（ｍｍ）×１．０（ｍｍ）などとされる。第１、２の実施形態の半導体用パッケージについても、これと同程度のサイズの部材を使用できる。なお、ここでは上面及び下面が正方形状の半導体チップ、平板部材、樹脂回路基板を用いているが、上面及び下面が長方形状のものを使用することができることは言うまでもない。   The external dimensions (length in the longitudinal direction × length in the lateral direction × thickness) of the members constituting the semiconductor package 100 of the present embodiment are, for example, 20.0 (mm) × 20.0 for the semiconductor chip 102. (Mm) × 0.5 (mm), the flat plate member 106 is 19.5 (mm) × 19.5 (mm) × 0.5 (mm), and the adhesive layers 107 and 108 are 19.5 (mm) × 19.5 (mm) × 0.05 (mm), the resin circuit board 103 is 30.0 (mm) × 30.0 (mm) × 1.0 (mm), and the like. For the semiconductor package of the first and second embodiments, a member having the same size can be used. Although the semiconductor chip, flat plate member, and resin circuit board whose upper and lower surfaces are square are used here, it is needless to say that the upper and lower surfaces can be rectangular.

［製造方法］
本実施形態に係る半導体用パッケージ１００は、たとえば次のようにして製造することができる。図１４は、半導体用パッケージ１００の製造工程の一例を示すフローチャートであり、図１５は、このフローチャートにしたがって形成される半導体用パッケージ１００の各個片の形態の推移を表している。 [Production method]
The semiconductor package 100 according to the present embodiment can be manufactured as follows, for example. FIG. 14 is a flowchart showing an example of the manufacturing process of the semiconductor package 100, and FIG. 15 shows the transition of the form of each piece of the semiconductor package 100 formed according to this flowchart.

半導体用パッケージ１００は、第２の実施形態と同様に、樹脂回路基板１０３の複数の個片が一体形成された集合基板を用いて製造される。樹脂回路基板１０３の各個片の所定位置には、ボンディングワイヤ１０２Ａを取り付ける電極になる電極パターン部１０３ａがあらかじめ形成されている（図１５（Ａ）参照）。   Similar to the second embodiment, the semiconductor package 100 is manufactured using a collective substrate in which a plurality of pieces of the resin circuit substrate 103 are integrally formed. An electrode pattern portion 103a to be an electrode to which the bonding wire 102A is attached is formed in advance at a predetermined position of each piece of the resin circuit board 103 (see FIG. 15A).

まず、樹脂回路基板１０３の各個片上の所定位置に、平板部材１０６を半導体接合用接着剤によって接合する（Ｓ２１；図１５（Ｂ）参照）。このとき、樹脂回路基板１０３上に半導体接合用接着剤を塗布等により配置してから平板部材１０６を押圧して接合してもよいし、半導体接合用接着剤が塗布等された平板部材１０６を樹脂回路基板１０３に押圧して接合するようにしてもよい。樹脂回路基板１０３と平板部材１０６との接合部分には、この半導体接合用接着剤による接着剤層１０７が形成される。   First, the flat plate member 106 is bonded to a predetermined position on each piece of the resin circuit board 103 with a semiconductor bonding adhesive (S21; see FIG. 15B). At this time, a semiconductor bonding adhesive may be disposed on the resin circuit board 103 by application or the like, and then the flat plate member 106 may be pressed to be bonded, or the flat plate member 106 to which the semiconductor bonding adhesive is applied or the like may be used. The resin circuit board 103 may be pressed and joined. An adhesive layer 107 made of this semiconductor bonding adhesive is formed at the bonding portion between the resin circuit board 103 and the flat plate member 106.

続いて、樹脂回路基板１０３の各個片の上面に封止枠１０４をそれぞれ接合する（Ｓ２２；図１５（Ｃ）参照）。この処理は、その接合部分の気密性を確保するように、たとえば樹脂接着剤などの接合部材を用いてなされる。   Subsequently, the sealing frame 104 is bonded to the upper surface of each piece of the resin circuit board 103 (S22; see FIG. 15C). This process is performed using, for example, a bonding member such as a resin adhesive so as to ensure the airtightness of the bonded portion.

次に、樹脂回路基板１０３の各個片の平板部材１０６上に、半導体チップ１０２を半導体接合用接着剤によって接合する（Ｓ２３；図１５（Ｄ）参照）。このとき、平板部材１０６上に半導体接合用接着剤を塗布等してから半導体チップ１０２を押圧して接合してもよいし、半導体接合用接着剤が塗布等された半導体チップ１０２を平板部材１０６に押圧して接合するようにしてもよい。半導体チップ１０２と平板部材１０６との接合部分には、この半導体接合用接着剤による接着剤層１０８が形成される。   Next, the semiconductor chip 102 is bonded onto the individual flat plate member 106 of the resin circuit board 103 by a semiconductor bonding adhesive (S23; see FIG. 15D). At this time, the semiconductor chip 102 may be pressed and bonded after applying the semiconductor bonding adhesive on the flat plate member 106, or the semiconductor chip 102 coated with the semiconductor bonding adhesive or the like may be bonded to the flat plate member 106. You may make it join by pressing to. An adhesive layer 108 made of this semiconductor bonding adhesive is formed at the bonding portion between the semiconductor chip 102 and the flat plate member 106.

更に、ボンディングワイヤ１０２Ａの一端を半導体チップ１０２上の電極（図示せず）に接合するとともに、他端を樹脂回路基板１０３上の電極パターン部１０３ａ（電極）に接合する（Ｓ２４；図１５（Ｅ）参照）。   Furthermore, one end of the bonding wire 102A is bonded to an electrode (not shown) on the semiconductor chip 102, and the other end is bonded to an electrode pattern portion 103a (electrode) on the resin circuit board 103 (S24; FIG. 15E). )reference).

半導体チップ１０２が搭載され、ボンディングワイヤ１０２Ａが取り付けられたら、樹脂回路基板１０３の各個片上の封止枠１０４の上端部に上面封止板１０５を接合する（Ｓ２５；図１５（Ｆ）参照）。この接合処理は、接合部分の気密性を確保するように、接着剤等の接続部材を用いて行われる。   When the semiconductor chip 102 is mounted and the bonding wire 102A is attached, the upper surface sealing plate 105 is joined to the upper end portion of the sealing frame 104 on each piece of the resin circuit board 103 (S25; see FIG. 15F). This joining process is performed using a connecting member such as an adhesive so as to ensure the airtightness of the joined portion.

最後に、集合基板上の各接続部を切断して、集合基板に一体形成された複数の半導体用パッケージ１００を個片毎に切り離す（Ｓ２６）。以上で、本実施形態に係る半導体用パッケージ１００の製造工程は終了となる。   Finally, each connection portion on the collective substrate is cut, and the plurality of semiconductor packages 100 integrally formed on the collective substrate are cut into pieces (S26). This completes the manufacturing process of the semiconductor package 100 according to the present embodiment.

［作用効果］
以上のような本実施形態に係る半導体用パッケージ１００が奏する作用・効果について説明する。 [Function and effect]
The operation and effect of the semiconductor package 100 according to the present embodiment as described above will be described.

半導体用パッケージ１００の回路基板は、１枚の樹脂回路基板１０３によって構成されている。この樹脂回路基板１０３上には平板部材１０６が接着剤層１０７を介して接合され、この平板部材１０６上には半導体チップ１０２が接着剤層１０８を介して接合されている。   The circuit board of the semiconductor package 100 is constituted by a single resin circuit board 103. A flat plate member 106 is bonded to the resin circuit board 103 via an adhesive layer 107, and the semiconductor chip 102 is bonded to the flat plate member 106 via an adhesive layer 108.

平板部材１０６は、２３０×１０９（Ｎ／ｍ２）以上、特に２３０×１０９〜３５０×１０９（Ｎ／ｍ２）の範囲の十分に大きなヤング率を有する変形しにくい材料から構成されている。したがって、樹脂回路基板１０３と平板部材１０６との熱膨張係数の差に起因する応力によって樹脂回路基板１０３が反ろうとしても、変形しにくい素材からなる平板部材１０６が樹脂回路基板１０３の反りを抑制するように作用するため、樹脂回路基板１０３の反りによる変形が防止される。 The flat plate member 106 is made of a material that is not easily deformed and has a sufficiently large Young's modulus in a range of 230 × 10 9 (N / m 2 ) or more, particularly 230 × 10 9 to 350 × 10 9 (N / m 2 ). ing. Therefore, even if the resin circuit board 103 warps due to the stress caused by the difference in thermal expansion coefficient between the resin circuit board 103 and the flat plate member 106, the flat plate member 106 made of a material that hardly deforms suppresses the warp of the resin circuit board 103. Therefore, deformation due to warping of the resin circuit board 103 is prevented.

一方、半導体チップ１０２が搭載される回路基板として樹脂回路基板１０３を使用しているので、集合基板を用いて一度に複数の半導体用パッケージを形成することができ、生産効率の向上を図ることができる。   On the other hand, since the resin circuit board 103 is used as a circuit board on which the semiconductor chip 102 is mounted, a plurality of semiconductor packages can be formed at a time using the collective board, thereby improving production efficiency. it can.

このように、本実施形態に係る半導体用パッケージ１００によれば、回路基板の反りによる信頼性低下を防止できるとともに、高い生産効率を実現することが可能である。   As described above, according to the semiconductor package 100 according to the present embodiment, it is possible to prevent a decrease in reliability due to warping of the circuit board and to achieve high production efficiency.

なお、平板部材１０６や接着剤層１０７、１０８の材料や厚みを適宜選択することにより、樹脂回路基板１０３の反りや剥離を防止する効果の向上を図ることが望ましい。   It should be noted that it is desirable to improve the effect of preventing warping and peeling of the resin circuit board 103 by appropriately selecting the material and thickness of the flat plate member 106 and the adhesive layers 107 and 108.

以上に詳述した構成は、本発明に係る半導体用パッケージ及びその製造方法を実施するための一例に過ぎないものであり、したがって、本発明の要旨の範囲内における任意の変形を適宜施すことが可能である。   The configuration described in detail above is merely an example for carrying out the semiconductor package and the manufacturing method thereof according to the present invention, and accordingly, arbitrary modifications within the scope of the gist of the present invention can be appropriately made. Is possible.

本発明に係る半導体用パッケージの第１の実施形態の構成の一例を表す概略図である。図１（Ａ）は半導体用パッケージの側方断面図を示し、図１（Ｂ）は半導体用パッケージの上面図を示す。It is the schematic showing an example of the structure of 1st Embodiment of the package for semiconductors which concerns on this invention. FIG. 1A is a side cross-sectional view of a semiconductor package, and FIG. 1B is a top view of the semiconductor package. 本発明に係る第１の実施形態の半導体用パッケージの製造工程の一例を示すフローチャートである。It is a flowchart which shows an example of the manufacturing process of the semiconductor package of 1st Embodiment which concerns on this invention. 本発明に係る第１の実施形態の半導体用パッケージの製造に用いられる集合基板の構成の一例を表す概略上面図である。It is a schematic top view showing an example of a structure of the aggregate substrate used for manufacture of the semiconductor package of the first embodiment according to the present invention. 本発明に係る第１の実施形態の半導体用パッケージにおいて樹脂回路基板上に形成されている電極パターン部の構成の一例を表す概略図である。It is the schematic showing an example of the structure of the electrode pattern part currently formed on the resin circuit board in the package for semiconductors of the 1st Embodiment which concerns on this invention. 本発明に係る第１の実施形態の半導体用パッケージにおいて半導体搭載基板上に形成されている電極パターン部の構成の一例を表す概略図である。It is the schematic showing an example of the composition of the electrode pattern part formed on the semiconductor mounting board in the package for semiconductors of a 1st embodiment concerning the present invention. 本発明に係る第１の実施形態の半導体用パッケージの製造工程（図２のフローチャート）にしたがって形成される半導体用パッケージの個片の概略形態の推移を表す側方断面図である。図６（Ａ）は、図２のフローチャートに示す製造工程にて使用される樹脂回路基板の個片の形態を表す。図６（Ｂ）は、図２のフローチャートのステップＳ１に対応する半導体用パッケージの個片の形態を示す。図６（Ｃ）は、図２のフローチャートのステップＳ２に対応する半導体用パッケージの個片の形態を示す。図６（Ｄ）は、図２のフローチャートのステップＳ３に対応する半導体用パッケージの個片の形態を示す。図６（Ｅ）は、図２のフローチャートのステップＳ４に対応する半導体用パッケージの個片の形態を示す。図６（Ｆ）は、図２のフローチャートのステップＳ５に対応する半導体用パッケージの個片の形態を示す。It is a side sectional view showing change of the outline form of the piece of the semiconductor package formed according to the manufacturing process (flowchart of Drawing 2) of the semiconductor package of a 1st embodiment concerning the present invention. FIG. 6A shows the form of a piece of a resin circuit board used in the manufacturing process shown in the flowchart of FIG. FIG. 6B shows the form of a semiconductor package piece corresponding to step S1 in the flowchart of FIG. FIG. 6C shows a form of a semiconductor package piece corresponding to step S2 in the flowchart of FIG. FIG. 6D shows a form of a semiconductor package piece corresponding to step S3 in the flowchart of FIG. FIG. 6E shows a form of a semiconductor package piece corresponding to step S4 in the flowchart of FIG. FIG. 6F shows a form of a semiconductor package piece corresponding to step S5 in the flowchart of FIG. 本発明に係る第１の実施形態の半導体用パッケージにおけるボンディングワイヤの変形例の概略構成を表す側方断面図である。It is a side sectional view showing the schematic structure of the modification of the bonding wire in the semiconductor package of the first embodiment according to the present invention. 本発明に係る第１の実施形態の半導体用パッケージにおいて樹脂回路基板上に形成される電極パターン部の構成の変形例を表す概略図である。It is the schematic showing the modification of the structure of the electrode pattern part formed on the resin circuit board in the semiconductor package of 1st Embodiment which concerns on this invention. 本発明に係る第１の実施形態の半導体用パッケージにおいて半導体搭載基板上に形成される電極パターン部の構成の変形例を表す概略図である。It is the schematic showing the modification of the structure of the electrode pattern part formed on the semiconductor mounting board | substrate in the semiconductor package of 1st Embodiment which concerns on this invention. 本発明に係る半導体用パッケージの第２の実施形態の構成の一例を表す概略側方断面図である。It is a schematic side sectional view showing an example of composition of a 2nd embodiment of a package for semiconductors concerning the present invention. 本発明に係る第２の実施形態の半導体用パッケージの製造工程の一例を示すフローチャートである。It is a flowchart which shows an example of the manufacturing process of the semiconductor package of 2nd Embodiment which concerns on this invention. 本発明に係る第２の実施形態の半導体用パッケージの製造工程（図１１のフローチャート）にしたがって形成される半導体用パッケージの個片の概略形態の推移を表す側方断面図である。図１２（Ａ）は、図１１のフローチャートに示す製造工程にて使用される樹脂回路基板の個片の形態を表す。図１２（Ｂ）は、図１１のフローチャートのステップＳ１１に対応する半導体用パッケージの個片の形態を示す。図１２（Ｃ）は、図１１のフローチャートのステップＳ１２に対応する半導体用パッケージの個片の形態を示す。図１２（Ｄ）は、図１１のフローチャートのステップＳ１３に対応する半導体用パッケージの個片の形態を示す。図１２（Ｅ）は、図１１のフローチャートのステップＳ１４に対応する半導体用パッケージの個片の形態を示す。図１２（Ｆ）は、図１１のフローチャートのステップＳ１５に対応する半導体用パッケージの個片の形態を示す。It is a sectional side view showing transition of the outline form of the piece of the package for semiconductors formed according to the manufacturing process (flowchart of Drawing 11) of the package for semiconductors of a 2nd embodiment concerning the present invention. FIG. 12A shows the form of a piece of a resin circuit board used in the manufacturing process shown in the flowchart of FIG. FIG. 12B shows the form of a semiconductor package piece corresponding to step S11 in the flowchart of FIG. FIG. 12C shows the form of a semiconductor package piece corresponding to step S12 in the flowchart of FIG. FIG. 12D shows the form of a semiconductor package piece corresponding to step S13 in the flowchart of FIG. FIG. 12E shows a form of a semiconductor package piece corresponding to step S14 in the flowchart of FIG. FIG. 12F shows a form of a semiconductor package piece corresponding to step S15 in the flowchart of FIG. 本発明に係る半導体用パッケージの第３の実施形態の構成の一例を表す概略側方断面図である。It is a schematic sectional side view showing an example of the structure of 3rd Embodiment of the package for semiconductors which concerns on this invention. 本発明に係る第３の実施形態の半導体用パッケージの製造工程の一例を示すフローチャートである。It is a flowchart which shows an example of the manufacturing process of the package for semiconductors of the 3rd Embodiment which concerns on this invention. 本発明に係る第３の実施形態の半導体用パッケージの製造工程（図１４のフローチャート）にしたがって形成される半導体用パッケージの個片の概略形態の推移を表す側方断面図である。図１５（Ａ）は、図１４のフローチャートに示す製造工程にて使用される樹脂回路基板の個片の形態を表す。図１５（Ｂ）は、図１４のフローチャートのステップＳ２１に対応する半導体用パッケージの個片の形態を示す。図１５（Ｃ）は、図１４のフローチャートのステップＳ２２に対応する半導体用パッケージの個片の形態を示す。図１５（Ｄ）は、図１４のフローチャートのステップＳ２３に対応する半導体用パッケージの個片の形態を示す。図１５（Ｅ）は、図１４のフローチャートのステップＳ２４に対応する半導体用パッケージの個片の形態を示す。図１５（Ｆ）は、図１４のフローチャートのステップＳ２５に対応する半導体用パッケージの個片の形態を示す。FIG. 15 is a side cross-sectional view showing a transition of a schematic form of an individual piece of a semiconductor package formed in accordance with a semiconductor package manufacturing process (flowchart of FIG. 14) according to a third embodiment of the present invention. FIG. 15A shows the form of a piece of a resin circuit board used in the manufacturing process shown in the flowchart of FIG. FIG. 15B shows the form of a semiconductor package piece corresponding to step S21 in the flowchart of FIG. FIG. 15C shows the form of a semiconductor package piece corresponding to step S22 in the flowchart of FIG. FIG. 15D shows the form of a semiconductor package piece corresponding to step S23 in the flowchart of FIG. FIG. 15E shows a form of a semiconductor package piece corresponding to step S24 in the flowchart of FIG. FIG. 15F shows a form of a semiconductor package piece corresponding to step S25 in the flowchart of FIG.

符号の説明Explanation of symbols

１、１′、１０、１００ 半導体用パッケージ
２、１２、１０２ 半導体チップ
２Ａ、２Ａ′、１２Ａ、１０２Ａ ボンディングワイヤ
３ 集合基板
３Ａ、１３、１０３ 樹脂回路基板
３ａ 開口部
３ｂ スリット部
３ｃ 接続部
３ｄ、３ｄ′、３ｅ、１３ａ、１０３ａ 電極パターン部
３ｄ″、３ｅ′ 金属パターン部
３Ｂ 半導体搭載基板
３Ｃ 電極接合部
４、１４、１０４ 封止枠
５、１５、１０５ 上面封止板
１６、１０６ 平板部材
１０７、１０８ 接着剤層
1, 1 ′, 10, 100 Semiconductor package 2, 12, 102 Semiconductor chip 2A, 2A ′, 12A, 102A Bonding wire 3 Collective substrate 3A, 13, 103 Resin circuit board 3a Opening portion 3b Slit portion 3c Connection portion 3d, 3d ', 3e, 13a, 103a Electrode pattern portion 3d ", 3e' Metal pattern portion 3B Semiconductor mounting substrate 3C Electrode bonding portions 4, 14, 104 Sealing frames 5, 15, 105 Upper surface sealing plates 16, 106 Flat plate member 107 108 Adhesive layer

Claims (17)

樹脂を含有する材料からなる樹脂回路基板により少なくとも一部分が形成され、半導体チップが搭載される回路基板と、
前記回路基板に接合され、前記搭載された半導体チップを気密封止する封止部材と、
を有する半導体用パッケージであって、
前記半導体チップのヤング率と同等あるいはそれ以上の値のヤング率を有し、前記樹脂回路基板に接合された平板部材を備え、
前記半導体チップは、前記樹脂回路基板及び前記平板部材に対して重畳配置されるように前記樹脂回路基板に接合され、又は、前記平板部材に接合されている、
ことを特徴とする半導体用パッケージ。 A circuit board on which a semiconductor chip is mounted, at least part of which is formed of a resin circuit board made of a resin-containing material;
A sealing member bonded to the circuit board and hermetically sealing the mounted semiconductor chip;
A semiconductor package comprising:
A Young's modulus equal to or greater than the Young's modulus of the semiconductor chip, comprising a flat plate member joined to the resin circuit board,
The semiconductor chip is bonded to the resin circuit board so as to be superimposed on the resin circuit board and the flat plate member, or is bonded to the flat plate member,
A semiconductor package characterized by the above. 樹脂を含有する材料からなる樹脂回路基板により少なくとも一部分が形成され、半導体チップが搭載される回路基板と、
前記回路基板に接合され、前記搭載された半導体チップを気密封止する封止部材と、
を有する半導体用パッケージであって、
前記半導体チップの熱膨張係数に近い値の熱膨張係数を有し、前記樹脂回路基板に接合された平板部材を備え、
前記半導体チップは、前記樹脂回路基板及び前記平板部材に対して重畳配置されるように前記樹脂回路基板に接合され、又は、前記平板部材の前記樹脂回路基板の接合面と同じ面に接合されている、
ことを特徴とする半導体用パッケージ。 A circuit board on which at least a portion is formed by a resin circuit board made of a resin-containing material and on which a semiconductor chip is mounted;
A sealing member bonded to the circuit board and hermetically sealing the mounted semiconductor chip;
A semiconductor package comprising:
It has a thermal expansion coefficient close to the thermal expansion coefficient of the semiconductor chip, and comprises a flat plate member joined to the resin circuit board,
The semiconductor chip is bonded to the resin circuit board so as to be superimposed on the resin circuit board and the flat plate member, or is bonded to the same surface as the bonding surface of the resin circuit board of the flat plate member. Yes,
A semiconductor package characterized by the above. 樹脂を含有する材料からなる樹脂回路基板により少なくとも一部分が形成され、半導体チップが搭載される回路基板と、
前記回路基板に接合され、前記搭載された半導体チップを気密封止する封止部材と、
を有する半導体用パッケージであって、
前記半導体チップのヤング率と同等あるいはそれ以上の値のヤング率を有し、かつ、前記半導体チップの熱膨張係数に近い値の熱膨張係数を有する、前記樹脂回路基板に接合された平板部材を備え、
前記半導体チップは、前記樹脂回路基板及び前記平板部材に対して重畳配置されるように前記樹脂回路基板に接合され、又は、前記平板部材に接合されている、
ことを特徴とする半導体用パッケージ。 A circuit board on which a semiconductor chip is mounted, at least part of which is formed of a resin circuit board made of a resin-containing material;
A sealing member bonded to the circuit board and hermetically sealing the mounted semiconductor chip;
A semiconductor package comprising:
A flat plate member bonded to the resin circuit board having a Young's modulus equal to or greater than the Young's modulus of the semiconductor chip and having a thermal expansion coefficient close to that of the semiconductor chip. Prepared,
The semiconductor chip is bonded to the resin circuit board so as to be superimposed on the resin circuit board and the flat plate member, or is bonded to the flat plate member,
A semiconductor package characterized by the above. 前記平板部材は、２３０×１０９（Ｎ／ｍ２）以上のヤング率を有することを特徴とする請求項１又は請求項３に記載の半導体用パッケージ。 The semiconductor package according to claim 1, wherein the flat plate member has a Young's modulus of 230 × 10 9 (N / m 2 ) or more. 前記平板部材は、３×１０−６〜７．５×１０−６（／℃）の範囲の熱膨張係数を有することを特徴とする請求項２又は請求項３に記載の半導体用パッケージ。 4. The semiconductor package according to claim 2, wherein the flat plate member has a thermal expansion coefficient in a range of 3 × 10 −6 to 7.5 × 10 −6 (/ ° C.). 前記平板部材は、セラミックス材によって形成されていることを特徴とする請求項１ないし請求項５のいずれか一項に記載の半導体用パッケージ。   The semiconductor package according to claim 1, wherein the flat plate member is made of a ceramic material. 前記回路基板は、互いに接合された上段の回路基板と下段の回路基板とを含み、
前記上段の回路基板は、前記樹脂回路基板であり、かつ、前記封止部材と接合される部分の内側に前記半導体チップよりも大きなサイズの開口部が形成されており、
前記下段の回路基板は、前記開口部よりも大きなサイズを有し、前記開口部を下方から閉塞するように前記上段の回路基板に接合された前記平板部材であり、
前記半導体チップは、前記上段の回路基板の前記開口部に臨む前記下段の回路基板上に接合されている、
ことを特徴とする請求項１ないし請求項６のいずれか一項に記載の半導体用パッケージ。 The circuit board includes an upper circuit board and a lower circuit board bonded together,
The upper circuit board is the resin circuit board, and an opening having a size larger than the semiconductor chip is formed inside a portion to be joined to the sealing member,
The lower circuit board has a size larger than the opening, and is the flat plate member joined to the upper circuit board so as to close the opening from below.
The semiconductor chip is bonded onto the lower circuit board facing the opening of the upper circuit board,
The semiconductor package according to claim 1, wherein the package is a semiconductor package. 前記回路基板は、その全体が前記樹脂回路基板であり、
前記平板部材は、前記半導体チップと略同じサイズを有し、前記樹脂回路基板に前記半導体チップが搭載された面の裏面に接合されている、
ことを特徴とする請求項１ないし請求項６のいずれか一項に記載の半導体用パッケージ。 The circuit board as a whole is the resin circuit board,
The flat plate member has substantially the same size as the semiconductor chip, and is bonded to the back surface of the surface on which the semiconductor chip is mounted on the resin circuit board.
The semiconductor package according to claim 1, wherein the package is a semiconductor package. 前記回路基板は、その全体が前記樹脂回路基板であり、
前記平板部材は、前記樹脂回路基板上に接合され、
前記半導体チップは、前記接合された前記平板部材上に接合されている、
ことを特徴とする請求項１に記載の半導体用パッケージ。 The circuit board as a whole is the resin circuit board,
The flat plate member is bonded onto the resin circuit board,
The semiconductor chip is bonded onto the bonded flat plate member,
The semiconductor package according to claim 1. 前記樹脂回路基板は、有機質不織布材、ガラス質織布材及びガラス質不織布材のうちの少なくともいずれか一つの布材に熱硬化型樹脂が含浸され硬化されて形成されることを特徴とする請求項１ないし請求項９のいずれか一項に記載の半導体用パッケージ。   The resin circuit board is formed by impregnating and curing a thermosetting resin on at least one of an organic nonwoven fabric material, a glassy woven fabric material, and a glassy nonwoven fabric material. The semiconductor package according to any one of claims 1 to 9. 前記有機質不織布材はアラミドであり、前記熱硬化性樹脂はその主成分がエポキシ樹脂であることを特徴とする請求項１０に記載の半導体用パッケージ。   The semiconductor package according to claim 10, wherein the organic nonwoven fabric material is aramid, and the thermosetting resin has an epoxy resin as a main component. 前記有機質不織布は紙であり、前記熱硬化性樹脂はフェノール樹脂又はエポキシ樹脂であることを特徴とする請求項１０に記載の半導体用パッケージ。   The semiconductor package according to claim 10, wherein the organic nonwoven fabric is paper, and the thermosetting resin is a phenol resin or an epoxy resin. 半導体チップを気密封止する半導体用パッケージの製造方法であって、
複数の区画に分割され、前記複数の区画のそれぞれに前記半導体チップよりも大きなサイズの開口部が形成され、前記開口部の周囲に第１の電極パターン部が形成され、樹脂を含有する材料からなる第１の回路基板の前記複数の区画のそれぞれに対して、前記半導体チップのヤング率と同等あるいはそれ以上の値のヤング率を有し、前記第１の電極パターン部に対応する位置に第２の電極パターン部が形成され、前記開口部よりも大きなサイズを有する第２の回路基板を、前記第１の電極パターン部と前記第２の電極パターン部とを電気的に接続させるようにかつ前記開口部を閉塞するようにして接合するステップと、
前記複数の区画のそれぞれに接合された前記第２の回路基板の前記開口部に臨む位置に前記半導体チップを接合するステップと、
前記接合された前記半導体チップを気密封止する封止部材を前記複数の区画のそれぞれに接合するステップと、
前記第１の回路基板の前記複数の区画を各区画毎に切り離すステップと、
を含むことを特徴とする半導体用パッケージの製造方法。 A method of manufacturing a semiconductor package for hermetically sealing a semiconductor chip,
The material is divided into a plurality of sections, each of the plurality of sections is formed with an opening having a size larger than that of the semiconductor chip, a first electrode pattern portion is formed around the opening, and a resin-containing material is used. Each of the plurality of sections of the first circuit board has a Young's modulus equal to or greater than the Young's modulus of the semiconductor chip, and is located at a position corresponding to the first electrode pattern portion. A second circuit board having a size larger than that of the opening so as to electrically connect the first electrode pattern portion and the second electrode pattern portion; Joining so as to close the opening;
Bonding the semiconductor chip to a position facing the opening of the second circuit board bonded to each of the plurality of sections;
Bonding a sealing member for hermetically sealing the bonded semiconductor chip to each of the plurality of sections;
Separating the plurality of sections of the first circuit board for each section;
A method for manufacturing a semiconductor package, comprising: 半導体チップを気密封止する半導体用パッケージの製造方法であって、
複数の区画に分割され、樹脂を含有する材料からなる回路基板に対して、前記半導体チップのヤング率と同等あるいはそれ以上の値のヤング率を有し、前記半導体チップと略同じサイズを有する平板部材を、前記複数の区画のそれぞれの一方の面に接合するステップと、
前記回路基板の前記複数の区画のそれぞれの前記平板部材が接合された面の裏面に、前記回路基板及び前記平板部材に対して重畳配置されるように前記半導体チップを接合するステップと、
前記接合された前記半導体チップを気密封止する封止部材を前記複数の区画のそれぞれに接合するステップと、
前記第１の回路基板の前記複数の区画を各区画毎に切り離すステップと、
を含むことを特徴とする半導体用パッケージの製造方法。 A method of manufacturing a semiconductor package for hermetically sealing a semiconductor chip,
A flat plate having a Young's modulus equal to or greater than the Young's modulus of the semiconductor chip and having substantially the same size as the semiconductor chip, with respect to a circuit board made of a resin-containing material divided into a plurality of sections Bonding a member to one side of each of the plurality of compartments;
Bonding the semiconductor chip so as to be superimposed on the circuit board and the flat plate member on the rear surface of the surface where the flat plate member of each of the plurality of sections of the circuit board is bonded;
Bonding a sealing member for hermetically sealing the bonded semiconductor chip to each of the plurality of sections;
Separating the plurality of sections of the first circuit board for each section;
A method for manufacturing a semiconductor package, comprising: 半導体チップを気密封止する半導体用パッケージの製造方法であって、
複数の区画に分割され、樹脂を含有する材料からなる回路基板に対して、前記半導体チップのヤング率と同等あるいはそれ以上の値のヤング率を有し、前記半導体チップと略同じサイズを有する平板部材を、前記複数の区画のそれぞれに接合するステップと、
前記接合された前記平板部材上に前記半導体チップを接合するステップと、
前記接合された前記半導体チップを気密封止する封止部材を前記複数の区画のそれぞれに接合するステップと、
前記第１の回路基板の前記複数の区画を各区画毎に切り離すステップと、
を含むことを特徴とする半導体用パッケージの製造方法。 A method of manufacturing a semiconductor package for hermetically sealing a semiconductor chip,
A flat plate having a Young's modulus equal to or greater than the Young's modulus of the semiconductor chip and having substantially the same size as the semiconductor chip, with respect to a circuit board made of a resin-containing material divided into a plurality of sections Joining a member to each of the plurality of compartments;
Bonding the semiconductor chip onto the bonded flat plate member;
Bonding a sealing member for hermetically sealing the bonded semiconductor chip to each of the plurality of sections;
Separating the plurality of sections of the first circuit board for each section;
A method for manufacturing a semiconductor package, comprising: 半導体チップを気密封止する半導体用パッケージの製造方法であって、
複数の区画に分割され、前記複数の区画のそれぞれに前記半導体チップよりも大きなサイズの開口部が形成され、前記開口部の周囲に第１の電極パターン部が形成され、樹脂を含有する材料からなる第１の回路基板の前記複数の区画のそれぞれに対して、前記半導体チップの熱膨張係数に近い値の熱膨張係数を有し、前記第１の電極パターン部に対応する位置に第２の電極パターン部が形成され、前記開口部よりも大きなサイズを有する第２の回路基板を、前記第１の電極パターン部と前記第２の電極パターン部とを電気的に接続させるようにかつ前記開口部を閉塞するようにして接合するステップと、
前記複数の区画のそれぞれに接合された前記第２の回路基板の前記開口部に臨む位置に前記半導体チップを接合するステップと、
前記接合された前記半導体チップを気密封止する封止部材を前記複数の区画のそれぞれに接合するステップと、
前記第１の回路基板の前記複数の区画を各区画毎に切り離すステップと、
を含むことを特徴とする半導体用パッケージの製造方法。 A method of manufacturing a semiconductor package for hermetically sealing a semiconductor chip,
The material is divided into a plurality of sections, each of the plurality of sections is formed with an opening having a size larger than that of the semiconductor chip, and a first electrode pattern portion is formed around the opening. Each of the plurality of sections of the first circuit board has a thermal expansion coefficient that is close to the thermal expansion coefficient of the semiconductor chip, and a second position at a position corresponding to the first electrode pattern portion. The second circuit board having an electrode pattern portion formed therein and having a size larger than the opening portion is configured to electrically connect the first electrode pattern portion and the second electrode pattern portion and the opening. Joining so as to block the part;
Bonding the semiconductor chip to a position facing the opening of the second circuit board bonded to each of the plurality of sections;
Bonding a sealing member for hermetically sealing the bonded semiconductor chip to each of the plurality of sections;
Separating the plurality of sections of the first circuit board for each section;
A method for manufacturing a semiconductor package, comprising: 半導体チップを気密封止する半導体用パッケージの製造方法であって、
複数の区画に分割され、樹脂を含有する材料からなる回路基板に対して、前記半導体チップの熱膨張係数に近い値の熱膨張係数を有し、前記半導体チップと略同じサイズを有する平板部材を、前記複数の区画のそれぞれの一方の面に接合するステップと、
前記回路基板の前記複数の区画のそれぞれの前記平板部材が接合された面の裏面に、前記回路基板及び前記平板部材に対して重畳配置されるように前記半導体チップを接合するステップと、
前記接合された前記半導体チップを気密封止する封止部材を前記複数の区画のそれぞれに接合するステップと、
前記第１の回路基板の前記複数の区画を各区画毎に切り離すステップと、
を含むことを特徴とする半導体用パッケージの製造方法。

A method of manufacturing a semiconductor package for hermetically sealing a semiconductor chip,
A flat plate member having a thermal expansion coefficient close to the thermal expansion coefficient of the semiconductor chip and having substantially the same size as the semiconductor chip with respect to a circuit board made of a material containing resin divided into a plurality of sections. Bonding to one side of each of the plurality of compartments;
Bonding the semiconductor chip so as to be superimposed on the circuit board and the flat plate member on the rear surface of the surface where the flat plate member of each of the plurality of sections of the circuit board is bonded;
Bonding a sealing member for hermetically sealing the bonded semiconductor chip to each of the plurality of sections;
Separating the plurality of sections of the first circuit board for each section;
A method for manufacturing a semiconductor package, comprising:

JP2005055493A 2005-03-01 2005-03-01 Package for semiconductor and manufacturing method thereof Pending JP2006245090A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005055493A JP2006245090A (en) 2005-03-01 2005-03-01 Package for semiconductor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005055493A JP2006245090A (en) 2005-03-01 2005-03-01 Package for semiconductor and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2006245090A true JP2006245090A (en) 2006-09-14

Family

ID=37051234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005055493A Pending JP2006245090A (en) 2005-03-01 2005-03-01 Package for semiconductor and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2006245090A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135696A (en) * 2006-10-27 2008-06-12 Kyocera Corp Electronic component housing package, electronic apparatus, and optical semiconductor apparatus
CN101853827A (en) * 2009-03-30 2010-10-06 索尼公司 Multilayer wiring substrate, stack structure sensor package, and method of manufacturing stack structure sensor package
CN102064137A (en) * 2010-12-06 2011-05-18 日月光半导体制造股份有限公司 Semiconductor structure with metal frame
CN103378118A (en) * 2012-04-27 2013-10-30 佳能株式会社 Electronic component, mounting member, electronic apparatus, and their manufacturing methods
JP2014015818A (en) * 2012-07-11 2014-01-30 Tadano Ltd General-purpose shim plate
US9220172B2 (en) 2012-04-27 2015-12-22 Canon Kabushiki Kaisha Electronic component, electronic module, their manufacturing methods, mounting member, and electronic apparatus
US9253922B2 (en) 2012-04-27 2016-02-02 Canon Kabushiki Kaisha Electronic component and electronic apparatus
WO2024103388A1 (en) * 2022-11-18 2024-05-23 华为技术有限公司 Integrated apparatus, detection apparatus, terminal and manufacturing method

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135696A (en) * 2006-10-27 2008-06-12 Kyocera Corp Electronic component housing package, electronic apparatus, and optical semiconductor apparatus
CN101853827A (en) * 2009-03-30 2010-10-06 索尼公司 Multilayer wiring substrate, stack structure sensor package, and method of manufacturing stack structure sensor package
CN102064137A (en) * 2010-12-06 2011-05-18 日月光半导体制造股份有限公司 Semiconductor structure with metal frame
CN103378118A (en) * 2012-04-27 2013-10-30 佳能株式会社 Electronic component, mounting member, electronic apparatus, and their manufacturing methods
US9155212B2 (en) 2012-04-27 2015-10-06 Canon Kabushiki Kaisha Electronic component, mounting member, electronic apparatus, and their manufacturing methods
US9220172B2 (en) 2012-04-27 2015-12-22 Canon Kabushiki Kaisha Electronic component, electronic module, their manufacturing methods, mounting member, and electronic apparatus
US9253922B2 (en) 2012-04-27 2016-02-02 Canon Kabushiki Kaisha Electronic component and electronic apparatus
CN103378118B (en) * 2012-04-27 2016-03-16 佳能株式会社 Electronic devices and components, installing component, electronic installation and their manufacture method
JP2014015818A (en) * 2012-07-11 2014-01-30 Tadano Ltd General-purpose shim plate
WO2024103388A1 (en) * 2022-11-18 2024-05-23 华为技术有限公司 Integrated apparatus, detection apparatus, terminal and manufacturing method

Similar Documents

Publication Publication Date Title
JP4803088B2 (en) Thermoelectric module and method for manufacturing the same
JP2006245090A (en) Package for semiconductor and manufacturing method thereof
JP5078512B2 (en) Crystal device
WO2018181708A1 (en) Module
JP2007165420A (en) Semiconductor device
JP2006203149A (en) Electronic component and its manufacturing method
JP4555369B2 (en) Electronic component module and manufacturing method thereof
JP6483854B2 (en) Electronic device mounting substrate and electronic device
JP6714922B2 (en) Semiconductor device package and manufacturing method thereof
KR20080008994A (en) Surface acoustic wave device
JP2005125447A (en) Electronic component and its manufacturing method
JP2002289741A (en) Semiconductor device
WO2018061394A1 (en) Electronic component
JP2004207415A (en) Semiconductor module, electronic equipment, and manufacturing method of semiconductor module
JP6557481B2 (en) Electronic equipment
JP5742623B2 (en) Semiconductor device
JP2013012570A (en) Semiconductor device and semiconductor device manufacturing method
WO2021020456A1 (en) Semiconductor package and semiconductor device
WO2020004566A1 (en) Base and semiconductor device
JP2004146706A (en) Semiconductor device
JP2006237324A (en) Semiconductor device and manufacturing method thereof
JP4585216B2 (en) Semiconductor device and manufacturing method thereof
JP2005317568A (en) Flip-chip type electronic component and manufacturing method thereof
JP2016143782A (en) Electronic device
JP2010040826A (en) Semiconductor chip and method of manufacturing the same