JP2006237041A - 素子の加工方法 - Google Patents
素子の加工方法 Download PDFInfo
- Publication number
- JP2006237041A JP2006237041A JP2005045147A JP2005045147A JP2006237041A JP 2006237041 A JP2006237041 A JP 2006237041A JP 2005045147 A JP2005045147 A JP 2005045147A JP 2005045147 A JP2005045147 A JP 2005045147A JP 2006237041 A JP2006237041 A JP 2006237041A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- processing
- analysis
- wiring
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Welding Or Cutting Using Electron Beams (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【課題】 高誘電率の絶縁膜を有する素子においても、当該絶縁膜の電荷蓄積による絶縁破壊を抑制しながら、当該素子を加工することができる素子の加工方法を提供する。
【解決手段】 接地電位と同電位の低電位電気配線と、加工されるべき加工領域の近傍の絶縁膜とを電気的に接続する電荷流出用電気配線を形成することにより、集束イオンビームを用いて絶縁膜を加工する際に、当該絶縁膜に電荷が発生しても、電荷流出用電気配線から接地電位と同電位になっている低電位電気配線へ、当該電荷が流出するようにする。
【選択図】 図2
【解決手段】 接地電位と同電位の低電位電気配線と、加工されるべき加工領域の近傍の絶縁膜とを電気的に接続する電荷流出用電気配線を形成することにより、集束イオンビームを用いて絶縁膜を加工する際に、当該絶縁膜に電荷が発生しても、電荷流出用電気配線から接地電位と同電位になっている低電位電気配線へ、当該電荷が流出するようにする。
【選択図】 図2
Description
本発明は、素子の加工方法に関し、特に、素子を解析するために絶縁膜を加工する方法に関する。
絶縁膜を有する素子の電気特性等の解析をする場合、例えば、特許文献1に開示されている方法のように、集束イオンビーム(以下「FIB(Forcused Ion Beam)という」にて絶縁膜を加工している。
しかしながら、上記の方法で当該絶縁膜の表面にイオンを集中させると、当該表面に電荷が発生する。絶縁膜上に発生している電荷をそのままにしておくと、当該電荷の蓄積により、絶縁膜に瞬間的に高電圧が加わり絶縁破壊を起こすことから、解析したい素子の電気特性等の測定ができなくなる。この課題を解決するために、例えば、加工中の絶縁膜の表面に発生している電荷に向けて、プラスに帯電したプラズマイオン等を照射しながら加工することにより当該絶縁膜の破壊を抑制している。
ところが、高誘電率の絶縁膜においては、当該絶縁膜に電荷が発生しやすくなり、プラズマイオンを照射する方法では、発生する電荷を中和させる能力が追随できず、結局、絶縁破壊を起こしてしまう。
本発明の目的は、高誘電率の絶縁膜を有する素子においても、当該絶縁膜の電荷の蓄積による絶縁破壊を抑制しながら、当該素子を加工することができる素子の加工方法を提供することにある。
上記の課題を解決するために、本発明は、基板に形成されている素子を解析するために、前記素子に形成されている絶縁膜を加工する素子の加工方法であって、前記絶縁膜を加工する際に電荷の蓄積が発生した場合に、前記絶縁膜上の電荷を逃がすための電荷流出経路を形成することを要旨とする。
本発明に係る素子の加工方法によれば、電荷を逃がすための電荷流出経路を形成することにより、当該絶縁膜を加工する際に発生する電荷が、電荷流出経路へ流出することから、電荷の蓄積が起因の絶縁膜の絶縁破壊を抑制しながら、当該素子が有する絶縁膜を加工することができる。
また、本発明は、上記に記載の素子の加工方法であって、前記基板は、接地電位と同電位になっている低電位電気配線を有し、前記低電位電気配線と、加工されるべき加工領域の近傍の前記絶縁膜とを、電気的に接続するための電荷流出用電気配線を形成することにより、前記電荷流出経路を形成することを要旨とする。
本発明に係る素子の加工方法によれば、素子上に形成され、かつ、接地電位と同電位になっている低電位電気配線と、絶縁膜の加工されるべき加工領域の近傍とを電気的に接続するための電荷流出用電気配線を形成することにより、絶縁膜を加工する際に発生する電荷を流出させるための電荷流出経路を形成することができる。
また、本発明は、上記に記載の素子の加工方法であって、導電性を有し、かつ、接地電位と同電位である部材と前記絶縁膜とが導電可能な状態になるように、加工されるべき加工領域の近傍の前記絶縁膜の上に、前記部材を接触させることにより前記電荷流出経路を形成することを要旨とする。
本発明に係る素子の加工方法によれば、導電性を有し、かつ、接地電位と同電位である部材を、絶縁膜の加工すべき領域の近傍と接触させることにより、絶縁膜を加工する際に発生する電荷を流出させるための電荷流出経路を形成することができる。
また、本発明は、導電性を有する導電層の上に形成されている絶縁膜を有する素子と、接地電位と同電位になっている低電位電気配線と、前記素子の電気特性を解析するための電極パッドと、を有する基板の、前記絶縁膜における加工されるべき加工領域の近傍の前記絶縁膜と前記低電位電気配線とを電気的に接続し、前記絶縁膜に電荷が発生した場合に電荷を低電位電気配線に流出させるための電荷流出用電気配線を形成する電荷流出用電気配線形成工程と、前記加工領域の下側の前記導電層の少なくとも一部を露出させて、前記電極パッドと電気的に接続するための解析用導電部を形成すべく、前記加工領域の前記絶縁膜を除去する絶縁膜加工工程と、前記電極パッドと前記解析用導電部とを電気的に接続するための解析用電気配線を形成する解析用電気配線形成工程と、前記絶縁膜と電気的に切断されるように、前記電荷流出用電気配線を加工する電荷流出用電気配線切断工程と、を有することを要旨とする。
本発明に係る素子の加工方法によれば、低電位電気配線と、加工されるべき加工領域の近傍の絶縁膜とを電気的に接続する電荷流出用電気配線を形成することにより、集束イオンビームを用いて絶縁膜を加工する際に、当該絶縁膜に電荷が発生しても、電荷流出用電気配線から接地電位と同電位になっている低電位電気配線へ、当該電荷が流出することから、電荷の蓄積が起因の絶縁膜の絶縁破壊を抑制しながら、素子が有する絶縁膜を加工することができる。また、素子の解析をするための電極パッドと解析用導電部とを、電気的に接続するための解析用電気配線を形成した後に、電荷流出用電気配線を電気的に切断されるように加工することにより、電荷流出用電気配線の影響を受けることなく、素子自体の電気測定することができることから、信頼性の高い素子の解析ができる。
また、本発明は、導電性を有する導電層の上に形成されている絶縁膜を有する素子と、前記素子の電気特性を解析するための電極パッドと、を有する基板の、前記絶縁膜における加工されるべき加工領域の近傍の前記絶縁膜の上に、導電性を有し、かつ、接地電位と同電位である部材を接触させて、前記絶縁膜に電荷が発生した場合に電荷を前記部材に流出させるために、前記部材を移動させる第1部材移動工程と、前記加工領域の下側の前記導電層の少なくとも一部を露出させて、前記電極パッドと電気的に接続するための解析用導電部を形成すべく、前記加工領域の前記絶縁膜を除去する絶縁膜加工工程と、前記電極パッドと前記解析用導電部とを電気的に接続するための解析用電気配線を形成する解析用電気配線形成工程と、前記部材と前記絶縁膜との接触を断つように、前期部材を移動させる第2部材移動工程と、を有することを要旨とする。
本発明に係る素子の加工方法によれば、絶縁膜に、導電性を有し、かつ、接地電位と同電位である部材を接触させることにより、前記絶縁膜に電荷が発生した場合に電荷を前記部材に流出させることから、電荷の蓄積が起因の絶縁膜の絶縁破壊を抑制しながら、素子が有する絶縁膜を加工することができる。また、素子の解析をするための電極パッドと解析用導電部とを、電気的に接続するための解析用電気配線を形成した後に、導電性の部材と前記絶縁膜との接触を絶つことにより、信頼性の高い素子の解析ができる。
また、本発明では、前記絶縁膜の加工は、集束イオンビームを用いて行ってもよい。
(第1実施形態)
本発明に係る第1実施形態における素子の加工方法を、図1〜図3を参照して説明する。素子の例として、液晶パネルで用いられるTFD(Thin Film Diode)素子を挙げて説明する。
本発明に係る第1実施形態における素子の加工方法を、図1〜図3を参照して説明する。素子の例として、液晶パネルで用いられるTFD(Thin Film Diode)素子を挙げて説明する。
図1(a)は、ガラス基板に形成されている液晶を駆動させるためのTFD素子を有する液晶パネルの一部を示す模式平面図であり、図1(b)は、同図(a)におけるA−A線における模式断面図である。
液晶パネル200の構造について説明する。ガラス基板10の上には、素子100が形成されている。素子100は、図1(b)に示すように、ガラス基板10の上に導電部としてのタンタルで形成されているタンタル膜12と、タンタル膜12を覆うように、絶縁膜としての酸化タンタルで形成されている酸化タンタル膜11とを有している。素子100の左側には、接地電位と同電位となっている、クロムで形成されている低電位電気配線13を有している。
素子100の右下側には、液晶等に電圧を印加するための画素電極として、可視光に対してほぼ透明であるITO(Indium Tin Oxide)電極14が形成されている。素子100の右上側には、解析用電極パッド15が形成されている。解析用電極パッド15は、素子100を解析する際に、FIB法を用いて金属を堆積させて形成している。なお、解析用電極パッド15は、予め液晶パネル200に形成しておいてもよい。
素子100の酸化タンタル膜11上の一部に、低電位電気配線13と電気的に接続されている第1の素子用電気配線13aと、ITO電極14と電気的に接続されている第2の素子用電気配線14aが形成されている。素子100と第1の素子用電気配線13aとが重複している第1の部分100aと、及び素子100と第2の素子用電気配線14aとが重複している第2の部分100bとは、MIM(Metal Insulator Metal)構造を有する第1のTFD素子部100a及び第2のTFD素子部100bとなっている。
上記のような構造を有する液晶パネル200において、画素が正しく表示されない等の不良が発生した場合、素子100の、特に第1のTFD素子部100aまたは第2のTFD素子部100bを電気的に測定することにより、詳細な解析を行う。第1のTFD素子部100aまたは第2のTFD素子部100bの電気的な解析を行うために、素子100の酸化タンタル膜11の一部を除去し、酸化タンタル膜11の下側にあるタンタル膜12と、解析用電極パッド15との間に解析用電気配線を形成する。
しかし、従来のように、FIB加工装置(図示せず)により、FIB法を用いて直接、酸化タンタル膜11を加工して、その下側にあるタンタル膜12と解析用電極パッド15との間に、解析用の電気配線を形成することができない。なぜなら、酸化タンタル膜11は、高誘電率を有する材料であるため、FIBを照射することにより、酸化タンタル膜11上に電荷が次々と発生し、測定したい酸化タンタル膜11、すなわち第1のTFD素子部100a及び第2のTFD素子部100bの酸化タンタル膜11が絶縁破壊を起こす可能性が高いからである。
以下に、酸化タンタル膜11の絶縁破壊を起こさないようにして、解析用電気配線を形成する方法について、図2及び図3を参照して説明する。
図2(a)は、電荷流出用電気配線形成工程を示す。素子100における酸化タンタル膜11が加工されるべき加工領域11aの近傍の酸化タンタル膜11の上と、低電位電気配線13とを、電気的に接続するように、FIB法を用いて、タングステンを堆積させて電荷流出用電気配線16を形成する。
図2(a)は、電荷流出用電気配線形成工程を示す。素子100における酸化タンタル膜11が加工されるべき加工領域11aの近傍の酸化タンタル膜11の上と、低電位電気配線13とを、電気的に接続するように、FIB法を用いて、タングステンを堆積させて電荷流出用電気配線16を形成する。
図2(b)は、絶縁膜加工工程を示す。酸化タンタル膜11の加工領域11aをFIB法を用いて、加工領域11aの下に形成されている解析用導電部としてのタンタル膜12aを露出させるまで、エッチング加工する。酸化タンタル膜11をエッチングする際に、酸化タンタル膜11の表面には電荷が発生する。発生した電荷は、すぐに電荷流出用電気配線16へ移動し、接地電位となっている低電位電気配線13へと流出していく。すなわち、電荷流出用電気配線16から低電位電気配線13への経路が電荷流出経路となり、酸化タンタル膜11の加工中に発生した電荷を流出させる。
したがって、電荷流出用電気配線16を形成することにより、酸化タンタル膜11の加工中に発生した電荷は、電荷流出用電気配線16から低電位電気配線13へと流出し、酸化タンタル膜11の表面には、電荷がほとんど溜まらなくなることから、特に、解析したい第1のTFD素子部100aまたは第2のTFD素子部100bの酸化タンタル膜11の電荷の蓄積による絶縁破壊を抑制することができる。
図3(a)は、解析用電気配線形成工程を示す。電荷流出用電気配線16の形成と同様に、FIB法を用いて、タングステンを堆積させることにより、解析用導電部としてのタンタル膜12aと、解析用電極パッド15とを電気的に接続するための解析用電気配線17を形成する。
図3(b)は、電荷流出用電気配線切断工程を示す。電荷流出用電気配線16は、解析する際には不要となるので、FIB法を用いて、タングステンの一部を電気的に切断されるように除去することで、断線した電荷流出用電気配線16aを得る。
これにより、解析用電気配線17、第1の素子用電気配線13aまたは第2の素子用電気配線14aとを用いて、第1のTFD素子部100a及び第2のTFD素子部100bを電気測定することができる。また、電荷流出用電気配線16を切断することにより、電荷流出用電気配線16の影響を受けることなく、素子100が有する第1のTFD素子部100a及び第2のTFD素子部100b自体の電気測定をすることができることから、信頼性の高い電気的な解析をすることができる。
なお、本実施形態では、素子100における第1のTFD素子部100a及び第2のTFD素子部100bを解析するための素子100の加工方法について説明したが、上記の第1のTFD素子部100a及び第2のTFD素子部100bを含む素子100だけに限らず、TFT(Thin Film Transistor)素子や、ICチップ等における、絶縁破壊を起こしやすい絶縁膜を有する、MISFET(Metal Insulator Semiconductor Field Effect Transistor)等の半導体素子やその他の素子でも、本実施形態で示した方法を用いることができる。
(第2実施形態)
本発明に係る第2実施形態における素子の加工方法を図4及び図5を参照して説明する。本実施形態では、第1実施形態と同様、ガラス基板に形成されている液晶を駆動させるためのTFD素子等を有する液晶パネルを用いている。したがって、液晶パネル200等の構造の説明は割愛する。
本発明に係る第2実施形態における素子の加工方法を図4及び図5を参照して説明する。本実施形態では、第1実施形態と同様、ガラス基板に形成されている液晶を駆動させるためのTFD素子等を有する液晶パネルを用いている。したがって、液晶パネル200等の構造の説明は割愛する。
以下に、酸化タンタル膜11を破壊せずに解析用電気配線を形成する方法について、図4及び図5を参照して説明する。
図4(a)は、第1部材移動工程を示す。先端が針状になっている導電性を有し、かつ、接地電位と同電位となっている部材としての導電棒30を、素子100における酸化タンタル膜11が、加工されるべき加工領域11aの近傍の酸化タンタル膜11の上に接触するように、ガラス基板10の上方から下方に向けて移動させる。導電棒30は、例えば、FIB装置(図示せず)が備えているピックアップ棒等を用いてもよい。
図4(a)は、第1部材移動工程を示す。先端が針状になっている導電性を有し、かつ、接地電位と同電位となっている部材としての導電棒30を、素子100における酸化タンタル膜11が、加工されるべき加工領域11aの近傍の酸化タンタル膜11の上に接触するように、ガラス基板10の上方から下方に向けて移動させる。導電棒30は、例えば、FIB装置(図示せず)が備えているピックアップ棒等を用いてもよい。
図4(b)は、絶縁膜加工工程を示す。第1実施形態と同様に、加工領域11aの酸化タンタル膜11をエッチング加工し、解析用導電部としてのタンタル膜12aを露出させる。酸化タンタル膜11を加工している間は、導電棒30を当該酸化タンタル膜11と接触させつづけているので、酸化タンタル膜11をエッチング加工する際に発生する電荷は、導電棒30に引き寄せられ、流出していく。すなわち、導電棒30が電荷流出経路となり、酸化タンタル膜11の加工中に発生した電荷を流出させる。
したがって、導電棒30を加工領域11aの近傍の酸化タンタル膜11に接触させることにより、酸化タンタル膜11の加工中に発生した電荷は、導電棒30へ流出し、酸化タンタル膜11の表面にはほとんど溜まらなくなることから、第1実施形態と同様、解析したい第1のTFD素子部100aまたは第2のTFD素子部100bの酸化タンタル膜11の電荷の蓄積による絶縁破壊を抑制することができる。
図5(a)は、解析用電気配線形成工程を示す。これは、第1実施形態と同様であるので、説明は割愛する。
図5(b)は、第2部材移動工程を示す。導電棒30を、酸化タンタル膜11との接触を絶つように、ガラス基板10の上方に向けて引き上げるように移動させる。
これにより、酸化タンタル膜11を加工時に電荷蓄積等による静電破壊をさせずに、目的とする、素子100の、第1のTFD素子部100a及び第2のTFD素子部100bを電気的に測定して、解析するための解析用電気配線17が形成することができる。また、導電棒30と酸化タンタル膜11との接触を絶つことにより、導電棒30の影響を受けることなく、素子100が有する第1のTFD素子部100a及び第2のTFD素子部100b自体の電気測定をすることができることから、信頼性の高い電気的な解析をすることができる。
また、第1実施形態とは異なり、低電位電気配線13を必要とせず、また、電荷流出用電気配線16のような電気配線の形成も必要とせず、導電棒30の移動だけで、酸化タンタル膜11を絶縁破壊させずに加工することができる。
10…基板としてのガラス基板、11…素子が有する絶縁膜、11a…絶縁膜上の加工領域、12…素子が有する導電膜、12a…解析用導電部、13…低電位電気配線、13a…第1の素子用電気配線、14…画素電極としてのITO電極、14a…第2の素子用電気配線、15…電極パッド、16…電荷流出用電気配線、16a…断線した電荷流出用電気配線、17…解析用電気配線、30…導電性の部材としての導電棒、100…素子、100a…第1のTFD素子部、100b…第2のTFD素子部、200…液晶パネル。
Claims (6)
- 基板に形成されている素子を解析するために、前記素子に形成されている絶縁膜を加工する素子の加工方法であって、
前記絶縁膜を加工する際に電荷の蓄積が発生した場合に、前記絶縁膜上の電荷を逃がすための電荷流出経路を形成する素子の加工方法。 - 請求項1に記載の素子の加工方法であって、
前記基板は、接地電位と同電位になっている低電位電気配線を有し、
前記低電位電気配線と、加工されるべき加工領域の近傍の前記絶縁膜とを、電気的に接続するための電荷流出用電気配線を形成することにより、前記電荷流出経路を形成する素子の加工方法。 - 請求項1に記載の素子の加工方法であって、
導電性を有し、かつ、接地電位と同電位である部材と前記絶縁膜とが導電可能な状態になるように、加工されるべき加工領域の近傍の前記絶縁膜の上に、前記部材を接触させることにより前記電荷流出経路を形成する素子の加工方法。 - 導電性を有する導電層の上に形成されている絶縁膜を有する素子と、
接地電位と同電位になっている低電位電気配線と、
前記素子の電気特性を解析するための電極パッドと、
を有する基板の、前記絶縁膜における加工されるべき加工領域の近傍の前記絶縁膜と前記低電位電気配線とを電気的に接続し、前記絶縁膜に電荷が発生した場合に電荷を前記低電位電気配線に流出させるための電荷流出用電気配線を形成する電荷流出用電気配線形成工程と、
前記加工領域の下側の前記導電層の少なくとも一部を露出させて、前記電極パッドと電気的に接続するための解析用導電部を形成すべく、前記加工領域の前記絶縁膜を除去する絶縁膜加工工程と、
前記電極パッドと前記解析用導電部とを電気的に接続するための解析用電気配線を形成する解析用電気配線形成工程と、
前記絶縁膜と電気的に切断されるように、前記電荷流出用電気配線を加工する電荷流出用電気配線切断工程と、
を有する素子の加工方法。 - 導電性を有する導電層の上に形成されている絶縁膜を有する素子と、
前記素子の電気特性を解析するための電極パッドと、
を有する基板の、前記絶縁膜における加工されるべき加工領域の近傍の前記絶縁膜の上に、導電性を有し、かつ、接地電位と同電位である部材を接触させて、前記絶縁膜に電荷が発生した場合に電荷を前記部材に流出させるために、前記部材を移動させる第1部材移動工程と、
前記加工領域の下側の前記導電層の少なくとも一部を露出させて、前記電極パッドと電気的に接続するための解析用導電部を形成すべく、前記加工領域の前記絶縁膜を除去する絶縁膜加工工程と、
前記電極パッドと前記解析用導電部とを電気的に接続するための解析用電気配線を形成する解析用電気配線形成工程と、
前記部材と前記絶縁膜との接触を断つように、前記部材を移動させる第2部材移動工程と、
を有する素子の加工方法。 - 請求項1乃至5のいずれか一項に記載の素子の加工方法であって、
前記絶縁膜の加工は、集束イオンビームを用いる素子の加工方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005045147A JP2006237041A (ja) | 2005-02-22 | 2005-02-22 | 素子の加工方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005045147A JP2006237041A (ja) | 2005-02-22 | 2005-02-22 | 素子の加工方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006237041A true JP2006237041A (ja) | 2006-09-07 |
Family
ID=37044404
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005045147A Withdrawn JP2006237041A (ja) | 2005-02-22 | 2005-02-22 | 素子の加工方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006237041A (ja) |
-
2005
- 2005-02-22 JP JP2005045147A patent/JP2006237041A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7903187B2 (en) | Static electricity preventing assembly for display device and method of manufacturing the same | |
US8072034B2 (en) | Array substrate and method of manufacturing the same | |
JP2006047957A (ja) | 薄膜トランジスタアレイ基板とその修復方法 | |
US8259282B2 (en) | Method of repairing short or potential short circuits during resizing of an electronic flat panel display | |
US10726752B2 (en) | Array substrate and manufacturing method, and display panel | |
US8754999B2 (en) | Liquid crystal display and method for repairing defective pixel | |
US7995156B2 (en) | Method of manufacturing a display substrate using a laser to remove test lines from the substrate without cutting the substrate | |
JP2008096708A (ja) | 表示装置 | |
US7352432B2 (en) | Liquid crystal display device | |
CN106783889A (zh) | 显示基板及其制备方法、显示装置 | |
JP2007310180A (ja) | 液晶表示装置及びその欠陥画素修復方法 | |
US20070002242A1 (en) | Liquid crystal display panel and method of correcting pixel defect | |
CN104752442B (zh) | 一种阵列基板 | |
CN110797302B (zh) | 有源矩阵基板的制造方法及有源矩阵基板 | |
JP2006237041A (ja) | 素子の加工方法 | |
CN108628046A (zh) | 像素单元及其制造方法、阵列基板和显示装置 | |
US11521992B2 (en) | Method for manufacturing array substrate, intermediate array substrate product, and array substrate | |
US10545594B2 (en) | Array substrate, fabrication method and display device | |
KR100770256B1 (ko) | 플렉서블 평판표시장치의 제조방법 | |
US9773821B2 (en) | Display apparatus | |
GB2429824A (en) | Thin film transistor array, electrostatic discharge protection device thereof, and methods for fabricating the same | |
US8879040B2 (en) | Active matrix substrate and display device | |
CN107895727B (zh) | 显示基板及其制造方法 | |
JP2010054609A (ja) | 液晶表示装置およびその製造方法 | |
JP2005303220A (ja) | Tftアレイ基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070404 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080513 |