以下、本発明に係る実施形態を図面に基づいて説明する。なお、各図において同一の符号を付した構成は、同一の構成であることを示し、その説明を省略する。
(第1実施形態)
図1は、本発明の一実施形態に係る照明装置の構成の一例を示す断面図である。図1に示す照明装置1は、例えば自動車、オートバイや列車等の車両に用いられる前照灯であり、車両の車体に固定される灯体ハウジング2(筐体)の内部にランプソケット3と反射板4と放電灯Laとを収納したものであり、灯体ハウジング2の前面に設けた開口部には、灯体レンズ5が装着される。灯体ハウジング2の後部には、放電灯Laを交換するための開口部6が設けられており、開口部6には着脱可能なキャップ7が取り付けられている。灯体ハウジング2の下部外側には、ケースに収納された放電灯点灯装置8が取り付けられ、放電灯点灯装置8には、例えばバッテリを直流電源として電源供給を行うための電源線CBL1が接続されている。さらに、放電灯点灯装置8と、ランプソケット3とはハーネスCBL2により接続されている。そして、ランプソケット3に放電灯Laを取り付けることにより、放電灯点灯装置8からの電力を放電灯Laへ供給し、放電灯Laを点灯させるようになっている。そして、照明装置1は、例えば図2に示す車両9の車体における前部の左右両側にそれぞれ配設されるようになっている。
図3は、本発明の第1の実施形態に係る放電灯点灯装置8の構成の一例を示すブロック図である。図3に示す放電灯点灯装置8は、直流電源部10と、インバータ部20と、始動回路30と、制御回路部40と、PWM信号発生回路50とを備えている。
直流電源部10は、外部に接続された直流電源Eから出力された直流の入力電圧Vinを、PWM信号発生回路50からの制御信号に応じて所定の直流電圧である出力電圧Voutに変換してインバータ部20に供給するDC−DCコンバータで、トランスTと、スイッチング素子Q1と、ダイオードD1と、コンデンサC1とを備えている。
また、直流電源部10の外部に直流電源Eが接続されており、直流電源Eの正極は、トランスTの一次側巻線L1の一端に接続され、他端はスイッチング素子Q1を介して直流電源Eの負極に接続されている。トランスTの二次側巻線L2には、ダイオードD1とコンデンサC1との直列回路が並列に接続されている。そして、コンデンサC1の両端電圧が、直流電源部10の出力電圧Voutとしてインバータ部20へ供給されるようになっている。
インバータ部20は、スイッチング素子Q2,Q3の直列回路とスイッチング素子Q4,Q5の直列回路とが並列に接続されて構成されたブリッジ回路と、制御回路部40からの制御信号に応じてスイッチング素子Q2〜Q5をオンオフさせるドライブ回路21とを備えている。スイッチング素子Q1〜Q5は、例えばMOSFETを用いて構成されている。
始動回路30は、放電開始時に点灯電圧よりも非常に高い電圧を印加する必要があるHIDランプ(高圧放電ランプ)を点灯させるため高電圧を発生する回路である。始動回路30は、図1に示すハーネスCBL2とランプソケット3とを介してランプソケット3に取り付けられた放電灯Laと接続されている。
制御回路部40は、ランプ電圧検出回路401(電圧検出部)と、目標値設定部402と、ランプ電流検出回路403(電流検出部)と、差分出力部404と、VI変換回路405と、インバータ制御部406と、スイッチSW1(積分制御部)と、比例積分回路407(積分回路)とを備えている。
ランプ電圧検出回路401は、コンデンサC1の両端電圧、すなわち直流電源部10の出力電圧を、放電灯Laに供給されるランプ電圧と略等価な電圧として検出し、その電圧を示す電圧検出信号SLVを目標値設定部402へ出力する。目標値設定部402は、ランプ電圧検出回路401から出力された電圧検出信号SLVから放電灯Laに供給する目標電流値を設定すると共に、その目標電流値を示す目標電流値信号STIを差分出力部404へ出力する。ランプ電流検出回路403は、直流電源部10の出力電流を、放電灯Laに供給されるランプ電流と略等価な電流として検出し、その電流を示す電流検出信号SLIを差分出力部404へ出力する。
差分出力部404は、例えば減算器を用いて構成されており、目標値設定部402により設定された目標電流値を示す目標電流値信号STIからランプ電流検出回路403により検出された検出電流値を示す電流検出信号SLIを減算した差分値を示す差分電圧をVI変換回路405へ出力する。VI変換回路405は、電圧−電流変換回路で、差分出力部404により得られた差分電圧を電流に変換した差分信号SUBをスイッチSW1を介して比例積分回路407へ出力する。スイッチSW1は、インバータ制御部406からのホールド信号Holdに応じてオンオフするスイッチング素子である。
比例積分回路407は、コンデンサC2と抵抗R1との直列回路から構成されており、比例積分回路407のコンデンサC2側端子がスイッチSW1に接続され、抵抗R1側端子がグラウンドに接続されている。そして、VI変換回路405からスイッチSW1を介して比例積分回路407へ供給された差分信号SUBが抵抗R1を流れ、コンデンサC2により充電されてコンデンサC2と抵抗R1との直列回路の両端間に生じた電圧が、直流電源部10の出力電圧Voutを設定する電圧制御信号SWCとしてPWM信号発生回路50へ出力される。この場合、比例積分回路407は、出力電圧設定部の一例として機能する。
PWM信号発生回路50は、制御回路部40から出力された電圧制御信号SWCに応じてPWM制御に基づきスイッチング素子Q1をオンオフさせるための制御信号SPWMのデューティを変化させ、直流電源部10から電圧制御信号SWCに応じた出力電圧Voutを出力させる。図4は、PWM信号発生回路50の構成の一例を示す回路図である。図4に示すPWM信号発生回路50は、例えばノコギリ波信号W1を出力する発振器OSC1と、ノコギリ波信号W1と電圧制御信号SWCとを比較するコンパレータCMP1とを備えている。なお、発振器OSC1は三角波信号を出力する発振回路であってもよい。
図5は、PWM信号発生回路50の動作を説明するための説明図である。図5に示すように、コンパレータCMP1によりノコギリ波信号W1と電圧制御信号SWCとが比較され、電圧制御信号SWCがノコギリ波信号W1を上回るとコンパレータCMP1がオンして制御信号SPWMがハイレベルにされ、電圧制御信号SWCがノコギリ波信号W1以下になるとコンパレータCMP1がオフして制御信号SPWMがローレベルにされる。これにより、制御回路部40から出力された電圧制御信号SWCの電圧レベルが上昇すると制御信号SPWMのオンデューティが増大され、電圧制御信号SWCの電圧レベルが低下すると制御信号SPWMのオンデューティが減少されるようになっている。
スイッチング素子Q1は、制御信号SPWMがハイレベルでオンされ、ローレベルでオフされるようにされており、制御信号SPWMのオンデューティの増減に応じて、すなわち電圧制御信号SWCの電圧レベルの増減に応じて直流電源部10の出力電圧Voutが増減される。
なお、PWM信号発生回路50は、例えば図6に示す構成としてもよい。図6に示すPWM信号発生回路50aは、いわゆるカレントモード型の回路で、コンパレータCMP1によって、トランスTの一次側巻線L1を流れる電流I1の検出電圧W2と電圧制御信号SWCとが比較され、コンパレータCMP1の出力信号W3がフリップフロップFF1のリセット端子へ出力され、フリップフロップFF1のセット端子には所定の周波数信号W0を出力する発振器OSC2が接続されている。そして、フリップフロップFF1の出力信号が制御信号SPWMとしてスイッチング素子Q1へ出力される。
図7は、図6に示すPWM信号発生回路50aの動作を説明するための説明図である。図7に示すように、発振器OSC2から出力された周波数信号W0によって周期的にフリップフロップFF1がセットされて制御信号SPWMがハイレベルにされ、スイッチング素子Q1がオンする。スイッチング素子Q1がオンすると、トランスTの一次側巻線L1に流れる電流I1が徐々に増加して検出電圧W2が徐々に増大し、電圧制御信号SWCに達するとコンパレータCMP1によってフリップフロップFF1がリセットされて制御信号SPWMがローレベルにされ、スイッチング素子Q1がオフする。これにより、電圧制御信号SWCの電圧レベルの増減に応じて制御信号SPWMのオンデューティが増減され、直流電源部10の出力電圧Voutが増減されるようになっている。
なお、PWM信号発生回路50,50aの構成は図4及び図6に示す構成に限られず、電圧制御信号SWCの電圧に応じて直流電源部10の出力電圧Voutを設定するものであればよい。
インバータ制御部406は、インバータ部20におけるスイッチング素子Q2,Q5をオンオフさせる制御信号SQ25と、インバータ部20におけるスイッチング素子Q3,Q4をオンオフさせる制御信号SQ34とをドライブ回路21へ出力し、スイッチング素子Q2,Q5の組とスイッチング素子Q3,Q4の組とを交互にオンオフさせて直流電源部10の出力電圧Voutをスイッチングさせ、放電灯Laの点灯用の交番電圧を生成させる。また、インバータ制御部406は、インバータ部20におけるスイッチング素子Q2〜Q5のスイッチング動作のタイミングと同期して比例積分回路407による差分信号SUBの積分を停止させるべくホールド信号HoldをスイッチSW1へ出力する。
図8は、インバータ制御部406の構成の一例を示す概略ブロック図である。図8に示すインバータ制御部406は、周期信号W4を出力する発振器OSC3と、低周波INV駆動信号発生回路461と、ホールド信号発生回路462とを備えている。低周波INV駆動信号発生回路461は、発振器OSC3から出力された周期信号W4に基づき制御信号SQ25と制御信号SQ34とを生成すると共にスイッチング素子Q2〜Q5のスイッチング動作のタイミング、すなわち制御信号SQ25及び制御信号SQ34の変化するタイミングを示すスイッチングタイミング信号W5を、ホールド信号発生回路462へ出力する。制御信号SQ25は、例えばハイレベルでスイッチング素子Q2,Q5をオンさせ、制御信号SQ34は、例えばハイレベルでスイッチング素子Q3,Q4をオンさせる。
ホールド信号発生回路462は、発振器OSC3から出力された周期信号W4と低周波INV駆動信号発生回路461から出力されたスイッチングタイミング信号W5とに基づいてホールド信号HoldをスイッチSW1へ出力する。
図9は、インバータ制御部406の動作を説明するための説明図である。まず、低周波INV駆動信号発生回路461によって、例えば発振器OSC3から出力された周期信号W4が分周されて、放電灯Laを点灯させるための交番周波数にされた制御信号SQ25が生成され、制御信号SQ25を反転した信号(180度位相がずれた信号)が制御信号SQ34として生成される。そして、インバータ制御部406から制御信号SQ25と制御信号SQ34とがドライブ回路21を介してスイッチング素子Q2,Q5とスイッチング素子Q3,Q4とへ出力され、直流電源部10からの出力電圧Voutがスイッチング素子Q2,Q5とスイッチング素子Q3,Q4とによって交互にスイッチングされ、交番電圧にされて始動回路30を介して放電灯Laへ供給される。
また、制御信号SQ25,SQ34は、例えば周期信号W4がローレベルの期間、例えばローレベルになるようにされている。これにより、制御信号SQ25の立ち下がりから制御信号SQ34の立ち上がりまで、及び制御信号SQ34の立ち下がりから制御信号SQ25の立ち上がりまでの間に周期信号W4のローパルス幅の時間だけ、制御信号SQ25と制御信号SQ34とが共にローレベルにされる。すなわちスイッチング素子Q2,Q5とスイッチング素子Q3,Q4とのオンオフの切り替えタイミングにおいて、スイッチング素子Q2〜Q5がすべてオフするデッドオフタイムTdが設けられる。
これにより、スイッチング素子Q2,Q5とスイッチング素子Q3,Q4とのオンオフ遅延や遷移時間などのために生じるいわゆるアーム短絡の発生が抑制される。また、デッドオフタイムTdを、発振器OSC3から出力された周期信号W4における例えばローレベルの期間として設けることができるので、インバータ部20の交番周期を生成するための発振回路の他にデッドオフタイムTdを生成するためのタイマ回路を別途設ける必要がなく、回路を簡素化することができる。
そして、低周波INV駆動信号発生回路461から、スイッチング素子Q2〜Q5のスイッチング動作のタイミングを示すスイッチングタイミング信号W5がホールド信号発生回路462へ出力され、ホールド信号発生回路462によって、スイッチングタイミング信号W5で示されるスイッチング素子Q2〜Q5のスイッチング動作のタイミングから、予め設定されたホールド時間Tholdの間、ホールド信号HoldがハイレベルでスイッチSW1へ出力される。ホールド時間Tholdは、スイッチング素子Q2〜Q5のスイッチング動作タイミングにおいて、ランプ電圧検出回路401で検出される検出電圧とランプ電流検出回路403によって検出される検出電流とが不連続になる時間を含む時間で周期信号W4の周期の整数倍にされている。例えば図9に示すホールド時間Tholdは発振器OSC3から出力される周期信号W4の2周期分の時間で、例えば200μsec(マイクロ秒)に設定されている。
また、例えばホールド時間Tholdを決定したり、その他放電灯点灯装置8内の各部に経過時間に応じた動作をさせるための計時タイマを備える場合には、このような各種計時タイマを動作させるためのそれぞれの時間要素に応じた発振器やタイマ回路を設ける必要があるが、図8に示すインバータ制御部406では、発振器OSC3から出力された周期信号W4を用いてこのような各種計時タイマを動作させるので、回路を簡素化することができる。
また、例えば、制御回路部40を集積回路化する場合、このような各種計時タイマを動作させるための発振器を集積回路の外部に接続するための信号端子や、タイマ回路の時定数を設定するための時定数設定端子が増加するために集積回路に必要とされる外部端子数が必要となる。しかし、図8に示すインバータ制御部406では、発振器OSC3から出力された周期信号W4を用いてこのような各種計時タイマを動作させるので、例えば、制御回路部40やインバータ制御部406を集積回路化する場合であっても、各種計時タイマを動作させるための発振器を集積回路の外部に接続するための信号端子が発振器OSC3を接続する端子のみでよいので外部接続端子数を低減することができ、集積回路化を容易にすることができる。
図10は、発振器OSC3の構成の一例を示す回路図である。また、図11は、発振器OSC3の動作を説明するための信号波形図である。図10に示す発振器OSC3は、ヒステリシスを有するコンパレータCMP2と、所定の基準電圧Vrefを分圧する抵抗R2,R3と、コンデンサC3と、電流源CS1,CS2と、スイッチSW2,SW3とを備えている。そして、基準電圧Vrefとグラウンドとの間に抵抗R2、抵抗R3、及びスイッチSW2の直列回路が設けられ、スイッチSW2がオンされると抵抗R2,R3により分圧された電圧Vr3がコンパレータCMP2の非反転入力端子へ供給され、スイッチSW2がオフされると基準電圧VrefがコンパレータCMP2の非反転入力端子へ供給される。スイッチSW2は、コンパレータCMP2から出力される周期信号W4が、ハイレベルでオフ、ローレベルでオンされる。
コンパレータCMP2の反転入力端子には、コンデンサC3と切替スイッチSW3とが接続されている。切替スイッチSW3は、接点TB1,TB2を備えている。そして、切替スイッチSW3は、コンパレータCMP2から出力される周期信号W4がハイレベルで接点TB1側に切り替えられて電流源CS1から出力された電流をコンデンサC3へ充電し、周期信号W4がローレベルで接点TB2側に切り替えられてコンデンサC3に充電された電荷を電流源CS2によって放電させる。
そして、コンパレータCMP2によって、コンデンサC3の充放電によって生じたノコギリ波W6と反転入力端子に入力される電圧とが比較され、周期信号W4が出力されると共にスイッチSW2,SW3の切り替えが行われることにより、発振器OSC3から周期信号W4が出力される。
また、ホールド時間Thold等の放電灯点灯装置8の仕様によって決定される時間は、固定であるため周期信号W4の周波数は一定であることが望ましい。一方、デッドオフタイムTdは、インバータ部20の回路条件によって調整する必要がある。図10に示す発振器OSC3においては、電流源CS1の電流値に応じてノコギリ波W6の立ち上がり時間が決まり周期信号W4のオンパルス幅が決定され、電流源CS2の電流値に応じてノコギリ波W6の立ち下がり時間が決まり周期信号W4のオフパルス幅が決定される。そうすると、例えば周期信号W4のオフパルス幅又はオンパルス幅によってデッドオフタイムTdを生成する場合、デッドオフタイムTdを調整しつつ周期信号W4の周波数を一定に保つためには、電流源CS1の電流値と電流源CS2の電流値とを両方設定する必要が生じる。そうすると、例えば制御回路部40を集積回路化する場合、電流源CS1の電流値を設定する設定端子と電流源CS2の電流値を設定する設定端子とを設ける必要があるため、集積回路の外部端子数が増加する。
そこで、例えば、周期信号W4におけるデッドオフタイムTdに対応するパルス幅、例えばオフパルス幅を設定するための設定端子のみを設け、周期信号W4のオンパルス幅を固定にするとよい。これにより、オンパルス幅を設定するための設定端子を設ける必要がないので、集積回路の外部端子数を低減することができる。この場合、デッドオフタイムTdを調整することによる周期信号W4の周期の変化を、ホールド時間Thold等の放電灯点灯装置8の仕様によって決定される時間の許容範囲内に収めるために、周期信号W4の固定されるパルス幅Taを、下記式(1)で示される範囲に設定することが望ましい。
Ta>(Tdmax/2)×(1−δ)/δ ・・・(1)
但し、TdmaxはデッドオフタイムTdの想定される最大の設定値、δはホールド時間Thold等の放電灯点灯装置8の仕様によって決定される時間における許容誤差率のうち最も小さいものである。
これにより、周期信号W4におけるオンパルス幅及びオフパルス幅のうちいずれか一方のみを設定するための設定端子を設けることにより、交番電圧周波数やホールド時間Thold等の誤差を許容範囲内に収めつつデッドオフタイムTdの調整を可能にすることができるので、集積回路の外部設定端子数を低減することができ、制御回路部40の集積回路化を容易にすることができる。
また、周期信号W4のデューティの差が過大になると、発振器OSC3におけるコンデンサC3の充放電が過剰となってノコギリ波W6の信号波形がノコギリ波にならなかったり、コンパレータCMP2が応答できないおそれがあるため、デッドオフタイムの最小値Tdminと、パルス幅Taとの比は、下記の式(2)で示す範囲であることが望ましい。
Ta/Tdmin≦20 ・・・(2)
図12は、インバータ制御部406の具体的な構成の一例を示す回路図である。図12に示すインバータ制御部406は、分周カウンタ463と、デッドタイム付加回路464と、カウント数比較回路465とを備えている。そして、低周波INV駆動信号発生回路461は、分周カウンタ463とデッドタイム付加回路464とによって構成され、ホールド信号発生回路462は、分周カウンタ463とカウント数比較回路465とによって構成されている。
分周カウンタ463は、発振器OSC3から出力された周期信号W4を分周する分周カウンタ回路で、例えば5段のフリップフロップFFa〜FFeにより構成されている。そして、最終段のフリップフロップFFeにおけるQ出力と、Qの反転出力とが位相の180度ずれた2相信号としてデッドタイム付加回路464へ出力される。
デッドタイム付加回路464は、分周カウンタ463から出力された2相信号をフリップフロップFFzによって遅延させた後アンドゲートANDa,ANDbによって、分周カウンタ463から出力された2相信号とフリップフロップFFzで遅延させた2相信号との論理積をとることにより制御信号SQ25,SQ34を生成し、ドライブ回路21へ出力する。
カウント数比較回路465は、分周カウンタ463におけるフリップフロップFFa〜FFeのカウント値からホールド期間にあることを判断し、ホールド信号HoldをスイッチSW1へ出力する。具体的には、カウント数比較回路465は、NORゲートで構成されており、フリップフロップFFb,FFc,FFdの出力信号がすべてローレベル(分周カウンタ463のカウンタ値の1〜3ビット目が「0」)のとき、ホールド信号HoldをハイレベルにしてスイッチSW1をオフさせる。
また、フリップフロップFFa〜FFe,FFzは、図略のリセット回路から出力された初期化信号RES1によってリセットされる。この場合、放電灯点灯装置8の動作開始時に、初期化信号RES1によるリセット指示に応じてホールド信号Holdがハイレベルに変化し、スイッチSW1がオフされてしまうことを防止するため、フリップフロップFFbは、初期化信号RES1によるリセット指示に応じて「1」にセットされ、フリップフロップFFbの出力信号がハイレベルになることにより、ホールド信号HoldがローレベルになってスイッチSW1がオンされるようになっている。
図13は、目標値設定部402の構成の一例を示すブロック図である。直流電源部10のようなDC−DC変換回路は、一般的に同一の出力電力を得るために入力電圧Vinが低いほど変換効率が低下する。また、直流電源部10のようなDC−DC変換回路は、入力電圧Vinが低下すると、低下した入力電圧Vinから同じエネルギーを取得するために、入力電流I1を増大させるようになっている。そのため、このようなDC−DC変換回路において、入力電圧Vinが低下した場合に一定の出力電圧を維持すると、DC−DC変換回路を流れる電流が過大となって温度上昇が過大となったり回路を損傷したりするおそれがある。
そこで、図13に示す目標値設定部402は、入力電圧Vinが低下した場合に、低下した入力電圧Vinに応じた出力電力上限値を設定し、出力電力を制限することにより温度の上昇や回路の損傷を抑制する。
図13に示す目標値設定部402は、電力指令回路408と、電力最大値制限回路409と、除算器410とを備えている。電力指令回路408は、放電灯Laに供給する電力を指示する電力指令値信号W7を電力最大値制限回路409へ出力する。例えば、放電灯点灯装置8の出力電力仕様が35Wであれば、35Wを示す電力指令値信号W7を電力最大値制限回路409へ出力する。
電力最大値制限回路409は、図略の電圧検出回路によって検出された入力電圧Vinの検出値に基づき出力電力上限値Wlimを設定し、電力指令回路408から出力された電力指令値信号W7を出力電力上限値Wlim以下に制限することにより得られた新たな電力指令値yを除算器410へ出力する。電力最大値制限回路409は、例えば以下の関数式(3)に基づき出力電力上限値Wlimを設定する。
Wlim=a×Vin+b ・・・(3)
式(3)において、aは関数の傾き、bはオフセットである。
図14は、電力最大値制限回路409の一例を示す回路図である。図14に示す電力最大値制限回路409は、トランジスタQ6と、基準電圧Vrefを分圧してトランジスタQ6のベースに供給する抵抗R4,R5と、入力電圧Vinに比例する電流を抵抗R4,R5へ供給するVI変換回路411と、電力指令回路408から出力された電力指令値信号W7をトランジスタQ6のエミッタへ供給する抵抗R6と、トランジスタQ6のエミッタ電圧を電力指令値yとして除算器410へ出力するバッファ412とを備え、トランジスタQ6のコレクタはグラウンドに接続されている。
図14に示す電力最大値制限回路409によれば、トランジスタQ6のベース電圧より電力指令値信号W7の電圧が低ければ、トランジスタQ6はオフするので電力指令値信号W7がバッファ412を介して電力指令値yとして除算器410へ出力される。一方、トランジスタQ6のベース電圧より電力指令値信号W7の電圧が高ければ、トランジスタQ6はオンするので電力指令値信号W7はトランジスタQ6のベース電圧でクランプされ、トランジスタQ6のベース電圧がバッファ412を介して電力指令値yとして除算器410へ出力される。すなわちトランジスタQ6のベース電圧が出力電力上限値Wlimとなる。
そして、トランジスタQ6のベース電圧は、抵抗R4,R5による基準電圧Vrefの分圧電圧と、VI変換回路411からの出力電流が抵抗R4,R5の並列回路に流れて生じた電圧が加算された電圧となる。この場合、抵抗R4,R5による分圧電圧が上記式(3)におけるオフセットbに相当し、抵抗R4,R5を並列接続した合成抵抗が上記式(3)における傾きaに相当するので、図14に示す電力最大値制限回路409は、抵抗R4,R5の比率によってオフセットbが設定され、抵抗R4,R5を並列接続した合成抵抗によって傾きaが設定される。
これにより、電力最大値制限回路409は、抵抗R4,R5の抵抗値によって設定された傾きaとオフセットbとに基づき出力電力を制限した電力指令値yを除算器410へ出力することができる。また、例えば制御回路部40を集積回路化した場合、トランジスタQ6のベースに接続された接続端子413を設け、接続端子413の外部に抵抗R4,R5を接続することで式(3)に示す一次関数の傾きaとオフセットbとを設定するようにすれば、一本の接続端子413を用いて二つのパラメータ傾きaとオフセットbとを設定することができるので、集積回路の外部接続端子を減少させることができ、制御回路部40を集積回路化することが容易となる。
ところで、図14に示す電力最大値制限回路409では、トランジスタQ6のベース電圧より電力指令値信号W7の電圧が高く、電力指令値信号W7がトランジスタQ6のベース電圧でクランプされた状態では、トランジスタQ6のベース電圧にトランジスタQ6のベース−エミッタ間電圧が加算された電圧が、出力電力上限値Wlimとしてバッファ412へ出力されるため、トランジスタQ6のベース−エミッタ間電圧が誤差成分となる。図15に示す電力最大値制限回路409は、ベース−エミッタ間電圧の影響を低減するものである。
図15に示す電力最大値制限回路409において、VI変換回路411は、演算増幅器414とトランジスタQ7と抵抗R7とから構成された電圧−電流変換回路と、トランジスタQ8,Q9により構成されたカレントミラー回路とから構成されている。そして、VI変換回路411に入力された入力電圧Vinに比例した電流が抵抗R4,R5へ供給され、抵抗R4,R5による基準電圧Vrefの分圧電圧とVI変換回路411からの出力電流が抵抗R4,R5の並列回路に流れて生じた電圧とが加算され、出力電力上限値WlimとしてトランジスタQ10のベースへ供給される。
トランジスタQ10のコレクタは回路電源に接続され、トランジスタQ10のエミッタはトランジスタQ11のエミッタに接続される。トランジスタQ11のコレクタは、電流源CS3を介してグラウンドに接続される。トランジスタQ11のベースはトランジスタQ12に接続されてトランジスタQ11,Q12でカレントミラー回路が構成されており、トランジスタQ12のエミッタには電流源CS4が接続され、トランジスタQ12のコレクタはグラウンドに接続されている。さらに、トランジスタQ12のエミッタはトランジスタQ13のエミッタに接続され、トランジスタQ13のベース−コレクタ間は短絡されると共に電力指令値信号W7が抵抗R6を介してトランジスタQ13のベースに供給され、トランジスタQ13のベース電圧がバッファ412を介して電力指令値yとして除算器410へ出力される。
この場合、出力電力上限値Wlimは、トランジスタQ10〜Q13のベース−エミッタ間を、ベースからエミッタ方向に2回、エミッタからベース方向に2回経由してバッファ412に至るので、トランジスタQ10〜Q13の特性を略同一にすることで、トランジスタQ6のベース−エミッタ間電圧により生じる出力電力上限値Wlimの誤差を補償することができる。
なお、電力最大値制限回路409は、図14、図15の構成に限られず、例えば入力電圧Vinの代わりに放電灯点灯装置8の温度を検出して得られた温度信号や、出力電圧Voutに基づいて出力電力を制限する構成としてもよい。
図13に戻って除算器410は、電力最大値制限回路409から出力された電力指令値yをランプ電圧検出回路401から出力された電圧検出信号SLVにより除算することにより、電力値を電流値に変換した目標電流値信号STIを生成すると共に差分出力部404へ出力する。
次に、図3に示す放電灯点灯装置8の動作について説明する。まず、直流電源Eから直流電源部10へ入力電圧Vinが供給され、PWM信号発生回路50からの制御信号に応じてスイッチング素子Q1がオンオフされると、スイッチング素子Q1がオンのときにトランスTの一次側巻線L1(インダクタ)に電流が流れて磁気エネルギーが蓄えられ、スイッチング素子Q1がオフのときにトランスTの二次側巻線L2に逆起電圧が発生し、コンデンサC1で平滑され、直流の出力電圧Voutとしてインバータ部20へ供給される。
そして、インバータ部20において、インバータ制御部406からの制御信号に応じてスイッチング素子Q2,Q5の組と、スイッチング素子Q3,Q4の組とが交互にオンオフされ、直流電源部10から出力された出力電圧Voutがスイッチングされることにより生成された交番電圧が始動回路30を介して放電灯Laへ供給され、放電灯Laが点灯する。
さらに、放電灯Laが点灯すると、ランプ電流検出回路403によって放電灯Laのランプ電流が検出され、電流検出信号SLIとして差分出力部404へ出力される。また、ランプ電圧検出回路401によって、放電灯Laに印加されるランプ電圧が検出され、電圧検出信号SLVが目標値設定部402へ出力される。そして、目標値設定部402によって、電圧検出信号SLVに応じて放電灯Laを点灯させるためのランプ電流の目標値を示す目標電流値信号STIが差分出力部404へ出力される。
次に、差分出力部404によって、目標値設定部402により設定された目標電流値を示す目標電流値信号STIからランプ電流検出回路403により検出された検出電流値を示す電流検出信号SLIを減算した差分値を示す差分電圧がVI変換回路405へ出力される。そして、VI変換回路405によって、差分出力部404により得られた差分電圧が電流に変換され差分信号SUBとしてスイッチSW1を介して比例積分回路407へ出力され、比例積分回路407によって、差分信号SUBが比例積分され、その積分値が電圧制御信号SWCとしてPWM信号発生回路50へ出力される。
そして、PWM信号発生回路50によって、制御信号SPWMのデューティが電圧制御信号SWCに応じて設定されると共にスイッチング素子Q1へ出力され、直流電源部10の出力電圧VoutがPWM制御により電圧制御される。
この場合、差分信号SUBをコンデンサC2で充電して積分することにより得られた電圧は、変化の遅い平均的な制御量となるので、出力電圧Voutの平均的な電圧調整を精度よく行うことができる。また、出力電圧Voutが急峻に変化した場合は、コンデンサC2に直列接続された抵抗R1で生じる電圧降下が電圧制御信号SWCに加算されるので、出力電圧Voutの急峻な変化に対応した電圧制御信号SWCがPWM信号発生回路50へ出力され、出力電圧Voutの制御の迅速性を向上させることができる。すなわち、比例積分回路407は、コンデンサC2が積分演算、抵抗R1が比例演算を受け持つ比例積分型の誤差増幅器として動作する。
また、インバータ制御部406からスイッチング素子Q2〜Q5のスイッチング動作のタイミングと同期して差分信号SUBの積分を停止させるべくホールド信号HoldがスイッチSW1へ出力され、スイッチSW1がオフされる。
これにより、インバータ部20において、スイッチング素子Q2,Q5の組とスイッチング素子Q3,Q4の組とが交互にオンオフされて放電灯Laへ供給される電圧が交番する際、放電灯Laと直列に接続されたインダクタンス成分、例えば始動回路30の影響により、ランプ電圧検出回路401から出力される電圧検出信号SLVとランプ電流検出回路403から出力される電流検出信号SLIとが不連続な値となった場合であっても、不連続な値の電圧検出信号SLV及び電流検出信号SLIに基づき生成された差分信号SUBが比例積分回路407で積分されることが抑制されると共に、比例積分回路407で充電されていた電圧が電圧制御信号SWCとしてPWM信号発生回路50へ出力されるので、電圧制御信号SWCが安定化されて直流電源部10の出力電圧Voutが安定化され、放電灯Laに供給される交番電圧の交番タイミングにおいて直流電源部102の出力電圧が不安定になって放電灯Laの発光が不安定になったり消灯したりすることを抑制することができる。
これにより、ランプ電圧保持回路とランプ電流保持回路とを備えることなく放電灯Laへの供給電圧の交番タイミングにおける直流電源部10の出力電圧Voutを安定化し、放電灯Laの発光を安定化することができる。また、例えば制御回路部40を集積回路化する場合、ランプ電圧保持回路やランプ電流保持回路に用いられる集積化が困難なコンデンサを集積回路の外部に外付けするための外部端子を設ける必要がないので、集積回路の外部信号端子数を低減することができ、制御回路部40の集積回路化を容易にすることができる。
なお、ホールド信号Holdに応じてスイッチング素子Q2〜Q5のスイッチング動作のタイミングと同期してスイッチSW1をオフさせることにより、比例積分回路407による差分信号SUBの積分を停止させる例を示したが、スイッチSW1を用いる構成に限られず、スイッチング素子Q2〜Q5のスイッチング動作のタイミングと同期して差分信号SUBの積分を停止させる構成であればよく、例えばホールド信号Holdに応じてIV変換回路405の出力電流をゼロにする構成であってもよい。
比例積分回路407の構成は、例えば比例積分回路407のゲイン調整用に、コンデンサC2と抵抗R1との直列回路と並列に抵抗を設けた構成としてもよく、コンデンサと抵抗とを並列に接続した一次遅れ構成のフィードバック制御回路としてもよい。あるいは、比例積分回路407は、図16に示すように、比例要素を決定する抵抗R1と並列に抵抗R7と直流電圧源415との直列回路が接続された構成としてもよい。
図16に示す比例積分回路407では、直流電圧源415によって電圧制御信号SWCにオフセット電圧が加算される。図3に示す比例積分回路407では、差分出力部404やIV変換回路405が正負両極性の信号を出力可能であれば、目標電流値信号STIより電流検出信号SLIが小さい場合は差分出力部404の出力電圧が正となってIV変換回路405から正電圧によって比例積分回路407が充電される一方、目標電流値信号STIより電流検出信号SLIが大きい場合は差分出力部404の出力電圧が負となってIV変換回路405から負電圧によって比例積分回路407が放電される。
しかし、差分出力部404やIV変換回路405が単電源で正極性の信号しか出力できない場合、目標電流値信号STIより電流検出信号SLIが小さい場合は差分出力部404の出力電圧が正となってIV変換回路405から正電圧によって比例積分回路407が充電される一方、目標電流値信号STIより電流検出信号SLIが大きい場合は差分出力部404の出力電圧は0V未満にはならないため、コンデンサC2の充電電圧を電圧源として放電することとなり、コンデンサC2の充電電圧が低いと抵抗R1を流れる電流が低下して負側の比例信号振幅を十分に確保できないおそれがある。
そこで、図16に示す比例積分回路407では、電圧制御信号SWCにオフセット電圧を加算することにより、負側の比例信号振幅を確保している。また、比例積分回路407を図17に示すように、比例要素を決定する抵抗R1と並列に電流源CS5を接続した構成としても、同様の効果が得られる。
(第2実施形態)
次に、本発明の第2の実施形態に係る放電灯点灯装置について説明する。本発明の第2の実施形態に係る放電灯点灯装置8aは、図3に示す放電灯点灯装置8とは、制御回路部40aの構成が異なる。図18は、制御回路部40aの構成の一例を示す回路図である。図18に示す制御回路部40aでは、比例積分回路407の代わりに比例回路416と積分回路417とを備える。そして、差分出力部404から出力された差分信号を2系統に分けて比例回路416と積分回路417とでそれぞれ比例演算と積分演算とを行い、和演算回路418により比例演算結果と積分演算結果とを合成して電圧制御信号SWCを生成する。
その他の構成は図3に示す放電灯点灯装置8と同様であるのでその説明を省略し、以下本実施形態の特徴的な点について説明する。図18に示す制御回路部40aでは、目標値設定部402とランプ電流検出回路403とは、目標電流値信号STIと電流検出信号SLIとをそれぞれ電流信号で差分出力部404へ出力する。差分出力部404は、目標電流値信号STIから電流検出信号SLIを減算した差分値を電流値で示す差分信号SUBをカレントミラー回路419へ出力する。
カレントミラー回路419は、差分出力部404から出力された差分信号SUBを、2系統にして一方を比例回路416における抵抗R8を介してグラウンドへ供給し、他方をスイッチSW1と積分回路417におけるコンデンサC4とを介してグラウンドへ供給する。
比例回路416は、抵抗R8の一端がグラウンドに接続され、他端がカレントミラー回路419及び和演算回路418に接続されて構成され、差分信号SUBが抵抗R8を流れることにより生じた抵抗R8の両端電圧を比例信号SRVとして和演算回路418へ出力する。積分回路417は、コンデンサC4の一端がグラウンドに接続され、他端がカレントミラー回路419及び和演算回路418に接続されて構成され、差分信号SUBがコンデンサC4で充電されることにより生じた充電電圧を積分信号SCVとして和演算回路418へ出力する。
和演算回路418は、出力電圧設定部の一例であり、比例回路416から出力された比例信号SRVと積分回路417から出力された積分信号SCVとを加算して、電圧制御信号SWCとしてPWM信号発生回路50へ出力する。
この場合、比例信号SRVは、電圧検出信号SLVや電流検出信号SLIの変動に対し追従精度は悪いが追従速度の早い制御信号として働き、積分信号SCVは、比例信号SRVに比べれば低速だが精度よく直流電源部10の出力電圧Voutを調整し、平均的な誤差量を極力小さくするように働くので、比例信号SRVと積分信号SCVとが合成された電圧制御信号SWCに基づいてPWM信号発生回路50におけるPWM制御を行うことにより、PWM制御による直流電源部10の出力電圧Voutの制御精度を向上させつつ電圧検出信号SLVや電流検出信号SLIの変動に対する応答性を向上させることができる。
放電灯点灯装置8aにおいて、比例信号SRVは急峻な電源電圧(入力電圧Vin)変動などによる出力電圧Voutの変動を抑制するために利用され、安定時は基本的にゼロとなる。放電灯Laの安定点灯時における直流電源部10の出力電圧Voutの制御には主に積分信号SCVが利用される。
このため、図18に示すように、スイッチSW1によって、スイッチング素子Q2〜Q5のスイッチング動作のタイミングと同期して差分信号SUBの積分を停止させ、積分信号SCVを保持することで、安定点灯時における放電灯Laへ供給される交番電圧が交番する際における直流電源部10の出力電圧Voutへの影響を抑制することができる。
なお、図18に示す制御回路部40aでは、差分信号SUBを複数系統化する手法として、カレントミラー回路419を用いているが、これに限るものではなく電流を2系統流すことができればよい。例えば、目標電流値信号STI及び電流検出信号SLIを複数系統化し、複数の差分出力部404を用いて複数系統の差分信号SUBを得る構成としてもよい。
また、図18に示す制御回路部40aでは、比例回路416に供給される差分信号SUBに一定のオフセット電流を加算するオフセット電流源420が接続されており、オフセット電流が加算された差分信号SUBが抵抗R8を流れるようになっている。これにより、例えば差分出力部404やカレントミラー回路419が単電源で正極性の信号しか出力できない場合、電流信号形式の差分信号SUBがカレントミラー回路419から比例回路416へ供給される極性、あるいはその逆極性のどちらにおいても比例回路416に差分信号SUBを流し、比例信号SRVを得ることができる。
なお、電流源420の代わりに抵抗と電圧源の直列回路を用いてもよい。また、比例回路416側にもスイッチSW1と同様に、ホールド信号Holdに応じて比例回路416への差分信号SUBの供給を停止させるスイッチを設けてもよく、あるいは比例回路416は、ホールド期間中には、直流電源部10の出力電圧Voutを低下させる比例信号SRVの出力を禁止するよう切り替える機能を備えてもよい。
(第3実施形態)
次に、本発明の第3の実施形態に係る放電灯点灯装置について説明する。本発明の第3の実施形態に係る放電灯点灯装置8bは、図3に示す放電灯点灯装置8とは、制御回路部40bの構成と、PWM信号発生回路50bの構成とが異なる。図19は、制御回路部40b及びPWM信号発生回路50bの構成の一例を示す回路図である。
図19に示す制御回路部40bは、図18に示す制御回路部40aとは、和演算回路418を備えず、比例回路416から出力された比例信号SRVと、積分回路417から出力された積分信号SCVとをPWM信号発生回路50bへ出力する点で異なる。
図19に示すPWM信号発生回路50bは、和演算回路501(三角波加算部)をさらに備える点で図18に示すPWM信号発生回路50と異なる。そして、コンパレータCMP1(三角波比較部)の非反転入力端子に電圧制御信号SWCの代わりに積分信号SCVが入力され、コンパレータCMP1の非反転入力端子には、発振器OSC1(基準信号源)から出力されたノコギリ波信号W1の代わりに、和演算回路501によって比例信号SRVとノコギリ波信号W1とが加算された加算信号W8が入力される。
そして、コンパレータCMP1によって、図4に示すPWM信号発生回路50と同様の動作により加算信号W8と積分信号SCVとが比較され、その比較結果から得られた制御信号SPWMがスイッチング素子Q1へ出力される。
これにより、スイッチSW1によって放電灯Laへの供給電圧の交番タイミングにおいて安定化された積分信号SCVに基づき制御信号SPWMを生成することができるので、ランプ電圧保持回路とランプ電流保持回路とを備えることなく放電灯Laへの供給電圧の交番タイミングにおける直流電源部10の出力電圧Voutを安定化し、放電灯Laの発光を安定化することができる。
その他の構成は図18に示す制御回路部40a及び図4に示すPWM信号発生回路50と同様であるのでその説明を省略する。
(第4実施形態)
次に、本発明の第4の実施形態に係る放電灯点灯装置について説明する。図20は、放電灯点灯装置8cの構成の一例を示す回路図である。図20に示す放電灯点灯装置8cは、図3に示す放電灯点灯装置8とは、直流電源部10aと、制御回路部40cと、PWM信号発生回路50cとが異なる。なお、インバータ部20と始動回路30とはその記載を省略している。
図20に示す直流電源部10aは、スイッチング素子Q1とグラウンドとの間に抵抗R9が接続されている点で異なる。抵抗R9は、トランスTの一次側巻線L1(インダクタ)とスイッチング素子Q1を介して直列に接続され、一次側巻線L1を流れる電流I1を検出するインダクタ電流検出部として用いられる。そして、抵抗R9の両端電圧が一次側巻線L1を流れる電流I1の検出電圧W2として制御回路部40cへ出力される。検出電圧W2(基準信号)は、PWM信号発生回路50cからの制御信号SPWMに応じてスイッチング素子Q1がスイッチング動作を行うと、図7に示すようにノコギリ波信号となる。
制御回路部40cは、カレントミラー回路421,422と、差分出力部423,424と、オフセット電流源420と、比例値制限回路425(比例値制限部)と、抵抗R8からなる比例回路416aと、スイッチSW1と、積分回路417と、積分値制限回路426と、ランプ電圧検出回路401と、目標値設定部402と、ランプ電流検出回路403と、インバータ制御部406とを備えて構成されている。図20においては、ランプ電圧検出回路401と、目標値設定部402と、ランプ電流検出回路403と、インバータ制御部406とは図示を省略している。
カレントミラー回路421は、目標値設定部402から出力された目標電流値信号STIを、2系統にして一方を差分出力部423へ供給し、他方を差分出力部424へ供給する。カレントミラー回路422は、ランプ電流検出回路403から出力された電流検出信号SLIを、2系統にして一方を差分出力部423へ供給し、他方を差分出力部424へ供給する。
差分出力部423は、例えば減算器を用いて構成されており、カレントミラー回路421により出力された目標電流値信号STIからカレントミラー回路422により出力された電流検出信号SLIを減算し、得られた差分値に応じた電流を差分信号SUBとしてスイッチSW1を介して積分回路417へ出力する。
スイッチSW1は、差分出力部423を積分回路417及びグラウンドのいずれかへ接続する切替スイッチにされており、例えばインバータ制御部406からのホールド信号Holdがハイレベルの場合(スイッチング素子Q2〜Q5のスイッチングと同期したタイミング)に差分出力部423をグラウンドに接続して積分回路417の積分値を保持し、ホールド信号Holdがローレベルの場合に差分出力部423を積分回路417に接続し、差分出力部423に差分信号SUBの積分動作を行わせる。
そして、積分回路417の充電電圧が積分信号SCVとしてPWM信号発生回路50と積分値制限回路426(積分値制限部)とへ出力される。積分値制限回路426は、積分信号SCVを予め設定された設定電圧を超えると電圧クランプすることにより、積分信号SCVを設定電圧以下に制限するための回路で、例えばツェナーダイオードZD1を用いて構成されている。なお、積分値制限回路426は、ツェナーダイオードZD1を用いた構成に限られず、積分信号SCVを設定電圧以下に制限するものであればよい。例えば、積分信号SCVを監視し、積分信号SCVが設定電圧を超えた場合に差分信号SUBを積分回路417へ流さないようにしてもよい。
差分出力部424は、例えば減算器を用いて構成されており、カレントミラー回路422により出力された電流検出信号SLIからカレントミラー回路421により出力された目標電流値信号STIを減算し、得られた差分値に応じた電流を差分信号SUBとして比例値制限回路425へ出力する。オフセット電流源420は、差分出力部424から出力された差分信号SUBに予め設定されたオフセット電流を重畳して比例値制限回路425へ出力する。
比例値制限回路425は、オフセット電流源420によるオフセット電流が重畳された差分信号SUBに応じた電流SUBOを、抵抗R8を介して直流電源部10aにおけるスイッチング素子Q1と抵抗R9との接続点へ供給する。また、比例値制限回路425は、電流SUBOの電流値を予め最小電流として設定された最小電流設定値以下とならないように、電流SUBOの最小値を制限する。抵抗R8は、比例回路416aとして機能する。そして、抵抗R8と比例値制限回路425との接続点に生じた電圧W8が、PWM信号発生回路50cへ供給される。
この場合、直流電源部10aにおける一次側巻線L1に流れる電流I1は、制御信号SPWMに応じてノコギリ波状となり、電流I1が抵抗R9を流れることによりスイッチング素子Q1と抵抗R9との接続点に生じる電圧は、図7に示す検出電圧W2と同様のノコギリ波となる。そして、このノコギリ波状の信号電圧に、比例回路416aである抵抗R8を比例値制限回路425から出力された電流が流れることによる電圧降下が加算され、加算信号W8としてPWM信号発生回路50cへ供給される。
PWM信号発生回路50cは、コンパレータCMP1と、発振器OSC2と、フリップフロップFF1とを備えている。図20に示すPWM信号発生回路50cは、図19に示すPWM信号発生回路50bが備える発振器OSC1と和演算回路501とを備えず、コンパレータCMP1の後段には、図6に示すPWM信号発生回路50aと同様にフリップフロップFF1と発振器OSC2とが接続され、フリップフロップFF1の出力信号が制御信号SPWMとしてスイッチング素子Q1へ出力される。
この場合、直流電源部10aにおける抵抗R9が図19に示すPWM信号発生回路50bにおける発振器OSC1(基準信号源)の機能を果たし、抵抗R9と比例回路416aである抵抗R8が直列に接続されることによりPWM信号発生回路50bにおける和演算回路501の機能を果たしている。
これにより、抵抗R9によって、発振器OSC1を設けることなくノコギリ波信号を生成することができると共に、抵抗R9で得られたノコギリ波信号と抵抗R8で得られた比例信号とを、和演算回路501を用いることなく加算できるので、回路を簡素化することができる。
そして、コンパレータCMP1によって、図19に示すPWM信号発生回路50bと同様の動作により加算信号W8と積分信号SCVとが比較され、その比較結果から得られた出力信号W3が図6に示すPWM信号発生回路50aと同様の動作によりフリップフロップFF1へ出力され、フリップフロップFF1の出力信号が制御信号SPWMとしてスイッチング素子Q1へ出力される。
この場合、加算信号W8は、電流値が低下すると制御信号SPWMのオンデューティが増大し、直流電源部10aからの出力電圧Voutが増大する。また、積分信号SCVは、その電圧値が増大すると制御信号SPWMのオンデューティが増大し、直流電源部10aからの出力電圧Voutが増大する。ここで、加算信号W8の比例成分を生じさせる電流SUBOは、比例値制限回路425によって予め設定された最小電流以下にならないように制限されているので、加算信号W8の最小値もまた制限される結果、制御信号SPWMのオンデューティの増大が一定の範囲内に制限され、一次側巻線L1を流れる電流I1の増大が一定の範囲内に制限される。また、積分信号SCVは、その電圧値が積分値制限回路426によって設定電圧を超えないように制限されるので、制御信号SPWMのオンデューティの増大が一定の範囲内に制限され、一次側巻線L1を流れる電流I1の増大が一定の範囲内に制限される。
これにより、制御信号SPWMのオンデューティや電流I1を一定の値以下に制限することができる。例えば電流I1を一次側巻線L1の定格電流以下に制限することにより、一次側巻線L1が過電流により損傷することを抑制することができる。
(第5実施形態)
次に、本発明の第5の実施形態に係る放電灯点灯装置について説明する。図21は、放電灯点灯装置8dの構成の一例を示す回路図である。図21に示す放電灯点灯装置8dは、図20に示す放電灯点灯装置8cとは、制御回路部40dにおける差分出力部423aと、PWM信号発生回路50dとが異なる。なお、インバータ部20と始動回路30とはその記載を省略している。
図21に示す差分出力部423aは、図20に示す差分出力部423のように電流検出信号SLI(検出電流値)と目標電流値信号STI(目標電流値)との差演算により得られた電流を積分回路417で積分させる代わりに、電流検出信号SLIと目標電流値信号STIとの大小比較結果に応じて積分回路417の充電動作と放電動作とを切り替えるようにしたものである。
差分出力部423aは、抵抗R10,R11と、コンパレータCMP3(電流値比較部)と、定電流源CS6,CS7と、スイッチSW4(充放電部)とを備えている。そして、カレントミラー回路421から出力された目標電流値信号STIが抵抗R10を介してグラウンドへ流れることにより抵抗R10に生じた電圧がコンパレータCMP3の非反転入力端子へ供給され、カレントミラー回路422から出力された電流検出信号SLIが抵抗R11を介してグラウンドへ流れることにより生じた電圧がコンパレータCMP3の反転入力端子へ供給される。
スイッチSW4は、コンパレータCMP3の出力信号に応じて切り替えられる切り替えスイッチで、コンパレータCMP3の出力信号がハイレベルであれば積分回路417を定電流源CS6に接続し、コンパレータCMP3の出力信号がローレベルであれば積分回路417を定電流源CS7に接続する。定電流源CS6は、予め設定された一定の電流をスイッチSW4を介して積分回路417へ供給し、充電する。定電流源CS7は、予め設定された一定の電流をスイッチSW4を介して積分回路417から引き抜いて、放電する。また、定電流源CS6,CS7は、インバータ制御部406からのホールド信号Holdがハイレベルの場合(スイッチング素子Q2〜Q5のスイッチングと同期したタイミング)には、充放電電流をゼロにする。
これにより、電流検出信号SLIが目標電流値信号STIよりも小さければ、コンパレータCMP3の出力信号がハイレベルとなりスイッチSW4により積分回路417が定電流源CS6に接続され、定電流源CS6によって積分回路417が充電されて積分信号SCVの電圧が上昇する。一方、電流検出信号SLIが目標電流値信号STIよりも大きければ、コンパレータCMP3の出力信号がローレベルとなりスイッチSW4により積分回路417が定電流源CS7に接続され、定電流源CS7によって積分回路417が放電されて積分信号SCVの電圧が下降する。
そうすると、積分回路417の充電電流は、定電流源CS6から出力される予め設定された一定の電流となり、積分回路417の放電電流は、定電流源CS7により引き抜かれる予め設定された一定の電流となる。
ところで、例えば図3に示す制御回路部40や、図18に示す制御回路部40a等では、電流検出信号SLIと目標電流値信号STIとの差の増大に応じて、比例積分回路407や積分回路417を充放電する充放電電流が増大する。そうすると、例えば放電灯Laの放電開始直後には、電流検出信号SLIと目標電流値信号STIとの差が急激に増大するため、積分回路417等の充放電電流が急激に増大し、電圧制御信号SWCにリンギングが生じるおそれがある。
一方、図21に示す制御回路部40dでは、電流検出信号SLIと目標電流値信号STIとの差が急激に増大した場合であっても積分回路417の放電電流は、定電流源CS6,CS7に予め設定された電流値となるので、定電流源CS6,CS7の電流値を、リンギングを生じない程度の適切な電流値に設定することにより、電圧制御信号SWCを安定化することができる。
なお、電流検出信号SLIの値と目標電流値信号STIの値とを直接コンパレータCMP3により比較する構成を示したが、例えば電流検出信号SLIの値と目標電流値信号STIの値との差演算結果と所定の閾値とをコンパレータで比較することにより、間接的に電流検出信号SLIの値と目標電流値信号STIの値とを比較してその比較結果に応じてスイッチSW4を切り替える構成としてもよい。あるいは図22に示すように、抵抗R12を、オフセット電流源420及び比例回路416aの接続点と差分出力部424との間に介設し、抵抗R12の差分出力部424側端子をコンパレータCMP3の反転入力端子に接続し、他方側の端子をコンパレータCMP3の非反転入力端子に接続し、コンパレータCMP3の出力信号によってスイッチSW4を切り替える構成としてもよい。
また、図23に示す差分出力部423bのように、差分出力部423aにおけるコンパレータCMP3の出力信号を発振器OSC4から出力された周期信号と同期してラッチするフリップフロップFF2を備え、フリップフロップFF2の出力信号によりスイッチSW4による積分回路417の充電と放電との切替を、所定の周期タイミングと同期して行う構成としてもよい。
例えば、放電灯Laの安定点灯状態において、図21における差分出力部423aで電流検出信号SLI≒目標電流値信号STIとなると、コンパレータCMP3の出力信号が頻繁に変化する結果、スイッチSW4の切替速度がコンパレータCMP3の出力信号に追従できなくなるおそれがある。そこで、発振器OSC4から出力される周期信号の周期を、スイッチSW4、定電流源CS6、及び定電流源CS7の応答可能な時間に設定することにより、スイッチSW4の切替をスイッチSW4等の応答可能な時間で行うことができ、スイッチSW4の切替速度がコンパレータCMP3の出力信号に追従できなくなることを抑制することができる。
また、図21に示すPWM信号発生回路50dは、電流境界モードで動作するカレントモード型のPWM信号発生回路の例であり、トランスTの二次側巻線L2を流れる電流I2を検出する電流検出回路427と、コンパレータCMP4,CMP5と、オアゲートOR1と、フリップフロップFF1と、最大オフ時間制限タイマ502とを備えている。
そして、コンパレータCMP4の反転入力端子に加算信号W8が入力され、コンパレータCMP4の非反転入力端子に積分信号SCVが入力され、コンパレータCMP4の出力信号がフリップフロップFF1のリセット端子に入力されている。また、コンパレータCMP5の反転入力端子に予め設定された基準電圧Vrizが入力され、コンパレータCMP5の非反転入力端子に電流検出回路427で検出された電流I2の電流値が入力され、コンパレータCMP5の出力信号がオアゲートOR1の一方の入力端子に入力されている。基準電圧Vrizは、一次側巻線L1に磁気的に蓄えられたエネルギーが二次側巻線L2側に略すべて放出された場合の二次側巻線L2を流れる電流I2に対応して設定されている。
さらに、オアゲートOR1の他方の入力端子には、フリップフロップFF1から出力された制御信号SPWMが入力され、オアゲートOR1の出力信号がフリップフロップFF1のセット端子に入力されている。また、フリップフロップFF1の出力信号である制御信号SPWMは最大オフ時間制限タイマ502へ出力され、最大オフ時間制限タイマ502の出力がフリップフロップFF1のセット端子に接続されている。
これにより、加算信号W8が積分信号SCVに達した際にスイッチング素子Q1がオフされ、一次側巻線L1に磁気的に蓄えられたエネルギーが二次側巻線L2側に略すべて放出されたタイミングでスイッチング素子Q1がオンされる。
また、制御信号SPWMのオフ時間が最大オフ時間制限タイマ502によって計時され、制御信号SPWMのオフ時間が予め設定された最大オフ時間に達した場合、最大オフ時間制限タイマ502から制御信号が出力され、フリップフロップFF1がセットされてスイッチング素子Q1がオンされる。これにより、制御信号SPWMのオフ時間の上限が設定され、スイッチング素子Q1のスイッチング周波数が予め設定された所定の周波数以下となることが抑制される。
なお、図21に示すPWM信号発生回路50dでは、二次側巻線L2を流れる電流I2が基準電圧Vrizで設定される所定の電流値以下になった場合にスイッチング素子Q1をオンする構成としているが、例えばスイッチング素子Q1の両端電圧が所定の電圧以下になった場合、あるいはダイオードD1の両端電圧が所定の電圧以上になった場合にスイッチング素子Q1をオンする構成としてもよい。
(第6実施形態)
次に、本発明の第6の実施形態に係る放電灯点灯装置について説明する。図24は、放電灯点灯装置8eの構成の一例を示す回路図である。図24に示す放電灯点灯装置8eは、図21に示す放電灯点灯装置8dとは、制御回路部40eの構成が異なる。なお、インバータ部20と始動回路30とはその記載を省略している。
図24に示す制御回路部40eは、図21に示す制御回路部40dとは、スイッチSW5,SW6と、遅延回路428と、点灯状態検出部429と、コンパレータCMP6とをさらに備える点で異なる。また、制御回路部40eにおける差分出力部423cは、図23に示す差分出力部423bとは、コンパレータCMP3とフリップフロップFF2との間に切替スイッチSW7が介設されている点で異なる。
放電灯点灯装置8eは、動作開始から放電灯Laが放電開始するまでの間、無負荷状態となる。この間、放電灯Laの始動をより確実にするため直流電源部10aの出力電圧Voutを所定の無負荷電圧にしておく必要がある。しかし、無負荷状態であるため、直流電源部10aの出力電流がゼロとなり、ランプ電流検出回路403で得られる電流検出信号SLIが略ゼロとなる一方、ランプ電圧検出回路401では放電灯Laに印加される無負荷電圧が検出されるため、電流検出信号SLIと目標電流値信号STIとの差が増大し、積分信号SCVや比例信号SRVが増大する結果、PWM信号発生回路50cにより制御信号SPWMのオンデューティが増大され、電流I1が過度に増大される場合がある。
そこで、図24に示す制御回路部40eでは、点灯状態検出部429により放電灯Laの消灯が検出されると、予め設定された所定の期間だけ、電流検出信号SLIと目標電流値信号STIとを用いたフィードバック制御を行わず、オープンループの制御を行うようになっている。
点灯状態検出部429は、放電灯Laの点灯状態を検出する回路部で、放電灯Laの消灯を検出した場合に消灯検出信号SOFFをローレベルにし、放電灯Laの点灯を検出した場合に消灯検出信号SOFFをハイレベルにして遅延回路428へ出力する。点灯状態検出部429は、例えば直流電源部10aの出力電圧Voutが予め設定された消灯検出電圧を超えた場合に放電灯Laが消灯していると判定するものであってもよく、あるいは直流電源部10aの出力電流が予め設定された消灯検出電流以下の場合に放電灯Laが消灯していると判定するものであってもよく、あるいはこれらの条件を組み合わせた複合的な条件で消灯を判定するものであってもよい。
遅延回路428は、点灯状態検出部429から出力された消灯検出信号SOFFを、図25に示すように、予め設定された遅延時間Tdrだけ遅延させて遅延信号SOFFDとしてスイッチSW5及びスイッチSW7へ出力する。スイッチSW5は、遅延信号SOFFDがローレベル(放電灯Laが消灯)の場合、差分出力部424の出力端子を比例回路416aから切り離してグラウンドに接続し、遅延信号SOFFDがハイレベル(放電灯Laが点灯)の場合、差分出力部424の出力端子を比例回路416aに接続する切替スイッチである。
コンパレータCMP6は、予め設定された消灯時制御量設定値と、積分信号SCVとを比較してその比較結果をスイッチSW7へ出力する。消灯時制御量設定値は、放電灯Laが放電を開始した際の放電を維持できると共に、過大とならない範囲の電力を直流電源部10aから放電灯Laへ供給できる制御量の設定値にされている。スイッチSW7は、コンパレータCMP3の出力信号と、コンパレータCMP6の出力信号とを遅延回路428から出力された遅延信号SOFFDに応じて切り替え、フリップフロップFF2のD入力端子へ供給する。具体的には、スイッチSW7は、遅延信号SOFFDがローレベル(放電灯Laが消灯)の場合コンパレータCMP6をフリップフロップFF2に接続し、遅延信号SOFFDがハイレベル(放電灯Laが点灯)の場合コンパレータCMP3をフリップフロップFF2に接続する。
そして、点灯状態検出部429で放電灯Laの消灯が検出されると、遅延回路428から出力された遅延信号SOFFDに基づきスイッチSW5が比例回路416aから切り離されて比例制御が停止されると共にスイッチSW7がコンパレータCMP6側に切り替えられて、電流検出信号SLIと目標電流値信号STIとを用いたフィードバック制御が停止され、消灯時制御量設定値に基づき設定された初期電圧が、オープンループの制御により放電灯Laへ供給される。さらに、点灯状態検出部429で放電灯Laの点灯が検出されると、遅延信号SOFFDは、遅延回路428により遅延時間Tdrだけ遅延されるので、少なくとも遅延時間Tdrの間、オープンループの制御による初期電圧の供給が維持される。
これにより、放電灯点灯装置8eは、動作開始から放電灯Laが放電開始する場合において、予め設定された遅延時間Tdrの間、消灯時制御量設定値に基づき設定された初期電圧をオープンループの制御で放電灯Laへ供給することができるので、フィードバック制御における放電開始直後の不安定動作を回避し、放電灯Laの点灯動作の始動性能を向上させることができる。
また、放電灯点灯装置8eが動作を停止している間、積分信号SCVを所定の値以下に低下させるようにしてもよい。例えば、コンデンサC4と並列に接続されたスイッチSW6を、放電灯点灯装置8eの動作停止を示す停止信号によってオンさせ、積分回路417を放電させると共に放電灯点灯装置8eの動作開始を示す動作許可信号によってオフさせるようにしてもよい。これにより、放電灯点灯装置8eが動作停止中に積分回路417が放電されるので、放電灯点灯装置8eが動作を開始した際には積分回路417を放電された状態に初期化しておくことができるので、放電灯点灯装置8eの動作開始前から積分回路417に充電されていた電荷に基づく積分信号SCVに応じてPWM信号発生回路50dにより制御信号SPWMが生成され、スイッチング素子Q1のオンオフ制御が行われることが抑制される。
なお、PWM信号発生回路50dは、消灯時、無負荷状態になった場合に必要以上に直流電源部10aの出力電圧Voutが上昇しないようにするため、例えば出力電圧Voutを検出し、所定電圧を超えていると制御信号SPWMをローレベルにしてスイッチング素子Q1をオフさせることにより直流電源部10aを間欠発振させ、過電圧制御するようにしてもよい。あるいは、PWM信号発生回路50dは、例えば出力電圧Voutを検出し、所定電圧を超えている場合は出力電圧Voutを上昇させない程度に制御信号SPWMのオンデューティを設定することにより、消灯により無負荷状態になった場合における過電圧制御を行うようにしてもよい。