JP2006216177A - 半導体記憶装置及びテスト方法 - Google Patents

半導体記憶装置及びテスト方法 Download PDF

Info

Publication number
JP2006216177A
JP2006216177A JP2005029375A JP2005029375A JP2006216177A JP 2006216177 A JP2006216177 A JP 2006216177A JP 2005029375 A JP2005029375 A JP 2005029375A JP 2005029375 A JP2005029375 A JP 2005029375A JP 2006216177 A JP2006216177 A JP 2006216177A
Authority
JP
Japan
Prior art keywords
test mode
signal
mat
memory device
semiconductor memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005029375A
Other languages
English (en)
Inventor
Atsushi Nagami
敦司 永見
Tatsushi Makino
辰志 牧野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2005029375A priority Critical patent/JP2006216177A/ja
Priority to US11/340,798 priority patent/US7286426B2/en
Publication of JP2006216177A publication Critical patent/JP2006216177A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1204—Bit line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G11C2029/2602—Concurrent test

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

【課題】
セル容量が小のメモリセルの誤検出を回避可能とし、テスト時間の増大を防ぐ半導体記憶装置の提供。
【解決手段】
第１、第２のマット１１、１２の間に配置されるセンスアンプ３０と、第１、第２のマットの第１、第２のビット線と、前記センスアンプとの接続をそれぞれ制御するスイッチ（２１、２２）と、入力されたテストモード信号がテストモードを示す時には、選択されたマットに対応するスイッチと、非選択のマットに対応するスイッチの両方をオンとするように制御する手段を備える。
【選択図】
図１

Description

本発明は、半導体記憶装置に関し、特に、共有センスアンプを有しテストに好適とされる半導体記憶装置とテスト方法に関する。
ＤＲＡＭ（ダイナミックランダムアクセスメモリ）の製造工程で生じる欠陥、例えば配線間ショートや、コンタクト非開口、メモリセル間ショートなどの不具合の対処は、プローブテスト（ウェハプローバを用いたテスト）における不良セルの冗長メモリセルへの置き換えと、組立後の選別テストにより、スクリーニング（選別）が行われる。
プローブテストや選別工程では、市場のあらゆる環境化での動作保証と、デバイス劣化による市場不良防止の為、動作温度加速をはじめ、電源電圧加速、動作スピード加速、ｔＲＥＦ加速などさまざまな加速試験を実施する必要があり、安定的に量産を行うための加速手段は、重要な要素である。
図４は、半導体記憶装置（共有形センスアンプのＤＲＡＭ）の典型的な構成を説明するための図である。マット１（ＭＡＴ１）１１のビット線対（ＤＬ１、／ＤＬ１）とマット２（ＭＡＴ２）１２のビット線対（ＤＬ２、／ＤＬ２）で共用されるシェアード形センスアンプ３０と、マット１（ＭＡＴ１）１１のビット線対（ＤＬ１、／ＤＬ１）とセンスアンプ３０との接続を制御する１対のトランスファゲート（ｎチャネルＭＯＳトランジスタよりなるパストランジスタ）２１１、２１２と、マット２（ＭＡＴ２）１２のビット線対（ＤＬ２、／ＤＬ２）とセンスアンプ３０との接続を制御する１対のトランスファゲート２２１、２２２と、サブワードドライバ５１、５２と、ＭＡＴ１選択信号、ＭＡＴ２選択信号をそれぞれ入力しトランスファゲート２１１、２１２とトランスファゲート２２１、２２２のオン、オフを制御する信号ＴＧ１、ＴＧ２をそれぞれ出力するＴＧドライバ４１、４２を備えている。センスアンプ３０の出力は、不図示のＹスイッチを介してＩ／Ｏバス線に接続される。
図３の構成の動作について説明する。ＭＡＴ１側のビット線（ＤＬ１、／ＤＬ１）をＲＥＡＤ動作する場合には、センスアンプ３０から非選択側のビット線（ＤＬ２、／ＤＬ２）を切り離すために、ＴＧドライバ４２はその出力であるＴＧ２信号をＬＯＷレベルとし、トランスファゲート２２１、２２２をオフとする。またＭＡＴ１側のビット線（ＤＬ１、／ＤＬ１）をセンスアンプ３０に接続するため、ＴＧドライバ４１はＴＧ１信号をＨＩＧＨレベルとし、トランスファゲート２１１、２１２をオンとする。サブワードドライバ５１は、選択されたワード線ＷＬ１０を高電位に立ち上げる。ワード線ＷＬ１０が立ちあがると、選択されたワード線に接続するメモリセルとビット線ＤＬ１が接続し、ビット線対ＤＬ１、／ＤＬ１に微少の差電位（初期差電位）が生じ、センスアンプ３０が初期差電位を増幅してＲＥＡＤ動作を行う。このとき、ビット線対ＤＬ２、／ＤＬ２はプリチャージ状態のままである。
なお、共用センスアンプには、特許文献１等の記載も参照される。また、特許文献２には、センスアンプとスイッチの接続制御が記載されている。
特開２００２−１０９８９９号公報 特開平０７−３０２４９７号公報
ＤＲＡＭ製造工程で生じる欠陥の一つに、メモリセル容量（Ｃｓ）が通常よりも小さくなる不具合がある。
メモリセル容量（Ｃｓ）が小さい場合、ＲＥＡＤのセンス動作時に、センスアンプへの初期差電位が小さくなり、誤センスの原因となる。誤センスが、イージーファンクションテスト（簡易な機能試験）で発生する場合には、プローブテストなどで容易に冗長メモリセルへの置き換えが可能で問題ではないが、イージーファンクションテストや、ｔＲＥＦ（リフレッシュサイクル）試験で検出できない場合には、さまざまな加速試験を用いて検出する必要性が生ずることがあり、テスト時間の増大を招いている。
したがって、本発明の目的は、テスト時間の増大を防ぐ半導体記憶装置及びテスト方法を提供することにある。
本発明の他の目的は、セル容量が小のメモリセルの誤検出を回避可能とする半導体記憶装置及びテスト方法を提供することにある。
本発明は、前記目的を達成するため概略以下の構成とされる。
本発明に係る半導体記憶装置は、第１、第２のマットの間に配置されるセンスアンプと、前記第１、第２のマットの第１、第２のビット線と前記センスアンプとの接続をそれぞれ制御する第１、第２のスイッチと、入力されたテストモード信号がテストモードを示す時には、前記第１、第２のスイッチを両方オンとするように制御する手段と、を備えている。
本発明に係るテスト方法は、２つのマットで共用されるセンスアンプを有する半導体記憶装置のテスト方法であって、入力されたテストモード信号がテストモードを示す時には、前記２つのマットのビット線と前記センスアンプとの接続をそれぞれ制御するスイッチのうち、選択されたマットに対応するスイッチと、非選択のマットに対応するスイッチの両方をオンとするように制御するステップを含む。
本発明によれば、センス読出し時の初期差電位を従来手法の半分にまで加速することができ、従来手法で用いられていた、センスタイミング加速や、データパターン加速など、複雑なテストで要していたテスト時間の短縮を可能としている。
また、本発明によれば、従来の加速テストでは検出できなかった不良メモリセルの検出も可能としている。
上記した本発明について更に詳細に説述すべく、添付図面を参照して以下に説明する。図１は、本発明の一実施形態の構成を示す図である。ビット線対とセンスアンプとの接続を制御する制御信号ＴＧ１及びＴＧ２を駆動するドライバ４１、４２において、テストモード信号に基づき、非選択側の制御信号を活性化レベルに保持できるようにしている。より詳細には、図１を参照すると、マット１（ＭＡＴ１）１１のビット線対ＤＬ１、／ＤＬ１とマット２（ＭＡＴ２）１２のビット線対ＤＬ２、／ＤＬ２で共用されるシェアード形センスアンプ３０と、ゲートに入力される制御信号ＴＧ１に基づき、マット１（ＭＡＴ１）１１のビット線対ＤＬ１、／ＤＬ１とセンスアンプ３０との接続を制御する１対のトランスファゲート２１１、２１２と、ゲートに入力される制御信号ＴＧ２に基づき、マット２（ＭＡＴ２）１２のビット線対ＤＬ２、／ＤＬ２とセンスアンプ３０との接続を制御する１対のトランスファゲート２２１、２２２と、マット１とマット２のサブワード線を駆動するサブワードドライバ５１、５２と、ＴＧドライバ４１と、ＴＧドライバ４２を備え、テストモード信号をインバータ６３で反転した信号と、ＴＧドライバ４１、４２の出力信号の否定論理積をとるＮＡＮＤ回路６１、６２を備え、ＮＡＮＤ回路６１、６２の出力が、それぞれ制御信号ＴＧ１、及びＴＧ２として、トランスファゲート２１１と２１２のゲート、及び、トランスファゲート２２１と２２２のゲートに入力される。なお、図１では、サブワード線とメインワード線（不図示）の階層型ワード線のＤＲＡＭについて示したが、本発明はかかる階層型ワード線構造にのみ制限されるものでないことは勿論である。特に制限されないが、トランスファゲート２１１、２１２、トランスファゲート２２１、２２２はｎチャネルＭＯＳトランジスタよりなるが、ｐチャネルＭＯＳトランジスタ、あるいはＣＭＯＳトランスファゲート等で構成してもよい。また、トランスファゲート２１１、２１２、トランスファゲート２２１、２２２がｎチャネルＭＯＳトランジスタよりなる場合、ＴＧドライバ４１と、ＴＧドライバ４２は、選択時にＬＯＷレベルの信号を出力し、非選択時に、ＨＩＧＨレベルの信号を出力する。
図２は、本発明の一実施例の通常動作（テストモード信号＝ＬＯＷレベル）時の動作を示すタイミングチャートである。テストモード信号がＬＯＷレベルの時は、テストモード未使用時であり（通常動作時）、インバータ６３の出力はＨＩＧＨレベルとなる。ＭＡＴ１側のビット線対（ＤＬ１、／ＤＬ１）をＲＥＡＤ動作する場合は、ＭＡＴ１選択信号がＨＩＧＨレベルとなり、ＴＧドライバ４１の出力はＬＯＷレベルとなる。またＭＡＴ２選択信号がＬＯＷレベルとなり、ＴＧドライバ４２の出力はＨＩＧＨレベルとなる。ＮＡＮＤ回路６１の出力信号ＴＧ１はＨＩＧＨレベル、ＮＡＮＤ回路６２の出力信号ＴＧ２はＬＯＷレベルとなる。すなわち、センスアンプ３０から非選択側のビット線（ＤＬ２、／ＤＬ２）を切り離すため、ＴＧ２信号をＬＯＷレベルとし（時刻Ｔ１）、ＴＧ１信号はＨＩＧＨレベルとして、ワード線ＷＬ１０を立ち上げる（時刻Ｔ２）。ワード線ＷＬ１０が高電位に立ちあがると、メモリセルとビット線ＤＬ１が接続し、ビット線対ＤＬ１、／ＤＬ１に微少の差電位（初期差電位）が生じ（時点Ｔ３）、センスアンプ３０が初期差電位を増幅してＲＥＡＤ動作を行う。ビット線対ＤＬ２、／ＤＬ２はプリチャージ状態のままである。
図３は、本発明の一実施例のテストモード使用時の動作を示すタイミングチャートである。テストモード信号をＨＩＧＨレベルとすることで、インバータ６３の出力はＬＯＷレベルとなる。ＭＡＴ１選択信号がＨＩＧＨレベルとなり、ＴＧドライバ４１の出力はＬＯＷレベル、ＭＡＴ２選択信号がＬＯＷレベルとなり、ＴＧドライバ４２の出力はＨＩＧＨレベルとなる。ＬＯＷレベルのテストモード信号を入力とするＮＡＮＤ回路６１は、ＴＧドライバ４１の出力値によらずＨＩＧＨレベルを出力する。同様に、ＬＯＷレベルのテストモード信号を入力とするＮＡＮＤ回路６２は、ＴＧドライバ４２の出力値によらずＨＩＧＨレベルを出力する。より詳細には、ワード線ＷＬ１０が立ちあがる時（時刻Ｔ２）、ＴＧ１信号は、ＨＩＧＨレベルとされる。トランスファゲート２１１、２１２がオンする。ＴＧ２信号は、通常動作時とは異なり、ＨＩＧＨレベルとされ（時刻Ｔ１）、トランスファゲート２２１、２２２がオンし、ワード線ＷＬ１０が立ちあがると（時刻Ｔ２）、メモリセルはビット線ＤＬ１に加え、ビット線ＤＬ２へも接続されることになる。
メモリセルの容量をＣｓ、ビット線の容量をＣｄとすると、初期差電位ΔＶは、１／（１＋Ｃｄ／Ｃｓ）に比例する。セルの容量Ｃｓの端子間電圧をＶとすると、ＣｓＶ＝（Ｃｓ＋Ｃｄ）ΔＶとなり、ΔＶ＝ＣｓＶ／（Ｃｓ＋Ｃｄ）＝Ｖ／（１＋Ｃｄ／Ｃｓ）で与えられる。
すなわち、本実施例において、テストモード信号を使用すると、ビット線の容量Ｃｄが約２倍となり（ＤＬ１とＤＬ２の容量の和）、センスアンプ３０に与えられる初期差電位は、約１／２となる。
本実施例によれば、センス読出し時の初期差電位を半分に加速することができる。このため、従来のセンスタイミング加速や、データパターン加速など、複雑なテストで要していたテスト時間の削減を可能としている。また、本実施例によれば、従来の加速テストでは、検出できなかった不良メモリセル（例えばメモリ容量Ｃｓが小）の検出も可能となる。
以上本発明を上記実施例に即して説明したが、本発明は上記実施例の構成にのみ限定されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
本発明の一実施例の構成を示す図である。 本発明の一実施例の通常動作を説明するタイミング図である。 本発明の一実施例のテストモード時の動作を説明するタイミング図である。 半導体記憶装置の構成を示す図である。
符号の説明
１１、１２ マット
２１、２２ トランスファゲート
３０ センスアンプ
４１、４２ ＴＧドライバ
５１、５２ サブワードドライバ
６１、６２ ＮＡＮＤ
６３ インバータ
ＤＬ１、／ＤＬ１ ビット線
ＤＬ２、／ＤＬ２ ビット線
ＴＧ１、ＴＧ２ 制御信号
ＷＬ１０、ＷＬ２０ ワード線

Claims (5)

  1. それぞれが複数のメモリセルを有する第１、第２のマットと、
    前記第１、第２のマットで共用されるセンスアンプと、
    入力されたテストモード信号がテストモードを示す時には、前記第１、第２のマットのそれぞれのビット線と、前記センスアンプとの接続をそれぞれ制御する第１、第２のスイッチのうち、選択されたマットに対応するスイッチと、非選択のマットに対応するスイッチの両方をオンとするように制御する手段と、
    を含む、ことを特徴とする半導体記憶装置。
  2. 通常動作時は、前記第１、第２のスイッチのうち選択されたマットに対応するスイッチのみをオンとする、ことを特徴とする請求項１記載の半導体記憶装置。
  3. 第１のマット選択信号を入力し、前記第１のマット選択信号が選択状態を示すとき、前記第１のスイッチをオン状態に設定する信号を出力する第１のドライバ回路と、
    第２のマット選択信号を入力し、前記第２のマット選択信号が選択状態を示すとき、前記第２のスイッチをオン状態に設定する信号を出力する第２のドライバ回路と、
    前記第１のドライバ回路の出力信号と、前記テストモード信号とを入力し、前記テストモード信号がテストモードを示すときは、前記第１のドライバ回路の出力信号の値によらず出力を活性化状態とし、前記テストモード信号が通常動作を示すときは、前記第１のドライバ回路の出力に応じた信号を出力する第１の論理回路と、
    前記第２のドライバ回路の出力信号と、前記テストモード信号とを入力し、前記テストモード信号がテストモードを示すときは、前記第２のドライバ回路の出力信号の値によらず出力を活性化状態とし、前記テストモード信号が通常動作を示すときは、前記第２のドライバ回路の出力に応じた信号を出力する第２の論理回路と、
    を備え、
    前記第１、第２の論理回路の出力信号が、前記第１、第２のスイッチの制御端子に、オン・オフを制御する信号としてそれぞれ供給される、ことを特徴とする請求項１記載の半導体記憶装置。
  4. テストモード時、前記第１、第２のスイッチを両方オンとし、前記第１、第２のマットのうち、選択された側のメモリセルのデータの読み出しが前記センスアンプで行われる、ことを特徴とする請求項１記載の半導体記憶装置。
  5. ２つのマットで共用されるセンスアンプを有する半導体記憶装置のテスト方法であって、
    入力されたテストモード信号がテストモードを示す時には、前記２つのマットのビット線と前記センスアンプとの接続をそれぞれ制御するスイッチのうち、選択されたマットに対応するスイッチと、非選択のマットに対応するスイッチの両方をオンとするように制御するステップを含む、ことを特徴とする半導体記憶装置のテスト方法。
JP2005029375A 2005-02-04 2005-02-04 半導体記憶装置及びテスト方法 Pending JP2006216177A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005029375A JP2006216177A (ja) 2005-02-04 2005-02-04 半導体記憶装置及びテスト方法
US11/340,798 US7286426B2 (en) 2005-02-04 2006-01-27 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005029375A JP2006216177A (ja) 2005-02-04 2005-02-04 半導体記憶装置及びテスト方法

Publications (1)

Publication Number Publication Date
JP2006216177A true JP2006216177A (ja) 2006-08-17

Family

ID=36779775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005029375A Pending JP2006216177A (ja) 2005-02-04 2005-02-04 半導体記憶装置及びテスト方法

Country Status (2)

Country Link
US (1) US7286426B2 (ja)
JP (1) JP2006216177A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010198711A (ja) * 2009-02-27 2010-09-09 Renesas Electronics Corp 半導体記憶装置及びその検査方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4139421B2 (ja) * 2004-08-30 2008-08-27 スパンション エルエルシー 露光システム及び半導体装置の製造方法
JP4191217B2 (ja) * 2006-09-20 2008-12-03 エルピーダメモリ株式会社 半導体装置
US7952944B2 (en) * 2008-04-30 2011-05-31 International Business Machines Corporation System for providing on-die termination of a control signal bus

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2779538B2 (ja) * 1989-04-13 1998-07-23 三菱電機株式会社 半導体集積回路メモリのためのテスト信号発生器およびテスト方法
US5469393A (en) * 1993-09-15 1995-11-21 Micron Semiconductor, Inc. Circuit and method for decreasing the cell margin during a test mode
JPH07302497A (ja) 1994-05-06 1995-11-14 Mitsubishi Electric Corp 半導体記憶装置のセンスアンプ回路
JPH10308100A (ja) * 1997-05-06 1998-11-17 Mitsubishi Electric Corp 半導体記憶装置
US5848017A (en) * 1997-09-30 1998-12-08 Micron Technology, Inc. Method and apparatus for stress testing a semiconductor memory
JP3484388B2 (ja) * 2000-02-08 2004-01-06 日本電気株式会社 半導体記憶装置
JP2002109899A (ja) 2000-07-26 2002-04-12 Mitsubishi Electric Corp 半導体記憶装置およびそれを備える半導体集積回路装置
JP3971555B2 (ja) * 2000-08-29 2007-09-05 富士通株式会社 半導体記憶装置とその試験方法
DE10119052C1 (de) * 2001-04-18 2002-12-05 Infineon Technologies Ag Integrierter Speicher und Verfahren zum Testen eines integrierten Speichers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010198711A (ja) * 2009-02-27 2010-09-09 Renesas Electronics Corp 半導体記憶装置及びその検査方法

Also Published As

Publication number Publication date
US7286426B2 (en) 2007-10-23
US20060176755A1 (en) 2006-08-10

Similar Documents

Publication Publication Date Title
JP5528987B2 (ja) 半導体装置
US6850454B2 (en) Semiconductor memory device with reduced current consumption during standby state
US5377152A (en) Semiconductor memory and screening test method thereof
US7656732B2 (en) Semiconductor storage device
JPH0969300A (ja) 半導体記憶装置
JP2008027544A (ja) 半導体記憶装置及びそのテスト方法
JP2007179639A (ja) 半導体記憶装置
JP2008027544A5 (ja)
JP5127435B2 (ja) 半導体記憶装置
US6868021B2 (en) Rapidly testable semiconductor memory device
JP2829134B2 (ja) 半導体記憶装置
JP5490359B2 (ja) 半導体記憶装置
JP2007102902A (ja) 半導体記憶装置、及びその検査方法
US6704238B2 (en) Semiconductor memory device including data bus pairs respectively dedicated to data writing and data reading
JP2006216177A (ja) 半導体記憶装置及びテスト方法
US8576647B2 (en) Semiconductor device
KR100383007B1 (ko) 반도체 기억 장치
US6385103B1 (en) Semiconductor memory device having a circuit for testing memories
US5365482A (en) Semiconductor memory device with provision of pseudo-acceleration test
US7075854B2 (en) Semiconductor memory device, write control circuit and write control method for the same
JP2004152399A (ja) 半導体記憶装置
US8737118B2 (en) Semiconductor memory device and test method therefor
JP4771610B2 (ja) メモリ回路及びその試験方法
JP2012243341A (ja) 半導体装置
JP2004288299A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080701

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081028