JP2006210862A - 半導体用リードフレーム、メモリカードおよび半導体装置 - Google Patents

半導体用リードフレーム、メモリカードおよび半導体装置 Download PDF

Info

Publication number
JP2006210862A
JP2006210862A JP2005077451A JP2005077451A JP2006210862A JP 2006210862 A JP2006210862 A JP 2006210862A JP 2005077451 A JP2005077451 A JP 2005077451A JP 2005077451 A JP2005077451 A JP 2005077451A JP 2006210862 A JP2006210862 A JP 2006210862A
Authority
JP
Japan
Prior art keywords
frame
frames
bed frame
suspension pin
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005077451A
Other languages
English (en)
Inventor
Isao Ozawa
澤 勲 小
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005077451A priority Critical patent/JP2006210862A/ja
Priority to US11/297,457 priority patent/US20060145329A1/en
Priority to KR1020050129526A priority patent/KR100681994B1/ko
Publication of JP2006210862A publication Critical patent/JP2006210862A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 ねじり強度に優れた半導体装置を提供する。
【解決手段】 メモリICは、Ｘ方向に互いに分離して配置されてチップ１１を支持する第１および第２のベッドフレーム２，３と、第１のベッドフレーム２を挟んでＹ方向に配置され第１のベッドフレーム２を支持する第１および第２の吊りピンフレーム４２，４３４，５と、第２のベッドフレーム３を挟んでＹ方向に配置され第２のベッドフレーム３を支持する第３および第４の吊りピンフレーム６，７と、第１および第３の吊りピンフレーム４，６を接続する第１の梁フレーム８と、第２および第４の吊りピンフレーム５，７を接続する第２の梁フレーム９と、第１および第２のベッドフレーム２，３の外側にそれぞれ配置されるインナーリード１０と、インナーリード１０に接続されてパッケージの外側に配置されるアウターリード１１とを備えているためねじり強度が向上し、メモリICが壊れにくくなる。
【選択図】 図１

Description

本発明は、チップを実装するリードフレームの形状に特徴がある半導体用リードフレーム、メモリカードおよび半導体装置に関する。
フラッシュメモリ等を薄型プラスチックパッケージに収納した携帯可能なメモリカードが普及している。この種の薄型プラスチックパッケージは、パッケージの外側に配置されるアウターリードとアウターリードに接続されるインナーリードを備えている。チップのパッドとインナーリードは、ボンディングワイヤにより接続される。チップとインナーリードは、エポキシ系の樹脂により封止される（特許文献１参照）。
最近では、PCや携帯電話等の各種電子機器にメモリカードスロットが設けられている。メモリカードの着脱方向は予め決まっているが、メモリカードを着脱する際にユーザが意図せずに着脱方向とは異なる方向にメモリカードをねじる場合がありうる。
大抵のメモリカードは、薄型プラスチップパッケージを採用しているため、ねじり強度があまり強くなく、メモリカードにある一定以上のねじり強度を与えると、メモリカードにひび割れが起きて、内部のチップが壊れるおそれがある。
特許第1994757号公報
本発明は、ねじり強度に優れた半導体用リードフレーム、メモリカードおよび半導体装置を提供するものである。
本発明の一態様によれば、デュアルピン構造のチップを支持可能なベッドフレームと、前記ベッドフレームから第１方向にそれぞれ伸び、互いに分離された複数の吊りピンフレームと、前記複数の吊りピンフレームから第２方向に伸び、前記チップを挟んで両側で前記複数の吊りピンフレーム同士を接続する少なくとも二本の梁フレームと、を備えることを特徴とする半導体用リードフレームを提供する。
また、本発明の一態様によれば、第１方向に互いに分離して配置されデュアルピン構造のチップを載置する第１および第２のベッドフレームと、前記第１のベッドフレームを挟んで第２方向に配置され前記第１のベッドフレームを支持する第１および第２の吊りピンフレームと、前記第２のベッドフレームを挟んで第２方向に配置され前記第２のベッドフレームを支持する第３および第４の吊りピンフレームと、前記第１および第３の吊りピンフレームを接続する第１の梁フレームと、前記第２および第４の吊りピンフレームを接続する第２の梁フレームと、を備えることを特徴とする半導体用リードフレームを提供する。
また、本発明の一態様によれば、チップの底面全体を支持可能で、底面側に複数の凹部が形成されたフラットベッドフレームと、前記フラットベッドフレームに一体に形成され、前記フラットベッドフレームの対向する２辺に沿って外側に伸び、一部に切り欠き部がそれぞれ形成された第１および第２の吊りピンフレームと、を備えることを特徴とすることを特徴とする半導体用リードフレームを提供する。
本発明によれば、吊りピンフレームと一体に形成される梁フレームを設けるため、ねじり強度に優れた半導体用リードフレーム、メモリカードおよび半導体装置を得ることができる。
以下、図面を参照しながら、本発明の一実施形態について説明する。
（第１の実施形態）
図１は本発明の第１の実施形態に係る半導体装置のパッケージの透視図であり、リードフレームの構造を示している。図１の半導体装置は、デュアルピン構造のチップ１をエポキシ系樹脂でモールドして形成される。チップ１の具体的な種類は特に問わないが、例えばフラッシュメモリチップ１等が考えられる。以下では、チップ１としてフラッシュメモリを用いたメモリICを例に取って本発明の半導体装置を説明する。なお、図１では、チップ１の実装位置を点線で表している。
図１のメモリICは、Ｘ方向に互いに分離して配置されてチップ１を支持する第１および第２のベッドフレーム２，３と、第１のベッドフレーム２を挟んでＹ方向に配置され第１のベッドフレーム２を支持する第１および第２の吊りピンフレーム４，５と、第２のベッドフレーム３を挟んでＹ方向に配置され第２のベッドフレーム３を支持する第３および第４の吊りピンフレーム６，７と、第１および第３の吊りピンフレーム４，６を接続する第１の梁フレーム８と、第２および第４の吊りピンフレーム５，７を接続する第２の梁フレーム９と、第１および第２のベッドフレーム２，３の外側にそれぞれ配置されるインナーリード１０と、インナーリード１０に接続されてパッケージの外側に配置されるアウターリード１１とを備えている。
第１および第２のベッドフレーム２，３は、例えば合金材で形成される。チップ１と第１および第２のベッドフレーム２，３とは、例えばエポキシ系の樹脂からなるマウント材で接合される。インナーリード１０のボンディングワイヤの接続箇所には導電性をよくするために銀メッキが施されている。ボンディングワイヤは、例えば金合金で形成されている。アウターリード１１は、例えば合金材で形成され、その表面には錫鉛もしくは錫銅や錫銀のメッキが施されている。
図２は図１のA-A線断面図、図３は図１のB-B線断面図である。図２に示すように、第１のベッドフレーム２、第１の吊りピンフレーム４および第２の吊りピンフレーム５は同一の導体板で形成されており、第１のベッドフレーム２が第１および第２の吊りピンフレーム４，５よりも低くなるように段差が形成されている。同様に、第２のベッドフレーム３、第３の吊りピンフレーム６および第４の吊りピンフレーム７は同一の導体板で形成されており、第２のベッドフレーム３が第３および第４の吊りピンフレーム６，７よりも低くなるように段差が形成されている。また、図示のように、チップ１はモールド樹脂２２によりモールドされている。第１のベッドフレーム２と第１および第２の吊りピンフレーム４，５との段差（第２のベッドフレーム３と第３および第４の吊りピンフレーム６，７との段差）は、チップ１を第１および第２のベッドフレーム２，３にマウントした状態で、チップ１の上面とエポキシ系樹脂２２の上面との間の距離がチップ１の下面とエポキシ系樹脂２２の下面との間の距離に等しくなるように設定されている。
本実施形態は、分割された第１および第２のベッドフレーム２，３にてチップ１を支持し、チップ１の中央付近は図３に示すようにベッドフレームは設けられていない。
図４は本実施形態のメモリIC２０の断面構造を示す図である。図示のように、チップ１とインナーリード１０はボンディングワイヤ２１で接続された後、エポキシ系樹脂２２でモールドされる。
エポキシ系樹脂２２でモールドする際、インナーリード１０の上方と下方で樹脂２２の成形速度が異なると、インナーリード１０やベッドフレーム２，３に負荷がかかって、ベッドフレーム２，３の位置が変化したり、インナーリード１０が変形したりする。また、インナーリード１０の上方の樹脂２２と下方の樹脂２２とが物理的に分離されるため、樹脂２２の接合性が弱くなり、剥がれやすくなる。
そこで、本実施形態では、第１〜第４の吊りピンフレーム４〜７のそれぞれに、図１に示すようなパンチ孔２３を複数設けている。モールド用の樹脂２２は、注入時に、これらパンチ孔２３を介してインナーリード１０の上下方向に均等に広がるため、インナーリード１０の上下で成形速度をほぼ均一化できる。また、インナーリード１０の上方の樹脂２２と下方の樹脂２２がパンチ孔２３を介して直接接合されるため、モールドの強度が増し、剥がれ等の不具合が起きにくくなる。
また、本実施形態では、チップ１の上面とエポキシ系樹脂２２の上面との間の距離がチップ１の下面とエポキシ系樹脂２２の下面との間の距離に等しくなるように、ベッドフレーム２，３と吊りピンフレーム４〜７との段差を設定している。このため、チップ１の上方と下方で樹脂２２の成形速度が均等になり、ベッドフレーム２，３の位置変化などを防止することができる。
本発明者は、図１のような第１および第２の梁フレーム８，９を設けた場合と設けない場合について、ねじり強度の測定を行った。この測定では、図５に示すように、メモリIC２０のピンの配設方向とは略90度異なる方向を軸として、ねじりを与えた。その結果、梁フレームを設けた場合のねじり強度は2.71kgfで、設けない場合は2.28kgfになり、20％近くねじり強度が増大することがわかった。
図６はパンチ孔２３をインナーリード１０に複数列にわたって形成した例を示す図である。図示のように、パンチ孔２３を複数列に設けることにより、インナーリード１０の上方の樹脂２２と下方の樹脂２２との密着性がより向上する。なお、パンチ孔２３の数やサイズは、特に制限はなく、吊りピンフレームの材質やサイズ等により決定すればよい。
本実施形態のメモリIC２０は、プリント基板や各種のメモリカード等に実装可能である。図７は本実施形態のメモリIC２０を内蔵したメモリカード３０の外形形状を示す三面図であり、図７（ａ）は上面、図７（ｂ）は下面、図７（ｃ）は側面の外形形状をそれぞれ示している。メモリカード３０の下面には外部端子２５が設けられている。
図８はメモリカード３０の実装図、図９は図８のA-A線断面図である。図８に示すように、実装基板３１上に、NAND型フラッシュメモリからなる本実施形態のメモリIC２０と、このメモリIC２０の読み書きを制御するメモリコントローラ３２とを備えている。実装基板３１はカードケース３３により覆われている。
図８のメモリカード３０の場合、不図示のカードスロットに対して図示の矢印の向きに挿脱を行う。挿脱の際、ユーザは意図せずに挿脱方向を軸としてメモリカード３０をねじる可能性がある。ところが、上述したように、本実施形態のメモリIC２０は梁フレームを有するため、ねじり強度が大きく、ユーザが多少ねじってもメモリIC２０の破壊を防止できる。
このように、第１の実施形態では、互いに分割された第１および第２のベッドフレーム２，３間をチップ１の両側で梁フレーム８，９により接続するため、メモリIC２０のねじり強度が向上し、メモリICが壊れにくくなる。
（第２の実施形態）
第１の実施形態では、互いに分割された第１および第２のベッドフレーム２，３にてチップ１を支持する例を説明したが、ベッドフレームは必ずしも分割されていなくてもよい。
図１０は本発明の第２の実施形態に係るメモリIC２０のパッケージの透視図である。図１０のメモリIC２０は、チップ１の下面全体を支持する分割されないベッドフレーム３４と、ベッドフレーム３４の両端部からＹ方向にそれぞれ伸びる四本の吊りピンフレーム３５と、対向配置された２本の吊りピンフレーム３５同士を接続するＸ方向に伸びる二本の梁フレーム３６とを備えている。
吊りピンフレーム３５には、図１と同様のパンチ孔２３が形成されている。ベッドフレーム３４および吊りピンフレーム３５の外側にはインナーリード１０が配置されており、インナーリード１０とチップ１のパッドはボンディングワイヤ２１により接続される。
チップ１は、その全面でベッドフレーム３４に接合される。チップ１とベッドフレーム３４との接合には、例えばエポキシ系樹脂２２からなるマウント材が用いられる。
図１１は図１０のA-A線断面図である。図１１に示すように、ベッドフレーム３４の下面には、凹凸が設けられている。このような凹凸を設けることにより、モールドの際に用いる樹脂２２とベッドフレーム３４との接合性がよくなり、樹脂２２の剥がれ等の不具合が起きにくくなる。
このように、第２の実施形態では、チップ１の下面全体をベッドフレーム３４と接合するため、チップ１をベッドフレーム３４により安定に接合させることができる。また、吊りピンフレーム３５により、第１の実施形態と同様にメモリIC２０のねじり強度を増大させることができる。
（第３の実施形態）
第３の実施形態は、第２の実施形態の変形例である。チップのサイズがあまり大きくない場合は、第１の実施形態のような分割されたベッドフレーム（以下、分割ベッドフレーム）で問題なくチップを支持できるが、チップのサイズが大きくなると、分割ベッドフレームでは強度が不足し、フレームがたわむ等の不具合が生じるおそれがある。
このため、チップサイズが大きい場合には、チップの底面全体を支持するフラットベッドフレームを採用するのが望ましい。フラットベッドフレームは、分割ベッドフレームよりもひねり強度も高いため、上述した梁フレームを設けなくても、十分なひねり強度が得られる。
ところが、フラットベッドフレームは、モールド用の樹脂を注入する際、同フレームの上側と下側とで樹脂の注入速度に差が生じやすく、同フレームが傾いたり、ボンディングワイヤに無理な力がかかって断線する等の不具合が生じるおそれがある。
また、フラットベッドフレームとモールド用の樹脂とは密着性があまりよくないため、完成したチップを基板に実装する目的でリフロー処理等を行ったときに、パッケージ内で剥離現象が起きるおそれがある。
以下に説明する第３の実施形態は、フラットベッドフレームを使用しながら、これらの不具合が起きないことを特徴とする。図１２は本発明の第３の実施形態に係るメモリIC20のパッケージの透視図である。図１２では、チップ１の実装位置を点線で図示している。図１３は図１２のA-A線断面図である。
図１２に示すように、本実施形態は、大サイズのチップ１を実装することを念頭に置いている。図１２のメモリICは、チップ１の底面全体を支持可能なフラットベッドフレーム４１と、フラットベッドフレーム４１の対向する２辺に沿ってその外側に対向配置される第１および第２の吊りピンフレーム４２，４３とを備えている。
第１および第２の吊りピンフレーム４２，４３は、フラットベッドフレーム４１と同一材料により一体に形成されている。第１および第２の吊りピンフレーム４２，４３とフラットベッドフレーム４１との間には、図１３に示すように段差があり、第１および第２の吊りピンフレーム４２，４３は、フラットベッドフレーム４１よりも高い位置に形成されている。
第１および第２の吊りピンフレーム４２，４３にはともに、切り欠き部４４が形成されている。これら切り欠き部４４は、フラットベッドフレーム４１を挟んで互いに対向する位置に形成されている。これら切り欠き部４４は、図１２に矢印で示すように、モールド用の樹脂注入口の位置に合わせて設けられている。
このような切り欠き部４４を設けることにより、第１および第２の吊りピンフレーム４２，４３が樹脂の注入を妨げるおそれがなくなり、フラットベッドフレーム４１の上下方向に均等に樹脂を注入することができる。
また、片側だけでなく、フラットベッドフレーム４１を挟んで両側に切り欠き部４４を設ける理由は、樹脂の注入方向に沿って、複数のリードフレームを配置して、これらフレームを連続してモールドする場合があるためである。このようなフレームは、多列フレームと呼ばれている。
図１４は多列フレーム４０を説明する概略図である。図１４の各フレームは、図１２と同様の構造を持つ。各フレームにチップ１を実装してワイヤボンディングを行った後、図１４の矢印の向きに樹脂を注入し、その後に、個々のチップ１ごとにカッティングを行う。
図１４のような多列フレーム４０を用いた場合であっても、本実施形態の吊りピンフレーム４２，４３は、樹脂の注入方向に沿って切り欠き部４４を有するため、吊りピンフレーム４２，４３によって樹脂の流れが変わるような不具合が起きなくなる。
第１および第２の吊りピンフレーム４２，４３には、第１および第２の実施形態と同様のパンチ孔４５が複数形成されている。これらパンチ孔４５を介して、第１および第２の吊りピンフレーム４２，４３の上下に樹脂が移動できるようになる。
図１５および図１６はフラットベッドフレーム４１の裏面側の概略形状を示す平面図である。図示のように、フラットベッドフレーム４１の裏面には、多数の凹部４６が形成されている。これら凹部４６の形状は特に問わない。図１５は円形状の凹部４６を形成した例、図１６は楕円状の凹部４６を形成した例、図１７および図１８は矩形状の凹部４６を形成した例を示している。
凹部４６を形成する理由は、フラットベッドフレーム４１と樹脂との密着性をよくするためである。樹脂は、個々の凹部４６内に充填されるため、フラットベッドフレーム４１と樹脂との接触面積が増えて、両者の密着性がよくなる。これにより、パッケージングが終わった後にリフロー処理等を行っても、パッケージ内部で剥離が起きにくくなる。
図１６のように細長形状の凹部４６を形成する場合、凹部４６の長手方向を樹脂の注入方向に一致させるのが望ましい。これにより、凹部４６に沿って樹脂が流れやすくなり、フラットベッドフレーム４１の上下での樹脂の成形速度に差が生じなくなる。
なお、凹部４６を細長形状にする場合、その形状は必ずしも楕円でなくてもよい。例えば、図１８のように長方形状の凹部４６を形成してもよい。
図１９は樹脂の注入が終わった後のパッケージの断面構造の一例を示す図であり、図１２のB-B線断面構造を示している。図示のように、第１の実施形態と同様に、チップ１とインナーリード１０とはボンディングワイヤ２１で接続された状態で樹脂２２の注入が行われる。樹脂は、フラットベッドフレームの上下に均等の厚さで形成されている。
このように、第３の実施形態では、大サイズのチップ１を全面で支持可能なフラットベッドフレーム４１と、このフラットベッドフレーム４１に一体成形された吊りピンフレーム４２，４３とを備え、樹脂の注入口に合わせて吊りピンフレーム４２，４３に切り欠き部４４を形成するため、吊りピンフレーム４２，４３が樹脂の注入を妨げるおそれがなくなる。また、フラットベッドフレーム４１の裏面に凹部４６を形成するため、フラットベッドフレーム４１と樹脂との密着性がよくなり、フラットベッドフレーム４１の上下で樹脂の成形速度にばらつきが生じなくなり、剥離等の不具合がおきくくなる。また、フラットベッドフレーム４１は、分割ベッドフレームよりもひねり強度が高いため、ひねりによるメモリICの破壊を防止できる。
本発明の第１の実施形態に係る半導体装置のパッケージの透視図。 図１のA-A線断面図。 図１のB-B線断面図。 本実施形態のメモリIC２０の断面構造を示す図。 ねじり強度の測定の際にメモリIC２０をねじる方向を示す図。 パンチ孔４５２３をインナーリード１０の複数列に形成した例を示す図。 本実施形態のメモリIC２０を内蔵したメモリカード３０の外形形状を示す三面図。 メモリカード３０の実装図。 図８のA-A線断面図。 本発明の第２の実施形態に係るメモリIC２０のパッケージの透視図。 図１０のA-A線断面図。 本発明の第３の実施形態に係るメモリIC20のパッケージの透視図。 図１２のA-A線断面図。 多列フレーム４０を説明する概略図。 フラットベッドフレーム４１の裏面側の概略形状を示す平面図。 フラットベッドフレーム４１の裏面側の概略形状を示す他の平面図。 フラットベッドフレーム４１の裏面側の概略形状を示す他の平面図。 フラットベッドフレーム４１の裏面側の概略形状を示す他の平面図。 樹脂の注入が終わった後のパッケージの断面構造の一例を示す図。
符号の説明
１ チップ１
２ 第１のベッドフレーム
３ 第２のベッドフレーム
４ 第１の吊りピンフレーム
５ 第２の吊りピンフレーム
６ 第３の吊りピンフレーム
７ 第４の吊りピンフレーム
８ 第１の梁フレーム
９ 第２の梁フレーム
１０ インナーリード
１１ アウターリード
２０ メモリIC
２３ パンチ孔４５
３０ メモリカード
４１ フラットベッドフレーム
４２ 第１の吊りピンフレーム
４３ 第２の吊りピンフレーム
４４ 切り欠き部
４５ パンチ孔
４６ 凹部

Claims (10)

  1. デュアルピン構造のチップを支持可能なベッドフレームと、
    前記ベッドフレームから第１方向にそれぞれ伸び、互いに分離された複数の吊りピンフレームと、
    前記複数の吊りピンフレームから第２方向に伸び、前記チップを挟んで両側で前記複数の吊りピンフレーム同士を接続する少なくとも二本の梁フレームと、を備えることを特徴とする半導体用リードフレーム。
  2. 第１方向に互いに分離して配置されデュアルピン構造のチップを載置する第１および第２のベッドフレームと、
    前記第１のベッドフレームを挟んで第２方向に配置され前記第１のベッドフレームを支持する第１および第２の吊りピンフレームと、
    前記第２のベッドフレームを挟んで第２方向に配置され前記第２のベッドフレームを支持する第３および第４の吊りピンフレームと、
    前記第１および第３の吊りピンフレームを接続する第１の梁フレームと、
    前記第２および第４の吊りピンフレームを接続する第２の梁フレームと、を備えることを特徴とする半導体用リードフレーム。
  3. 前記第１および第２のベッドフレームと、前記第１および第２の吊りピンフレームと、前記第３および第４の吊りピンフレームと、前記第１および第２の梁フレームとは、同一金属板で形成され、
    前記第１のベッドフレームは、前記第１および第２の吊りピンフレームよりも低い位置に形成され、
    前記第２のベッドフレームは、前記第３および第４の吊りピンフレームよりも低い位置に形成されることを特徴とする請求項２に記載の半導体用リードフレーム。
  4. チップの底面全体を支持可能で、底面側に複数の凹部が形成されたフラットベッドフレームと、
    前記フラットベッドフレームに一体に形成され、前記フラットベッドフレームの対向する２辺に沿って外側に伸び、一部に切り欠き部がそれぞれ形成された第１および第２の吊りピンフレームと、を備えることを特徴とすることを特徴とする半導体用リードフレーム。
  5. 前記切り欠き部は、モールド用の樹脂注入口付近に形成されることを特徴とする請求項４に記載の半導体用リードフレーム。
  6. 前記切り欠き部は、前記フラットベッドフレームを挟んで両側に対向配置されることを特徴とする請求項４または５に記載の半導体用リードフレーム。
  7. 前記凹部は細長形状であり、前記凹部の長手方向は、前記切り欠き部の対向配置された方向に一致することを特徴とする請求項６に記載の半導体用リードフレーム。
  8. 前記第１および第２の吊りピンフレームと前記フラットベッドフレームとは段差状に形成され、前記第１および第２の吊りピンフレームは、前記フラットベッドフレームよりも高い位置に形成されることを特徴とすることを特徴とする請求項４乃至７のいずれかに記載の半導体用リードフレーム。
  9. 前記第１および第２の吊りピンフレームには、パンチ孔が形成されることを特徴とする請求項１乃至８のいずれかに記載の半導体用リードフレーム。
  10. 請求項１乃至９のいずれかに記載の半導体用リードフレームを備えることを特徴とする半導体装置。
JP2005077451A 2004-12-27 2005-03-17 半導体用リードフレーム、メモリカードおよび半導体装置 Pending JP2006210862A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005077451A JP2006210862A (ja) 2004-12-27 2005-03-17 半導体用リードフレーム、メモリカードおよび半導体装置
US11/297,457 US20060145329A1 (en) 2004-12-27 2005-12-09 Lead frame for semiconductor device
KR1020050129526A KR100681994B1 (ko) 2004-12-27 2005-12-26 반도체용 리드 프레임, 메모리 카드 및 반도체 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004377370 2004-12-27
JP2005077451A JP2006210862A (ja) 2004-12-27 2005-03-17 半導体用リードフレーム、メモリカードおよび半導体装置

Publications (1)

Publication Number Publication Date
JP2006210862A true JP2006210862A (ja) 2006-08-10

Family

ID=36639476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005077451A Pending JP2006210862A (ja) 2004-12-27 2005-03-17 半導体用リードフレーム、メモリカードおよび半導体装置

Country Status (3)

Country Link
US (1) US20060145329A1 (ja)
JP (1) JP2006210862A (ja)
KR (1) KR100681994B1 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6281738A (ja) * 1985-10-07 1987-04-15 Hitachi Micro Comput Eng Ltd リ−ドフレ−ムおよびそれを用いた半導体装置

Also Published As

Publication number Publication date
KR20060074858A (ko) 2006-07-03
KR100681994B1 (ko) 2007-02-15
US20060145329A1 (en) 2006-07-06

Similar Documents

Publication Publication Date Title
JP3226752B2 (ja) 半導体装置の製造方法
CN101252115B (zh) 半导体封装及其制造方法和电子系统及其制造方法
US6650020B2 (en) Resin-sealed semiconductor device
JPH10214857A (ja) 半導体装置およびその製造方法
US8546938B2 (en) Stacked package including spacers and method of manufacturing the same
JP2009124095A (ja) 半導体パッケージ及びその実装方法
CN100590643C (zh) 指纹辨识器的薄膜封装构造
JPH02239651A (ja) 半導体装置およびその実装方法
US20130133193A1 (en) Surface mount technology process for advanced quad flat no-lead package process and stencil used therewith
CN103295989A (zh) 倒装芯片封装
JP3151346B2 (ja) 半導体集積回路装置およびその製造方法ならびにその製造に用いるモールド金型
US8866296B2 (en) Semiconductor device comprising thin-film terminal with deformed portion
KR20090027325A (ko) 반도체 패키지 및 이를 갖는 반도체 모듈
CN100470783C (zh) 导线架基底球格阵列封装构造及其晶片载体
US6111309A (en) Semiconductor device
JP2006210862A (ja) 半導体用リードフレーム、メモリカードおよび半導体装置
US5990544A (en) Lead frame and a semiconductor device having the same
JP2007535821A (ja) 集積回路チップの単列ボンディングパッド構成
CN201523005U (zh) 一种双排引脚的四面扁平无引脚封装件
KR100587041B1 (ko) 칩 스캐일 스택 패키지
JPH09129796A (ja) 半導体装置
CN216871956U (zh) 一种半导体封装结构
CN212305770U (zh) 一种印刷电路板及显示面板
CN216719937U (zh) 一种引线单元、引线框架以及半导体封装体
US9355940B1 (en) Auxiliary leadframe member for stabilizing the bond wire process

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070928

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080208