JP2006210612A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006210612A
JP2006210612A JP2005020208A JP2005020208A JP2006210612A JP 2006210612 A JP2006210612 A JP 2006210612A JP 2005020208 A JP2005020208 A JP 2005020208A JP 2005020208 A JP2005020208 A JP 2005020208A JP 2006210612 A JP2006210612 A JP 2006210612A
Authority
JP
Japan
Prior art keywords
back surface
semiconductor chip
protective film
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005020208A
Other languages
English (en)
Other versions
JP4531578B2 (ja
Inventor
Kazuma Tanida
一真 谷田
Osamu Miyata
修 宮田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2005020208A priority Critical patent/JP4531578B2/ja
Publication of JP2006210612A publication Critical patent/JP2006210612A/ja
Application granted granted Critical
Publication of JP4531578B2 publication Critical patent/JP4531578B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】フリップチップ接続された半導体チップを有し、この半導体チップの裏面を保護できるとともに、この半導体チップの反りを低減できる半導体装置を提供する。
【解決手段】この半導体装置1は、配線基板2と半導体チップ3とを含む。半導体チップ3は、機能素子4が形成された機能面3aを有し、機能面3aを配線基板2の表面2aに対向させて接合されている。配線基板2と半導体チップ3との間には、アンダーフィル膜5が埋められている。機能面3aとは反対側の面である裏面3bには、裏面3bを保護するとともに、半導体チップ3の機能面3a側と裏面3b側とでの熱膨張差をなくすための裏面保護膜8が形成されている。
【選択図】 図1

Description

この発明は、フリップチップ接続された半導体チップを有する半導体装置に関する。
半導体装置の小型化および高密度実装のために、半導体チップの機能面(機能素子が形成された面)を固体装置に対向させて、半導体チップを固体装置に接続するフリップチップ接続構造が注目されている。
図4は、フリップチップ接続構造の半導体装置の図解的な断面図である。この半導体装置51は、固体装置としての配線基板52と、機能素子54が形成された機能面53aを配線基板52の表面52aに対向させて接続された半導体チップ53とを含んでいる。表面52aと機能面53aとは、所定間隔をあけて対向されており、表面52aと機能面53aとの隙間はアンダーフィル膜55で埋められている。
配線基板52において、表面52aとは反対側の面である裏面52bには、半球状の外部接続部材56が設けられている。この半導体装置51は、外部接続部材56を介して、実装基板60(図4に二点鎖線で示す。)に実装できる。
図4に示すように、フリップチップ接続構造の半導体装置51では、通常、半導体チップ53は、モールド樹脂で封止されておらず、半導体チップ53において、機能面53aと反対側の面である裏面53bは露出されている。
この半導体装置51が実装基板60に実装された状態で、半導体チップ53で発生した熱は、半導体チップ53の裏面53bから周辺雰囲気中に放射されるほか、配線基板52および実装基板60へと伝えられ、配線基板52および実装基板60から周辺雰囲気中へと放射される。また、このような経路の放熱だけでは十分でない場合は、半導体チップ53の裏面53bにヒートシンクが取り付けられ、半導体チップ53で発生した熱は、このヒートシンクを介して周辺雰囲気中へ放射される。
特開平9−116041号公報
ところが、半導体チップ53の露出した裏面53bには、半導体装置51の製造工程や検査工程、半導体装置51を実装基板に実装する工程などにおいて、他の部材が接触する。たとえば、半導体装置51の製造工程において、半導体チップ53に社名等が刻印されることがある。この場合、刻印すべきパターンが形成されたダイ(型)が半導体チップ53の裏面53bに押しつけられる。また、半導体装置51の検査工程において、裏面53bを押し棒で押すことにより、外部接続部材56をテストプローブに押しつけて、半導体装置51の電気的特性を評価することがある。
これらのダイや押し棒などの部材が裏面53bに接触することにより、半導体チップ53にクラックが生じることがある。
また、半導体チップ53において、機能面53aにはアンダーフィル膜55が接しているのに対して、裏面53bには何も接していないことにより、半導体チップ53の機能面53a側と裏面53b側との熱膨張差(サーマルミスマッチ)に起因して、半導体チップ53に反りが生じることがある。
さらに、携帯端末等の電子機器では、小型化および薄型化が要求されており、これに伴い、半導体チップ53を搭載する配線基板52の小型化も要求される。このため、配線基板52からの熱放射が十分行えなくなってきている。また、実装基板60の小型化、および実装基板60上に部品を高密度で実装する必要から、実装基板60からの熱放射も十分に行えなくなってきている。
また、電子機器の小型化および薄型化の要求により、半導体チップ53にヒートシンクが取り付けられなくなってきている。この場合、半導体チップ53で生じた熱は、半導体チップ53の裏面53b側では、裏面53bから直接放射される。ここで、半導体チップ53は、半導体ウエハを研削および切断して得られ、裏面53bは、この研削による研削面をなす。放射率は、熱が放射される面の平滑性が高いほど低くなるので、このような研削面をなす裏面53bからは、十分に放熱(熱放射)することができない。
そこで、この発明の目的は、フリップチップ接続された半導体チップを有し、この半導体チップの裏面を保護できるとともに、この半導体チップの反りを低減できる半導体装置を提供することである。
この発明の他の目的は、半導体チップで発生した熱を良好に放散させることができる半導体装置を提供することである。
上記の目的を達成するための請求項1記載の発明は、固体装置(2)と、機能素子(4)が形成された機能面(3a)を有し、その機能面を上記固体装置の表面(2a)に対向させて接合された半導体チップ(3)と、上記固体装置と上記半導体チップとの間を埋める封止材(5)と、上記機能面とは反対側の面である裏面(3b)に形成され、上記裏面を保護するとともに、上記半導体チップの上記機能面側と上記裏面側とでの熱膨張差をなくすための裏面保護膜(8,28)とを含むことを特徴とする半導体装置(1,21)である。
なお、括弧内の数字は、後述の実施形態における対応構成要素等を表す。以下、この項において同じ。
この発明の半導体装置は、固体装置(たとえば、絶縁基板に配線が形成された配線基板や、半導体基板)にフリップチップ接続された半導体チップを有する。この半導体チップの裏面には裏面保護膜が形成されており、これにより半導体チップの裏面は保護されている。そのため、この半導体装置の製造工程や検査工程、この半導体装置を実装基板に実装する工程などにおいて、半導体チップの裏面側に他の部材が接触しても、クラックの発生などの破損を生じるおそれがない。
また、半導体チップにおいて、機能面側には封止材が形成されており、裏面側には裏面保護膜が形成されている。そして、裏面保護膜は、半導体チップの機能面側と裏面側とでの熱膨張差をなくすように機能する。これにより、半導体チップの厚さ方向に関する応力バランスを保ち、半導体チップの機能面側と裏面側との熱膨張差に起因する反りを防止(低減)することができる。
裏面保護膜を構成する材料としては、たとえば、エポキシ樹脂、ポリイミド樹脂、シリコーン樹脂を挙げることができる。
なお、半導体チップの裏面側に加えられる応力や衝撃を裏面保護膜でより効率的に吸収するためには、裏面保護膜の弾性率は小さいことが好ましく、たとえば、10GPa以下であることが好ましい。裏面保護膜の材料として例示されたエポキシ樹脂、ポリイミド樹脂、シリコーン樹脂のうち、この要件を満たす樹脂として、エポキシ樹脂が挙げられる。
さらに、裏面保護膜として絶縁性が高い樹脂を用いれば、半導体チップを電気的に保護(たとえば、裏面を介した電気的短絡を防止)することができる。
この半導体装置の製造工程において、半導体チップは、複数の半導体チップが作り込まれたより大きな半導体基板(たとえば、半導体ウエハ)から切り分けて得てもよい。この場合、裏面保護膜は、当該半導体基板の裏面全面に形成しておくことができる。この場合、裏面保護膜形成後のすべての工程(たとえば、固体装置に半導体チップを接続する工程)において、半導体チップの裏面は、機械的に保護される。これに対して、裏面保護膜を形成せずに半導体チップを固体装置に接続した後、半導体チップをモールド樹脂で封止する場合は、このような効果を奏することができない。
請求項2記載の発明は、上記裏面保護膜は、上記封止材と熱膨張率がほぼ等しいことを特徴とする請求項1記載の半導体装置である。
この発明によれば、半導体チップの機能面側と裏面側とでの熱膨張差をなくす(少なくする)ことができる。そのため、半導体チップの機能面側と裏面側との熱膨張差に起因する反りを完全に防止することができる。
請求項3記載の発明は、上記裏面保護膜と上記封止材とがエポキシ樹脂からなることを特徴とする請求項1または2に記載の半導体装置である。
この発明によれば、裏面保護膜と封止樹脂とが同じエポキシ樹脂からなるので、半導体チップの機能面側と裏面側とでの熱膨張差を確実になくすことができる。
請求項4記載の発明は、上記裏面保護膜の厚さが、1μm〜100μmであることを特徴とする請求項1ないし3のいずれかに記載の半導体装置である。
裏面保護膜の厚さを、この範囲内にすることにより、半導体チップの抗折強度を最大にすることができる。すなわち、半導体チップの抗折強度は、裏面保護膜の厚さが厚いほど大きくなるのではなく、裏面保護膜が上記範囲内の特定の厚さを有するときに最大となる。
裏面保護膜の厚さは、5μm〜50μmであることが好ましく、10μm〜30μm(20μm程度)であることがさらに好ましい。
請求項5記載の発明は、上記裏面保護膜が、上記半導体チップの上記裏面から側面(3c)に回り込んで形成されていることを特徴とする請求項1ないし4のいずれかに記載の半導体装置(21)である。
この発明によれば、半導体チップの側面も裏面保護膜により機械的に保護することができる。これにより、半導体チップの側面の破損を防止することができる。
請求項6記載の発明は、上記裏面保護膜の放射率が、上記半導体チップの上記裏面における放射率よりも大きいことを特徴とする請求項1ないし5のいずれかに記載の半導体装置である。
この発明によれば、半導体チップで発生した熱は、裏面保護膜を介して周辺雰囲気中に放散される。この際、半導体チップの裏面から直接放射される場合と比べて、より効率的に熱を放散させることができる。
裏面保護膜は、0.5以上の放射率を有することが好ましく、0.7以上の放射率を有することがさらに好ましい。
このような要件を満たす裏面保護膜の材料としては、ペイント(たとえば、黒色ないし白色ペイントやパステルペイントなど)用樹脂として用いられるエポキシ樹脂、アクリル系樹脂、ポリイミド樹脂を挙げることができる。
以下では、この発明の実施の形態を、図面を参照して詳細に説明する。
図1は、本発明の第1の実施形態に係る半導体装置の構造を示す図解的な断面図である。この半導体装置1は、固体装置としての配線基板2と、機能素子4が形成された機能面3aを配線基板2の表面2aに対向させて接続された半導体チップ3とを含んでいる。
半導体チップ3は、接続部材7を介して配線基板2に電気的に接続されており、表面2aと機能面3aとは、この接続部材7により所定間隔を隔てて対向されている。表面2aと機能面3aとの隙間は、アンダーフィル膜5で埋められている。アンダーフィル膜5は、エポキシ樹脂からなる。
半導体チップ3は、半導体ウエハを研削および切断して得られ、半導体チップ3において、機能面3aとは反対側の裏面3bは、この研削による研削面をなす。この裏面3bには、半導体チップ3の裏面3bを保護する裏面保護膜8が形成されている。裏面保護膜8の厚さは、1μm〜100μmである。裏面保護膜8は、アンダーフィル膜5と熱膨張率がほぼ等しい。裏面保護膜8を構成する材料としては、たとえば、エポキシ樹脂、ポリイミド樹脂、シリコーン樹脂を挙げることができる。
また、裏面保護膜8の放射率は、半導体チップ3の裏面3bにおける放射率よりも大きい。裏面保護膜は、0.5以上の放射率を有し、好ましく、0.7以上の放射率を有する。このような要件を満たす樹脂としては、ペイント(たとえば、黒色ないし白色ペイントやパステルペイントなど)用樹脂として用いられるエポキシ樹脂、アクリル系樹脂、ポリイミド樹脂などを用いることができる。
配線基板2において、表面2aとは反対側の面である裏面2bには、半球状の外部接続部材6が設けられている。外部接続部材6は、たとえば、はんだ材料からなる。この半導体装置1は、外部接続部材6を介して、実装基板に実装できる。
この半導体装置1の製造工程や検査工程、半導体装置1を実装基板に実装する工程などにおいて、半導体チップ3の裏面3b側に他の部材が接触する。たとえば、半導体装置1の製造工程において、半導体チップ3の裏面3b側に社名等が刻印されることがある。この場合、裏面保護膜8に刻印すればよく、刻印すべきパターンが形成されたダイ(型)を直接半導体チップ3の裏面3bに押しつける必要はない。また、ダイを裏面保護膜8に押しつける際の応力や衝撃は、裏面保護膜8で吸収される。
図1に、半導体装置1の電気的特性を評価するために用いるプローブボード9Cおよび押し棒9Aを、二点鎖線で示す。プローブボード9Cは、半導体装置1の外部接続部材6に対応して設けられたテストプローブ9Bを有しており、テストプローブ9Bが上方に向けられた状態で使用される。押し棒9Aは、半導体装置1をテストプローブ9Bに押しつけるために用いられ、平坦な当接面9pを有している。
半導体装置1の電気的特性を評価する際には、先ず、各外部接続部材6が対応するテストプローブ9B上に乗るように、半導体装置1がプローブボード9C上に載置される。次に、押し棒9Aの当接面9pが半導体装置1の裏面3b側(裏面保護膜8)に接触され、押し棒9Aにより、半導体装置1が、プローブボード9Cに向かって押しつけられる。これにより、各外部接続部材6と対応するテストプローブ9Bとが良好に接触する。この状態で、外部接続部材6を介した半導体装置1の電気的特性が測定される。
この際、押し棒9Aを裏面保護膜8に押しつける際の応力や衝撃は、裏面保護膜8で吸収される。
裏面保護膜8が上述のように1μm〜100μmの範囲内にあるとき、半導体チップ3の抗折強度は最大となる。すなわち、半導体チップ3の抗折強度は、裏面保護膜8の厚さが厚いほど大きくなるのではなく、裏面保護膜8が上記範囲内の特定の厚さを有するときに最大となる。このような効果を奏するためには、裏面保護膜8の厚さは、5μm〜50μmであることが好ましく、10μm〜30μm(20μm程度)であることがさらに好ましい。
以上のように、この半導体装置1は、半導体チップ3がモールド樹脂により封止されていないにもかかわらず、半導体チップ3は、良好に機械的に保護される。このような効果を効率的に奏するためには、裏面保護膜8の弾性率は、10GPa以下であることが好ましい。この要件を満たす樹脂として、エポキシ樹脂が挙げられる。
この半導体装置1の製造工程において、半導体チップ3は、複数の半導体チップ3が作り込まれたより大きな半導体基板(以下、半導体ウエハとする。)から切り分けて得てもよい。この場合、裏面保護膜8は、半導体ウエハの裏面全面に形成しておくことができる。この場合、裏面保護膜8形成後のすべての工程(たとえば、配線基板2に半導体チップ3を接続する工程)において、半導体チップ3の裏面3bを保護することができる。裏面保護膜8を形成せずに半導体チップ3を配線基板2に接続した後、半導体チップ3をモールド樹脂で封止する場合は、このような効果を奏することができない。
また、裏面保護膜8が形成されていない場合、半導体チップ3の機能面3aにアンダーフィル膜5が形成されていることにより、半導体チップ3の厚さ方向に関して応力バランスが保たれず、半導体チップ3に反りが生ずることがある。この半導体装置1は、半導体チップ3の裏面3bに、アンダーフィル膜5とほぼ等しい熱膨張率を有する裏面保護膜8が形成されていることにより、半導体チップ3の厚さ方向に関する応力バランスを保ち、半導体チップ3に反りが生ずることを軽減(防止)することができる。
このような効果を奏するため、裏面保護膜8とアンダーフィル膜5とは、同じ材料からなることが好ましい。アンダーフィル膜5および裏面保護膜8が、ともにエポキシ樹脂からなる場合、配線基板2は、エポキシ樹脂からなる絶縁基板に配線を施したものであることが好ましい。これにより、半導体チップ3の機能面3a側と裏面3b側とでの熱膨張差をより少なくすることができる。
裏面保護膜8の放射率が半導体チップ3の裏面3bにおける放射率よりも大きいことにより、半導体チップ3が実装基板に実装された状態で、半導体チップ3で発生した熱は、配線基板2および実装基板に伝わり、配線基板2および実装基板から周辺雰囲気中に放射されるほか、裏面保護膜8を介して周辺雰囲気中に良好に放散される。すなわち、半導体チップ3は、研削面である裏面3bにおいて十分大きな放射率を有しないが、より大きな放射率を有する裏面保護膜8により、良好に放熱される。
さらに、裏面保護膜8として絶縁性が高い樹脂を用いれば、半導体チップ3を電気的に保護(たとえば、裏面3bを介した電気的短絡を防止)することができる。
図2は、本発明の第2の実施形態に係る半導体装置の構造を示す図解的な断面図である。図2において、図1に示す各部に対応する部分には、図1と同じ参照符号を付している。
この半導体装置21は、配線基板2と、機能素子4が形成された機能面3aを配線基板2の表面2aに対向させて接続された半導体チップ3とを含んでいる。半導体チップ3には、図1の半導体装置1の裏面保護膜8の代わりに、裏面保護膜28が形成されている。裏面保護膜28は、裏面保護膜8と同様の材料からなり、裏面保護膜8と同様の厚さを有するが、半導体チップ3の裏面3bだけでなく、半導体チップ3の裏面3bから側面3cに回り込んで形成されている。
裏面保護膜28により、半導体チップ3の側面3cも機械的に保護することができる。これにより、半導体チップ3の側面3cに他の部材が接触しても、半導体チップ3が破損しないようにすることができる。
図3Aないし図3Cは、図2に示す半導体装置21の製造方法を説明するための図解的な断面図である。
先ず、複数の半導体チップ3が作り込まれた半導体ウエハ(以下、単に「ウエハ」という)Wが用意される。次に、ウエハWが、その表面(半導体チップ3の機能面3aに対応する面)WaをエキスパンドテープTに対向されて貼り付けられる。この状態が、図3Aに示されている。
続いて、ウエハWが、隣接する半導体チップ3の境界に沿って切断される(図3B参照)。この工程は、エキスパンドテープTが完全に切断されないように実施される。これにより、ウエハW(半導体チップ3)を厚さ方向に貫通し、エキスパンドテープTの厚さ方向途中に至る溝25が形成される。溝25は、所定の幅(隣接する半導体チップ3の境界に直交する方向の長さ)を有する。ウエハWの切断面は、半導体チップ3の側面3cとなる。
次に、半導体チップ3の裏面3b側から、液状の裏面保護膜が塗布される。液状の裏面保護膜は、各半導体チップ3の裏面3bをほぼ完全に覆うとともに、溝25をほぼ完全に埋めるようにされる。その後、液状の裏面保護膜が硬化されて、裏面保護膜28が得られる。この状態が、図3Cに示されている。
次に、溝25に沿って裏面保護膜28が切断される。この切断による切りしろは、溝25の幅より小さくなるようにされ、半導体チップ3の側面3cに裏面保護膜28が残るようにされる。たとえば、ウエハWをダイシングソーにより切断する場合は、このダイシングソーより厚さが薄いダイシングソーを用いて、裏面保護膜28を切断することができる。これにより、半導体チップ3が得られる。
その後、エキスパンドテープTが半導体チップ3から剥離され、半導体チップ3が、機能面3aを配線基板2の表面2aに対向されて、配線基板2に接続される。この際、半導体チップ3の裏面3bおよび側面3cは、裏面保護膜28により保護される。
そして、配線基板2と半導体チップ3との隙間にアンダーフィル膜5が形成される。アンダーフィル膜5は、たとえば、液状のアンダーフィル材が、配線基板2と半導体チップ3との隙間に、毛細管現象により充填された後、この液状のアンダーフィル材が硬化されて得られる。これにより、図2に示す半導体装置21が得られる。
本発明の実施形態の説明は以上の通りであるが、本発明は、別の形態でも実施できる。たとえば、配線基板2には、2つ以上の半導体チップ3がフリップチップ接続されていてもよい。この場合、各半導体チップ3に裏面保護膜8または裏面保護膜28が形成されているものとすることができる。
配線基板2の絶縁基板、アンダーフィル膜5および裏面保護膜8は、同種の材料(たとえば、エポキシ樹脂)からなる必要はなく、配線基板2の絶縁基板がポリイミド樹脂からなり、アンダーフィル膜5がエポキシ樹脂からなっていてもよい。この場合、半導体チップ3の反りに対する配線基板2の熱膨張による影響が無視できない場合は、この影響を考慮して裏面保護膜の熱膨張率を設定することができる。この場合、裏面保護膜の熱膨張率とアンダーフィル膜5の熱膨張率とは、ほぼ等しくされていなくてもよい。
裏面保護膜8は、一種類の材料からなる必要はなく、複数種類の材料が、たとえば、多層に形成されたものであってもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の変更を施すことが可能である。
本発明の第1の実施形態に係る半導体装置の構造を示す図解的な断面図である。 本発明の第2の実施形態に係る半導体装置の構造を示す図解的な断面図である。 図2に示す半導体装置の製造方法を説明するための図解的な断面図である。 図2に示す半導体装置の製造方法を説明するための図解的な断面図である。 図2に示す半導体装置の製造方法を説明するための図解的な断面図である。 フリップチップ接続構造の半導体装置の図解的な断面図である。
符号の説明
1,21 半導体装置
2 配線基板
2a 配線基板の表面
3 半導体チップ
3a 機能面
3b 半導体チップの裏面
3c 半導体チップの側面
4 機能素子
5 アンダーフィル膜
8,28 裏面保護膜

Claims (6)

  1. 固体装置と、
    機能素子が形成された機能面を有し、その機能面を上記固体装置の表面に対向させて接合された半導体チップと、
    上記固体装置と上記半導体チップとの間を埋める封止材と、
    上記機能面とは反対側の面である裏面に形成され、上記裏面を保護するとともに、上記半導体チップの上記機能面側と上記裏面側とでの熱膨張差をなくすための裏面保護膜とを含むことを特徴とする半導体装置。
  2. 上記裏面保護膜は、上記封止材と熱膨張率がほぼ等しいことを特徴とする請求項1記載の半導体装置。
  3. 上記裏面保護膜と上記封止材とがエポキシ樹脂からなることを特徴とする請求項1または2に記載の半導体装置。
  4. 上記裏面保護膜の厚さが、1μm〜100μmであることを特徴とする請求項1ないし3のいずれかに記載の半導体装置。
  5. 上記裏面保護膜が、上記半導体チップの上記裏面から側面に回り込んで形成されていることを特徴とする請求項1ないし4のいずれかに記載の半導体装置。
  6. 上記裏面保護膜の放射率が、上記半導体チップの上記裏面における放射率よりも大きいことを特徴とする請求項1ないし5のいずれかに記載の半導体装置。
JP2005020208A 2005-01-27 2005-01-27 半導体装置 Expired - Fee Related JP4531578B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005020208A JP4531578B2 (ja) 2005-01-27 2005-01-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005020208A JP4531578B2 (ja) 2005-01-27 2005-01-27 半導体装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2010012687A Division JP2010093295A (ja) 2010-01-25 2010-01-25 半導体装置
JP2010113685A Division JP2010212724A (ja) 2010-05-17 2010-05-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2006210612A true JP2006210612A (ja) 2006-08-10
JP4531578B2 JP4531578B2 (ja) 2010-08-25

Family

ID=36967116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005020208A Expired - Fee Related JP4531578B2 (ja) 2005-01-27 2005-01-27 半導体装置

Country Status (1)

Country Link
JP (1) JP4531578B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017030126A1 (ja) * 2015-08-17 2017-02-23 積水化学工業株式会社 半導体装置及び半導体素子保護用材料

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167998A (ja) * 1997-08-19 1999-03-09 Matsushita Electric Ind Co Ltd Cspとbgaと半導体装置
JP2003229518A (ja) * 2002-02-05 2003-08-15 Sanyo Electric Co Ltd 回路装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167998A (ja) * 1997-08-19 1999-03-09 Matsushita Electric Ind Co Ltd Cspとbgaと半導体装置
JP2003229518A (ja) * 2002-02-05 2003-08-15 Sanyo Electric Co Ltd 回路装置

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017030126A1 (ja) * 2015-08-17 2017-02-23 積水化学工業株式会社 半導体装置及び半導体素子保護用材料
JPWO2017030126A1 (ja) * 2015-08-17 2017-08-17 積水化学工業株式会社 半導体装置及び半導体素子保護用材料
KR20180013842A (ko) * 2015-08-17 2018-02-07 세키스이가가쿠 고교가부시키가이샤 반도체 장치 및 반도체 소자 보호용 재료
CN107735859A (zh) * 2015-08-17 2018-02-23 积水化学工业株式会社 半导体装置以及半导体元件保护用材料
KR101864096B1 (ko) 2015-08-17 2018-06-01 세키스이가가쿠 고교가부시키가이샤 반도체 장치 및 반도체 소자 보호용 재료
KR20180061405A (ko) * 2015-08-17 2018-06-07 세키스이가가쿠 고교가부시키가이샤 반도체 장치 및 반도체 소자 보호용 재료
TWI630230B (zh) * 2015-08-17 2018-07-21 日商積水化學工業股份有限公司 半導體裝置及半導體元件保護用材料
KR102097004B1 (ko) * 2015-08-17 2020-04-03 세키스이가가쿠 고교가부시키가이샤 반도체 장치 및 반도체 소자 보호용 재료
KR20200037437A (ko) * 2015-08-17 2020-04-08 세키스이가가쿠 고교가부시키가이샤 반도체 장치 및 반도체 소자 보호용 재료
CN107735859B (zh) * 2015-08-17 2020-08-14 积水化学工业株式会社 半导体装置以及半导体元件保护用材料
CN111900137A (zh) * 2015-08-17 2020-11-06 积水化学工业株式会社 半导体装置以及半导体元件保护用材料
KR102224210B1 (ko) 2015-08-17 2021-03-08 세키스이가가쿠 고교가부시키가이샤 반도체 장치 및 반도체 소자 보호용 재료
KR20210027521A (ko) * 2015-08-17 2021-03-10 세키스이가가쿠 고교가부시키가이샤 반도체 장치 및 반도체 소자 보호용 재료
KR102294307B1 (ko) 2015-08-17 2021-08-26 세키스이가가쿠 고교가부시키가이샤 반도체 장치 및 반도체 소자 보호용 재료
KR20210107160A (ko) * 2015-08-17 2021-08-31 세키스이가가쿠 고교가부시키가이샤 반도체 장치 및 반도체 소자 보호용 재료
KR102460328B1 (ko) * 2015-08-17 2022-10-28 세키스이가가쿠 고교가부시키가이샤 반도체 장치 및 반도체 소자 보호용 재료

Also Published As

Publication number Publication date
JP4531578B2 (ja) 2010-08-25

Similar Documents

Publication Publication Date Title
JP5387685B2 (ja) 半導体装置の製造方法
KR100632459B1 (ko) 열방출형 반도체 패키지 및 그 제조방법
KR101173924B1 (ko) 반도체 장치
JP2974552B2 (ja) 半導体装置
US20070018310A1 (en) Semiconductor device and manufacturing method thereof
JP2002353388A (ja) 半導体装置
WO2014155977A1 (ja) 放熱シートおよびこれを用いた放熱構造体
US20060209514A1 (en) Semiconductor device and manufacturing method therefor
JP2007305761A (ja) 半導体装置
US7268427B2 (en) Semiconductor package, printed board mounted with the same, and electronic apparatus having the printed board
JP2012015225A (ja) 半導体装置
JP2010212724A (ja) 半導体装置
JP4531578B2 (ja) 半導体装置
JP2009302556A (ja) 半導体装置
US20190385956A1 (en) Semiconductor chip
TW567563B (en) Semiconductor package and manufacturing method thereof
JP5140314B2 (ja) ウエハレベルパッケージ
JP2011171656A (ja) 半導体パッケージおよびその製造方法
US6784536B1 (en) Symmetric stack up structure for organic BGA chip carriers
JP4994025B2 (ja) 樹脂封止型電子機器
JP2010093295A (ja) 半導体装置
JP2009252956A (ja) 実装フレーム、半導体装置及びその製造方法
KR101011304B1 (ko) Cof 패키지 및 그의 제조 방법
JP2008270684A (ja) 電子装置
KR20080111618A (ko) 방열 구조의 반도체 패키지 및 이를 패키징하는 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100603

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100609

R150 Certificate of patent or registration of utility model

Ref document number: 4531578

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees