JP2006210530A - 機能素子体及びその製造方法並びに回路モジュール - Google Patents
機能素子体及びその製造方法並びに回路モジュール Download PDFInfo
- Publication number
- JP2006210530A JP2006210530A JP2005018821A JP2005018821A JP2006210530A JP 2006210530 A JP2006210530 A JP 2006210530A JP 2005018821 A JP2005018821 A JP 2005018821A JP 2005018821 A JP2005018821 A JP 2005018821A JP 2006210530 A JP2006210530 A JP 2006210530A
- Authority
- JP
- Japan
- Prior art keywords
- mover
- shield member
- main surface
- layer
- external connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Micromachines (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
【解決手段】 相対する可動子電極11と外部接続用電極12とが絶縁層10内に引き回した迂回配線パターン15によってそれらの間に形成された枠状のシールド部材接合用導体部13を迂回して接続される。可動子電極11と外部接続用電極12との間でシールド部材接合用導体部13にハーメチック接合されたシールド部材7の空間部9内に配線層5上に形成された可動子6を封装する。
【選択図】 図1
Description
Claims (9)
- ウエハーを切り分けてなる素子基板と、
上記素子基板の主面上に形成された絶縁層の主面に形成された多数個の可動子電極と、これら可動子電極を囲む外周領域に形成された多数個の外部接続用電極と、これら各可動子電極と各外部接続用電極との間の枠状領域に全周に亘って形成された枠状のシールド部材接合用導体部と、上記絶縁層の内層において上記シールド部材接合用導体部を横切るようにして形成されるとともにビアによって一端部が相対する上記各可動子電極と他端部が相対する上記各外部接続用電極とそれぞれ接続されることによりこれら可動子電極と外部接続用電極とを上記シールド部材接合用導体部を絶縁層内で迂回して接続する迂回配線パターンとを有する配線層と、
上記配線層の主面上に形成された可動子と、
金属薄板によって上記可動子を被覆する空間部を有する略キャップ状に形成され、上記シールド部材接合用導体部に対して開口縁部が全周に亘ってハーメチック接合されることによって上記可動子を上記配線層の主面上でシールドするシールド部材と
から構成されることを特徴とする機能素子体。 - 上記配線層が、絶縁層上に金属薄膜層を成膜するとともにこの金属薄膜層にパターニング処理を施して導体パターンを形成する薄膜技術によって形成された薄膜配線層であることを特徴とする請求項1に記載の機能素子体。
- 上記各外部接続用電極上にそれぞれ電気・機械接続子が設けられ、上記配線層の主面を実装面として実装基板に対して表面実装されることを特徴とする請求項1に記載の機能素子体。
- 素子基板の主面上に形成された絶縁層の主面に形成された多数個の可動子電極と、これら可動子電極を囲む外周領域に形成された多数個の外部接続用電極と、これら各可動子電極と各外部接続用電極との間の枠状領域に全周に亘って形成された枠状のシールド部材接合用導体部と、上記絶縁層の内層において上記シールド部材接合用導体部を横切るようにして形成されるとともにビアによって一端部が相対する上記各可動子電極と他端部が相対する上記各外部接続用電極とそれぞれ接続されることによりこれら可動子電極と外部接続用電極とを上記シールド部材接合用導体部を迂回して接続する迂回配線パターンとを有する配線層を形成する配線層形成工程と、
上記配線層の主面上に可動子を形成する可動子形成工程と、
金属薄板によって上記可動子を被覆する空間部を有する略キャップ状に形成されたシールド部材を、上記配線層の主面上において上記各可動子電極の形成領域と上記各外部接続用電極の形成領域との間の枠状領域上に、上記シールド部材接合用導体部に対して開口縁部を全周に亘ってハーメチック接合することにより上記可動子をシールドするシールド部材接合工程と
を有することを特徴とする機能素子体の製造方法。 - ウエハーの主面上に、上記配線層形成工程と、上記可動子形成工程と、上記シールド部材接合工程とを経て多数個の中間体を形成し、
上記各中間体の間において上記ウエハーを切り分けるウエハー切断工程を有することを特徴とする請求項4に記載の機能素子体の製造方法。 - 上記配線層形成工程が、素子基板の主面上に全面に亘って絶縁層を形成する工程と、上記絶縁層上に金属薄膜層を成膜する工程と、上記金属薄膜層にパターニング処理を施して導体パターンを形成する工程とからなる薄膜配線層形成技術によって薄膜配線層を形成する工程であることを特徴とする請求項5に記載の機能素子体の製造方法。
- ウエハーを切り分けてなる素子基板と、この素子基板の主面上に形成された絶縁層の主面に形成された多数個の可動子電極とこれら可動子電極を囲む外周領域に形成された多数個の外部接続用電極とこれら各可動子電極と各外部接続用電極との間の枠状領域に全周に亘って形成された枠状のシールド部材接合用導体部及び上記絶縁層の内層において上記シールド部材接合用導体部を横切るようにして形成されるとともにビアによって一端部が相対する上記各可動子電極と他端部が相対する上記各外部接続用電極とそれぞれ接続されることによりこれら可動子電極と外部接続用電極とを上記シールド部材接合用導体部を迂回して接続する迂回配線パターンとを有する配線層と、この配線層の主面上に形成された可動子と、金属薄板によって上記可動子を被覆する空間部を有する略キャップ状に形成され上記シールド部材接合用導体部に対して開口縁部が全周に亘ってハーメチック接合されることによって上記可動子を上記配線層の主面上でシールドするシールド部材とから構成される機能素子体と、
主面に開口する凹陥部と、この凹陥部の周辺部位に上記機能素子体の各外部接続用電極に対応して多数個の実装用ランドが形成されたモジュール基板とから構成され、
上記機能素子体が、上記シールド部材を上記凹陥部内に臨ませるとともに上記各外部接続用電極を電気・機械接続子を介して相対する上記各実装用ランドに接合されて上記モジュール基板の主面上に表面実装されることを特徴とする回路モジュール。 - 上記機能素子体が、上記配線層を、上記素子基板の主面上に成膜形成した有機絶縁層上に金属薄膜層を成膜するとともにこの金属薄膜層にパターニング処理を施して導体パターンを形成する薄膜技術によって形成した薄膜配線層によって構成したことを特徴とする請求項7に記載の回路モジュール。
- 上記機能素子体の上記素子チップが、表面弾性波素子やバルク弾性波素子或いは微小電子機械部品(MEMS:Micro Electro Mechanical Systems)や圧電薄膜共振素子であることを特徴とする請求項8に記載の回路モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005018821A JP4403977B2 (ja) | 2005-01-26 | 2005-01-26 | 機能素子体及びその製造方法並びに回路モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005018821A JP4403977B2 (ja) | 2005-01-26 | 2005-01-26 | 機能素子体及びその製造方法並びに回路モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006210530A true JP2006210530A (ja) | 2006-08-10 |
JP4403977B2 JP4403977B2 (ja) | 2010-01-27 |
Family
ID=36967049
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005018821A Expired - Fee Related JP4403977B2 (ja) | 2005-01-26 | 2005-01-26 | 機能素子体及びその製造方法並びに回路モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4403977B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100826393B1 (ko) | 2007-05-22 | 2008-05-02 | 삼성전기주식회사 | 전도성 패턴을 갖는 실링 라인으로 구비된 웨이퍼 레벨디바이스 패키지 및 그 패키징 방법 |
JP2009105411A (ja) * | 2008-10-27 | 2009-05-14 | Seiko Epson Corp | 電子装置及びその製造方法 |
JP2009231554A (ja) * | 2008-03-24 | 2009-10-08 | Nippon Telegr & Teleph Corp <Ntt> | 半導体素子の実装構造および半導体素子の実装方法 |
JP2011177861A (ja) * | 2010-03-03 | 2011-09-15 | Toshiba Corp | 半導体装置 |
WO2012140934A1 (ja) * | 2011-04-14 | 2012-10-18 | 三菱電機株式会社 | 高周波パッケージ |
US8519284B2 (en) | 2009-12-03 | 2013-08-27 | Fujitsu Limited | Electronic device |
JP2014534608A (ja) * | 2011-09-09 | 2014-12-18 | クォルコム・メムズ・テクノロジーズ・インコーポレーテッド | 一体型受動要素付きのバックプレート相互接続部 |
US9412688B2 (en) | 2014-07-25 | 2016-08-09 | Kyocera Corporation | Wiring board |
-
2005
- 2005-01-26 JP JP2005018821A patent/JP4403977B2/ja not_active Expired - Fee Related
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100826393B1 (ko) | 2007-05-22 | 2008-05-02 | 삼성전기주식회사 | 전도성 패턴을 갖는 실링 라인으로 구비된 웨이퍼 레벨디바이스 패키지 및 그 패키징 방법 |
JP2009231554A (ja) * | 2008-03-24 | 2009-10-08 | Nippon Telegr & Teleph Corp <Ntt> | 半導体素子の実装構造および半導体素子の実装方法 |
JP2009105411A (ja) * | 2008-10-27 | 2009-05-14 | Seiko Epson Corp | 電子装置及びその製造方法 |
US8519284B2 (en) | 2009-12-03 | 2013-08-27 | Fujitsu Limited | Electronic device |
JP2011177861A (ja) * | 2010-03-03 | 2011-09-15 | Toshiba Corp | 半導体装置 |
US8476741B2 (en) | 2010-03-03 | 2013-07-02 | Kabushiki Kaisha Toshiba | Semiconductor device |
KR101311053B1 (ko) * | 2010-03-03 | 2013-09-24 | 가부시끼가이샤 도시바 | 반도체 장치 |
WO2012140934A1 (ja) * | 2011-04-14 | 2012-10-18 | 三菱電機株式会社 | 高周波パッケージ |
CN103460377A (zh) * | 2011-04-14 | 2013-12-18 | 三菱电机株式会社 | 高频封装 |
JP5693710B2 (ja) * | 2011-04-14 | 2015-04-01 | 三菱電機株式会社 | 高周波パッケージ |
US9693492B2 (en) | 2011-04-14 | 2017-06-27 | Mitsubishi Electric Corporation | High-frequency package |
JP2014534608A (ja) * | 2011-09-09 | 2014-12-18 | クォルコム・メムズ・テクノロジーズ・インコーポレーテッド | 一体型受動要素付きのバックプレート相互接続部 |
US9412688B2 (en) | 2014-07-25 | 2016-08-09 | Kyocera Corporation | Wiring board |
Also Published As
Publication number | Publication date |
---|---|
JP4403977B2 (ja) | 2010-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8216884B2 (en) | Production methods of electronic devices | |
JP4403977B2 (ja) | 機能素子体及びその製造方法並びに回路モジュール | |
JP6242597B2 (ja) | 弾性波デバイス及びその製造方法 | |
JP6408540B2 (ja) | 無線モジュール及び無線モジュールの製造方法 | |
US8476810B2 (en) | Piezoelectric device and piezoelectric device manufacturing method | |
JP2007324162A (ja) | 半導体装置及びその製造方法 | |
JP4539155B2 (ja) | センサシステムの製造方法 | |
JP2007318058A (ja) | 電子部品及びその製造方法 | |
JP2006202918A (ja) | 機能素子パッケージ体及びその製造方法 | |
JP2005252335A (ja) | 集積回路装置およびその製造方法 | |
JP4741621B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法 | |
JP2008113178A (ja) | 中空封止素子およびその製造方法 | |
JP2007160499A (ja) | 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法 | |
US9065420B2 (en) | Fabrication method of acoustic wave device | |
JP2010193487A (ja) | 集積回路装置 | |
JP5630965B2 (ja) | インターポーザとその製造方法、並びにそのインターポーザを用いた半導体装置及びその製造方法 | |
JP2006201158A (ja) | センサ装置 | |
JP2006186357A (ja) | センサ装置及びその製造方法 | |
JP4556637B2 (ja) | 機能素子体 | |
JP2016208367A (ja) | モジュールおよびモジュールの製造方法 | |
JP2005072420A (ja) | 電子部品封止用基板およびそれを用いた電子装置の製造方法 | |
JP2006156482A (ja) | 回路モジュール体及びその製造方法 | |
JP2006102845A (ja) | 機能素子パッケージ及びその製造方法、機能素子パッケージを有する回路モジュール及びその製造方法 | |
JP2006147726A (ja) | 回路モジュール体及びその製造方法 | |
WO2017138299A1 (ja) | 高周波モジュールとその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070608 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090807 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091013 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091026 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |