この発明は、スイッチとして機能するトランジスタ素子をオン・オフ制御するスイッチ制御回路に関し、特にアナログ信号の導通・遮断を行うスイッチをオン・オフ制御するスイッチ制御回路に関するものである。
トランジスタ素子をスイッチとして用いる回路としては、サンプル・ホールド回路がよく知られている。この明細書では、理解を容易にするため、サンプル・ホールド回路のスイッチをオン・オフ制御するスイッチ制御回路を例に挙げて説明する。また、サンプル・ホールド回路の用途はアナログ信号をディジタル信号に変換するA/D変換器に限られないが、好適な用途としてA/D変換器を例に挙げて説明する。
図8は、サンプル・ホールド回路の基本的な構成を示す概念図である。また、図9は、図8に示す入力側と出力側のスイッチに与えるクロック制御信号の関係を示す波形図である。図8に示すように、サンプル・ホールド回路は、入力端INと出力端OUTの間にスイッチSWa,SWbを直列に配置し、スイッチSWa,SWbの接続端と接地(GND)との間に容量素子Cを接続した構成である。入力側のスイッチSWaに与えるクロック制御信号Φaと出力側のスイッチSWbに与えるクロック制御信号Φbは、図9に示すように相補的な関係にあり、スイッチSWa,SWbは、交互にオン・オフ動作を行うように制御される。
入力側のスイッチSWaは、クロック制御信号Φaが電圧Vddである期間ではオン動作して入力端INに印加されるアナログ信号を容量素子Cに与えて充電し(サンプル動作)、クロック制御信号Φaが電圧0になるとオフ動作を行う。すると、容量素子Cには、スイッチSWaがオフ動作する直前に印加されていたアナログ入力電圧値がそのまま保持される(ホールド動作)。出力側のスイッチSWbに与えるクロック制御信号Φbは、クロック制御信号Φaが電圧0である期間において電圧Vddとなる。これによって、スイッチSWbがオン動作を行い容量素子Cに保持されたアナログ入力電圧が出力端OUTから後段の回路に伝達される。
ところで、A/D変換器では、アナログ入力電圧を読み込んでその電圧値に応じたデジタル信号を演算処理して出力するので、入力段に設けるサンプル・ホールド回路には高い精度が要求される。サンプル・ホールド回路の精度に影響を与える要素は、上記した回路動作から理解できるように入力側のスイッチSWaの動作特性である。それには、スイッチSWaのオン抵抗値と、そのオン抵抗値のアナログ入力電圧に対する依存性とがある。
まず、図10を参照して、スイッチSWaのオン抵抗値が持つ意義について説明する。図10は、図8に示すサンプル・ホールド回路の要部構成を示す模式図である。図10に示すように、図8に示すサンプル・ホールド回路は、入力端INと出力端OUTとの間に設けられるスイッチ10と、スイッチ10の出力端と接地(GND)との間に設けられる容量素子11とで模式的に表すことができる。スイッチ10は図8に示すスイッチSWaに対応するが、容量素子11は図8に示す容量素子Cの他に寄生的な容量素子も含む。
図10において、サンプル動作時に読み込んだアナログ入力電圧Vinに対して、ホールド動作時に保持出力される電圧Voutは、スイッチ10のオン抵抗値rと、容量素子11のインピーダンス成分Zとを用いて
Vout=Vin×Z/(r+Z) (1)
と近似的に表される。
式(1)から理解できるように、スイッチ10のオン抵抗値rがインピーダンス成分Zに比べて十分に小さくない場合は、出力電圧Voutは入力電圧Vinからずれる。その誤差Verrは、
Verr=Vin×r/(r+Z) (2)
となる。そこで、A/D変換器のサンプル・ホールド回路では、この誤差Verrを小さくするために、スイッチSWaのオン抵抗値を小さくする工夫がなされている。
但し、スイッチSWaは、半導体集積回路では、トランジスタ素子によって構成することが多いので、オン抵抗値を0にすることは不可能である。また、スイッチSWaのオン抵抗値を可能な限り小さくするためにトランジスタのサイズを大きくすると、出力端子に接続される寄生的な容量素子の容量値が大きくなり、インピーダンス成分Zが逆に増えるので、適度なサイズに抑えることになる。その結果、スイッチSWaの実際のオン抵抗値は、0に近いある大きさの値にならざるを得ず、サンプル・ホールド回路の精度劣化の原因となる。そして、使用する電源の低電圧化に伴いスイッチSWaのオン抵抗値は、益々増加するので、サンプル・ホールド回路の精度劣化が大きくなる。
次に、図11と図12を参照して、スイッチSWaのオン抵抗値のアナログ入力電圧に対する依存性について説明する。図11は、NMOSトランジスタを用いた場合のスイッチSWaのオン抵抗特性を示す図である。図12は、CMOSトランジスタを用いた場合のスイッチSWaのオン抵抗特性を示す図である。
スイッチSWaであるトランジスタのソース電極にはアナログ入力電圧Vinが印加され、オン動作時のゲート電極には電圧Vddが印加されるので、トランジスタのゲート・ソース間電圧Vgsは、Vdd−Vinとなり、アナログ入力電圧に依存する。例えば、スイッチSWaをNMOSトランジスタで構成した場合のオン抵抗値は、図11に示すように、アナログ入力電圧Vinに応じて変化する。
図11に示すようにスイッチSWaのオン抵抗値が変化すると、アナログ入力電圧Vinの値が大きいときと小さいときとで、誤差Verrが変化する。その結果、サンプル・ホールド回路の出力電圧Voutは、アナログ入力電圧Vinに対して歪みの重畳された信号となり、精度が劣化する。この問題は、スイッチSWaをたとえCMOSトランジスタで構成しても回避できない。すなわち、CMOSトランジスタを用いた場合は、図12に示すように、PMOSトランジスタのオン抵抗特性12は、NMOSトランジスタのオン抵抗特性13とは逆向きとなる。そのため、スイッチSWaのオン抵抗値のアナログ入力電圧Vinに対する依存性は、スイッチSWaをNMOSトランジスタで構成する場合(図11)よりも低減されるが、それでも最終的に0にはならないので、サンプル・ホールド回路の精度劣化の原因となる。
要するに、サンプル・ホールド回路では、入力側で用いるスイッチSWaは、オン動作時の抵抗成分が当該スイッチを伝達するアナログ信号に歪みを発生させないようにするため、そのオン動作時の抵抗成分を十分に小さくすることができ、かつ伝達するアナログ信号の電圧値に依らずその抵抗成分が一定となるように制御する必要がある。
そこで、従来から、スイッチSWaをオン・オフ制御するスイッチ制御回路では、上記した問題を解決する工夫がなされている。以下、基本的な構成(図13)と、それを具体化した回路例(例えば図15,図16)とを示す。まず、理解を容易にするため、まず、図13を参照して、基本的な構成と動作について説明する。図13は、スイッチSWaをオン・オフ制御するスイッチ制御回路の基本的な構成を示す概念図である。図14は、図13に示す回路の動作を説明するための各信号の波形例である。
図13において、サンプル・ホールド回路15のスイッチSWaは、NMOSトランジスタで構成されている。クロック制御信号Φa,Φbは、図9に示した相補的関係を有して発生制御される。スイッチSWaのソース電極には入力端INとスイッチSW1の一端とが接続されている。スイッチSW1にはクロック制御信号Φaが印加される。スイッチSW1の他端にはスイッチSW2の一端と容量素子Cpの一端とが接続されている。スイッチSW2には、クロック制御信号Φbが印加される
スイッチSW2の他端は、接地(GND)に接続されている。容量素子Cpの他端はスイッチSW3の一端とスイッチSW4の一端とに接続されている。スイッチSW3にはクロック制御信号Φaが印加される。スイッチSW4にはクロック制御信号Φbが印加される。スイッチSW4の他端は電源(電圧Vdd)に接続されている。スイッチSW3の他端はスイッチSWaのゲート電極とスイッチSW5の一端とに接続されている。スイッチSW5にはクロック制御信号Φbが印加される。スイッチSW5の他端は接地(GND)に接続されている。
図13に示すスイッチ制御回路の動作を簡単に説明する。図14では、図13に示すクロック制御信号Φb(図14(1))、入力端INに印加されるアナログ入力電圧Vin(図14(2))およびスイッチSWaのゲート電極に印加される制御信号(図14(3))の各波形例が示されている。
クロック制御信号Φbが電圧Vddである期間では、スイッチSW2とスイッチSW4とがオン動作状態となり、容量素子Cpの電圧Vddを印加して充電する。この充電動作クロック制御信号Φbが電圧0となると終了し、直前の電圧Vddが容量素子Cpに保持される。このクロック制御信号Φbが電圧Vddである期間では、スイッチSW5はオン動作しているので、スイッチSWaはゲート電極が接地(GND)に接続され、オフ動作状態にある。
クロック制御信号Φa(図14(2))が電圧Vddになると、クロック制御信号Φbが電圧0となりスイッチSW2,SW4,SW5がオフ動作し、スイッチSW1,SW3がそれぞれオン動作する。すると、容量素子Cpの一端にはアナログ入力電圧Vin(図14(2))が印加されるので、スイッチSWaのゲート電極には、アナログ入力電圧Vinに容量素子Cpに保持された電圧Vddが加算されたVin+Vddなる電圧が印加される(図14(3))。
図13に示すスイッチ制御回路では、スイッチSWaがオン動作する期間には、ゲート電極にVin+Vddなる電圧が印加されるので、スイッチSWaのゲート・ソース間電圧Vgsは常に電圧Vddとなる。その結果、オン抵抗値を小さくすることができ、またアナログ入力電圧Vinの値に依らずオン抵抗値を一定に保つことができるので、サンプル・ホールド回路の精度劣化を防止することができる。
次に、図13の基本動作を実現する具体的な構成例について説明する。図15は、従来のスイッチ制御回路の具体的な構成例を示す回路図(その1)である。図16は、従来のスイッチ制御回路の具体的な構成例を示す回路図(その2)である。なお、図15と図16において、MNは、NMOSトランジスタを意味し、MPは、PMOSトランジスタを意味している。
図15は、非特許文献1に示されている回路である。ここでは、第1の従来例回路と称する。図15において、トランジスタMN1のドレイン電極は電源(電圧Vdd)に接続され、ソース電極は容量素子Cp1の一端とトランジスタMN2のゲート電極とトランジスタMN3のゲート電極とに接続されている。トランジスタMN2のドレイン電極は電源(電圧Vdd)に接続され、ソース電極は容量素子Cp2の一端とトランジスタMN1のゲート電極とに接続されている。
トランジスタMN3のドレイン電極は電源(電圧Vdd)に接続され、ソース電極は容量素子Cp3の一端とトランジスタMP4のドレイン電極およびバックゲートとに接続されている。容量素子Cp3の他端は、トランジスタMN10のドレイン電極とトランジスタMP8,MN9,MN11の各ソース電極とに接続されている。トランジスタMN10のソース電極は、接地(GND)に接続されている。トランジスタMN10のゲート電極と容量素子Cp1の他端とインバータINVの入力端とにはクロック制御信号Φbが印加される。
トランジスタMP4のソース電極はトランジスタMN5のドレイン電極とトランジスタMN9,MN11の各ゲート電極とサンプル・ホールド回路15のスイッチSWaのゲート電極とに接続されている。トランジスタMP4のゲート電極はトランジスタMN9,MP7,MP8の各ドレイン電極に接続されている。トランジスタMP7のソース電極は電源(電圧Vdd)に接続され、ゲート電極にはクロック制御信号Φaが印加される。またトランジスタMP8ゲート電極にもクロック制御信号Φaが印加される。
トランジスタMN5のゲート電極は電源(電圧Vdd)に接続され、ソース電極はトランジスタMN6のドレイン電極に接続されている。トランジスタMN6のソース電極は接地(GND)に接続され、ゲート電極にはクロック制御信号Φbが印加される。トランジスタMN11のドレイン電極は、サンプル・ホールド回路15の入力端IN(スイッチSWaのソース電極)に接続されている。
以上の構成において、トランジスタMN5は、常時オン動作状態にある。クロック制御信号Φbが電圧Vddである期間では、トランジスタMN6がオン動作状態にあり、スイッチSWaのゲート電極、およびトランジスタMN9,MN11のゲート電極を接地電位に引き込み、オフ動作させる。また、この期間では、クロック制御信号Φaが0電圧であるので、トランジスタMP7がオン動作状態にあり、トランジスタMP4をオフ動作させる。トランジスタMN1,MN2、容量素子Cp1,Cp2およびインバータINVは、全体としてクロック制御信号Φbを昇圧する回路を構成し、クロック制御信号Φbが電圧Vddである期間毎に、トランジスタMN3,MN10がオン動作して容量素子Cp3に電圧Vddを保持させる動作が繰り返えされる。
クロック制御信号Φaが電圧Vddである期間では、この容量素子Cp3は、トランジスタMN3側を正極とし、トランジスタMN10側を負極とするいわゆる電池(電圧Vdd)として機能する。すなわち、クロック制御信号Φaが電圧Vddである期間では、トランジスタMP8がオン動作状態になるので、トランジスタMP4は、ゲート電極が上記電池の負極端に接続され、ソース電極が上記電池の正極端に接続されてオン動作状態になる。これによって、スイッチSWaがオン動作状態になる。同時に、トランジスタMN11がオン動作状態となるので、入力端INに印加されるアナログ入力電圧Vinは電圧Vddだけ持ち上げられてスイッチSWaのソース電極に印加される。つまり、スイッチSWaのゲート・ソース間電圧Vgsはアナログ入力電圧Vinと無関係に一定電圧Vddに保持される。トランジスタMN7がオン動作状態を維持するので、クロック制御信号Φaが電圧Vddである期間でのトランジスタMP4の安定動作が補償される。
次に、図16は、非特許文献2に示されている回路である。ここでは、第2の従来例回路と称する。なお、非特許文献2に示す図(Fig.1)では、サンプル・ホールド回路15のスイッチSWa等の一部素子は、明示してないが、同趣旨の記述がある。図16において、サンプル・ホールド回路15の入力端IN(スイッチSWaのソース電極)にはトランジスタMP1のソース電極およびバックゲートが接続されている。トランジスタMP1のドレイン電極はトランジスタMN2のドレイン電極と容量素子Cpの一端とに接続され、トランジスタMN2のソース電極は接地(GND)に接続されている。容量素子Cpの他端はトランジスタMP3のドレイン電極およびバックゲートとトランジスタMP4のソース電極およびバックゲートとトランジスタMN6のドレイン電極とに接続され、また、スイッチSWaのゲート電極に接続されている。
トランジスタMP3のソース電極は電源(電圧Vdd)に接続され、ゲート電極はトランジスタMP4,MN5の各ドレイン電極に接続されている。トランジスタMN5のソース電極は接地(GND)に接続されている。クロック制御信号Φbは、トランジスタMP1,MN2,MP4,MN5の各ゲート電極に印加される。また、トランジスタMN6のソース電極はトランジスタMN7のドレイン電極に接続され、トランジスタMN7のソース電極は接地(GND)に接続されている。そして、トランジスタMN6のゲート電極は電源(Vdd)に接続され、トランジスタMN7のゲート電極にはクロック制御信号Φbが印加される。
以上の構成において、トランジスタMN6は、常時オン動作状態にある。クロック制御信号Φbが電圧Vddである期間では、トランジスタMN2がオン動作状態になるので、容量素子Cpの一端は接地(GND)に接続された状態になる。同時にトランジスタMN5がオン動作状態になるので、トランジスタMP4はゲート電極が接地電位に引き込されてオン動作状態になり、容量素子Cpの他端に電圧Vddを印加する。これによって、電源(電圧Vdd)→トランジスタMP4→容量素子Cp→トランジスタMN2→接地(GND)の経路で充電電流が流れ、容量素子Cpは電圧Vddに充電される。このとき、トランジスタMN7がオン動作状態になるので、スイッチSWaはゲート電極が接地電位に引き込まれるので、オフ動作状態になる。
クロック制御信号Φbが電圧0である期間では、トランジスタMP1,MP4がオン動作状態になる。トランジスタMP4がオン動作状態になると、容量素子Cpの端子電圧がトランジスタMP4を介してトランジスタMP3のゲート電極に印加されるので、トランジスタMP3はオフ動作状態になり、容量素子Cpの端子電圧が確定する。この容量素子Cpの端子電圧によってスイッチSWaがオン動作状態になる。入力端INに印加されるアナログ入力電圧VinはトランジスタMP1を介して容量素子Cpの一端に印加されるので、スイッチSWaのゲート電極にはVdd+Vinなる電圧が印加される。これは、図8にて説明した状態であり、スイッチSWaのゲート・ソース間電圧Vgsは、アナログ入力電圧Vinと無関係に一定電圧Vddに保持される。
"A 1.5-V,10-bit,14.3-MS/s CMOS Pipeline Analog-to-Digital Converter"IEEE Journal of Solid-State Circuits,Vol.34,No.5,May 1999,pp.559-606
"A Heap-Pump Circuit for Positive High Voltage Generators"IEICE Trans Electron.,Vol.E85-C,No.3,March 2002,pp.859-861
しかしながら、上記した第1の従来例回路では、3個の容量素子(Cp1,Cp2,Cp3)と11個のトランジスタ(MN1,MN2,MN5,MN6,MP8〜MN11,MP2,MP4,MP7)と1個のインバータ回路(INV)を要して構成されるので、構成素子数が多くレイアウトサイズが大きくなる。A/D変換器は、単独で使用されるよりも、デジタル演算処理を行うLSIにオンチップされることが多いので、コアサイズを小さくする必要がある。上記第1の従来例回路を使用すると、サンプル・ホールド回路のレイアウトサイズが大きくなり、最終的にはA/D変換器のコアサイズが大きくなるという問題がある。
これに対して上記第2の従来例回路は、1個の容量素子(Cp)と5個のトランジスタ(MP1,MP3,MP4,MN2,MN5)とで構成され、クロック制御信号Φもクロック制御信号Φbのみでよくクロック制御信号Φaを発生する回路が不要であるので、上記第1の従来例回路よりも小規模回路となり、適用してもA/D変換器のコアサイズを大きくすることは回避できる。しかし、上記第2の従来例回路では、トランジスタの信頼性を損なう動作が行われるので、サンプル・ホールド回路のスイッチ制御に適用した場合に精度劣化や動作不能を起こす可能性がある。
すなわち、図16において、上記第2の従来例回路では、クロック制御信号Φbが電圧0である期間においては、上記したようにスイッチSWaのゲート電極には、アナログ入力電圧Vinに電圧Vddを加算した電圧が印加される。そのとき、トランジスタMP4では、ゲート電極には電圧0が印加されるが、ソース電極、バックゲートおよびドレイン電極が共にVin+Vddの電圧が印加される。したがって、トランジスタMP4のゲート・ソース間電圧Vgsの絶対値は、Vin+Vddとなるので、トランジスタMP4のゲート・ソース間には電源電圧を超過した電圧が印加されていることになる。
通常、トランジスタのゲート・ソース間に電源電圧以上の電圧を定期的に印加すると、素子の特性に変化を招来し、最悪の場合は破壊され動作不能となり得る。したがって、サンプル・ホールド回路のスイッチ制御に適用した場合に精度劣化や動作不能を起こす可能性がある。
また、トランジスタMP1は、ゲート電極には電圧0が印加されるが、ソース電極およびバックゲートにはアナログ入力電圧Vinが印加されるので、トランジスタMP1のゲート・ソース間電圧Vgsの絶対値はVinとなる。その結果、トランジスタMP1は、アナログ入力電圧Vinが閾値を下回るとオフ動作を行って動作不能となる。これは、サンプル・ホールド回路で言えば、アナログ入力電圧の下限値が制限されることを意味するので、使用電圧範囲が限定されることになる。また、トランジスタMP1のオン抵抗値がアナログ入力電圧に依存するので、サンプル・ホールド回路の精度が劣化する可能性がある。
この発明は、上記に鑑みてなされたものであり、制御対象スイッチのオン抵抗成分を十分に小さくして、アナログ信号の振幅値に依らずそのオン抵抗成分を一定にする制御を、回路規模を増大させずに、かつ制御精度や制御信頼性を損なうことなく行うことができるスイッチ制御回路を得ることを目的とする。
上述した目的を達成するために、この発明は、トランジスタ素子で構成される制御対象スイッチのアナログ信号入力端に一方の信号電極がそれぞれ接続され、動作極性が同じである第1および第2のトランジスタと、一方の信号電極が前記第1のトランジスタの他方の信号電極に接続され、他方の信号電極が接地に接続され、ゲート電極にクロック制御信号が印加され、動作極性が前記第1のトランジスタと同じである第3のトランジスタと、一方の信号電極が電源に接続され、動作極性が前記第1のトランジスタとは逆極性である第4のトランジスタと、ゲート電極が前記第2のトランジスタの他方の信号電極に接続され、一方の信号電極が前記制御対象スイッチのゲート電極に接続され、動作極性が前記第1のトランジスタと同じである第5のトランジスタと、一方の電極が前記第1のトランジスタの他方の信号電極に接続され、他方の電極が前記第4および第5のトランジスタの各他方の信号電極に接続される容量素子と、一方の信号電極が接地に接続され、ゲート電極に前記クロック制御信号が印加され、他方の信号電極が前記第1、第2、第4のトランジスタの各ゲート電極と前記第5のトランジスタの一方の信号電極とに接続され、動作極性が前記第1のトランジスタと同じである第6のトランジスタと、一方の信号電極が前記第5のトランジスタのゲート電極に接続され、ゲート電極が前記第5のトランジスタの一方の信号電極に接続され、他方の信号電極に前記クロック制御信号が印加され、動作極性が前記第5のトランジスタと同じである第7のトランジスタとを備えることを特徴とする。
この発明によれば、制御対象スイッチのゲート・ソース間電圧を常に電源電圧に維持してそのオン・オフ制御を行うことができるので、制御対象スイッチのオン抵抗成分を十分に小さくして、アナログ信号の振幅値に依らずそのオン抵抗成分を一定にする制御を行うことができる。その際に、制御対象スイッチのゲート電極に直接オン制御信号を印加するトランジスタ素子(第5のトランジスタ)のゲート・ソース間電圧が電源電圧を超過しないようにすることができるので、その制御対象スイッチを直接制御するトランジスタ素子の特性変化や破壊を回避することができる。したがって、この発明にかかるスイッチ制御回路を適用したアナログ回路の精度劣化や動作不良を防ぐことができる。
この発明によれば、使用素子数が少ないので、回路規模を増大させないで済む。また、制御動作時に構成要素であるトランジスタ素子の一部であるがそのゲート・ソース間電圧が電源電圧を超過しないようにすることができるので、そのトランジスタ素子の特性変化や破壊を回避することができる。したがって、この発明にかかるスイッチ制御回路を適用した回路の小型化に資することができ、同時に精度劣化や動作不良を防ぐことができる。特に、制御対象スイッチのゲート・ソース間電圧を常に電源電圧に維持してそのオン・オフ制御を行うことができるので、高精度なサンプル・ホールド回路が実現できるという効果を奏する。
以下に図面を参照して、この発明にかかるスイッチ制御回路の好適な実施の形態を詳細に説明する。
実施の形態1.
図1は、この発明の実施の形態1によるスイッチ制御回路を示す回路図である。図1において、サンプル・ホールド回路1は、図8に示すように、入力側のスイッチSWaと出力側のスイッチSWbとで構成されるが、ここでは、入力側のスイッチSWaのみが示されている。スイッチSWaは、NMOSトランジスタで構成されている。また、INはアナログ入力電圧が印加される入力端であり、OUTはサンプルされたアナログ入力電圧が出力される出力端である。
サンプル・ホールド回路1の入力端IN(スイッチSWaのソース電極)にはトランジスタMN1,MN2の各ソース電極が接続されている。トランジスタMN1のドレイン電極は容量素子Cpの一端とトランジスタMN3のドレイン電極とに接続されている。トランジスタMN3のソース電極は接地(GND)に接続され、ゲート電極にはクロック制御信号Φbが印加される。容量素子Cpの他端は、トランジスタMP4のドレイン電極およびバックゲートとトランジスタMP5のソース電極およびバックゲートとに接続されている。
トランジスタMP5のゲート電極は、トランジスタMN2のドレイン電極とトランジスタMP8のソース電極およびバックゲートとに接続されている。また、トランジスタMP5のドレイン電極は、トランジスタMN6のドレイン電極とトランジスタMP8,MN2,MN1,MP4の各ゲート電極とスイッチSWaのゲート電極とに接続されている。トランジスタMP8のドレイン電極にはクロック制御信号Φbが印加される。トランジスタMN6のゲート電極は電源(電圧Vdd)に接続され、ソース電極はトランジスタMN7のドレイン電極に接続されている。トランジスタMN7のソース電極は接地(GND)に接続され、ゲート電極にはクロック制御信号Φbが印加される。
次に、動作について説明する。トランジスタMN6は、常時オン動作状態にある。クロック制御信号Φbが電圧Vddである期間では、トランジスタMN7がオン動作状態になることによって、トランジスタMP8,MP4がオン動作状態になる。一方、スイッチSWa,トランジスタMN2,MN1は、それぞれオフ動作状態になる。
このとき、トランジスタMN3がオン動作状態になることによって、容量素子Cpの一端が接地電位に引き込まれた状態になる。また、トランジスタMP5は、ゲート電極にトランジスタMP8を介してクロック制御信号Φbの電圧Vddが印加されるので、オフ動作状態にある。その結果、容量素子Cpには、トランジスタMP4を介して電源電圧Vddが印加され、その電圧Vddに充電される。
クロック制御信号Φbが次の電圧0である期間では、トランジスタMN7がオフ動作状態となる。これによって、トランジスタMP4,MP8のゲート電極を接地側に引き込む電流が途絶える。また、トランジスタMN3もクロック制御信号Φbが電圧0になることで、オフ動作状態になる。これによって、容量素子Cpの充電動作が終了し直前の電圧Vddが保持され、トランジスタMP5のソース電極およびバックゲートに電圧Vddが印加される状態となる。
しかし、トランジスタMP8は、接地側への電流引き込みが途絶えても直ぐにはオフ動作状態にならず以下のようにある期間だけオン動作状態を維持した後にオフ動作状態となる。したがって、トランジスタMP8がオン動作状態を維持している期間では、トランジスタMP8のドレイン電極での電圧Vddから電圧0に降下する電圧変化がトランジスタMP5のゲート電極に印加されるので、トランジスタMP5はオン動作状態に遷移する。
トランジスタMP5がオン動作状態になると、トランジスタMP4のドレイン電極側に容量素子Cpが保持している電圧VddがトランジスタMP5を介してスイッチSWaのゲート電極に印加され始める。トランジスタMP5のドレイン電極の電位が上昇すると、トランジスタMN1,MN2がオン動作状態に遷移し、またトランジスタMP4がオフ動作状態になる。
そして、トランジスタMN1がオン動作状態になると、入力端INに印加されるアナログ入力電圧Vinが容量素子Cpの一端に印加されるので、スイッチSWaのゲート電極の電位はVdd+Vinに上昇し安定する。その過程で、スイッチSWaのゲート電極の電位が電圧VddからトランジスタMP8の動作閾値を引いた電圧を超えるとトランジスタMP8がオフ動作状態になる。
また、トランジスタMN2がオン動作状態になると、入力端INに印加されるアナログ入力電圧VinがトランジスタMN2を介してトランジスタMP5のゲート電極に印加される。このとき、トランジスタMP5は、ソース電極、バックゲートおよびドレイン電極は共に、Vdd+Vinの電圧が印加されている状態となるが、トランジスタMN2は、ゲート電極にVdd+Vinの電圧が印加され、常時オン動作状態となるので、トランジスタMP5のゲート・ソース間電圧Vgsの絶対値は常に電圧Vddとなる。つまり、トランジスタMP5のゲート・ソース間には電源電圧を超過した電圧が印加されることはない。
そして、クロック制御信号Φbが次の電圧Vddに立ち上がると、常時オン動作状態にあるトランジスタMN6が、トランジスタMP5のドレイン電極が保持しているVdd+Vinなる大きな電圧がトランジスタMN7のドレイン電極に急激に印加されるのを防ぐので、トランジスタMN7の安定動作が補償される。
このように、実施の形態1によれば、1個の容量素子(Cp)と、8個のトランジスタ素子(MN1〜MN3,MP4,MP5,MN6,MN7,MP8)とで構成でき、クロック制御信号Φもクロック制御信号Φbのみでよくクロック制御信号Φaを発生する回路が不要であるので、上記第1の従来例回路よりも小規模回路となり、サンプル・ホールド回路のスイッチ制御に適用してもそれを用いるA/D変換器のコアサイズを大きくすることは回避できる。
また、スイッチのゲート電極にオン・オフ制御信号を印加するトランジスタ素子のゲート・ソース間電圧を電源電圧に維持でき、電源電圧を超える電圧が印加されることがないので、そのスイッチを直接制御するトランジスタ素子の特性が変化し、最悪の場合は破壊されて動作不能になることがない。したがって、サンプル・ホールド回路のスイッチ制御に適用した場合に精度劣化や動作不能となることを回避することができる。また、サンプル・ホールド回路のアナログ入力電圧の範囲に制約を設ける必要がない。
実施の形態2.
図2は、この発明の実施の形態2によるスイッチ制御回路を示す回路図である。なお、図2では、図1(実施の形態1)に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、実施の形態2に関わる部分を中心に説明する。
図2に示すように、この実施の形態2によるスイッチ制御回路では、図1(実施の形態1)に示した構成において、トランジスタMP9が追加され、トランジスタMP8のドレイン電極にはトランジスタMP9を介してクロック制御信号Φbが印加されるようになっている。
すなわち、トランジスタMP9のソース電極およびバックゲートはトランジスタMP8のドレイン電極に接続され、ゲート電極は接地(GND)に接続され、ドレイン電極にクロック制御信号Φbが印加される。つまり、トランジスタMP9は、常時、オン動作状態にある。
この構成によれば、トランジスタMP9の動作閾値をVtp9とすると、クロック制御信号Φbが電圧0の期間にオフ動作状態にあるトランジスタMP8のゲート電極とドレイン電極間の電圧差が、Vdd+Vin−Vtp9となるので、実施の形態1での電圧差であるVdd+Vinよりも低減することができる。
トランジスタがオフ動作状態において、そのゲート電極とドレイン電極間に掛かる電圧が電源電圧を超過した場合は、オン動作状態においてゲート・ソース間電圧Vgsが電源電圧を超過することに比べると素子特性の劣化や破壊に至る影響は少ないと考えられる。しかし、影響がないとは言えないので、できる限りゲート電極とドレイン電極間の電圧差を低減することが望ましい。
このように、実施の形態2によれば、スイッチを直接制御するトランジスタ素子をオン・オフ制御するトランジスタ素子のゲート電極とドレイン電極間の電圧差を低減することができるので、そのスイッチを直接制御するトランジスタ素子をオン・オフ制御するトランジスタ素子の特性が変化し、最悪の場合は破壊されて動作不能となる可能性を減らすことができる。
したがって、サンプル・ホールド回路のスイッチ制御に適用した場合に、実施の形態1よりも一層、精度劣化や動作不能となることを回避することができる。なお、サンプル・ホールド回路のアナログ入力電圧の範囲に制約を設ける必要がない点は、実施の形態1と同様である。
実施の形態3.
図3は、この発明の実施の形態3によるスイッチ制御回路を示す回路図である。なお、図3では、図2(実施の形態2)に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、実施の形態3に関わる部分を中心に説明する。
図3に示すように、この実施の形態3によるスイッチ制御回路では、図2(実施の形態2)に示した構成において、アンプ回路AMPが設けられている。トランジスタMP9のゲート電極は接地(GND)ではなくアンプ回路AMPの出力端に接続されている。アンプ回路AMPの入力端は、トランジスタMP8のソース電極およびバックゲートに接続されている。
図4は、図3に示すアンプ回路の入出力特性を示す図である。図4に示すように、アンプ回路AMPは、アナログ入力電圧Vinの最小値Vin_minを論理閾値とする入出力特性を有している。
この構成によれば、クロック制御信号Φbが電圧0である期間においてアナログ入力電圧がトランジスタMN2を介してトランジスタMP5のゲート電極に印加されると、トランジスタMP9がオフ動作状態となる。これによって、トランジスタMP8のドレイン電極がハイインピーダンス状態になるので、トランジスタMP8のゲート電極とドレイン電極間の電圧差は、実施の形態1での電圧差であるVdd+Vinよりも低減される。
したがって、実施の形態3によれば、スイッチを直接制御するトランジスタ素子をオン・オフ制御するトランジスタ素子のゲート電極とドレイン電極間の電圧差を低減することができるので、そのスイッチを直接制御するトランジスタ素子をオン・オフ制御するトランジスタ素子の特性が変化し、最悪の場合は破壊されて動作不能となる可能性を減らすことができるので、実施の形態2と同様の作用・効果を得ることができる。
実施の形態4.
図5は、この発明の実施の形態4によるスイッチ制御回路を示す回路図である。なお、図2では、図1(実施の形態1)に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、実施の形態4に関わる部分を中心に説明する。
図5に示すように、この実施の形態4によるスイッチ制御回路では、図1(実施の形態1)に示した構成において、インバータ回路INVが追加されている。インバータ回路INVに印加されるクロック制御信号Φaは、図9に示したように、クロック制御信号Φbと相補的関係にある信号である。このクロック制御信号Φaは、インバータ回路INVにてクロック制御信号Φa’となり、トランジスタMP8のドレイン電極に印加されるようになっている。
図6は、図5に示すクロック制御信号Φa’の波形図である。図6に示すように、クロック制御信号Φa’は、電圧Vddと電圧0から所定電圧だけ持ち上がった最小電圧V_lowとを交互に繰り返すように、インバータ回路INVから出力される。
図7は、図5に示すインバータ回路の構成例を示す回路図である。図7に示すように、インバータ回路INVは、電源(電圧Vdd)と接地(GND)との間に、トランジスタMN11,MN12を直列に配置した構成である。トランジスタMN11のドレイン電極およびゲートは電源(電圧Vdd)に接続され、ソース電極はトランジスタMN12のドレイン電極に接続されている。この接続端はクロック制御信号Φa’が出力される出力端OUTとなっている。トランジスタMN12のソース電極は接地(GND)に接続され、ゲート電極はクロック制御信号Φaが印加される入力端INとなっている。
図7において、ダイオード接続のトランジスタMN11は常時オン動作状態にある。したがって、入力端INに印加されるクロック制御信号Φaが電圧0である期間では、トランジスタMN12はオフ動作状態になるので、出力端OUTには電源の電圧Vddが出力される。また、入力端INに印加されるクロック制御信号Φaが電圧Vddである期間では、トランジスタMN12はオン動作状態になるので、出力端OUTにはダイオード接続のトランジスタMN11での降下電圧に対応する最小電圧V_lowが出力される。したがって、入力端INにクロック制御信号Φaが印加されると、出力端OUTには図6に示すようなクロック制御信号Φa’が出力される。
さて、図5において、クロック制御信号Φbが電圧0であるときにオフ動作状態になっているトランジスタMP8のドレイン電極に、クロック制御信号Φa’の電圧V_lowが印加されるので、トランジスタMP8のゲート電極とドレイン電極の電圧差がVdd+Vin−V_lowとなり、実施の形態1での電圧差であるVdd+Vinよりも低減される。
したがって、実施の形態4によれば、スイッチを直接制御するトランジスタ素子をオン・オフ制御するトランジスタ素子のゲート電極とドレイン電極間の電圧差を低減することができるので、そのスイッチを直接制御するトランジスタ素子をオン・オフ制御するトランジスタ素子の特性が変化し、最悪の場合は破壊されて動作不能となる可能性を減らすことができるので、実施の形態2と同様の作用・効果を得ることができる。
以上のように、この発明に係るスイッチ制御回路は、制御対象スイッチのオン抵抗成分を十分に小さくし、伝達するアナログ信号の振幅値に依らずそのオン抵抗成分を一定にする制御を、回路規模を増大させずに行うことが、かつ構成要素であるトランジスタ素子の特性変化や破壊を防止しつつ行うことができる。したがって、この発明にかかるスイッチ制御回路を適用したアナログ回路の精度劣化や動作不良を防ぐことができる。特に、サンプル・ホールド回路に適用した場合に高精度化を図ることができる。
高精度なサンプル・ホールド回路を必要とするアナログ回路として例えば/D変換器では、低電源電圧化が検討されている。その場合、スイッチのオン抵抗が増加してアナログ入力信号に重畳される歪みが大きくなるが、この発明に係るスイッチ制御回路は、そのような状況において顕著な効果を奏することが期待できる。
以上のように、この発明にかかるスイッチ制御回路は、制御対象スイッチのオン抵抗成分を十分に小さくして、アナログ信号の振幅値に依らずそのオン抵抗成分を一定にする制御を、回路規模を増大させずに、かつ制御精度や制御信頼性を損なうことなく行うのに有用であり、特に、サンプル・ホールド回路の高精度化を図るのに適している。
この発明の実施の形態1によるスイッチ制御回路を示す回路図である。
この発明の実施の形態2によるスイッチ制御回路を示す回路図である。
この発明の実施の形態3によるスイッチ制御回路を示す回路図である。
図3に示すアンプ回路の入出力特性を示す図である。
この発明の実施の形態4によるスイッチ制御回路を示す回路図である。
図5に示すクロック制御信号Φa’の波形図である。
図5に示すインバータ回路の構成例を示す回路図である。
サンプル・ホールド回路の基本的な構成を示す概念図である。
図8に示す入力側と出力側のスイッチに与えるクロック制御信号の関係を示す波形図である。
図8に示すサンプル・ホールド回路の要部構成を示す模式図である。
図8に示すスイッチSWaにNMOSトランジスタを用いた場合のオン抵抗特性を示す図である。
図8に示すスイッチSWaのCMOSトランジスタを用いた場合のオン抵抗特性を示す図である。
図8に示すスイッチSWaをオン・オフ制御するスイッチ制御回路の基本的な構成を示す概念図である。
図13に示す回路の動作を説明するための各信号の波形例を示す図である。
従来のスイッチ制御回路の具体的な構成例を示す回路図(その1)である。
従来のスイッチ制御回路の具体的な構成例を示す回路図(その2)である。
符号の説明
1 サンプル・ホールド回路
SWa 制御対象のスイッチ
MN1,MN2,MN3,MN6,MN7 トランジスタ(NMOSトランジスタ)
MP4,MP5,MP8,MP9,MP10 トランジスタ(PMOSトランジスタ)
Cp 容量素子
AMP アンプ回路
INV インバータ回路