JP2006197422A - 誤り訂正復号器 - Google Patents

Abstract

【課題】回路規模を抑えつつ，低い動作周波数で動作可能であり，かつ誤り訂正能力の高い復号方式を提供することを目的とする。
【解決手段】SOVA方式をベースとし，トレースバックにおいて最尤パス以外のパスの分岐を許可することで軟判定出力の信頼度を高め，誤り訂正能力を向上させる復号方式を，状態毎にトレースバック回路を用意して，その出力を状態尤度と(状態尤度＋尤度差情報)から選択出力させることにより実現する。
【選択図】図10

Description

本発明は，受信した符号化データの伝送誤りを訂正して復号する誤り訂正復号器に関し，特にターボ符号方式の誤り訂正復号器に関する。

通信システムにおいて，伝送誤りの発生したデータから正しい復号結果を得るために様々な誤り訂正符号化方式が採用されている。例えば，山口，他１名，“シャノン限界に迫る新しい符号化方式「ターボ符号」，日経エレクトロニクス, 1998年7月13, No.721, pp.163-177.（非特許文献1）に記されているように誤り訂正能力の高い符号化方式としてターボ符号化方式が知られている。図１に示す通信システムでは，ターボ符号器(101)に再帰的組織畳み込み符号器を二つ用意し，畳み込み符号器1(104)では情報源の信号を入力順に符号化する。畳み込み符号器2(106)に入力する前に，情報源の信号を一度メモリに蓄え，これをあるパターンに従った順番で取り出すインタリーバ(105)によってデータ順序を攪拌し，畳み込み符号器2(106)によって符号化する。前記，二つの符号化出力より符号化データU,Y0,Y1,Y2,Y3が通信路(102)に送出される。この通信路(102)を介した符号化データU',Y0',Y1',Y2',Y3'が，ターボ復号器(103)に入力され，ターボ符号の復号処理を行って復号データU''を復元する。

ターボ復号器(103)は，復号器1,2(107,109)と，インタリーバ(108,111)とデインタリーバ(110,112)を含む。復号器1(107)には，送信データU,Y0,Y1に相当するU',Y0', Y1'を入力して軟判定復号を行う。また，Y2',Y3'は原信号Xをインタリーブして畳込み符号化した送信データY2,Y3に相当し，復号器1(107)の復号データをインタリーバ(108)により，Y2',Y3'に対応するようにインタリーブして復号器2(109)に入力し，軟判定復号を行う。復号結果出力は，元のデータ順になるようにデインタリーバ(110)によってデインタリーブしたものを事前尤度情報として再度復号器1(107)に入力し，前述と同一の動作を繰り返す。また，軟判定復号の硬判定結果出力をデインタリーバ(112)によってデインタリーブして復号出力U''を得る。この復号処理を複数回繰り返すことによって，ランダム発生するランダム誤りやバースト発生するバースト誤りを訂正することが可能となる。なお，復号器1,2は同じものとなるので，実際には，１個の復号器を復号器1用(例えば奇数回目用)と復号器2用(例えば偶数回目用)に交互に切り替えて使用する場合が多い。

復号器1,2の復号方式としては，例えばMAP(最大事後確率)復号化方式とSOVA(軟判定ビタビアルゴリズム)復号化方式があげられる。前者のMAP復号化方式は，受信データの移行確率を用いて前方用確率aと後方用確率bとを算出し，各時間(ビット)について前方用確率aと後方用確率bとを用いて“１”であるか又は“０”であるかの確率の大きい方(硬判定値)とその差(軟判定値)とを求めるものである。

SOVA復号方式は，Claude Berrou et al, ”A Low Complexity Soft-Output Viterbi Decoder Architecture”, Proc. IEEE, 1993.（非特許文献２）に示されている。畳み込み符号器の例として，図２に3GPP2 C.S0024-Aに準拠した畳み込み符号器とそのトレリス線図を示す。畳み込み符号器(301)は，符号器に信号が入力されるとタップの状態が遷移し，拘束長をKとすると2^(k-1)通りの状態が存在する。図２は，拘束長K=4の畳み込み符号器を示している。図３のタップの状態が，000，001，010，011，100，101，110，111となっているとき，それぞれ，State 0，State 1，State 2，State 3，State 4，State 5，State 6，State 7と定義する。State 6の状態で入力信号0が入力されると，畳み込み出力として“001”が出力されて次の状態はState 7となる。このState 6の時点をBit=(-1)，State 7の時点をBit=0とすると，入力信号0によって，State 6からState 7へ状態が遷移したことになる。この状態遷移を逆にたどることによって，入力信号系列を求めることができる。状態遷移を逆にたどることをトレースバックと呼ぶ。

SOVA復号方式のトレースバック動作の概念を図３に示す。まず，Bit=0でState 1，Bit=(-1)でState 2，Bit=(-2)でState 5というように，復号器に入力された畳み込み出力信号から，Bit=(-N)までの信号系列に対して状態遷移の可能性を調べ，最も確からしい最尤パスを追跡することによって，入力されたと推定されるビット列を硬判定値として出力する(実線。パス上の数字は推定入力値)。その上で, Bit=(-1)からBit=0での入力信号の推定が誤っていた場合を想定すると，別の状態遷移の可能性があるため，最尤パスの追跡の他に，Bit=(-1)からBit=0で最尤パスと逆のパス情報に従う状態遷移について調べ，これを競合パスとして追跡する(点線)。競合パスの発生動作をパスの分岐と呼ぶこととする。この分岐をBit=0，(-1)，(-2)，…と各ビットにおいて発生させ，最尤パスとの確からしさの差分に相当するパス尤度情報を集めて軟判定値を決定する。

このように一度に2本(最尤パスと競合パス)ずつトレースバックを行い比較する場合，1ビットの軟判定結果の確定に2回ずつトレースバック動作が必要であるために計算効率が低下し,全ての軟判定出力の確定に時間がかかる。そこで，状態数分のトレースバック回路の並列動作により，複数の競合パスのトレースバックを同時に行うことで，効率向上と高速動作を実現する方法が提案されている(特開2002-217748)。ここで，SOVA方式は各ビットにおいて2番目に確からしいパスまでしかトレースバックを行わないため，全てのパスを考慮する前記MAP方式に対して本質的に誤り訂正能力が劣るが，演算量は少なくて済む。

一方，図４のように，トレースバックにおいて競合パスにも分岐を発生させ，3番目に確からしいパス以降も考慮することにより誤り訂正能力の向上を図る方式がMarc P.C. Fossorier, Frank Burkert, Shu Lin, Joachim Hagenauer :“On the Equivalence Between SOVA and Max-Log-MAP Decodings”, IEEE Communication Letters, vol.2, pp. 137-139, May 1998.（非特許文献３）にて紹介されている(図４は非特許文献3のFig.1)。path-1が最尤パス，path-2, path-mは競合パス，path-nは競合パスであるpath-2からの分岐を示す。path-nを考慮することでu_j ¹と異なるu_jを示すパスが増加し，候補が増えることによる軟判定出力値の信頼度の向上が期待される。しかし，この場合，最尤パスと合流するまでの長さに応じて競合パスの分岐が増加し，同時に追跡すべき競合パスの数が膨大となる可能性がある。

山口，他１名，"シャノン限界に迫る新しい符号化方式「ターボ符号」，日経エレクトロニクス, 1998年7月13, No.721, pp.163-177.

Claude Berrou et al, "A Low Complexity Soft-Output Viterbi Decoder Architecture", Proc. IEEE, 1993. Marc P.C. Fossorier, Frank Burkert, Shu Lin, Joachim Hagenauer :"On the Equivalence Between SOVA and Max-Log-MAP Decodings", IEEE Communication Letters, vol.2, pp. 137-139, May 1998.

トレースバック回路を並列化してSOVA復号を行う方式(例えば、特開2002-217748)とMAP方式とは，動作周波数と，同じ繰り返し復号処理回数における誤り訂正能力がトレードオフの関係にあり，SOVA方式でMAP方式と同程度の誤り訂正能力を実現する場合，復号出力を再度復号器に入力する繰り返し復号処理の繰り返し回数か，信号電力のいずれかを増加させる必要がある。前者は復号処理に時間がかかるため高い動作周波数が必要になり，後者は送信側の消費電力が増加する。移動端末の場合は特に低消費電力化が重要な課題であるため，いずれの場合も消費電力の観点で問題がある。

また，非特許文献3のように，軟判定出力候補の出力に寄与するパスを増やした場合，MAP方式とほぼ等しい誤り訂正能力が得られるが，1ビットの軟判定結果の確定に必要な計算量が増加するため高い動作周波数が必要となること，及び競合パス数の増加に伴い必要なトレースバック回路数が増加すること，等の問題がある。

そこで，本発明では，回路規模を抑えつつ，低い動作周波数で動作可能であり，かつ誤り訂正能力の高いSOVA復号方式を提供することを目的とする。

前記問題を解決するために，状態のACS動作時のパス情報と尤度差情報，入力パスの最尤パスフラグ及びパス尤度を元に，現在の最尤状態フラグ，状態尤度，推定入力値，出力パスの最尤パスフラグ及びパス尤度を決定し，前記出力パス尤度はパス情報に応じて状態尤度と(状態尤度＋尤度差情報)を選択して出力するトレースバック計算部を，状態数と同じ数だけ用意して並列動作を行う。本発明のトレースバック計算部の一実施例では，図１０に示すように，パス情報に従うトレースバックパスには状態尤度を，逆らうパスには(状態尤度＋尤度差情報)を，それぞれパス尤度として設定する。これにより，トレースバックに際し，軟判定出力候補が全て出力可能となるため，各ビットにおける軟判定値を高精度に求めることが可能となる。従来の技術では，誤り訂正能力向上のためには動作周波数の増加やトレースバック回路数の増加が必要であったが，本発明によれば，動作周波数を低減しつつ，MAP方式と同等の誤り訂正能力を実現できる。

本発明によれば，ターボ復号器においてSOVA方式の誤り訂正能力をMAP方式と同水準まで向上させつつ，復号処理の演算量を低減し，信号処理に必要とされるディジタル信号処理の動作周波数を低減できるという効果がある。

図５に本発明のターボ復号器(103)の一実施例を示す。この復号器は，復号器の軟判定入力として受信ターボ符号データを情報長分蓄える入力信号メモリ(501)と，軟判定復号器(107)と，前記軟判定復号による硬判定値と軟判定値の復号結果を出力として格納する復号結果メモリ(503)と，前記復号結果と軟判定情報を所定回数繰り返し演算させるときにインタリーブパターンの順番に沿ってアドレス制御を行うインタリーブ制御部(504)と，インタリーブパターンを格納するインタリーブパターンメモリ(505)とを備えている。インタリーブパターンの順番に沿ってアドレス制御を行うインタリーブ制御部(504)によって，繰り返し復号回数に応じてデータの流れを制御することにより，図１のインタリーバ(107,108)及びデインタリーバ(110,111)の機能を実現する。軟判定復号部(107)は尤度情報更新部(502)と遅延器(506)を備え，尤度情報更新部(502)の出力尤度情報と遅延器(506)により遅延させた入力尤度情報から，硬判定結果及び次段の事前尤度情報を復号結果メモリ(503)に格納する。復号結果メモリからインタリーブ制御部の指定する順番に従い硬判定結果を読み出すことで，軟判定入力U'の硬判定出力U''を得る。

図６により，データの流れを説明する。繰り返し復号奇数回目の処理では，通信路を通って受信されたターボ符号化データを格納した入力信号メモリ(501)より，U', Y0', Y1'を各々アドレス順に読み出した値を尤度情報更新部(502)入力のC0, C1, C2として使用する。尤度情報更新部(502)の出力L(U')_nは，事前尤度情報L_e(U')_n-1と通信路値U'を減算した後，外部情報尤度L_e(U')_n=β×{L(U')_n−U'−L_e(U')_n-1}とし，L(U')_nの硬判定結果と共に復号結果メモリ(503)にアドレス順に書き込む。繰り返し復号の初回は，事前尤度情報L_e(U')_n-1を0とする。ここでβは軟判定値に対する信頼度を重み付けする係数であり，誤り訂正の特性に影響を与える。このβは，誤り訂正結果のビットエラーレートから通信路のノイズ状態を測定し，適応的に制御することが可能である。

次に，繰り返し復号偶数回目の処理では，入力信号メモリ(501)より，U'をインタリーバ(601)によってインタリーブパターンに従って読み出した値を尤度情報更新部(502)入力のC0として，Y2',Y3'をアドレス順に読み出した値をそれぞれC1, C2として使用する。事前尤度情報L_e(U')_n-1は，前回の復号で得られた外部情報尤度を復号結果メモリ(503)からインタリーバ(602)によってインタリーブパターンに従って読み出した値を使用する。尤度情報更新部(502)の出力L(U')_nは，事前尤度情報L_e(U')_n-1と通信路値U'を減算した後，外部情報尤度L_e(U')_n=β×{L(U')_n−U'−L_e(U')_n-1}として, L(U')_nの硬判定結果U’’と共に，デインタリーバ(603,604)によって復号結果メモリ(503)にインタリーブパターンに従ったアドレスで書き込む。遅延器(506)は，尤度情報更新部(502)の入力C0と事前尤度情報L_e(U')_n-1を加算したものを，尤度情報更新部(502)の出力L(U')_nが求まるまで遅延させる回路である。

次にインタリーバ(601,602)，デインタリーバ(603,604)の機能の実現方法に関して，図５の制御部(504)とインタリーブパターンメモリ(505)の繰り返し復号実行時の動作を説明する。繰り返し復号奇数回目の処理では，入力信号メモリ(501)の読み出しアドレス，復号結果メモリ(503)の読み出しアドレス，書き込みアドレスが全て１ずつ増加するアドレス順となるように制御部(504)で信号処理のタイミングにあわせてアドレス生成を行う。繰り返し復号偶数回目の処理では，インタリーブパターンメモリ(505)のアドレス順にインタリーブパターンを読み出した値が，入力信号メモリ(501)の読み出しアドレス，復号結果メモリ(503)の読み出しアドレス，書き込みアドレスとなるように制御部(504)で各メモリに対する信号処理タイミングにあわせてアドレスを生成することにより，インタリーバ(601, 602)，デインタリーバ(603,604)の機能を実現する。つまり，図６におけるインタリーバ(601,602)とデインタリーバ(603,604)は，図５において制御部(504)とインタリーブパターンメモリ(505)で表されていることになる。

次に，図５の尤度情報更新部(502)について説明する。尤度情報更新部(502)では，すべての状態遷移について遷移の確からしさ(メトリック値)と，遷移情報(パス値)と，ある状態に至るまでの遷移の確からしさの差分に相当する尤度差情報とを求めるACS(Add-Compare-Select)回路(507)と，ACS回路(507)で求めたメトリック値を記憶するメトリックメモリ(508)と，パス値を記憶するパスメモリ(902)と，尤度差情報を記憶する尤度メモリ(903)と，パス値から最も確からしい遷移の軌跡を追跡するトレースバック回路(901)とを備えている。

まずACS回路(507)における実施の形態の例を図７に示す。ACS回路(507)では，まず状態遷移の基本構造(バタフライ)に対し，遷移ブランチ毎にブランチの確からしさmを軟判定復号器入力のC0,C1,C2の関数として求める。図５のメトリック値を格納したメトリックメモリ(508)より，入力側の2状態に対応したメトリック値MET_P0，MET_P1をロードし，ACS回路における入力側の二つの状態に対するメトリック値とする。ここで，メトリック値MET_P0，MET_P1は１ビット前にACS回路で計算されてメトリックメモリ708に格納されたメトリック値の内，ACS回路の入力側に対応する二つの状態に対応するメトリック値が選択されるものとする。

図７では，状態2に対して入力信号”0”が入力された場合は状態5に遷移し，状態3に対して入力信号”1”が入力された場合も状態5に遷移する様子を表している。このとき，状態5に遷移する可能性としては，状態2から状態5への遷移と，状態3から状態5への遷移の二つの場合がある。状態2から状態5への遷移であるパスCの確からしさは，m=C0-C1+C2 として C=MET_P2+m で表され，状態3から状態5への遷移であるパスDの確からしさは，D=MET_P1-m で表される。この二つの遷移に対して遷移の確からしさを比較し，図７の例ではDの方がCよりも大きいため，状態3から状態5への遷移が確からしいことになる。同様にして状態1に対して遷移する可能性について調べると，図７では状態2から状態1への遷移が確からしいことになる。

このように，図７では状態の遷移が確からしい道筋を太線で示してある。図７の場合，遷移の確からしさDの方がCよりも大きく，状態番号の大きい方の状態からの遷移であるため，パス値を1として定義する。逆にCの方が大きい場合は，パス値を0とする。同様にして，遷移の確からしさAとBを比較して，状態4に遷移するパス値をAがBよりも大きい場合は0とし，AがBより小さい場合は1とする。また，遷移の確からしさCとDの差分の絶対値を2で割った値を状態5の尤度差情報とし，同様にAとBの差分の絶対値を2で割った値を状態1の尤度差情報とする。ACS回路ですべての状態に対してメトリック値，パス値，尤度差情報を求め，それぞれメトリックメモリ(508)，パスメモリ(902)，尤度メモリ(903)に格納する。メトリック値の飽和を避けるため，１ビット前のACS回路処理で最大値をもつメトリック値を記憶しておき，各メトリック値から記憶したメトリック値を減算してからメトリックメモリ(508)に格納するようにするようにしてもよい。ここで，C0,C1,C2からmを求める関数は符号器の構成に応じて決定される。3GPP2 C.S 0024-Aのターボ符号器の仕様を例とした場合，トレリス線図より図８のように表される。

図９にトレースバック回路の実施例の説明図を示す。トレースバック回路(901)は，トレースバックスタートフラグにより初期状態を決定し，パスメモリ(902)と尤度メモリ(903)からそれぞれ読み出した各状態のパス値と尤度差情報を使って，硬判定値SIGNと軟判定値WGTを求めるものである。

トレースバック回路(901)は，状態数分のトレース部(904)と1つの出力選択部(905)から構成される。トレース部(904)は，入力パス各々について，最尤パスフラグとパス尤度情報を元に，現状態の最尤状態フラグ，硬判定値SIGN，軟判定値WGT，及び出力パス各々のパス尤度情報と最尤パスフラグを求める回路である。ここで、最尤パスフラグは最も確からしいパスの遷移を表すフラグ，最尤状態フラグは最尤パスの入力状態を表すフラグである。各トレース部(904)で求められた情報は，１ビット前の情報としてトレース部(904)にトレリス状態遷移に従ってフィードバックをかける構造になっている。例えば，図２のトレリス線図より状態0には状態0と状態1から遷移し得るため，図９では状態0の出力パス尤度が次段の状態0及び状態1の入力パス尤度の1つとなっている。このようにして，他のトレース部も同様な働きをすることによって，トレースバック処理が行われる。出力選択部(905)では，各状態のトレース部(904)の出力結果から，硬判定値SIGNと軟判定値WGTを計算する。

トレース部(904)の構成例を図１０に示す。トレース部(904)は最尤状態フラグ・最尤パスフラグの決定，尤度情報の決定，硬判定値の決定の3つの機能を持つ。

トレース部(904)の第1の機能であるフラグの決定について，図１１に動作フローチャートを示す。まず，最尤状態フラグを求める。自状態へとトレースバックする2本の入力パスのいずれかが最尤パスである場合，もしくはトレースバック開始時において状態メトリックが最大の場合に最尤状態となるため，これらの論理和により最尤状態フラグSFを決定する。次に，求めた最尤状態フラグを元に出力パスの最尤パスフラグを決定する。最尤状態フラグ＝1の状態の，パス情報に従う出力パスを最尤パスフラグ＝1とし，それ以外のパスは最尤パスフラグ＝0とする。

トレース部(904)の第2の機能である尤度の設定について，図１２に動作フローチャートを示す。まず，自状態へとトレースバックする2本の入力パスのパス尤度から，現状態の状態尤度を決定する。パス尤度は小さい程信頼度が高いため，入力パス尤度の最小値を選択して状態尤度とする。次に，求めた状態尤度と尤度メモリからの尤度差情報及びパス情報より，出力パス各々の尤度を決定する。出力パスの尤度は，パス情報に従う場合は状態尤度，逆らう場合は(状態尤度＋尤度差情報)とする。例えば状態番号の小さい方への出力パス尤度を決定する場合，パス情報＝0の場合はパス尤度＝状態尤度，パス情報＝1の場合はパス尤度＝(状態尤度＋尤度差情報)とする。なお，状態尤度の初期値は，最尤状態は0，それ以外は最大値とする。この場合，最尤状態の尤度及び最尤パスの尤度はいずれも0となる。

トレース部(904)の第3の機能は，パス情報を元に現状態の硬判定値を出力することである。図２のトレリス線図のように，状態番号によってパス情報と硬判定値の対応関係が異なるため，パス情報と状態番号を元に復号出力決定部1001によって硬判定値を決定し，出力する。

出力選択部の構成例を図１３に示す。出力選択部では，各状態の硬判定値，最尤状態フラグ，出力パス尤度，及び尤度差情報を元に，そのビットの硬判定値SIGNとその尤度情報である軟判定値WGTを決定する。動作フローチャートを図１４に示す。まず，最尤状態フラグを元にSF=1である状態の硬判定値を出力選択部の硬判定値SIGNとする(1401)。次に，各状態において，軟判定値WGTの候補を出力する。WGTの候補は，その状態の硬判定値がSIGNと異なる (復号結果が最尤状態と異なる)場合は復号結果の尤度(状態尤度)とし(1404)，等しい場合は復号結果に逆らう結果の尤度(状態尤度＋尤度差情報)とする(1405)。得られた候補値は，そのビットの硬判定出力に逆らう結果の，出力に対する尤度差を示すため，その最小値を出力選択部の軟判定値WGTとする(1406)。

以上の構成におけるトレースバックの様子を図１５に示す。各状態からパス情報に従うパス/逆らうパスが出力されており，Bit間の遷移における全ての出力パスが考慮されている。また，1ビットの遷移における出力パスの数は増加しているが，同一の状態へと合流するパスが存在し，以降は信頼度の低い方のパスはトレースバックする必要がない(常に他方に信頼度で劣るため，出力候補となり得ない)ため，必要なトレースバック回路の数は状態数まで縮退する。

ターボ符号を用いた通信システムの説明図。 畳み込み符号器の例(3GPP2 C.S0024-A準拠)とそのトレリス線図。 従来技術(SOVA方式)のトレースバック処理の概念図。 従来技術(Bi-Directional SOVA方式)のトレースバック処理の概念図。 本発明におけるターボ復号器の構成図。 本発明におけるターボ繰り返し復号時の動作説明図。 本発明におけるターボ復号器ACS回路の説明図。 本発明におけるターボ復号器ACS回路のブランチメトリック計算式。 本発明におけるターボ復号方式実施例のトレースバック回路の説明図。 本発明におけるターボ復号器トレースバック計算部の説明図。 トレースバック回路における最尤状態フラグ及び最尤パスフラグの決定アルゴリズム。 トレースバック回路における尤度情報決定アルゴリズム。 本発明におけるターボ復号器出力選択回路の説明図。 出力選択回路における復号結果及び軟判定出力の決定アルゴリズム。 本発明におけるトレースバック処理の概念図。

符号の説明

101 ターボ符号器、102 通信路、103 ターボ復号器、104,106 再帰的組織畳み込み符号器、105,108,111 インタリーバ、107,109 軟判定復号器、110,112 デインタリーバ、201 畳み込み符号器(3GPP2 C.S0024-A準拠)、
501 入力信号メモリ、502 尤度情報更新部、503 復号結果メモリ、504 インタリーブ制御部、505 インタリーブパターンメモリ、506 遅延器、507 ACS回路、508 メトリックメモリ、601,602 インタリーバ、603,604 デインタリーバ、
901 トレースバック回路、902 パスメモリ、903 尤度メモリ、904 トレース部、905 出力選択部、1001 パス情報→復号結果変換部、
1401 復号出力決定動作、1402,1403 復号出力の比較動作、1404 復号出力が異なる状態の軟判定出力候補値決定動作、1405 復号出力が同一の状態の軟判定出力候補値決定動作。

Claims (6)

1. タップの状態が複数あり，信号が１ビット入力される毎に前記タップの状態が変化するターボ符号器で符号化されたデータを軟判定ビタビアルゴリズム（SOVA）復号を行う復号器を有する誤り訂正復号器であって，
   前記SOVA復号器は，前記ターボ復号器のタップの状態遷移をトレースバックするトレースバック処理部を有し，前記トレースバック処理部は，最も確からしい状態遷移を表す最尤パスであるかどうかを示す最尤パスフラグと，それ以外のパスである競合パスの，最尤パスに対する確からしさの差分に相当するパス尤度情報とを計算して，１ビットトレースバックする毎に硬判定値と軟判定値を確定する誤り訂正復号器。
2. 請求項１に記載の誤り訂正復号器であって，
   前記トレースバック処理部は，１ビットトレースバックする毎に最尤パスから最尤パスに遷移する際に前記ターボ符号器に入力されたと推定される符号を硬判定値として出力し，最尤パスと異なる硬判定値を示す前記競合パスの内で，前記パス尤度情報の最小値を軟判定値として出力することを特徴とする誤り訂正復号器。
3. 請求項１または２の何れかに記載の誤り訂正復号器であって，
   前記トレースバック処理部は，前記タップの状態数分のトレースバック計算モジュールを有し，各計算モジュールは，前記最尤パスフラグと，前記パス尤度情報とを計算することを特徴とする誤り訂正復号器。
4. 請求項３に記載の誤り訂正復号器であって，
   前記トレースバック計算モジュールは，１ビット前のトレースバック計算モジュールの出力を入力の一つとすることを特徴とする誤り訂正復号器。
5. 請求項３または４の何れかに記載の誤り訂正復号器であって，
   前記トレースバック計算モジュールは，対応する状態が前記最尤パスの入力状態であるかを示す最尤状態フラグと，それ以外の状態である競合状態の，最尤状態に対する確からしさの差分に相当する状態尤度情報を計算して，前記最尤パスフラグ及び前記パス尤度情報の計算に利用することを特徴とする誤り訂正復号器。
6. 請求項３〜５の何れかに記載の誤り訂正復号器であって，
   前記トレースバック計算モジュールは，出力パスの前記尤度情報を，状態尤度情報と，状態尤度情報とその状態におけるパス選択時の尤度差情報の和から，選択して出力することを特徴とする誤り訂正復号器。

Images