JP2006181418A - シール材描画方法、シール材描画装置、液晶装置の製造方法、及び液晶装置の製造装置 - Google Patents

シール材描画方法、シール材描画装置、液晶装置の製造方法、及び液晶装置の製造装置 Download PDF

Info

Publication number
JP2006181418A
JP2006181418A JP2004375689A JP2004375689A JP2006181418A JP 2006181418 A JP2006181418 A JP 2006181418A JP 2004375689 A JP2004375689 A JP 2004375689A JP 2004375689 A JP2004375689 A JP 2004375689A JP 2006181418 A JP2006181418 A JP 2006181418A
Authority
JP
Japan
Prior art keywords
sealing material
pattern
panel
cell
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004375689A
Other languages
English (en)
Other versions
JP4617875B2 (ja
Inventor
Chihiro Murakami
千博 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004375689A priority Critical patent/JP4617875B2/ja
Priority to US11/301,756 priority patent/US7678412B2/en
Publication of JP2006181418A publication Critical patent/JP2006181418A/ja
Application granted granted Critical
Publication of JP4617875B2 publication Critical patent/JP4617875B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67126Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1339Gaskets; Spacers; Sealing of cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133351Manufacturing of individual cells out of a plurality of cells, e.g. by dicing

Abstract

【課題】 簡易な制御系で効率的に描画を行うことのできるシール材描画方法及びシール材描画装置を提供する。高粘度のシール材を用いた場合であっても、均一なセルギャップを実現し、高品位の液晶装置を低コストで製造できる液晶装置の製造方法、及び液晶装置の製造装置を提供する。
【解決手段】 複数のパネル形成領域を備える基板上に、塗布手段のノズルからシール材を吐出することにより、当該複数のパネル形成領域にわたって電気光学材料をシールするパターンを描画するシール材描画方法であって、前記複数のパネル形成領域CL1〜CL4に、第1パターンPT1を連続して一括に形成し、前記パターンの各々の一部を形成する第1パターン形成工程と、前記複数のパネル形成領域CL1〜CL4に、第2パターンPT2を連続して一括に形成し、前記パターンの各々の残部を形成する第2パターン形成工程とを含むこと、を特徴とする。
【選択図】 図9

Description

本発明は、シール材描画方法、シール材描画装置、液晶装置の製造方法、及び液晶装置の製造装置に係り、特に、高粘度のシール材を用いる場合に好適な製造技術に関する。
一般に、液晶装置の製造過程においては、シール材を介して2枚の基板を貼り合わせ、シール材の内側に液晶材料を封入したパネル構造を構成する。この製造過程においては、基板の内面上に形成された透明電極などの電極パターンを取り囲むようにシール材を塗布することによって、液晶材料を収容する液晶材料封入領域を形成するシール材塗布工程が含まれている。この工程におけるシール材の塗布方法としては、特に低粘度のシール材を用いることができる場合は、スクリーン印刷を用いる方法が広く採用されている。
一方、上記のスクリーン印刷を用いる方法では、基板の内面にスクリーンが触れて不具合を生じるといった問題があり、このような問題を回避するために、ディスペンサを用いてノズルからシール材を吐出させて基板上に所要パターンの描画を行う方法も知られている。
このようなディスペンサを用いる方法においては、シリンジ内にシール材を貯留させ、シリンジの先端に吐出口を備えたノズルを設けたものが一般的である。ディスペンサとしては、シリンジ内に挿入された押出ロッドによってシール材を機械的に押し出すように構成したもの、シリンジ内に供給されるエア圧でシール材を押し出すように構成したもの等が知られている。また、エア圧でシール材を押し出す方法では、高粘度のシール材を均一に吐出することが困難である。そこで、シール材を吐出する方法として、サーボモータ制御によるディスペンサを用いたシール材の描画方法が開示されている(例えば、特許文献1参照)。
特開2004−290885号公報
ところで、上記文献のように、高粘度のシール材を描画して、液晶装置を製造する場合においては、シール材の描画開始位置と描画終了位置とを重ね合わせてしまうと、シール材の厚さに起因して、セルギャップ不良が生じ易いという問題があった。また、液晶材料封入領域を取り囲むようにシール材を各々に形成する必要があるため、当該液晶材料封入領域の数に応じて描画開始と描画終了を行う必要があり、短時間でシール材を描画することが困難であるという問題があった。
本発明は、上記課題を解決するためになされたものであり、簡易な制御系で効率的に描画を行うことのできるシール材描画方法及びシール材描画装置を提供することを目的とする。更に、高粘度のシール材を用いた場合であっても、均一なセルギャップを実現し、高品位の液晶装置を低コストで製造できる液晶装置の製造方法、及び液晶装置の製造装置を提供することを目的とする。
即ち、本発明のシール材描画方法は、複数のパネル形成領域を備える基板上に、塗布手段のノズルからシール材を吐出することにより、当該複数のパネル形成領域にわたって電気光学材料をシールするパターンを描画するシール材描画方法であって、前記複数のパネル形成領域に、第1パターンを連続して一括に形成し、前記複数のパネル形成領域における前記パターンの各々の一部を形成する第1パターン形成工程と、前記複数のパネル形成領域に、第2パターンを連続して一括に形成し、前記複数のパネル形成領域における前記パターンの各々の残部を形成する第2パターン形成工程と、を含むこと、を特徴としている。
ここで、第1パターン形成工程及び第2パターン形成工程は、複数のパネル形成領域が配列する方向に向けて行うことが好ましい。
また、パネル形成領域とは、その一部が第1パターンによって形成され、その残部が第2パターンによって形成されるものである。
また、「第1パターンを連続して一括に形成し、」又は、「第2パターンを連続して一括に形成し、」とは、描画開始位置から描画終了位置まで、塗布手段のノズルからシール材が途絶えることなく連続吐出されながら、複数のパネル形成領域と塗布手段とが相対的に移動することによって、第1パターン又は第2パターンが形成されるものである。
このようにすれば、第1パターンの描画開始から描画終了までの単工程、及び第2パターンの描画開始から描画終了までの単工程によって、複数のパネル形成領域の配列方向に対してシール材を一括に描画形成できる。
一方、複数のパネル形成領域の各々にシール材を形成する場合では、各領域に対してシール材の描画開始と描画終了を行わなければならず、従って、複数のパネル形成領域に対して描画開始と描画終了を繰り返さなければならない。これにより、シール材料の吐出、非吐出が連続して生じるので、塗布手段内においてシール材料を安定して流動させることが困難となり、吐出するシール材料の量のばらつきが生じやすくなる。また、塗布手段を第1母材上又は第2母材上を走査しなければならず、塗布手段の動作が煩雑化してしまう。
これに対して、本発明は、複数のパネル形成領域の配列方向に向けて、第1パターン及び第2パターンを連続して一括に描画形成しているので、複数のパネル形成領域の列毎又は行毎に描画開始と描画終了を行うだけでよく、従って、描画開始数と描画終了数を少なくすることができる。これにより、塗布手段内のシール材料を安定して流動させながら、第1パターン及び第2パターンを連続かつ一括に描画形成できる。また、短時間でシール材を描画形成することができる。また、第1パターンの描画開始から描画終了まで単工程、及び第2パターンの描画開始から描画終了までの単工程においては、塗布手段が非吐出状態で複数のパネル形成領域上を走査することがないので、塗布手段に充填されたシール材料が不用意に滴下するのを防止できる。従って、塗布手段の動作を簡素化でき、塗布手段の制御も容易にすることができる。シール材料の粘度ばらつきや、吐出量ばらつきを抑制できる。更に、シール材料のロット間の粘度ばらつきを問題視する必要がなく、シール材の形状の管理を容易にできる。これにより、容易かつ迅速にシール材を描画形成することができ、生産性が優れた描画方法を実現できる。
また、本発明のシール材描画方法においては、前記第1パターン形成工程及び前記第2パターン形成工程において、一方向に前記第1パターン形成工程を施し、当該一方向とは反対方向に前記第2パターン形成工程を施すこと、を特徴としている。
ここで、描画開始位置においては、通常吐出状態と比較してノズルからより多くのシール材が吐出されることから、玉状の描画溜りが生じ易い傾向がある。そして、同一方向に第1パターン形成工程と第2パターン形成工程とを施す場合においては、描画開始位置が同一となるために、当該描画開始位置における描画溜りがより一層に顕著に生じてしまう。これによって、パネル形成領域上のシール材の厚みが増してしまうという問題がある。
更に、パネル形成領域と、当該パネル形成領域に対向する対向基板との間に、このような描画溜りが生じていると、パネル形成領域と対向基板とを貼り合わせた際に、所定のセルギャップが得られないという問題がある。そして、特にシール材が高粘度である場合には、低粘度の場合と比較して、セルギャップのばらつきが顕著に現れる。
これに対して、本発明によれば、第1パターン形成工程で描画する方向とは反対方向に第2パターン形成工程を行うので、同一方向に描画開始した際に生じる玉状の描画溜りを分散し、所要のセルギャップを得ることができる。
また、本発明のシール材描画方法においては、前記第1パターン形成工程及び前記第2パターン形成工程においては、前記複数のパネル形成領域へのシール材の吐出に先立って、当該シール材が吐出される座標値を算出し、当該座標値に基づいて、前記シール材を前記複数のパネル形成領域に吐出すること、を特徴としている。
このようにすれば、シール材の吐出に先立って複数のパネル形成領域の座標値を算出し、当該座標値に基づいて複数のパネル形成領域にシール材を吐出することができる。これにより、第1パターンと第2パターンを描画形成することができる。また、複数のパネル形成領域の全座標値を一括して算出し、当該全座標値に基づいてシール材を一括して吐出する場合では、吐出中に座標値の計算を行う必要がない。
また、本発明のシール材描画方法においては、前記第1パターン形成工程及び前記第2パターン形成工程においては、前記複数のパネル形成領域のうち、第1パネル形成領域に前記シール材を吐出するのに先立って、当該第1パネル形成領域に前記シール材が塗布される第1座標値を算出し、当該第1座標値に基づいて、前記シール材を前記第1パネル形成領域に吐出すること、を特徴としている。
ここで、第1パネル形成領域とは、複数のパネル形成領域のうち、先に形成される領域を意味している。また、第1座標値とは、第1パネル形成領域が形成される前に算出される座標データを意味している。
このようにすれば、第1パネル形成領域にシール材が吐出される前に第1座標値を算出することができる。また、当該第1座標値に基づいて、第1パネル形成領域にシール材を吐出し、第1パターンや第2パターンを描画形成することができる。
また、本発明のシール材描画方法においては、前記第1パターン形成工程及び前記第2パターン形成工程においては、前記複数のパネル形成領域のうち、第1パネル形成領域に前記シール材を吐出しながら、第2パネル形成領域に前記シール材が塗布される第2座標値を算出し、第1パネル形成領域に前記シール材を吐出した後に、前記第2座標値に基づいて、前記シール材を前記第2パネル形成領域に吐出すること、を特徴としている。
ここで、第1パネル形成領域及び第2形成領域とは、複数のパネル形成領域のうちの特定の領域を意味するものではなく、形成工程において第1パネル形成領域の直後に形成される領域を、第1パネル形成領域として定義されるものである。換言すれば、複数のパネル形成領域における任意の2つのパネル形成領域において、相対的に先に形成される領域を第1パネル形成領域、相対的に後に形成される領域を第2パネル形成領域と定義されるものである。また、第2座標値とは、第2パネル形成領域が形成される前に算出される座標データを意味している。
このようにすれば、第1パネル形成領域にシール材を吐出しながら、第2座標値を算出することができる。また、シール材が第1パネル形成領域に吐出された後に、引き続いて第2座標値に基づいて第2パネル形成領域にシール材を吐出することができる。これにより、複数のパネル形成領域に連続してシール材を吐出することができ、第1パターンや第2パターンを描画形成することができる。また、複数のパネル形成領域の全座標を算出して当該全座標に基づいてシール材を吐出する場合と比較して、多点のティーチングデータを不要にすることができる。
また、本発明のシール材描画装置は、複数のパネル形成領域を含む基板上に、塗布手段のノズルからシール材を吐出することにより、当該基板上に電気光学材料をシールするパターンを描画するシール材描画装置であって、前記塗布手段と前記基板とを相対移動させる移動手段と、前記塗布手段と前記移動手段とを制御する制御手段と、を具備し、先に記載のシール材描画方法によって描画を行うこと、を特徴としている。
ここで、制御手段とは、入力もしくは記憶されているデータに応じて、プログラムに基づく演算処理を行う機能を有している。従って、制御手段は、当該プログラムやデータに応じて、塗布手段の吐出動作や、移動手段の移動動作や位置決め動作等を制御することができる。そして、本発明のシール材描画装置は、特に上記のシール材描画方法を行うので、上記描画方法と同様の効果を奏するものとなる。
従って、第1パターンの描画開始から描画終了までの単工程、及び第2パターンの描画開始から描画終了までの単工程によって、複数のパネル形成領域の配列方向に対してシール材を連続して一括に描画形成できる。また、複数のパネル形成領域の列毎又は行毎に描画開始と描画終了を行うだけでよく、従って、描画開始数と描画終了数を少なくすることができる。これにより、塗布手段内のシール材料を安定して流動させながら、第1パターン及び第2パターンを連続かつ一括に描画形成できる。また、短時間でシール材を描画形成することができる。また、第1パターンの描画開始から描画終了まで単工程、及び第2パターンの描画開始から描画終了までの単工程においては、塗布手段が非吐出状態で複数のパネル形成領域上を走査することがないので、塗布手段に充填されたシール材料が不用意に滴下するのを防止できる。従って、塗布手段の動作を簡素化でき、塗布手段の制御も容易にすることができる。シール材料の粘度ばらつきや、吐出量ばらつきを抑制できる。更に、シール材料のロット間の粘度ばらつきを問題視する必要がなく、シール材の形状の管理を容易にできる。これにより、容易かつ迅速にシール材を描画形成することができ、生産性が優れた描画方法を実現できる。
また、本発明のシール材描画装置においては、前記塗布手段を複数備え、当該複数の塗布手段の各々からシール材を基板上に吐出すること、を特徴としている。
このようにすれば、複数の第1パターン、又は複数の第2パターンを同時に描画形成することができる。これにより、塗布手段が1個のみしか備えていない場合と比較して、生産性の向上を実現できる。
また、本発明の液晶装置の製造方法は、第1基板母材上の複数のパネル形成領域にシール材を吐出するシール材描画工程と、前記シール材の内側に液晶を充填する液晶充填工程と、前記液晶を挟持して、第1基板母材と、当該第1基板母材に対向する第2基板母材と、を貼り合わせる貼り合わせ工程と、前記複数のパネル形成領域毎に前記第1及び第2基板母材とを分割する分割工程と、を含み、前記シール材描画工程は、先に記載のシール材描画方法を利用すること、を特徴としている。
また、本発明の液晶装置の製造装置は、複数のパネル形成領域を含む基板上に、塗布手段のノズルからシール材を吐出することにより、当該基板上に電気光学材料をシールするパターンを描画する液晶装置の製造装置であって、前記塗布手段と前記基板とを相対移動させる移動手段と、前記塗布手段と前記移動手段とを制御する制御手段と、を具備し、先に記載のシール材描画方法によって描画を行うこと、を特徴としている。
このようにすれば、上記のシール材描画方法と同様の効果を奏するものとなる。更に、従来のように複数のパネル形成領域の各々にシール材を形成する場合では、各領域に対してシール材の描画開始と描画終了を行わなければならいが、本発明では複数のパネル形成領域に対して連続して一括にシール材を描画形成することができるので、生産性の向上により、低コストの液晶装置を製造することができる。更に、セルギャップ不良が抑制された、高品位な表示を実現した液晶装置を製造することができる。
次に、添付図面を参照し、本発明の実施形態に係るシール材描画方法、シール材描画装置、液晶装置の製造方法、及び液晶装置の製造装置について詳細に説明する。
(シール材描画装置)
図1は、本発明に係る実施形態のシール材描画装置(液晶装置の製造装置)を模式的に示す概略平面図である。図2は、同装置の高さ方向の各部の配列構成を模式的に示す概略説明図である。
このシール材描画装置100は、支持フレーム101にXY駆動機構(移動手段)102が固定され、このXY駆動機構102上にXY移動ステージ(移動手段)103が水平方向(即ちX方向及びY方向)に移動自在に構成されている。XY移動ステージ103上にはθ駆動機構(移動手段)104が固定され、このθ駆動機構104により垂直軸周りに回動可能(θ動作可能)に構成された支持テーブル105が設けられている。上記XY駆動機構102、XY移動ステージ103及びθ駆動機構104は、支持テーブル105の移動機構を構成するものである。
支持テーブル105の上にはガラス基板などの基板(第1基板母材)10が図1に示す矢印Fの方向から給材される。基板10は、支持テーブル105上に吸引などの方法で固定される。基板10には、予め、複数のパネル予定領域11が配列されている。これらのパネル予定領域11には、例えば透明導電体などで構成される電極や配線を構成する導電体パターンが形成されている。
支持テーブル105の上方にはコラム106が固定されている。このコラム106には、ディスペンサ(塗布手段)107,108,109が取り付けられている。これらのディスペンサ107〜109は相互間隔(図示Y方向の間隔)を変更可能に構成されている。より具体的には、ディスペンサ107はコラム106に対して水平方向に固定された状態で取り付けられ、ディスペンサ108及び109はコラム106に対して水平方向(図示Y方向)に移動可能に取り付けられている。
また、コラム106には、上記基板10に仮止め用UV接着剤を塗布するための接着剤塗布ユニット111や液晶を滴下するための液晶滴下ユニット112が取り付けられている。
更に、支持テーブル105には、下方から基板10を通してディスペンサ107〜109のノズル(図示せず)を撮影するノズル位置合わせ用のカメラ113が設置されている。また、支持テーブル105には、ノズルの高さを設定するためのリニアゲージセンサ114が設けられている。更に支持テーブル105には、コラム106の下方に位置する部分にノズルクリーニングユニット115が設けられている。このノズルクリーニングユニット115は、ディスペンサ107〜109のノズルに付着したシール材を除去したり、或いは、ノズルから吐出された不要なシール材を収容したりするためのものである。
コラム106には、基板10の厚さを検出するためのリニアゲージセンサ116が取り付けられている。また、コラム106には、基板10のアライメント用のカメラ117,118が取り付けられている。更に、ディスペンサ毎に、基板10の表面高さを測定するためのレーザ変位計などで構成される検出器119が設けられている。
図3は、上記ディスペンサ107〜109の構造を示すものである。図示例はディスペンサ107であり、他のディスペンサ108及び109はディスペンサ107と同一であるので、図示及び説明を省略する。
ディスペンサ107においては、ベースプレート107−1に対して、サーボモータ107−2、エンコーダ107−3及び減速器107−4が固定されている。減速器107−4の出力軸はカップリング107−5を介して輪列よりなる分配器107−6に導入され、この分配器107−6は2つのネジ軸107−7,107−7を回転させるように構成されている。これらの2つのネジ軸107−7にはナット部材107−8が螺合し、このナット部材107−8は、ロードセル107−9を介してフローティングジョイント107−10に接続されている。このフローティングジョイント107−10は、ガイド部材107−11に案内された駆動ブロック107−12に固定されている。駆動ブロック107−12は、押出ロッド107−13に接続され、この押出ロッド107−13がシリンジ107−14の内部に上方から挿入されている。シリンジ107−14はベースプレート107−1に固定された支持板107−15に固定されている。シリンジ107−14の先端にはノズル107−16が取り付けられている。
図4は、シール材描画装置100の制御系120の一部構成を示す概略構成図である。
この制御系120には、全体を制御するための全体制御部(制御手段)121と、この全体制御部121から受ける指令に応じて、基板10を移動させるための移動機構(上記のXY駆動機構102、XY移動テーブル103、θ駆動機構104で構成される。)を制御する移動制御部122とを有する。
ここで、全体制御部121は、CPU(Central Processing Unit)等の演算回路、ROM(Read Only Memory)やRAM(Random Access Memory)等の記憶回路、及び外部記憶装置等を有する、所謂コンピュータである。当該全体制御部121は、記憶回路や外部記憶装置に記憶されたデータをプログラムに応じて演算処理を行い、これに従って移動制御部122や塗布制御部123〜125を動作させるものである。
また、移動制御部122は、上記パネル予定領域11の周囲にシール材を塗布するように、基板10を移動させるための移動手段である。この移動制御部122からは、基板10の移動データ、即ち、支持テーブル105の移動データが出力される。この移動データは、移動制御部122がフィードバック制御によって動作する場合にはその制御信号に対応したものでよく、また、移動制御部122によって制御される支持テーブル105の移動検出値であってもよい。例えば、この移動データは、支持テーブル105がX方向及びY方向の駆動によって移動する場合は、X方向及びY方向の位置座標、或いは、X方向及びY方向の移動速度などをその内容とする。
上記の移動データに基づいて、全体制御部121は、基板10の移動速度に相当する描画速度Vsを求め、これに対応する信号を、塗布制御部123〜125に送出する。例えば、移動データとしてX方向及びY方向の位置座標が提供される場合には、これらの位置座標の変化率から描画速度Vsを算出する。また、移動データとしてX方向及びY方向の移動速度成分が提供される場合には、これらのX方向及びY方向の移動速度成分ベクトルの和の絶対値を求めて描画速度Vsとする。
塗布制御部123,124,125は、各ディスペンサ107,108、109の塗布量をそれぞれ個別に制御するように構成されている。各塗布制御部123〜125には、それぞれ制御器123A〜125Aが設けられている。これらの制御器は、上記描画速度Vsに応じて、駆動部123B〜125Bに制御信号を出力する。これらの駆動部123B〜125Bは、各ディスペンサに設けられた駆動源(駆動モータ)107−2〜109−2を駆動する。これらの駆動源には位置(速度)検出器(エンコーダ)107−3〜109−3が併設され、これらの位置(速度)検出器から位置(速度)検出信号が各制御器にフィードバックされる。また、駆動源107−2〜109−2によって上記押出ロッド107−13を駆動する際の押出荷重を荷重検出器(ロードセル)107−9〜109−9にて検出し、これらの荷重検出器で検出される押出荷重は上記制御器にフィードバックされる。
制御器123A〜125Aは、上記の描画速度Vsに応じて押出荷重の目標値を生成し、荷重検出器107−9〜109−9で検出される押出荷重が上記目標値に一致するように駆動部123B〜125Bに制御信号を出力する。通常、描画速度Vsが大きくなると、上記目標値も大きくし、押出荷重が大きくなるように押出速度を増加させる。なお、描画速度Vsに対応する押出荷重の目標値の生成は、描画速度Vsに複数の速度領域を設定し、当該複数の速度領域毎に予め設定された目標値を選択するようにしてもよい。また、各制御器123A〜125Aにおける制御態様は、ディスペンサ107〜109の塗布特性のばらつきに応じて設定すればよく、相互に異なる制御態様となっていてもよい。
本実施形態では、上記のように押出量(押出ロッドの押出速度)を押出荷重に基づいて制御するようにしている。ここで、この押出加重による塗布量の制御は、シール材を直接押出ロッドによって加圧し、この押出ロッドに加わる荷重を検出しているため、シール材の粘度が高くなっても押出荷重の応答速度が低下することが殆どないことから、従来方法に較べて有利である。また、この押出荷重の目標値をディスペンサの描画速度Vsに応じて変更することによって、描画速度が大きく変動してもシール材を均一に塗布することができる。
以上説明したシール材描画装置100は、以下のように動作する。
図1の矢印Fに示すように支持テーブル105上に基板10が給材されると、基板10は支持テーブル105上で規制部材やプッシャなどの適宜の位置決め手段を用いて概略位置決めされ、真空吸着などで固定される。その後、基板10が移動し、リニアゲージセンサ116により基板10の厚さが検出される。更に、基板10が移動し、カメラ117,118によって基板10上に形成された位置決めパターンによりアライメントが行われる。このとき、例えば、カメラ117,118によって撮影された画像を処理することによって基板10が所定の姿勢になるように移動機構(例えばθ駆動機構114)により支持テーブル105を調整する。
次に、上記リニアゲージセンサ116により検出された基板10の厚さに応じてディスペンサ107〜109のZ軸方向の位置である高さ(即ちノズルの高さ)が調整される。なお、ディスペンサ107〜109の高さは、例えば装置の起動時などにおいて予めリニアゲージセンサ114などを用いて装置に対する位置設定(原点出し)が行われている。
上記の手順が全て終了すると、シール材が描画されるべき所要パターンに応じて支持テーブル105が移動機構により移動される。このとき、図4に示す塗布制御部123〜125により各ディスペンサ107〜109はシール材の吐出量が個々に制御される。より具体的には、移動機構による支持テーブル105の移動態様によって生じた、基板10に対する各ディスペンサ107〜109の描画速度Vsに対応した押出荷重の目標値と、荷重検出器で検出される押出荷重とによって、駆動量、即ち押出ロッドの押出量が制御され、これにより、ディスペンサ107〜109による塗布量が最適化される。
ここで、シール材描画装置100においては、基板10を移動させて複数のディスペンサにより同期して描画を行うようにしているため、生産性を向上させることができる。また、描画中においては、ディスペンサ毎に基本的にシール材の塗布量を個々に制御するようにしているので、複数のディスペンサを設けても全体の制御系が複雑化することはない。換言すれば、ディスペンサの数を増やしてもディスペンサ毎の塗布制御部が必要になるだけであり、装置全体の制御系の構成を何ら変更する必要がない。
また、ディスペンサ毎にシール材の塗布量を制御しているため、ディスペンサの個体差によるばらつきを低減することができるというメリットもある。即ち、本実施形態において、複数のシール材吐出手段であるディスペンサ107〜109を塗布制御部123〜125によりそれぞれ個々に制御しているのは、ディスペンサ毎に、シリンジの容積やノズルの吐出口の開口面積などに個体差(ばらつき)があり、このようなばらつきに応じて制御態様をディスペンサ毎に調整できるようにするためである。
更に、シール材描画装置100は、機械的押出手段(押出ロッド)を用いてシール材を押し出すようにしているため、流体圧による押出方式とは異なり、シール材の粘度に拘らず、確実にシール材を押し出すことができる。また、押出荷重によって塗布量を制御することにより、シール材の粘度に大きく影響されることなく、塗布精度を確保することができる。更に、機械的押出方式を採用することによって押出荷重をリアルタイムで検出することも可能になり、より応答性のよい制御(荷重制御)が可能になる。
(シール材描画方法)
次に、図5から図8を参照して、シール材描画方法について説明する。
ここで、図5は全体制御部の動作を説明するための動作フロー図である。図6〜図8は、図5の動作フロー図において全体制御部に入力されるデータ示す図である。図9は、図5の動作フロー図に基づいて形成されるシール材のパターンを示す図であり、図9(a)は第1パターンを示す図であり、図9(b)は第2パターンを示す図である。
なお、以下の説明では、4つのセル(パネル形成領域)に対して第1パターンと第2パターンとを描画する場合について説明するが、本実施形態は当該セルの数を限定するものではなく、それよりも多い複数のセルでもよい。また、説明を分かりやすくするために、図9に示すように、ディスペンサを1個のみ利用して第1パターンと第2パターンとを形成する場合について説明する。
まず、図5に示すように、全体制御部121に対してデータを入力する(ステップS1)。ここで、入力されるデータは、セル設計データ、セル数、XYテーブルの座標値である。具体的に説明すると、図6に示すa〜jの変数、図7に示すm〜rの変数、及び図8に示すs〜wの変数に値が入力される。
ここで、図6〜図8に示す各変数について説明する。
図6において、変数a、bは、基板10のアライメントマークAMから第1セルの基準点P1までのX方向及びY方向の相対座標値である。また、変数cは、X列方向の列最終セルの基準点P2までのX方向及びY方向の相対座標値である。また、変数dはX列方向のセル間のピッチであり、変数eは、X列方向の第1セルと第2セルの間の距離である。また、変数fはY行方向のセル間のピッチである。また、変数g、hは、各セルのY方向とX方向の各々の辺の距離である。また、変数iは、各セルのC面取り寸法である。更に、変数j、kは、基板10上に形成されるセルのX方向及びY方向の数である。
また、図7において、変数mは、第1パターンと第2パターンとの接続部P4と、各セルの基準点P3までのY方向の距離である。また、変数nは第1パターンの初期吐出領域P5〜P6までのX方向の距離、変数oは第1パターンの初期吐出点P5からC面取り部P7までのX方向の距離である。また、変数qは、接続部P4と、第1パターンにおける各セルのY方向の辺と、のC面取り寸法である。また、変数rは、第1パターンの終息領域P8〜P9までのX方向の距離である。
また、図8において、変数sは、第2パターンの終息領域P8〜P9までのX方向の距離である。変数tは、接続部P4と、第2パターンにおける各セルのY方向の辺と、のC面取り寸法である。変数uは、接続部P4と、各セルの基準点までのY方向の距離である。また、変数vは、第2パターンの初期吐出領域P11〜P12までのX方向の距離、変数wは第2パターンの初期吐出点P12からC面取り部P10までのX方向の距離である。
なお、図6〜図8に示す各データは、必ずしも入力されたデータとは限らない。例えば、予め全体制御部121の記憶回路や、外部記憶装置に記憶されたデータであってもよい。
次に、全体制御部121において、第1パターンの座標計算が開始される(ステップS2)。更に、当該ステップS2に基づいて第1パターンの描画(第1パターン形成工程)が開始される(ステップS3)。
まず、最初にステップS1において入力されたデータに基づいて、第1パターンによって形成される第1セルCL1の座標値(第1座標値)が計算される(ステップS4)。従って、第1セルCL1の描画に先立って、その座標値が計算される。
なお、第1セルCL1の座標値が計算されている際には、描画動作は一切行われていない。
次に、第1セルCL1の描画が行われる(ステップS5)。
当該ステップS5においては、先のステップS4において算出された座標値に基づいて第1セルCL1が描画される。従って、図9(a)の符号PT1−1に示すように、第1セルCL1の一部が形成される。更に、このような第1セルCL1の描画が行われていると同時に、全体制御部121においては、第1パターンPT1によって形成される第2セルCL2の座標値が計算される(ステップS6)。当該ステップS6においては、先のステップS1において入力されたデータと、ステップS4において計算された座標値に基づいて第2セルCL2の座標値が計算される。
次に、第2セルCL2の描画が行われる(ステップS7)。
当該ステップS7においては、先のステップS6において算出された座標値に基づいて第2セルCL2が描画される。従って、図9(a)の符号PT1−2に示すように、第2セルCL2の一部が形成される。更に、このような第2セルCL2の描画が行われていると同時に、制御部121においては、第1パターンPT1によって形成される第3セルCL3の座標値が計算される(ステップS8)。当該ステップS8においては、先のステップS1において入力されたデータと、ステップS4及びステップS6において計算された座標値に基づいて第3セルCL3の座標値が計算される。
次に、第3セルCL3の描画が行われる(ステップS9)。
当該ステップS9においては、先のステップS8において算出された座標値に基づいて第3セルCL3が描画される。従って、図9(a)の符号PT1−3に示すように、第3セルCL3の一部が形成される。更に、このような第3セルCL3の描画が行われていると同時に、全体制御部121においては、第1パターンPT1によって形成される第4セルCL4の座標値が計算される(ステップS10)。当該ステップS10においては、先のステップS1において入力されたデータと、ステップS4、ステップS6、及びステップS8において計算された座標値に基づいて第4セルCL4の座標値が計算される。
次に、第4セルCL4の描画が行われる(ステップS11)。
当該ステップS11においては、先のステップS10において算出された座標値に基づいて第4セルCL4が描画される。従って、図9(a)の符号PT1−4に示すように、第4セルCL4の一部が形成される。
以上により、第1パターンPT1の描画が終了となる。
なお、第1パターンPT1の描画においては、第1セルCL1、第2セルCL2、第3セルCL3、及び第4セルCL4の各々の一部を順に形成している。そして、上記のように第1パネル形成領域とは、形成工程において第2パネル形成領域よりも先に形成される領域を意味しているので、第1セルCL1は第2セルCL2の直前に形成されることから、第1セルCL1は本発明の第1パネル形成領域を意味し、第2セルCL2は本発明の第2パネル形成領域を意味する。ここで、第2セルCL2の座標値は、本発明における第2座標値を意味する。
また、第2セルCL2は第3セルCL3の直前に形成されることから、第2セルCL2は本発明の第1パネル形成領域を意味し、第3セルCL3は本発明の第2パネル形成領域を意味する。ここで、第3セルCL3の座標値は、本発明における第2座標値を意味する。
また、第3セルCL3は第4セルCL4の直前に形成されることから、第3セルCL3は本発明の第1パネル形成領域を意味し、第4セルCL4は本発明の第2パネル形成領域を意味する。ここで、第4セルCL4の座標値は、本発明における第2座標値を意味する。
引き続き、第2パターンPT2の座標計算及び描画が開始となるが、本実施形態においては、第1パターンPT1が描画される方向と、第2パターンPT2が描画される方向とが反対となっている。即ち、図9(a)において紙面上方から下方に向けて第1パターンPT1が形成されるのに対し、第2パターンPT2は、図9(b)において紙面下方から上方に向けて形成される。以下に、第2パターンPT2の座標計算及び描画について説明する。
まず、全体制御部121において、第2パターンPT2の座標計算が開始される(ステップS12)。更に、当該ステップS2に基づいて第2パターンPT2の描画(第2パターン形成工程)が開始される(ステップS13)。
具体的には、ステップS1において入力されたデータに基づいて、第2パターンPT2によって形成される第4セルCL4の座標値(第1座標値)が計算される(ステップS14)。
なお、第4セルCL4の座標値が計算されている際には、描画動作は一切行われていない。
次に、第4セルCL4の描画が行われる(ステップS15)。
当該ステップS15においては、先のステップS14において算出された座標値に基づいて第4セルCL4が描画される。従って、図9(b)の符号PT2−4に示すように、第4セルCL4の残部が形成される。更に、このような第4セルCL4の描画が行われていると同時に、全体制御部121においては、第2パターンPT2によって形成される第3セルCL3の座標値が計算される(ステップS16)。当該ステップS16においては、先のステップS1において入力されたデータと、ステップS14において計算された座標値に基づいて第3セルCL3の座標値が計算される。
次に、第3セルCL3の描画が行われる(ステップS17)。
当該ステップS17においては、先のステップS16において算出された座標値に基づいて第3セルCL3が描画される。従って、図9(b)の符号PT2−3に示すように、第3セルCL3の残部が形成される。更に、このような第3セルCL3の描画が行われていると同時に、全体制御部121においては、第2パターンPT2によって形成される第2セルCL2の座標値が計算される(ステップS18)。当該ステップS18においては、先のステップS1において入力されたデータと、ステップS14及びステップS16において計算された座標値に基づいて第2セルCL2の座標値が計算される。
次に、第2セルCL2の描画が行われる(ステップS19)。
当該ステップS19においては、先のステップS18において算出された座標値に基づいて第2セルCL2が描画される。従って、図9(b)の符号PT2−2に示すように、第2セルCL2の残部が形成される。更に、このような第2セルCL2の描画が行われていると同時に、全体制御部121においては、第2パターンPT2によって形成される第1セルCL1の座標値が計算される(ステップS20)。当該ステップS20においては、先のステップS1において入力されたデータと、ステップS14、ステップS16、及びステップS18において計算された座標値に基づいて第1セルCL1の座標値が計算される。
次に、第1セルCL1の描画が行われる(ステップS21)。
当該ステップS21においては、先のステップS20において算出された座標値に基づいて第1セルCL1が描画される。従って、図9(b)の符号PT2−1に示すように、第1セルCL1の残部が形成される。
以上により、第2パターンPT2の描画が終了となる。
なお、第2パターンPT2の描画においては、第4セルCL4、第3セルCL3、第2セルCL2、及び第1セルCL1の各々の残部を順に形成している。そして、上記のように第1パネル形成領域とは、形成工程において第2パネル形成領域よりも先に形成される領域を意味しているので、第4セルCL4は第3セルCL3の直前に形成されることから、第4セルCL4は本発明の第1パネル形成領域を意味し、第3セルCL3は本発明の第2パネル形成領域を意味する。ここで、第3セルCL3の座標値は、本発明における第2座標値を意味する。
また、第3セルCL3は第2セルCL2の直前に形成されることから、第3セルCL3は本発明の第1パネル形成領域を意味し、第2セルCL2は本発明の第2パネル形成領域を意味する。ここで、第2セルCL2の座標値は、本発明における第2座標値を意味する。
また、第2セルCL2は第1セルCL1の直前に形成されることから、第2セルCL2は本発明の第1パネル形成領域を意味し、第1セルCL1は本発明の第2パネル形成領域を意味する。ここで、第1セルCL1の座標値は、本発明における第2座標値を意味する。
以上説明したように、第1パターンPT1、及び第2パターンPT2を形成するだけで、各セルCL1〜CL4にシール材が描画され、各セルCL1〜CL4を囲うようにシールパターン(パターン)が形成される。
なお、上記の実施形態においては、1個のディスペンサを利用して、第1パターンPT1と第2パターンPT2を形成した。複数のディスペンサを利用した場合には、図9に示すような、複数セル列を同時に形成することが可能となる。図10は、9列のセル列を示している。上記のシール材描画装置100は、ディスペンサを3個備えていることから、改行を3回行うことにより、図9に示すセル列を容易に形成することが可能となる。
また、上記の実施形態においては、ステップS11において第4セルCL4の描画を行っているが、当該描画を行うと同時に第2パターンPT2の第4セルCL4の座標値を計算してもよい。このようにすれば、第1パターンPT1による第4セルCL4の描画を行った後に、速やかに、第2パターンPT2による第4セルCL4の描画を行うこと可能となる。また、第1パターンPT1及び第2パターンPT2を形成する際に、異なるディスペンサを用いてもよい。更に、複数のディスペンサに充填されるシール材料を異ならせてもよい。
また、上記の実施形態においては、各セルの描画を行いながら、次に描画されるセルの座標値を計算しているが、このような制御方法以外にも、一括して全てのセルの座標を算出し、その後に描画を行う方法を採用してもよい。
上述したように、本実施形態によれば、複数のセルの配列方向に向けて、第1パターンPT1及び第2パターンPT2を連続して一括に描画形成しているので、複数のセルの列毎又は行毎に描画開始と描画終了を行うだけでよく、従って、描画開始数と描画終了数を少なくすることができる。これにより、ディスペンサ内のシール材料を安定して流動させながら、第1パターンPT1及び第2パターンPT2を連続かつ一括に描画形成できる。また、短時間でシール材を描画形成することができる。また、第1パターンPT1の描画開始から描画終了まで単工程、及び第2パターンPT2の描画開始から描画終了までの単工程においては、ディスペンサが非吐出状態で複数のセル上を走査することがないので、ディスペンサに充填されたシール材料が不用意に滴下するのを防止できる。従って、ディスペンサの動作を簡素化でき、ディスペンサの制御も容易にすることができる。シール材料の粘度ばらつきや、吐出量ばらつきを抑制できる。更に、シール材料のロット間の粘度ばらつきを問題視する必要がなく、シール材の形状の管理を容易にできる。これにより、容易かつ迅速にシール材を描画形成することができ、生産性が優れた描画方法を実現できる。
また、本実施形態においては、第1パターンPT1と第2パターンPT2とは各々が逆方向に描画されるので、同一方向に描画開始した際に生じる玉状の描画溜りを分散し、所要のセルギャップを得ることができる。
また、本実施形態においては、各セルの描画を行いながら、次に描画するセルの座標値を計算するので、また、複数のセルの全座標を算出して当該全座標に基づいてシール材を吐出する場合と比較して、多点のティーチングデータを不要にすることができる。
(液晶装置の製造方法)
上記実施形態のシール材描画方法は、液晶装置の製造方法の一工程として用いることができる。即ち、基板10の内面上にITOなどの透明導電体で構成される電極及び配線を有する導電体パターンの形成、この導電体パターンの表面を覆う配向膜の形成などを行い、また、対向基板(第2基板母材)の内面にも同様の導電体パターン及び配向膜を形成する。そして、基板10に対して上述のシール材の描画(シール材描画工程)を行った後に、図1に示す接着剤塗布ユニット111により仮止め用の接着剤を基板10の所定位置(例えば基板外縁部の数箇所)に塗布する。また、液晶塗布ユニット112により液晶をパネル予定領域(パネル形成領域)11内に(即ち描画したシール材の内側に)滴下させる(液晶充填工程)。
その後、基板10の周囲を真空状態とするか、或いは、基板10を別途設けられた真空チャンバーの内部に導入し、図示しない対向基板を上方から基板10に載せることによって、基板10と対向基板とをシール材を介して貼り合わせる(貼り合わせ工程)。その後、周囲の圧力を上昇させることによって基板同士を圧着させる。更に、このようにして貼り合わされた基板10及び対向基板を加圧して位置決めした状態とし、上記仮止め用の接着剤を紫外線照射などによって硬化させる。更にその後、シール材の硬化処理(紫外線照射や加熱処理など)を行うことによって液晶パネル(図示例では大判パネル)のパネル構造が完成する。上記のようにして形成された大判パネルは、スクライブ・ブレイク法などによって個々の液晶パネルに分割される(分割工程)。
上記の液晶装置の製造方法では、従来方法で必要とされていた液晶注入工程及びパネル封止工程を必要としないため、製造工数を低減でき、製造効率を高めることができる。また、この製造方法では、基板10と対向基板の貼り合わせ直後に液晶封入領域の気密性が確実に保たれる必要があるので、シール材の塗布均一性が非常に重要になる。この場合、上記の本実施形態に係る描画方法又は装置では、シール材の均一性を高精度で得ることができるため、このような液晶装置の製造方法に対して特に有効である。また、この製造方法では上記の気密性を確保するために従来よりも高粘度のシール材を用いる必要があるが、この点においても高粘度のシール材の描画に適した上記の描画方法又は装置を用いることは非常に有効となる。また、複数のセルに対して連続して一括にシール材を描画形成することができるので、生産性の向上により、低コストの液晶装置を製造することができる。更に、セルギャップ不良が抑制された、高品位な表示を実現した液晶装置を製造することができる。
なお、本発明のシール材描画方法、シール材描画装置、液晶装置の製造方法、及び液晶装置の製造装置は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、上記の液晶装置の製造方法は一例であり、本発明は、エレクトロルミネッセンス装置、無機エレクトロルミネッセンス装置、プラズマディスプレイ装置、電気泳動表示装置、電界放出表示装置、LED(ライトエミッティングダイオード)表示装置、等の製造方法にも適用可能である。また、上記方法以外の製造方法におけるシール材の塗布工程にも用いることができる。また、液晶装置の製造工程以外の種々のシール材描画工程においても広く本発明を適用することができる。
本発明のシール材描画装置の全体構成を模式的に示す概略平面図。 本発明のシール材描画装置の高さ方向の配置を模式的に示す概略正面図。 本発明のシール材描画装置におけるディスペンサの構造を示す図。 本発明のシール材描画装置における制御系の構成を示す概略構成図。 本発明のシール材描画方法を説明するための動作フロー図。 本発明のシール材描画方法において、入力されるデータを説明するための図。 本発明のシール材描画方法において、入力されるデータを説明するための図。 本発明のシール材描画方法において、入力されるデータを説明するための図。 本発明のシール材描画方法において描画形成されるパターンを示す図。 本発明のシール材描画方法において描画形成されるパターンを示す図。
符号の説明
10 基板(第1基板母材)、 11 パネル予定領域(パネル形成領域)、 100 シール材描画装置、 102 XY駆動機構(移動手段)、 103 XYステージ(移動手段)、 104 θ駆動機構(移動手段)、 107〜109 ディスペンサ(塗布手段)、 121 全体制御部(制御手段)、 CL1 第1セル(パネル形成領域)、 CL2 第2セル(パネル形成領域)、 CL3 第3セル(パネル形成領域)、 CL4 第4セル(パネル形成領域)、 PT1 第1パターン、 PT2 第2パターン


Claims (9)

  1. 複数のパネル形成領域を備える基板上に、塗布手段のノズルからシール材を吐出することにより、当該複数のパネル形成領域にわたって電気光学材料をシールするパターンを描画するシール材描画方法であって、
    前記複数のパネル形成領域に、第1パターンを連続して一括に形成し、前記複数のパネル形成領域における前記パターンの各々の一部を形成する第1パターン形成工程と、
    前記複数のパネル形成領域に、第2パターンを連続して一括に形成し、前記複数のパネル形成領域における前記パターンの各々の残部を形成する第2パターン形成工程と、
    を含むこと、
    を特徴とするシール材描画方法。
  2. 前記第1パターン形成工程及び前記第2パターン形成工程において、
    一方向に前記第1パターン形成工程を施し、
    当該一方向とは反対方向に前記第2パターン形成工程を施すこと、
    を特徴とする請求項1に記載のシール材描画方法。
  3. 前記第1パターン形成工程及び前記第2パターン形成工程においては、
    前記複数のパネル形成領域へのシール材の吐出に先立って、当該シール材が吐出される座標値を算出し、
    当該座標値に基づいて、前記シール材を前記複数のパネル形成領域に吐出すること、
    を特徴とする請求項1又は請求項2に記載のシール材描画方法。
  4. 前記第1パターン形成工程及び前記第2パターン形成工程においては、
    前記複数のパネル形成領域のうち、第1パネル形成領域に前記シール材を吐出するのに先立って、当該第1パネル形成領域に前記シール材が塗布される第1座標値を算出し、
    当該第1座標値に基づいて、前記シール材を前記第1パネル形成領域に吐出すること、
    を特徴とする請求項1又は請求項2に記載のシール材描画方法。
  5. 前記第1パターン形成工程及び前記第2パターン形成工程においては、
    前記複数のパネル形成領域のうち、第1パネル形成領域に前記シール材を吐出しながら、
    第2パネル形成領域に前記シール材が塗布される第2座標値を算出し、
    第1パネル形成領域に前記シール材を吐出した後に、前記第2座標値に基づいて、前記シール材を前記第2パネル形成領域に吐出すること、
    を特徴とする請求項1から請求項4のいずれか一項に記載のシール材描画方法。
  6. 複数のパネル形成領域を含む基板上に、塗布手段のノズルからシール材を吐出することにより、当該基板上に電気光学材料をシールするパターンを描画するシール材描画装置であって、
    前記塗布手段と前記基板とを相対移動させる移動手段と、
    前記塗布手段と前記移動手段とを制御する制御手段と、
    を具備し、
    請求項1から請求項5のいずれか一項に記載のシール材描画方法によって描画を行うこと、
    を特徴とするシール材描画装置。
  7. 前記塗布手段を複数備え、
    当該複数の塗布手段の各々からシール材を基板上に吐出すること、
    を特徴とする請求項6に記載のシール材描画装置。
  8. 第1基板母材上の複数のパネル形成領域にシール材を吐出するシール材描画工程と、
    前記シール材の内側に液晶を充填する液晶充填工程と、
    前記液晶を挟持して、第1基板母材と、当該第1基板母材に対向する第2基板母材と、を貼り合わせる貼り合わせ工程と、
    前記複数のパネル形成領域毎に前記第1及び第2基板母材とを分割する分割工程と、
    を含み、
    前記シール材描画工程は、請求項1から請求項5のいずれか一項に記載のシール材描画方法を利用すること、
    を特徴とする液晶装置の製造方法。
  9. 複数のパネル形成領域を含む基板上に、塗布手段のノズルからシール材を吐出することにより、当該基板上に電気光学材料をシールするパターンを描画する液晶装置の製造装置であって、
    前記塗布手段と前記基板とを相対移動させる移動手段と、
    前記塗布手段と前記移動手段とを制御する制御手段と、
    を具備し、
    請求項1から請求項5のいずれか一項に記載のシール材描画方法によって描画を行うこと、
    を特徴とする液晶装置の製造装置。




JP2004375689A 2004-12-27 2004-12-27 液晶装置の製造方法 Expired - Fee Related JP4617875B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004375689A JP4617875B2 (ja) 2004-12-27 2004-12-27 液晶装置の製造方法
US11/301,756 US7678412B2 (en) 2004-12-27 2005-12-13 Sealant drawing method, sealant drawing apparatus, and method and apparatus for manufacturing liquid crystal device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004375689A JP4617875B2 (ja) 2004-12-27 2004-12-27 液晶装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006181418A true JP2006181418A (ja) 2006-07-13
JP4617875B2 JP4617875B2 (ja) 2011-01-26

Family

ID=36611918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004375689A Expired - Fee Related JP4617875B2 (ja) 2004-12-27 2004-12-27 液晶装置の製造方法

Country Status (2)

Country Link
US (1) US7678412B2 (ja)
JP (1) JP4617875B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008151982A (ja) * 2006-12-18 2008-07-03 Hitachi Displays Ltd 液晶表示装置とその製造方法
JP2008310100A (ja) * 2007-06-15 2008-12-25 Seiko Epson Corp 電気光学装置の製造方法
JP2012032826A (ja) * 2011-09-30 2012-02-16 Hitachi Displays Ltd 液晶表示装置の製造方法
JP2012181552A (ja) * 2012-06-01 2012-09-20 Seiko Epson Corp 電気光学装置の製造方法
US8900026B2 (en) 2012-12-26 2014-12-02 Japan Display Inc. Method of manufacturing liquid crystal display device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2985090B1 (fr) * 2011-12-22 2016-06-24 Vincent Ind Systeme de formation d'un joint peripherique pour modules photovoltaiques

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0992134A (ja) * 1995-09-22 1997-04-04 Dainippon Printing Co Ltd ノズル塗布方法及び装置
JP2001183681A (ja) * 1999-12-24 2001-07-06 Victor Co Of Japan Ltd 液晶表示素子の作製方法
JP2002079160A (ja) * 2000-09-04 2002-03-19 Hitachi Industries Co Ltd ペースト塗布機
JP2003142816A (ja) * 2002-09-17 2003-05-16 Fuji Mach Mfg Co Ltd 塗布剤塗布装置各部の相対位置検出方法,塗布剤塗布方法および装置
JP2003249440A (ja) * 2002-02-26 2003-09-05 Seiko Epson Corp 薄膜形成装置と薄膜形成方法、回路パターンの製造装置と回路パターンの製造方法と電子機器、及びレジストパターンの製造装置とレジストパターンの製造方法
JP2004146841A (ja) * 2003-11-14 2004-05-20 Matsushita Electric Ind Co Ltd ペースト塗布装置およびペースト塗布方法
JP2004290885A (ja) * 2003-03-27 2004-10-21 Seiko Epson Corp 塗布物の塗布方法及び塗布装置並びに電気光学装置の製造方法
JP2004361954A (ja) * 2003-06-02 2004-12-24 Lg Phillips Lcd Co Ltd 液晶表示パネル製造用シリンジ
JP2005111295A (ja) * 2003-10-02 2005-04-28 Tokyo Electron Ltd 塗布膜形成方法及び塗布膜形成装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3135793B2 (ja) * 1994-09-02 2001-02-19 シャープ株式会社 液晶表示装置およびその製造方法
US5932012A (en) * 1995-06-23 1999-08-03 Hitachi Techno Engineering Co., Ltd. Paste applicator having positioning means
JP2004101674A (ja) * 2002-09-06 2004-04-02 Hitachi Displays Ltd 液晶表示装置
TW594151B (en) * 2002-10-24 2004-06-21 Toppoly Optoelectronics Corp Liquid crystal display and fabricating method thereof
KR20050102124A (ko) * 2003-02-21 2005-10-25 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 셀 제조 방법 및 이러한 방법에 의해 제조되는 셀과, 화상표시 장치
KR100689313B1 (ko) * 2003-11-22 2007-03-08 엘지.필립스 엘시디 주식회사 은-실런트 복합화 디스펜서 및 이를 이용한액정표시패널의 디스펜싱 방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0992134A (ja) * 1995-09-22 1997-04-04 Dainippon Printing Co Ltd ノズル塗布方法及び装置
JP2001183681A (ja) * 1999-12-24 2001-07-06 Victor Co Of Japan Ltd 液晶表示素子の作製方法
JP2002079160A (ja) * 2000-09-04 2002-03-19 Hitachi Industries Co Ltd ペースト塗布機
JP2003249440A (ja) * 2002-02-26 2003-09-05 Seiko Epson Corp 薄膜形成装置と薄膜形成方法、回路パターンの製造装置と回路パターンの製造方法と電子機器、及びレジストパターンの製造装置とレジストパターンの製造方法
JP2003142816A (ja) * 2002-09-17 2003-05-16 Fuji Mach Mfg Co Ltd 塗布剤塗布装置各部の相対位置検出方法,塗布剤塗布方法および装置
JP2004290885A (ja) * 2003-03-27 2004-10-21 Seiko Epson Corp 塗布物の塗布方法及び塗布装置並びに電気光学装置の製造方法
JP2004361954A (ja) * 2003-06-02 2004-12-24 Lg Phillips Lcd Co Ltd 液晶表示パネル製造用シリンジ
JP2005111295A (ja) * 2003-10-02 2005-04-28 Tokyo Electron Ltd 塗布膜形成方法及び塗布膜形成装置
JP2004146841A (ja) * 2003-11-14 2004-05-20 Matsushita Electric Ind Co Ltd ペースト塗布装置およびペースト塗布方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008151982A (ja) * 2006-12-18 2008-07-03 Hitachi Displays Ltd 液晶表示装置とその製造方法
JP2008310100A (ja) * 2007-06-15 2008-12-25 Seiko Epson Corp 電気光学装置の製造方法
US8097115B2 (en) 2007-06-15 2012-01-17 Seiko Epson Corporation Manufacturing method of electro optical device
JP2012032826A (ja) * 2011-09-30 2012-02-16 Hitachi Displays Ltd 液晶表示装置の製造方法
JP2012181552A (ja) * 2012-06-01 2012-09-20 Seiko Epson Corp 電気光学装置の製造方法
US8900026B2 (en) 2012-12-26 2014-12-02 Japan Display Inc. Method of manufacturing liquid crystal display device

Also Published As

Publication number Publication date
US20060141131A1 (en) 2006-06-29
JP4617875B2 (ja) 2011-01-26
US7678412B2 (en) 2010-03-16

Similar Documents

Publication Publication Date Title
JP4224701B2 (ja) 液晶表示パネルのディスペンサ及びこれを利用したノズルと基板とのギャップ制御方法
KR101175284B1 (ko) 페이스트 디스펜서 및 그 제어방법
JP4055580B2 (ja) 口金並びに塗液の塗布装置および塗布方法
KR101129193B1 (ko) 페이스트 디스펜서의 제어방법
US7678412B2 (en) Sealant drawing method, sealant drawing apparatus, and method and apparatus for manufacturing liquid crystal device
KR101110019B1 (ko) 페이스트 디스펜서의 제어방법
KR101074666B1 (ko) 페이스트 디스펜서 및 페이스트 도포방법
KR101238161B1 (ko) 평판 디스플레이 패널 밀봉용 실런트 도포장치
CN106862011A (zh) 一种密封框胶涂布装置
JP2006317824A (ja) 液滴吐出方法及び液滴吐出装置
US20140212574A1 (en) Liquid crystal coating apparatus and liquid crystal coating method
JP2007275881A (ja) ペースト塗布装置及びその吐出制御方法
JP2008104916A (ja) 液滴吐出装置、重量測定方法、液状体の吐出方法、カラーフィルタの製造方法
JP2004290885A (ja) 塗布物の塗布方法及び塗布装置並びに電気光学装置の製造方法
TWI397755B (zh) 用於滴落液晶的設備和方法
JP4040574B2 (ja) 液晶表示パネルのディスペンサ及びこれを利用したディスペンシング方法
JP4749159B2 (ja) 塗布装置および塗布装置における基板の位置調整方法
TW201325727A (zh) 膠塗佈機
JP2006320808A (ja) 液滴吐出装置、液晶表示装置の製造方法及び液晶表示装置
KR20140032272A (ko) 배향막 형성장치 및 형성방법
JP4760807B2 (ja) 口金並びに塗液の塗布装置および塗布方法およびプラズマディスプレイパネルの製造方法
WO2013080841A1 (ja) 液晶表示パネル用ディスペンサおよびディスペンス方法
JP2010145986A (ja) インクジェット印刷装置及び方法
JPH08304796A (ja) プラズマアドレス表示装置の製造方法とその装置
KR101096710B1 (ko) 액정표시장치용 시일재 도포장치를 사용한 시일재 도포방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080318

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100928

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101011

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4617875

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees