JP2006179862A - 発光ダイオードアレイパッケージ構造およびその方法 - Google Patents

発光ダイオードアレイパッケージ構造およびその方法 Download PDF

Info

Publication number
JP2006179862A
JP2006179862A JP2005271476A JP2005271476A JP2006179862A JP 2006179862 A JP2006179862 A JP 2006179862A JP 2005271476 A JP2005271476 A JP 2005271476A JP 2005271476 A JP2005271476 A JP 2005271476A JP 2006179862 A JP2006179862 A JP 2006179862A
Authority
JP
Japan
Prior art keywords
light emitting
emitting diode
diode array
integrated circuit
driver integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005271476A
Other languages
English (en)
Inventor
Shun-Lih Tu
リー ツー シュン
Chih-Hung Chuang
ハン チュアン チー
Huai-Ku Chung
ク チュン ファイ
Chia-Feng Yang
フェン ヤン チア
Cheng-Wei Yang
ウェイ ヤン チェン
Tsu-An Han
アン ハン ツ
Hung-Tung Wang
タン ワン ハン
Chien-Chen Hung
チェン ハン チエン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Opto Tech Corp
Original Assignee
Opto Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Opto Tech Corp filed Critical Opto Tech Corp
Publication of JP2006179862A publication Critical patent/JP2006179862A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • B41J2/45Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03GELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00Apparatus for electrographic processes using a charge pattern
    • G03G15/04Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material
    • G03G15/04036Details of illuminating systems, e.g. lamps, reflectors
    • G03G15/04045Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers
    • G03G15/04054Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers by LED arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Led Device Packages (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Led Devices (AREA)

Abstract

【課題】 生産効率および収率を大幅に向上させるLEDアレイパッケージ構造およびその方法を提供する。
【解決手段】 トレンチ構造を基板300内に形成する。発光ダイオードアレイ302およびドライバ集積回路304を対応するトレンチ内に設置する。そして、絶縁層312を基板300、発光ダイオードアレイ302およびドライバ集積回路304の上に形成する。またフォトリソグラフィ工程により、発光ダイオードアレイ302とドライバ集積回路304との間に電性接続構造を形成する。次に、打ち抜き工程により個別のユニットを切り出す。そしてこれらのユニットをプリント配線基板に固定し、プリント配線基板上でこれらのユニットと入力/出力ピンとを電性接続する。
【選択図】 図5C

Description

本発明はパッケージ構造およびその方法に関し、特に発光ダイオード(light emitting diode:LED)パッケージ構造およびその方法に関する。
従来の印刷技術では、レーザをプリンタヘッド内の光源として使用することにより、印刷情報を回転ドラムへ走査して転写していた。プリンタヘッド内のレーザを使用する最大の長所は、飛散現象がほとんど無くなる点にある。しかし、レーザを使用すると光学構造が非常に複雑となるため、サイズを縮小することは困難であった。そのため、プリンタヘッド内のレーザを発光ダイオードで代替して光学構造を簡略化することが現在の趨勢となっている。
図1は、従来のプリンタを示す模式図である。プリンタヘッド100内にある発光ダイオードアレイ102は光源である。印刷するときは、発光ダイオードアレイ102からの光を、焦点プリズム104を通して回転ドラム106に照射し、回転ドラム106の照明領域内に静電気を帯びさせる。そのため、トナーカートリッジ108内に設置されているカーボンが回転ドラム106に生成される静電気により引きつけられる。そして、回転ドラム106によりその引きつけたカーボンを紙110へ印刷してから、紙110を加熱してカーボンを固定する。
発光ダイオードは、紙上に印刷されるイメージの点と関係する。つまり、プリンタの解像度は、発光ダイオードの単位面積当たりの数と関係する。例えば、600dpiの解像度のプリンタがA4サイズの紙を印刷するには、約5000の発光ダイオードがプリンタヘッドに必要となる。従って、プリンタヘッド100は26個の発光ダイオードアレイ102により構成され、各発光ダイオードアレイ102は、印刷点を形成する192個の発光ダイオードにより構成される。
プリンタの解像度を向上させるには、各発光ダイオードを小さくしなければならない。各発光ダイオードのサイズが小さくなると、プリンタヘッド内の単位面積当たりに設置する発光ダイオードの数を増やすことができる。図2に示すように、従来技術のパッケージ方法は、プリント配線基板114内に設置する発光ダイオードアレイ102とドライバ集積回路112とを高精度なパッケージ装置により正確に平行にする必要があった。続いて、プリンタの解像度が600dpiの場合には、ワイヤボンディング工程を行って発光ダイオードアレイ102とドライバ集積回路112との間に約5000本のワイヤ116を形成する。そしてドライバ集積回路112は、これらのワイヤ116により発光ダイオードアレイ102を駆動する。
しかし上述の方法は、ワイヤボンディング工程の正確度および密度が高かったためにパッケージ工程の困難度が高かった。これは製品の収率を下げて製造コストを間接的に高めた。また発光ダイオードのサイズを小さくした場合、プリンタの解像度を向上することはできるが、パッケージを行う困難度は増した。
また、従来技術のパッケージ方法では、全てのドライバ集積回路および発光ダイオードアレイをプリント配線基板に設置してからワイヤボンディング工程を行い、そのワイヤボンディング工程の後に電気接続の検査を行っていた。その結果、発光ダイオードアレイやドライバ集積回路の不良品が見つかると、プリント配線基板から不良品を外して新しい物に替える再加工工程を行う必要があったが、この再加工工程は困難で面倒であった。
そのため、上述の問題を解決するために新しいパッケージ構造およびその方法が求められていた。
本発明の第1の目的は、高密度のワイヤボンディング工程が要らない発光ダイオードアレイパッケージ構造およびその方法を提供することにある。
本発明の第2の目的は、一般のワイヤボンディング工程の替わりにフォトリソグラフィ工程を使用し、LEDアレイとドライバ集積回路との間にワイヤを形成する発光ダイオードアレイパッケージ構造およびその方法を提供することにある。
本発明の第3の目的は、発光ダイオードアレイを有するプリンタヘッドを製造する方法を提供することにある。
上述の目的を達成するため、本発明は発光ダイオードアレイパッケージ方法を提供する。先ずトレンチ構造を基板に形成してから、発光ダイオードアレイおよびドライバ集積回路を対応するトレンチに設置する。次に、基板、発光ダイオードアレイおよびドライバ集積回路の上に絶縁層を形成する。そしてフォトリソグラフィ工程により、発光ダイオードアレイとドライバ集積回路との間に電性接続構造を形成する。続いて、打ち抜き工程により個別のユニットを形成する。これらの個別のユニットはプリント配線基板内に固定される。最後にワイヤボンディング工程により、ドライバ集積回路およびプリント配線基板の上にそれぞれ位置する入力/出力ピンに電性接続する。
また、本発明は発光ダイオードアレイパッケージ構造を提供する。本発明の構造は、少なくとも一つの入力/出力ピンを有するプリント配線基板と、プリント配線基板に接続した基板とを含む。トレンチ構造が基板内に形成され、対応するトレンチ内に少なくとも一つの発光ダイオードアレイおよび少なくとも一つのドライバ集積回路が設置される。第1の電性接続構造は、発光ダイオードアレイとドライバ集積回路との間に形成され、第2の電性接続構造は、ドライバ集積回路とプリント配線基板内の入力/出力ピンとの間に形成される。
従って、本発明の発光ダイオードアレイパッケージ構造およびその方法は、先ず発光ダイオードアレイおよびドライバ集積回路を基板上に設置してから、フォトリソグラフィ工程によりそれらの間を電性接続する。最後に打ち抜き工程により個別のユニットを形成する。そのため、従来のワイヤボンディング方法と異なり、フォトリソグラフィ工程により電性接続を大量に行って量産能力を高めることができる。そして電性接続を行ったあとに電気検査の工程を行い、不良品が見つかると直ちに取り替えて、再加工による無駄を減らすことができる。従って、本実施形態は生産効率および収率を大幅に向上させることができる。
本発明は、ワイヤボンディング工程の困難度が増したり収率が下がったりすることがないように発光ダイオードアレイとドライバ集積回路との間を電性接続する。
図3Aは、ドライバ集積回路がその上に形成された発光ダイオードアレイを有する基板を示す平面図である。本発明の好適な一実施形態は、従来技術のエッチング工程によりシリコンウェーハなどの基板300の上にトレンチ310、310aを形成する。そして、発光ダイオードアレイ302をトレンチ310に収納し、ドライバ集積回路304をトレンチ310aに収納する。トレンチ310、310aの深さおよびサイズは、対応する発光ダイオードアレイ302およびドライバ集積回路304に適合させる。図3Bは、図3Aの線A−Aに沿った断面図である。本実施形態は、ドライエッチングや機械加工などの従来技術により基板300内にトレンチ310、310aを形成する。しかしながら、基板内にトレンチを形成するには、その他の処理工程を用いることもできる。トレンチの深さやサイズは、発光ダイオードアレイ302またはドライバ集積回路304に対応するように調整する。
図4Aに示すように、基板300内にトレンチ310、310aが形成された後に、接着物質322でトレンチ310、310aの底部を覆って、発光ダイオードアレイ302とドライバ集積回路304とを接着する。その接着物質322は、半導体工程技術においてよく知られる銀ペーストやポリイミドである。そのコーティング方法は、スピンコートやスタンピングである。そして発光ダイオードアレイ302およびドライバ集積回路304は、対応するトレンチ310、310aに接着する。図4Bに示すように、もう一つの実施形態は接着物質322で発光ダイオードアレイ302およびドライバ集積回路304の底部を先ず覆ってから、ピン317bを有する発光ダイオードアレイ302およびピン317a、318を有するドライバ集積回路304を対応するトレンチ310に接着させる。図4Cに示すように、発光ダイオードアレイ302およびドライバ集積回路304を、対応するトレンチ310、310aに設置する。
続いて、フォトリソグラフィ工程により発光ダイオードアレイのピン317bとドライバ集積回路304のピン317aとを電性接続する。また、この電性接続はその他の方法で行ってもよい。
本実施形態の構築方法は、異なる設計規格のピン317bを有する発光ダイオードアレイおよびピン317a、318を有するドライバ集積回路へ適用することもできる。図5A〜図5Fは、本発明の第1実施形態による製造工程の流れを示す。図5Eに示すように、本実施形態は対称な発光ダイオードアレイ302および対称なドライバ集積回路304を使用する。
図5Aに示すように、本実施形態は従来技術により基板300、発光ダイオードアレイ302およびドライバ集積回路304の上に絶縁層312を堆積する。絶縁層312の材料は、例えばポリイミドである。またその堆積方法は、例えばスピンコート法である。続いて、従来技術の平坦化工程を行って絶縁層312を平坦化する。この平坦化工程には、例えば熱流方式による絶縁層312の表面の平坦化も含まれる。
図5Bに示すように、絶縁層312は平坦化工程の後にフォトリソグラフィ工程を行って、発光ダイオードアレイのピン317bおよびドライバ集積回路304のピン317a、318を露出し、ピン318は電源に接続するピンである。先ず、絶縁層312の上にフォトレジスト層(図5Bに図示せず)を形成してから、そのフォトレジスト層をパターン化する。続いて、パターン化されたフォトレジスト層をマスクとして用いて絶縁層312をエッチングしてコンタクト窓319を形成し、そこにある発光ダイオードアレイおよびドライバ集積回路304のピンを露出する。そして、最後にフォトレジスト層を除去する。他の実施形態では、発光ダイオードアレイのピン317bおよびドライバ集積回路304のピン317a、318の露出は、感光性ポリイミドのフォトリソグラフィ工程で行ってもよい。
図5Cに示すように、導電層314を堆積してコンタクト窓319を充填する。導電層314の材料はアルミニウム(Al)または金(Au)である。本発明の好適な一実施形態の導電層314の材料は金であり、化学気相成長(chemical vapor deposition:CVD)、電気メッキまたは電子ビーム蒸着法により導電層314を堆積する。
次に、フォトレジスト層(図示せず)を導電層314上に形成してから、このフォトレジスト層をパターン化して導電ラインパターンを形成する。そして、このパターン化されたフォトレジスト層をマスクとして用いてこの導電層314をエッチングし、発光ダイオードアレイ302のピン317bとドライバ集積回路304のピン317aとの間に導電ラインを定義(defined)し、最後にフォトレジスト層を除去する。また他の実施形態では、金属リフトオフ技術を用いて導電ラインを形成してもよい。
図5Dは、上述の工程が終わった後に、基板300の上へ発光ダイオードアレイ302およびドライバ集積回路304を配列した状態を示す。図5Eは、図5Dの領域308を示す拡大詳細図である。続いて、電気検査工程を行って発光ダイオードアレイ302およびドライバ集積回路304の不良品を見つける。そして、この検査工程を行うことにより前述の工程においてプリント配線基板の接続不良率を下げることができる。つまり本実施形態は、プリント配線基板へ接続する前に電気検査工程を行うため、困難で面倒な再加工工程を減らすことができる。さらに本実施形態は、発光ダイオードアレイ302とドライバ集積回路304との間に一般のワイヤボンディング工程を行わないため、製造工程の複雑度を下げることもできる。そして、これにより製品の収率が向上する。
発光ダイオードアレイ302とドライバ集積回路304との間の導電ラインを形成した後に、プリント配線基板と接続するために打ち抜き工程により個別のユニットを形成する。
本発明の第1実施形態は、打ち抜き工程においてそれぞれ発光ダイオードアレイ302の点線320aとドライバ集積回路304の点線320bとに沿った方向で切断し、図5Eの線A−Aに沿った断面図である図5Fが示すように二つの個別のユニットを形成する。
例えば1200dpiなど、600dpiよりも高い解像度を有するプリンタに応用する構造ユニットは、発光ダイオードアレイ内に設置された発光ダイオードの密度が最も高い。従って、ピンは発光ダイオードアレイの両側に設置され、ドライバ集積回路により駆動される。この上述された駆動構造は本実施形態の構築方法を用いることもできる。
図6A〜図6Fは、第1実施形態に類似した第2実施形態の工程段階を示す。第1実施形態と第2実施形態との主な相違点は、異なる発光ダイオードアレイおよびドライバ集積回路を使用して導電ラインパターンを形成することにある。
図6Aは、絶縁層312の堆積および平坦化の工程を示す。
図6Bに示すように、絶縁層312にフォトリソグラフィ工程を行ってコンタクト窓319を形成し、発光ダイオードアレイ302のピン317bおよびドライバ集積回路304のピン317a、318を露出する。
図6Cに示すように、導電層314を堆積してコンタクト窓319を充填する。そしてこの導電層314を定義(defined)して発光ダイオードアレイ302のピン317bとドライバ集積回路304のピン317aとの間に導電ラインを形成する。
図6Dは、上述の工程が終わった後に基板300の上へ発光ダイオードアレイ302およびドライバ集積回路304が配列された状態を示す。図6Eは、図6Dの領域308を示す拡大詳細図である。
本発明の第2実施形態は、打ち抜き工程においてそれぞれドライバ集積回路304の点線320bに沿った方向で切断する。そして、図6Eの線A−Aに沿った断面図である図6Fが示すように一つの独立したユニットを形成する。
本発明の第3実施形態は、一側に接続ピンが設置されたドライバ集積回路と、発光ダイオードが対称に配列された発光ダイオードアレイを使用する。図7A〜図7Fは、その工程段階を示す。
図7Aは、絶縁層312の堆積および平坦化の工程を示す。
図7Bに示すように、絶縁層312にフォトリソグラフィ工程を行ってコンタクト窓319を形成し、発光ダイオードアレイ302のピン317bおよびドライバ集積回路304のピン317a、318を露出する。
図7Cに示すように、導電層314を堆積してコンタクト窓319を充填する。そして、この導電層314を定義(defined)して発光ダイオードアレイ302のピン317bとドライバ集積回路304のピン317aとの間に導電ラインを形成する。
図7Dは、上述の工程が終わった後に基板300上へ発光ダイオードアレイ302およびドライバ集積回路304が配列された状態を示す。図7Eは、図7Dの領域308を示す拡大詳細図である。
本発明の第3実施形態は、打ち抜き工程においてドライバ集積回路304の間の基板上の点線420に沿った方向で切断する。そして、図7Eの線A−Aに沿った断面図である図7Fが示すように一つの独立したユニットを形成する。
本発明の第4実施形態は、一側に接続ピンが設置されたドライバ集積回路と、一側に発光ダイオードが配列された発光ダイオードアレイとを使用する。図8A〜図8Fは工程段階を示す。
図8Aは、絶縁層312の堆積および平坦化の工程を示す。
図8Bに示すように、絶縁層312にフォトリソグラフィ工程を行ってコンタクト窓319を形成し、発光ダイオードアレイ302のピン317bおよびドライバ集積回路304のピン317a、318を露出する。
図8Cに示すように、導電層314を堆積してコンタクト窓319を充填する。この導電層314を定義(defined)して発光ダイオードアレイ302のピン317bとドライバ集積回路304のピン317aとの間に導電ラインを形成する。
図8Dは、上述の工程が終わった後に基板300の上へ発光ダイオードアレイ302およびドライバ集積回路304が配列された状態を示す。図8Eは、図8Dの領域308を示す拡大詳細図である。
本発明の第4実施形態は、打ち抜き工程においてドライバ集積回路304と発光ダイオードアレイ302との間の基板上の点線420bに沿った方向で切断する。そして、図8Eの線A−Aに沿った断面図である図8Fが示すように一つの独立したユニットを形成する。
本発明の第5実施形態は、一側に接続ピンが設置されたドライバ集積回路と、一側に発光ダイオードが配列された発光ダイオードアレイを使用する。図9Aに示すようにトレンチ400を半導体ウェーハ300内に形成する。図9Bは、図9Aの線A−Aに沿った断面図である。そして、トレンチ構造を形成した後に、図9Cに示すように発光ダイオードアレイ302およびドライバ集積回路304をトレンチ400内の壁付近に設置する。
図10Aは、絶縁層312の堆積および平坦化の工程を示す。
図10Bに示すように、絶縁層312にフォトリソグラフィ工程を行ってコンタクト窓319を形成し、発光ダイオードアレイ302のピン317bおよびドライバ集積回路304のピン317a、318を露出する。
図10Cに示すように、導電層314を堆積してコンタクト窓319を充填する。この導電層314を定義(defined)してエッチングし、発光ダイオードアレイ302のピン317bとドライバ集積回路304のピン317aとの間に導電ラインを形成する。
図10Dは、上述の工程が終わった後に基板300の上へ発光ダイオードアレイ302およびドライバ集積回路304が配列された状態を示す。図10Eは、図10Dの領域308を示す拡大詳細図である。
本発明の第5実施形態は、打ち抜き工程においてドライバ集積回路304と発光ダイオードアレイ302との間のトレンチ内の点線420cに沿った方向で切断する。そして、図10Eの線A−Aに沿った断面図である図10Fが示すように一つの独立したユニットを形成する。
図11A〜図11Eは、それぞれプリンタヘッドに構築ユニットを適用したときの状態を示す。本実施形態の構築ユニットは、接着物質502によりプリント配線基板500へ接着する。ワイヤボンディング工程は、ドライバ集積回路304のピン318とプリント配線基板500の入力/出力ピン504との間を電性接続する。
本発明では好適な実施形態を前述の通り開示したが、これらは決して本発明を限定するものではなく、当該技術を熟知するものなら誰でも、本発明の主旨と領域を脱しない範囲内で各種の変更や修正を加えることができる。従って本発明の保護の範囲は、特許請求の範囲で指定した内容を基準とする。
従来技術のプリンタヘッドを示す模式図である。 従来技術のプリンタヘッドの構築方法を示す模式図である。 本発明の好適な一実施形態によるトレンチ構造を有する基板を示す平面図である。 図3Aの線A−Aに沿った断面図である。 本発明の一実施形態による発光ダイオードアレイおよびドライバ集積回路を基板に設置するときの状態を示す断面図である。 本発明のもう一つの実施形態による発光ダイオードアレイおよびドライバ集積回路を基板に設置するときの状態を示す断面図である。 本発明の一実施形態による発光ダイオードアレイおよびドライバ集積回路を基板のトレンチに設置したときの状態を示す断面図である。 本発明の第1実施形態による基板、発光ダイオードアレイおよびドライバ集積回路の上を絶縁層で覆ったときの状態を示す断面図である。 本発明の第1実施形態による絶縁層をエッチングしてコンタクトホールを形成し、発光ダイオードアレイおよびドライバ集積回路のピンを露出したときの状態を示す断面図である。 本発明の第1実施形態による発光ダイオードアレイのピンとドライバ集積回路のピンとの間に導電ラインを形成したときの状態を示す断面図である。 本発明の第1実施形態による発光ダイオードアレイおよびドライバ集積回路をウェーハ上に設置したときの状態を示す平面図である。 図5Dの領域308を示す拡大詳細図である。 図5Eの線A−Aに沿った断面図である。 本発明の第2実施形態による基板、発光ダイオードアレイおよびドライバ集積回路の上を絶縁層で覆ったときの状態を示す断面図である。 本発明の第2実施形態による絶縁層をエッチングしてコンタクトホールを形成し、発光ダイオードアレイおよびドライバ集積回路のピンを露出したときの状態を示す断面図である。 本発明の第2実施形態による発光ダイオードアレイのピンとドライバ集積回路のピンとの間に導電ラインを形成したときの状態を示す断面図である。 本発明の第2実施形態による発光ダイオードアレイおよびドライバ集積回路をウェーハ上に設置したときの状態を示す平面図である。 図6Dの領域308を示す拡大詳細図である。 図6Eの線A−Aに沿った断面図である。 本発明の第3実施形態による基板、発光ダイオードアレイおよびドライバ集積回路の上を絶縁層で覆ったときの状態を示す断面図である。 本発明の第3実施形態による絶縁層をエッチングしてコンタクトホールを形成し、発光ダイオードアレイおよびドライバ集積回路のピンを露出したときの状態を示す断面図である。 本発明の第3実施形態による発光ダイオードアレイのピンとドライバ集積回路のピンとの間に導電ラインを形成したときの状態を示す断面図である。 本発明の第3実施形態による発光ダイオードアレイおよびドライバ集積回路をウェーハ上に設置したときの状態を示す平面図である。 図7Dの領域308を示す拡大詳細図である。 図7Eの線A−Aに沿った断面図である。 本発明の第4実施形態による基板、発光ダイオードアレイおよびドライバ集積回路の上を絶縁層で覆ったときの状態を示す断面図である。 本発明の第4実施形態による絶縁層をエッチングしてコンタクトホールを形成し、発光ダイオードアレイおよびドライバ集積回路のピンを露出したときの状態を示す断面図である。 本発明の第4実施形態による発光ダイオードアレイのピンとドライバ集積回路のピンとの間に導電ラインを形成したときの状態を示す断面図である。 本発明の第4実施形態による発光ダイオードアレイおよびドライバ集積回路をウェーハ上に設置したときの状態を示す平面図である。 図8Dの領域308を示す拡大詳細図である。 図8Eの線A−Aに沿った断面図である。 本発明のもう一つの好適な実施形態によるトレンチ構造を有する基板を示す平面図である。 図9Aの線A−Aに沿った断面図である。 発光ダイオードアレイおよびドライバ集積回路を基板のトレンチに設置したときの断面図である。 本発明の第5実施形態による基板、発光ダイオードアレイおよびドライバ集積回路の上を絶縁層で覆ったときの状態を示す断面図である。 本発明の第5実施形態による絶縁層をエッチングしてコンタクトホールを形成し、発光ダイオードアレイおよびドライバ集積回路のピンを露出したときの状態を示す断面図である。 本発明の第5実施形態による発光ダイオードアレイのピンとドライバ集積回路のピンとの間に導電ラインを形成したときの状態を示す断面図である。 本発明の第5実施形態による発光ダイオードアレイおよびドライバ集積回路をウェーハ上に設置したときの状態を示す平面図である。 図10Dの領域308を示す拡大詳細図である。 図10Eの線A−Aに沿った断面図である。 本発明の第1実施形態によるプリンタヘッドを示す断面図である。 本発明の第2実施形態によるプリンタヘッドを示す断面図である。 本発明の第3実施形態によるプリンタヘッドを示す断面図である。 本発明の第4実施形態によるプリンタヘッドを示す断面図である。 本発明の第5実施形態によるプリンタヘッドを示す断面図である。
符号の説明
300 基板、302 発光ダイオードアレイ、304 ドライバ集積回路、308 領域、310、310a、400 トレンチ、312 絶縁層、314 導電層、316 発光ダイオードユニット、317a、317b、318、504 ピン、319 コンタクト窓、320、320a、420a、420b、420c 点線、322、502 接着物質、500 プリント配線基板



Claims (17)

  1. 複数のトレンチを有する基板と、
    対応する前記トレンチ内に位置する少なくとも一つのピンを有する少なくとも一つの発光ダイオードアレイと、
    対応する前記トレンチ内に位置する少なくとも一つのピンを有する少なくとも一つのドライバ集積回路と、
    前記少なくとも一つの発光ダイオードアレイの前記ピンと、前記少なくとも一つのドライバ集積回路の前記ピンとの間に位置して電性接続を提供する第1の導電接続構造と、
    を備えることを特徴とする発光ダイオードアレイパッケージ構造。
  2. 少なくとも一つの入力/出力ピンを有するプリント配線基板をさらに備えることを特徴とする請求項1記載の発光ダイオードアレイパッケージ構造。
  3. 前記少なくとも一つのドライバ集積回路と前記少なくとも一つの入力/出力ピンとの間に位置する第2の導電接続構造をさらに備えることを特徴とする請求項2記載の発光ダイオードアレイパッケージ構造。
  4. 前記第2の導電接続構造は、ワイヤボンディング方法により形成することを特徴とする請求項3記載の発光ダイオードアレイパッケージ構造。
  5. 前記基板、前記発光ダイオードアレイおよび前記ドライバ集積回路の上に形成する絶縁層をさらに含むことを特徴とする請求項1記載の発光ダイオードアレイパッケージ構造。
  6. 前記第1の導電接続構造は、フォトリソグラフィ工程により形成することを特徴とする請求項5記載の発光ダイオードアレイパッケージ構造。
  7. 前記フォトリソグラフィ工程は、
    前記絶縁層をパターン化して前記少なくとも一つの発光ダイオードアレイの前記ピンと前記少なくとも一つのドライバ集積回路の前記ピンとを露出するステップと、
    前記絶縁層上に導電層を形成するステップと、
    前記導電層をパターン化して前記少なくとも一つの発光ダイオードアレイのピンと前記少なくとも一つのドライバ集積回路のピンとの間を電性接続するステップと、
    を含むことを特徴とする請求項6記載の発光ダイオードアレイパッケージ構造。
  8. 前記導電層を形成する材料は金またはアルミニウムであることを特徴とする請求項7記載の発光ダイオードアレイパッケージ構造。
  9. 前記少なくとも一つの発光ダイオードアレイは対称に配列された発光ダイオードを有することを特徴とする請求項1記載の発光ダイオードアレイパッケージ構造。
  10. 前記発光ダイオードアレイと前記ドライバ集積回路との間に沿って切断して打ち抜き工程を行うことを特徴とする請求項9記載の発光ダイオードアレイパッケージ構造。
  11. 前記少なくとも一つのドライバ集積回路は、対称に配列されたピンを有することを特徴とする請求項1記載の発光ダイオードアレイパッケージ構造。
  12. 前記発光ダイオードアレイと前記ドライバ集積回路との間に沿って切断して打ち抜き工程を行うことを特徴とする請求項11記載の発光ダイオードアレイパッケージ構造。
  13. 前記少なくとも一つの発光ダイオードアレイは、対称に配列されたピンを有し、前記ドライバ集積回路は一側に配列されたピンを有することを特徴とする請求項1記載の発光ダイオードアレイパッケージ構造。
  14. 前記発光ダイオードアレイと前記ドライバ集積回路との間に沿って切断して打ち抜き工程を行うことを特徴とする請求項13記載の発光ダイオードアレイパッケージ構造。
  15. 前記少なくとも一つの発光ダイオードアレイは、一側に配列されたピンおよび発光ダイオードを有し、前記ドライバ集積回路は一側に配列されたピンを有することを特徴とする請求項1記載の発光ダイオードアレイパッケージ構造。
  16. 前記発光ダイオードアレイと前記ドライバ集積回路との間に沿って切断して打ち抜き工程を行うことを特徴とする請求項15記載の発光ダイオードアレイパッケージ構造。
  17. 基板内に複数のトレンチを形成する工程と、
    少なくとも一つのピンを有する少なくとも一つの発光ダイオードアレイを対応する前記トレンチへ設置する工程と、
    少なくとも一つのピンを有する少なくとも一つのドライバ集積回路を対応する前記トレンチへ設置する工程と、
    前記少なくとも一つの発光ダイオードアレイの前記ピンと前記少なくとも一つのドライバ集積回路の前記ピンとの間に第1の導電接続構造を形成して電性接続を提供する工程と、
    前記基板を切断して複数の個別のユニットを形成する工程と、
    前記個別のユニットを、少なくとも一つの入力/出力ピンを有するプリント配線基板へ接着する工程と、
    前記少なくとも一つの入力/出力ピンと前記個別のユニットとの間に第2の導電接続構造を形成して電性接続を提供する工程と、
    を含むことを特徴とする発光ダイオードアレイのパッケージ方法。

JP2005271476A 2004-12-22 2005-09-20 発光ダイオードアレイパッケージ構造およびその方法 Pending JP2006179862A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW093140105A TWI251355B (en) 2004-12-22 2004-12-22 A LED array package structure and method thereof

Publications (1)

Publication Number Publication Date
JP2006179862A true JP2006179862A (ja) 2006-07-06

Family

ID=36595140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005271476A Pending JP2006179862A (ja) 2004-12-22 2005-09-20 発光ダイオードアレイパッケージ構造およびその方法

Country Status (4)

Country Link
US (1) US7239333B2 (ja)
JP (1) JP2006179862A (ja)
KR (1) KR100675460B1 (ja)
TW (1) TWI251355B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197310A (ja) * 2012-03-19 2013-09-30 Toshiba Corp 発光装置
JP2015070170A (ja) * 2013-09-30 2015-04-13 豊田合成株式会社 発光装置及びその製造方法
JP2016522585A (ja) * 2013-06-17 2016-07-28 ルクスビュー テクノロジー コーポレイション 反射バンク構造及び発光デバイスを組み込むための方法
KR101926251B1 (ko) * 2017-02-28 2018-12-06 한국광기술원 Led 패널 및 이의 제조방법
JP7514101B2 (ja) 2019-05-27 2024-07-10 ドクトル・ヨハネス・ハイデンハイン・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング 光源、その製造方法および光源を備える位置測定装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006033502A1 (de) 2006-05-03 2007-11-15 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterkörper mit Trägersubstrat und Verfahren zur Herstellung eines solchen
KR20210145590A (ko) 2020-05-25 2021-12-02 삼성전자주식회사 발광 소자를 포함하는 광원 모듈
CN111933624A (zh) * 2020-06-29 2020-11-13 深圳市晶泓科技有限公司 一种内置驱动ic的led灯珠制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5550088A (en) * 1993-06-02 1996-08-27 Lucent Technologies Inc. Fabrication process for a self-aligned optical subassembly

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197310A (ja) * 2012-03-19 2013-09-30 Toshiba Corp 発光装置
US9312457B2 (en) 2012-03-19 2016-04-12 Kabushiki Kaisha Toshiba Light emitting device and method for manufacturing the same
JP2016522585A (ja) * 2013-06-17 2016-07-28 ルクスビュー テクノロジー コーポレイション 反射バンク構造及び発光デバイスを組み込むための方法
US9876000B2 (en) 2013-06-17 2018-01-23 Apple Inc. Method for integrating a light emitting device
US10256221B2 (en) 2013-06-17 2019-04-09 Apple Inc. Method for integrating a light emitting device
US10573629B2 (en) 2013-06-17 2020-02-25 Apple Inc. Method for integrating a light emitting device
US11004836B2 (en) 2013-06-17 2021-05-11 Apple Inc. Method for integrating a light emitting device
US11676952B2 (en) 2013-06-17 2023-06-13 Apple Inc. Method for integrating a light emitting device
JP2015070170A (ja) * 2013-09-30 2015-04-13 豊田合成株式会社 発光装置及びその製造方法
KR101926251B1 (ko) * 2017-02-28 2018-12-06 한국광기술원 Led 패널 및 이의 제조방법
JP7514101B2 (ja) 2019-05-27 2024-07-10 ドクトル・ヨハネス・ハイデンハイン・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング 光源、その製造方法および光源を備える位置測定装置

Also Published As

Publication number Publication date
TW200623445A (en) 2006-07-01
TWI251355B (en) 2006-03-11
KR100675460B1 (ko) 2007-01-29
KR20060071850A (ko) 2006-06-27
US7239333B2 (en) 2007-07-03
US20060132578A1 (en) 2006-06-22

Similar Documents

Publication Publication Date Title
JP2006179862A (ja) 発光ダイオードアレイパッケージ構造およびその方法
US7749813B2 (en) Circuit board for direct flip chip attachment
JP4302720B2 (ja) 半導体装置、ledヘッド及び画像形成装置
US5955748A (en) End face light emitting type light emitting diode
CN110752223B (zh) 显示面板、显示装置和显示面板的制造方法
US8051561B2 (en) Method of manufacturing an image drum
JP2008098247A (ja) 発光ダイオードパッケージ
JP2007134735A (ja) 光素子及びその製造方法並びに電子機器
US5038186A (en) Light emitting diode array
US7816689B2 (en) Embedded package structure module with high-density electrical connections and method for making the same
JP2008028336A (ja) 電子部品の製造方法
US20090184332A1 (en) Package structure module with high density electrical connections and method for packaging the same
US20060057831A1 (en) Wire bond pads
JP2004195946A (ja) 光プリンタヘッド
JP2002326384A (ja) 光プリンタヘッド
TWI287883B (en) A LED array assembly structure and method thereof
JP4295411B2 (ja) 光プリンタヘッド
JP4511273B2 (ja) 光プリンタヘッド、その製造方法及び光プリンタ
JP2003011416A (ja) 光プリンタヘッド
JP2001232839A (ja) サーマルヘッド
JP2009147352A (ja) 半導体装置、ledヘッド及び画像形成装置
CN101330081A (zh) 发光二极管阵列模块及其构装方法
JP2005153335A (ja) 光プリンタヘッド
US20090107951A1 (en) Method of packaging an LED array module
US20090140268A1 (en) LED array module and method of packaging the same

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081125

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090428