KR100675460B1 - 발광다이오드 어레이 패키지 구조 및 그 방법 - Google Patents

발광다이오드 어레이 패키지 구조 및 그 방법 Download PDF

Info

Publication number
KR100675460B1
KR100675460B1 KR1020050088953A KR20050088953A KR100675460B1 KR 100675460 B1 KR100675460 B1 KR 100675460B1 KR 1020050088953 A KR1020050088953 A KR 1020050088953A KR 20050088953 A KR20050088953 A KR 20050088953A KR 100675460 B1 KR100675460 B1 KR 100675460B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting diode
diode array
driver integrated
integrated circuit
Prior art date
Application number
KR1020050088953A
Other languages
English (en)
Other versions
KR20060071850A (ko
Inventor
šœ리 투
치훙 츄앙
후아이쿠 츙
치아펭 양
쳉웨이 양
츄안 한
훙퉁 왕
치엔췐 훙
Original Assignee
옵토 테크 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 옵토 테크 코포레이션 filed Critical 옵토 테크 코포레이션
Publication of KR20060071850A publication Critical patent/KR20060071850A/ko
Application granted granted Critical
Publication of KR100675460B1 publication Critical patent/KR100675460B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G03G15/04—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material
    • G03G15/04036—Details of illuminating systems, e.g. lamps, reflectors
    • G03G15/04045—Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers
    • G03G15/04054—Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers by LED arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Led Device Packages (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Led Devices (AREA)

Abstract

본 발명에서는 생산 효율 및 수율을 대폭적으로 향상시키는 발광다이오드 어레이 패키지 구조 및 그 방법을 제공한다. 트렌치 구조를 기판(300) 내에 형성한다. 발광다이오드 어레이(302) 및 드라이버 집적회로(304)를 대응하는 트렌치 내에 설치한다. 그리고, 절연층(312)을 기판(300), 발광다이오드 어레이(302) 및 드라이버 집적회로(304) 상에 형성한다. 또한, 포토리소그래피 공정에 의해 발광다이오드 어레이(302)와 드라이버 집적회로(304)의 사이에 전기적 접속 구조를 형성한다. 다음으로, 다이 컷팅 공정에 의하여 개별 유닛을 잘라낸다. 그리고, 이들 유닛을 인쇄회로기판에 고정하고 인쇄회로기판상에서 이들 유닛과 입력/출력 핀을 전기적으로 접속한다.
발광다이오드어레이, 드라이버집적회로, 트렌치, 핀, 전지적접속, 패키지

Description

발광다이오드 어레이 패키지 구조 및 그 방법{LED ARRAY PACKAGE STRUCTURE AND METHOD THEREOF}
도 1은 종래 기술의 프린터 헤드를 나타내는 모식도이다.
도 2는 종래 기술의 프린터 헤드의 구축 방법을 나타내는 모식도이다.
도 3a는 본 발명의 바람직한 일실시 형태에 의한 트렌치 구조를 가지는 기판을 나타내는 평면도이다.
도 3b는 도 3a의 A-A선에 따른 단면도이다.
도 4a는 본 발명의 일실시 형태에 의한 발광다이오드 어레이 및 드라이버 집적회로를 기판에 설치하는 때의 상태를 나타내는 단면도이다.
도 4b는 본 발명의 또 하나의 실시 형태에 의한 발광다이오드 어레이 및 드라이버 집적회로를 기판에 설치하는 때의 상태를 나타내는 단면도이다.
도 4c는 본 발명의 일실시 형태에 의한 발광다이오드 어레이 및 드라이버 집적회로를 기판의 트렌치에 설치한 때의 상태를 나타내는 단면도이다.
도 5a는 본 발명의 제1 실시 형태에 의한 기판, 발광다이오드 어레이 및 드라이버 집적회로 상에 절연층을 도포한 때의 상태를 나타내는 단면도이다.
도 5b는 본 발명의 제1 실시 형태에 의한 절연층을 에칭하여 콘택홀을 형성하고, 발광다이오드 어레이 및 드라이버 집적회로의 핀을 노출한 때의 상태를 나타 내는 단면도이다.
도 5c는 본 발명의 제1 실시 형태에 의한 발광다이오드 어레이의 핀과 드라이버 집적회로의 핀의 사이에 도전선을 형성한 때의 상태를 나타내는 단면도이다.
도 5d는 본 발명의 제1 실시 형태에 의한 발광다이오드 어레이 및 드라이버 집적회로를 웨이퍼 상에 설치한 때의 상태를 나타내는 평면도이다.
도 5e는 도 5d의 영역(308)을 나타내는 확대 상세도이다.
도 5f는 도 5e의 A-A선에 따른 단면도이다.
도 6a는 본 발명의 제2 실시 형태에 의한 기판, 발광다이오드 어레이 및 드라이버 집적회로 상에 절연층을 도포한 때의 상태를 나타내는 단면도이다.
도 6b는 본 발명의 제2 실시 형태에 의한 절연층을 에칭하여 콘택홀을 형성하고, 발광다이오드 어레이 및 드라이버 집적회로의 핀을 노출한 때의 상태를 나타내는 단면도이다.
도 6c는 본 발명의 제2 실시 형태에 의한 발광다이오드 어레이의 핀과 드라이버 집적회로의 핀의 사이에 도전선을 형성한 때의 상태를 나타내는 단면도이다.
도 6d는 본 발명의 제2 실시 형태에 의한 발광다이오드 어레이 및 드라이버 집적회로를 웨이퍼 상에 설치한 때의 상태를 나타내는 평면도이다.
도 6e는 도 6d의 영역(308)을 나타내는 확대 상세도이다.
도 6f는 도 6e의 A-A선에 따른 단면도이다.
도 7a는 본 발명의 제3 실시 형태에 의한 기판, 발광다이오드 어레이 및 드라이버 집적회로 상에 절연층을 도포한 때의 상태를 나타내는 단면도이다.
도 7b는 본 발명의 제3 실시 형태에 의한 절연층을 에칭하여 콘택홀을 형성하고, 발광다이오드 어레이 및 드라이버 집적회로의 핀을 노출한 때의 상태를 나타내는 단면도이다.
도 7c는 본 발명의 제3 실시 형태에 의한 발광다이오드 어레이의 핀과 드라이버 집적회로의 핀의 사이에 도전선을 형성한 때의 상태를 나타내는 단면도이다.
도 7d는 본 발명의 제3 실시 형태에 의한 발광다이오드 어레이 및 드라이버 집적회로를 웨이퍼 상에 설치한 때의 상태를 나타내는 평면도이다.
도 7e는 도 7d의 영역(308)을 나타내는 확대 상세도이다.
도 7f는 도 7e의 A-A선에 따른 단면도이다.
도 8a는 본 발명의 제4 실시 형태에 의한 기판, 발광다이오드 어레이 및 드라이버 집적회로 상에 절연층을 도포한 때의 상태를 나타내는 단면도이다.
도 8b는 본 발명의 제4 실시 형태에 의한 절연층을 에칭하여 콘택홀을 형성하고, 발광다이오드 어레이 및 드라이버 집적회로의 핀을 노출한 때의 상태를 나타내는 단면도이다.
도 8c는 본 발명의 제4 실시 형태에 의한 발광다이오드 어레이의 핀과 드라이버 집적회로의 핀의 사이에 도전선을 형성한 때의 상태를 나타내는 단면도이다.
도 8d는 본 발명의 제4 실시 형태에 의한 발광다이오드 어레이 및 드라이버 집적회로를 웨이퍼 상에 설치한 때의 상태를 나타내는 평면도이다.
도 8e는 도 8d의 영역(308)을 나타내는 확대 상세도이다.
도 8f는 도 8e의 A-A선에 따른 단면도이다.
도 9a는 본 발명의 또 하나의 바람직한 실시 형태에 의한 트렌치 구조를 가지는 기판을 나타내는 평면도이다.
도 9b는 도 9a의 A-A선에 따른 단면도이다.
도 9c는 발광다이오드 어레이 및 드라이버 집적회로를 기판의 트렌치에 설치한 때의 단면도이다.
도 10a는 본 발명의 제5 실시 형태에 의한 기판, 발광다이오드 어레이 및 드라이버 집적회로 상에 절연층을 도포한 때의 상태를 나타내는 단면도이다.
도 10b는 본 발명의 제5 실시 형태에 의한 절연층을 에칭하여 콘택홀을 형성하고, 발광다이오드 어레이 및 드라이버 집적회로의 핀을 노출한 때의 상태를 나타내는 단면도이다.
도 10c는 본 발명의 제5 실시 형태에 의한 발광다이오드 어레이의 핀과 드라이버 집적회로의 핀의 사이에 도전선을 형성한 때의 상태를 나타내는 단면도이다.
도 10d는 본 발명의 제5 실시 형태에 의한 발광다이오드 어레이 및 드라이버 집적회로를 웨이퍼 상에 설치한 때의 상태를 나타내는 평면도이다.
도 10e는 도 10d의 영역(308)을 나타내는 확대 상세도이다.
도 10f는 도 10e의 A-A선에 따른 단면도이다.
도 11a는 본 발명의 제1 실시 형태에 의한 프린터 헤드를 나타내는 단면도이다.
도 11b는 본 발명의 제2 실시 형태에 의한 프린터 헤드를 나타내는 단면도이다.
도 11c는 본 발명의 제3 실시 형태에 의한 프린터 헤드를 나타내는 단면도이다.
도 11d는 본 발명의 제4 실시 형태에 의한 프린터 헤드를 나타내는 단면도이다.
도 11e는 본 발명의 제5 실시 형태에 의한 프린터 헤드를 나타내는 단면도이다.
*도면의 주요 부분에 대한 부호 설명*
300 : 기판 302 : 발광다이오드 어레이
304 : 드라이버 집적회로 308 : 영역
310, 310a, 400 : 트렌치 312 : 절연층
314 : 도전층 316 : 발광다이오드 유닛
317a, 317b, 318, 504 : 핀 319 : 콘택창
320, 320a, 420a, 420b, 420c : 점선 322, 502 : 점착물질
500 : 인쇄회로기판
본 발명은 패키지 구조 및 그 방법에 관한 것으로, 더욱 상세하게는 발광다이오드(light emitting diode: LED) 패키지 구조 및 그 방법에 관한 것이다.
종래의 인쇄기술에서는 프린터 헤드 내의 광원으로서 레이저를 사용함으로써 인쇄 정보를 회전 드럼에 주사하여 전사하였다. 프린터 헤드 내의 레이저를 사용하는 최대의 장점은 산란 현상이 거의 없다는 것이다. 그러나, 레이저를 사용하면 광학 구조가 매우 복잡해지므로 사이즈를 축소하는 것이 곤란하였다. 따라서, 프린터 헤드 내의 레이저를 발광다이오드로 대체하여 광학 구조를 단순화하는 것이 현재의 추세이다.
도 1은 종래의 프린터를 나타내는 모식도이다. 프린터 헤드(100) 내에 있는 발광다이오드 어레이(102)는 광원이다. 인쇄할 때는 발광다이오드 어레이(102)에서 광을 초점 프리즘(104)을 통하여 회전 드럼(106)에 조사하여 회전 드럼(106)의 조명 영역 내에 정전기를 생성시킨다. 이에 따라, 토너 카트리지(108) 내에 설치되어 있는 카본이 회전 드럼(106)에 생성되는 정전기에 의해 끌어당겨진다. 그리고, 회전 드럼(106)에 의해 상기 끌어당겨진 카본을 용지(110)에 인쇄한 후 용지(110)를 가열하여 카본을 고정한다.
발광다이오드는 용지상에 인쇄되는 이미지의 점에 관련된다. 즉, 프린터의 해상도는 발광다이오드의 단위면적당 수에 관련된다. 예를 들면, 600dpi 해상도의 프린터가 A4 사이즈의 용지를 인쇄하려면 프린터 헤드에 약 5000개의 발광다이오드가 필요하다. 따라서, 프린터 헤드(100)는 26개의 발광다이오드 어레이(102)에 의하여 구성되고 각 발광다이오드 어레이(102)는 인쇄점을 형성하는 192개의 발광다이오드에 의해 구성된다.
프린터의 해상도를 향상시키려면 각 발광다이오드를 작게 해야만 한다. 각 발광다이오드의 사이즈가 작아지면 프린터 헤드 내에 단위 면적당 설치되는 발광다 이오드의 수를 증가시킬 수 있다. 도 2에 도시된 바와 같이, 종래 기술의 패키지 방법은 인쇄회로기판(114) 내에 설치되는 발광다이오드 어레이(102)와 드라이버 집적회로(112)를 고정밀 패키지 장치에 의해 정확히 평행시킬 필요가 있다. 이어서, 프린터의 해상도가 600dpi인 경우에는 와이어본딩 공정을 수행하여 발광다이오드 어레이(102)와 드라이버 집적회로(112)의 사이에 약 5000개의 와이어(116)를 형성한다. 그리고, 드라이버 집적회로(112)는 이들 와이어(116)에 의해 발광다이오드 어레이(102)를 구동한다.
그러나, 상기한 방법은 와이어본딩 공정의 정확도 및 밀도가 높았기 때문에 패키지 공정의 어려움이 컸다. 이는 제품의 수율을 떨어뜨리고 제조 원가를 간접적으로 높였다. 또한, 발광다이오드의 사이즈를 작게 하는 경우 프린터의 해상도를 향상시키는 것은 가능하지만 패키지 수행의 어려움이 증가하였다.
더욱이, 종래 기술의 패키지 방법에서는 모든 드라이버 집적회로 및 발광다이오드 어레이를 인쇄회로기판에 설치한 후 와이어본딩 공정을 수행하고, 상기 와이어본딩 공정 후에 전기 접속 검사를 하였다. 그 결과, 발광다이오드 어레이와 드라이버 집적회로의 불량품이 발견되면 인쇄회로기판에서 불량품을 떼어내고 새로운 제품으로 교체하는 재가공 공정을 실행할 필요가 있었지만 이러한 재가공 공정은 어렵고 번거로웠다.
그러므로, 상기한 문제점을 해결하기 위하여 새로운 패키지 구조 및 방법이 요구되어 왔다.
따라서, 본 발명의 제1 목적은 고밀도의 와이어본딩 공정이 필요없는 발광다이오드 어레이 패키지 구조 및 그 방법을 제공하는 것에 있다.
본 발명의 제2 목적은 일반적인 와이어본딩 공정을 대신해서 포토리소그래피 공정을 사용하여 발광다이오드 어레이와 드라이버 집적회로의 사이에 와이어를 형성하는 발광다이오드 어레이 패키지 구조 및 그 방법을 제공하는 것에 있다.
본 발명의 제3 목적은 발광다이오드 어레이를 갖는 프린터 헤드를 제조하는 방법을 제공하는 것에 있다.
상술한 목적을 달성하기 위해, 본 발명은 발광다이오드 어레이 패키지 방법을 제공한다. 먼저, 트렌치 구조를 기판에 형성한 후 발광다이오드 어레이 및 드라이버 집적회로를 대응하는 트렌치에 설치한다. 다음으로, 기판, 발광다이오드 어레이 및 드라이버 집적회로 상에 절연층을 형성한다. 그리고, 포토리소그래피 공정에 의해 발광다이오드 어레이와 드라이버 집적회로의 사이에 전기적 접속 구조를 형성한다. 이어서, 다이 컷팅 공정에 의해 개별 유닛을 형성한다. 이들 개별 유닛은 인쇄회로기판 내에 고정된다. 마지막으로, 와이어본딩 공정에 의해 드라이버 집적회로 및 인쇄회로기판상에 각각 위치하는 입력/출력 핀을 전기적으로 접속시킨다.
또한, 본 발명은 발광다이오드 어레이 패키지 구조를 제공한다. 본 발명의 구조는 하나 이상의 입력/출력 핀을 가지는 인쇄회로기판과 인쇄회로기판에 접속한 기판을 포함한다. 트렌치 구조가 기판 내에 형성되고 대응하는 트렌치 내에 하나 이상의 발광다이오드 어레이 및 하나 이상의 드라이버 집적회로가 설치된다. 제1 전기적 접속 구조는 발광다이오드 어레이와 드라이버 집적회로의 사이에 형성되고, 제2 전기적 접속 구조는 드라이버 집적회로와 인쇄회로기판 내의 입력/출력 핀의 사이에 형성된다.
본 발명은 와이어본딩 공정의 어려움이 증가하거나 수율이 낮아지지 않도록 발광다이오드 어레이와 드라이버 집적회로 사이를 전기적으로 접속한다.
도 3a는 드라이버 집적회로가 그 위에 형성된 발광다이오드 어레이를 가지는 기판을 나타내는 평면도이다. 본 발명의 바람직한 일실시 형태에서는 종래 기술의 에칭 공정에 의하여 실리콘 웨이퍼 등의 기판(300) 상에 트렌치(310, 310a)를 형성한다. 그리고, 발광다이오드 어레이(302)를 트렌치(310)에 수납하고 드라이버 집적회로(304)를 트렌치(310a)에 수납한다. 트렌치(310, 310a)의 깊이 및 사이즈는 대응하는 발광다이오드 어레이(302) 및 드라이버 집적회로(304)에 적합하게 한다. 도 3b는 도 3a의 A-A선에 따른 단면도이다. 본 실시 형태에서는 드라이 에칭과 기계가공 등의 종래 기술에 의해 기판(300) 내에 트렌치(310, 310a)를 형성한다. 그렇지만 기판 내에 트렌치를 형성함에 있어서 그 외의 처리공정을 사용하는 것도 가능하다. 트렌치의 깊이와 사이즈는 발광다이오드 어레이(302) 또는 드라이버 집적회로(304)에 대응하도록 조절한다.
도 4a에 도시된 바와 같이, 기판(300) 내에 트렌치(310, 310a)가 형성된 후, 점착물질(322)로 트렌치(310, 310a)의 저부를 도포하고 발광다이오드 어레이(302)와 드라이버 집적회로(304)를 점착한다. 상기 점착물질(322)은 반도체 공정 기술에서 잘 알려진 은 점착물이나 폴리이미드이다. 그 코팅 방법은 스핀 코팅이나 스탬 핑이다. 그리고, 발광다이오드 어레이(302) 및 드라이버 집적회로(304)는 대응하는 트렌치(310, 310a)에 점착된다. 도 4b에 도시된 바와 같이, 또 하나의 실시 형태에서는 점착물질(322)로 발광다이오드 어레이(302) 및 드라이버 집적회로(304)의 저부를 먼저 도포한 후 발광다이오드 어레이(302) 및 드라이버 집적회로(304)를 대응하는 트렌치(310)에 점착시킨다. 도 4c에 도시된 바와 같이, 발광다이오드 어레이(302) 및 드라이버 집적회로(304)를 대응하는 트렌치(310, 310a)에 설치한다.
이어서, 포토리소그래피 공정에 의해 발광다이오드 어레이의 핀(317b)과 드라이버 집적회로(304)의 핀(317a)을 전기적으로 접속한다. 또한, 상기 전기적 접속은 그 외의 방법으로 실행하여도 좋다.
본 실시 형태의 구축 방법은 상이한 설계 규격의 발광다이오드 어레이 및 드라이버 집적회로에 적용되는 것도 가능하다. 도 5a 내지 도 5f는 본 발명의 제1 실시 형태에 의한 제조 공정 순서를 나타낸다. 도 5e에 도시된 바와 같이, 본 실시 형태는 대칭적인 발광다이오드 어레이(302) 및 대칭적인 드라이버 집적회로(304)를 사용한다.
도 5a에 도시된 바와 같이, 본 실시 형태에서는 종래 기술에 의해 기판(300), 발광다이오드 어레이(302) 및 드라이버 집적회로(304) 상에 절연층(312)을 퇴적시킨다. 절연층(312)의 재료는 예를 들면 폴리이미드이다. 또한, 상기 퇴적 방법은 예를 들어 스핀 코팅법이다. 이어서, 종래 기술의 평탄화 공정을 수행하여 절연층(312)을 평탄화한다. 이러한 평탄화 공정에는 예를 들어 열류 방식에 의한 절연층(312)의 표면 평탄화도 포함된다.
도 5b에 도시된 바와 같이, 절연층(312)에는 평탄화 공정 후에 포토리소그래피 공정이 수행되어 발광다이오드 어레이의 핀(317b) 및 드라이버 집적회로(304)의 핀(317a, 318)이 노출되며, 핀(318)은 전원에 접속하는 핀이다. 먼저, 절연층(312) 상에 포토레지스트층(도 5b에 도시되지 않음)을 형성한 후 상기 포토레지스트층을 패턴화한다. 이어서, 패턴화된 포토레지스트층을 마스크로서 사용하여 절연층(312)을 에칭하여 콘택창(319)을 형성하고 여기에 있는 발광다이오드 어레이 및 드라이버 집적회로(304)의 핀을 노출한다. 그리고, 마지막으로 포토레지스트층을 제거한다. 다른 실시 형태에서는 발광다이오드 어레이의 핀(317b) 및 드라이버 집적회로(304)의 핀(317a, 318)의 노출이 감광성 폴리이미드의 포토리소그래피 공정으로 수행되어도 좋다.
도 5c에 도시된 바와 같이, 도전층(314)을 퇴적하여 콘택창(319)을 충전한다. 도전층(314)의 재료는 알루미늄(Al) 또는 금(Au)이다. 본 발명의 바람직한 일실시 형태의 도전층(314)의 재료는 금이고, 화학기상증착(chemical vapor deposition: CVD), 전기도금 또는 전자빔증착법에 의해 도전층(314)을 퇴적한다.
다음으로, 포토레지스트층(도시하지 않음)을 도전층(314) 상에 형성한 후 상기 포토레지스트층을 패턴화하여 도전선 패턴을 형성한다. 그리고, 상기 패턴화된 포토레지스트층을 마스크로서 사용하여 상기 도전층(314)을 에칭하고 발광다이오드 어레이(302)의 핀(317b)과 드라이버 집적회로(304)의 핀(317a)과의 사이에 도전선을 정의하고 마지막으로 포토레지스트층을 제거한다. 또한, 다른 실시 형태에서는 금속 리프트오프 기술을 사용하여 도전성을 형성하여도 좋다.
도 5d는 상기 공정이 완료된 후 기판(300) 상에 발광다이오드 어레이(302) 및 드라이버 집적회로(304)를 배열한 상태를 나타낸다. 도 5e는 도 5d의 영역(308)을 나타내는 확대 상세도이다. 이어서, 전기 검사 공정을 수행하여 발광다이오드 어레이(302) 및 드라이버 집적회로(304)의 불량품을 찾아낸다. 그리고, 상기 검사 공정을 실행함으로써 상기 공정에 있어서 인쇄회로기판의 접속 불량률을 낮출 수가 있다. 즉, 본 실시 형태에서는 인쇄회로기판에 접속하기 전에 전기 검사 공정을 수행하기 때문에 어렵고 번거로운 재가공 공정을 감소시킬 수가 있다. 더욱이 본 실시 형태는 발광다이오드 어레이(302)와 드라이버 집적회로(304)의 사이에 일반적인 와이어본딩 공정을 수행하지 않기 때문에 제조공정의 복잡함을 줄일 수도 있다. 그리고, 이에 따라 제품의 수율이 향상된다.
발광다이오드 어레이(302)와 드라이버 집적회로(304) 사이의 도전선을 형성한 후 인쇄회로기판과 접속하기 위하여 다이 컷팅 공정에 의해 개별 유닛을 형성한다.
본 발명의 제1 실시 형태에서는 다이 컷팅 공정에서 각각 발광다이오드 어레이(302)의 점선(320a)과 드라이버 집적회로(304)의 점선(320b)에 따른 방향으로 절단하여, 도 5e의 A-A선에 따른 단면도인 도 5f가 도시하는 바와 같이 2개의 개별 유닛을 형성한다.
예를 들어 1200dpi 등 600dpi보다도 높은 해상도를 가지는 프린터에 응용되는 구조 유닛은 발광다이오드 어레이 내에 설치된 발광다이오드의 밀도가 가장 높다. 따라서, 핀은 발광다이오드 어레이의 양측에 설치되고 드라이버 집적회로에 의 하여 구동된다. 상기한 구동 구조는 본 실시 형태의 구축 방법을 이용할 수도 있다.
도 6a 내지 도 6f는 제1 실시 형태에 유사한 제2 실시 형태의 공정 단계를 나타낸다. 제1 실시 형태와 제2 실시 형태의 주요 차이점은 상이한 발광다이오드 어레이 및 드라이버 집적회로를 사용하여 도전선 패턴을 형성하는 것에 있다.
도 6a는 절연층(312)의 퇴적 및 평탄화 공정을 나타낸다.
도 6b에 도시된 바와 같이, 절연층(312)에 포토리소그래피 공정을 수행하여 콘택창(319)을 형성하고 발광다이오드 어레이(302)의 핀(317b) 및 드라이버 집적회로(304)의 핀(317a, 318)을 노출한다.
도 6c에 도시된 바와 같이, 도전층(314)을 퇴적하여 콘택창(319)을 충전한다. 그리고, 상기 도전층(314)을 정의하여 에칭하고 발광다이오드 어레이(302)의 핀(317b)과 드라이버 집적회로(304)의 핀(317a) 사이에 도전선을 형성한다.
도 6d는 상기한 공정이 완료된 후 기판(300) 상에 발광다이오드 어레이(302) 및 드라이버 집적회로(304)가 배열된 상태를 나타낸다. 도 6e는 도 6d의 영역(308)을 나타내는 확대 상세도이다.
본 발명의 제2 실시 형태에서는 다이 컷팅 공정에서 각각 드라이버 집적회로(304)의 점선(302b)에 따른 방향으로 절단한다. 그리고, 도 6e의 A-A선에 따른 단면도인 도 6f가 도시하는 바와 같이 하나의 독립한 유닛을 형성한다.
본 발명의 제3 실시 형태에서는 일측에 접속 핀이 설치된 드라이버 집적회로와 발광다이오드가 대칭으로 배열된 발광다이오드 어레이를 사용한다. 도 7a 내지 도 7f는 그 공정 단계를 나타낸다.
도 7a는 절연층(312)의 퇴적 및 평탄화 공정을 나타낸다.
도 7b에 도시된 바와 같이, 절연층(312)에 포토리소그래피 공정을 수행하여 콘택창(319)을 형성하고 발광다이오드 어레이(302)의 핀(317b) 및 드라이버 집적회로(304)의 핀(317a, 318)을 노출한다.
도 7c에 도시된 바와 같이, 도전층(314)을 퇴적하여 콘택창(319)을 충전한다. 그리고, 이 도전층(314)을 정의하여 에칭하고 발광다이오드 어레이(302)의 핀(317b)과 드라이버 집적회로(304)의 핀(317a)의 사이에 도전선을 형성한다.
도 7d는 상기한 공정이 완료된 후 기판(300) 상에 발광다이오드 어레이(302) 및 드라이버 집적회로(304)가 배열된 상태를 나타낸다. 도 7e는 도 7d의 영역(308)을 나타내는 확대 상세도이다.
본 발명의 제3 실시 형태에서는 다이 컷팅 공정에서 드라이버 집적회로(304) 사이의 기판상의 점선(420)에 따른 방향으로 절단한다. 그리고, 도 7e의 A-A선에 따른 단면도인 도 7f가 도시하는 바와 같이 하나의 독립한 유닛을 형성한다.
본 발명의 제4 실시 형태에서는 일측에 접속 핀이 설치된 드라이버 집적회로와 일측에 발광다이오드가 배열된 발광다이오드 어레이를 사용한다. 도 8a 내지 도 8f는 공정 단계를 나타낸다.
도 8a는 절연층(312)의 퇴적 및 평탄화 공정을 나타낸다.
도 8b에 도시된 바와 같이, 절연층(312)에 포토리소그래피 공정을 수행하여 콘택창(319)을 형성하고 발광다이오드 어레이(302)의 핀(317b) 및 드라이버 집적회 로(304)의 핀(317a, 318)을 노출한다.
도 8c에 도시된 바와 같이, 도전층(314)을 퇴적하여 콘택창(319)을 충전한다. 이 도전층(314)을 정의하여 에칭하고 발광다이오드 어레이(302)의 핀(317b)과 드라이버 집적회로(304)의 핀(317a) 사이에 도전선을 형성한다.
도 8d는 상기한 공정이 완료된 후 기판(300) 상에 발광다이오드 어레이(302) 및 드라이버 집적회로(304)가 배열된 상태를 나타낸다. 도 8e는 도 8d의 영역(308)을 나타내는 확대 상세도이다.
본 발명의 제4 실시 형태에서는 다이 컷팅 공정에서 드라이버 집적회로(304)와 발광다이오드 어레이(302)의 사이의 기판상의 점선(420b)에 따른 방향으로 절단한다. 그리고, 도 8e의 A-A선에 따른 단면도인 도 8f가 도시하는 바와 같이 하나의 독립한 유닛을 형성한다.
본 발명의 제5 실시 형태에서는 일측에 접속 핀이 설치된 드라이버 집적회로와 일측에 발광다이오드가 배열된 발광다이오드 어레이를 사용한다. 도 9a에 도시된 바와 같이, 트렌치(400)를 반도체 웨이퍼(300) 내에 형성한다. 도 9b는 도 9a의 A-A선에 따른 단면도이다. 그리고, 트렌치 구조를 형성한 후 도 9c에 도시된 바와 같이 발광다이오드 어레이(302) 및 드라이버 집적회로(304)를 트렌치(400) 내의 벽 부근에 설치한다.
도 10a는 절연층(312)의 퇴적 및 평탄화 공정을 나타낸다.
도 10b에 도시된 바와 같이, 절연층(312)에 포토리소그래피 공정을 수행하여 콘택창(319)을 형성하고 발광다이오드 어레이(302)의 핀(317b) 및 드라이버 집적회 로(304)의 핀(317a, 318)을 노출한다.
도 10c에 도시된 바와 같이, 도전층(314)을 퇴적하여 콘택창(319)을 충전한다. 이 도전층(314)을 정의하여 에칭하고 발광다이오드 어레이(302)의 핀(317b)과 드라이버 집적회로(304)의 핀(317a) 사이에 도전선을 형성한다.
도 10d는 상기한 공정이 완료된 후 기판(300) 상에 발광다이오드 어레이(302) 및 드라이버 집적회로(304)가 배열된 상태를 나타낸다. 도 10e는 도 10d의 영역(308)을 나타내는 확대 상세도이다.
본 발명의 제5 실시 형태에서는 다이 컷팅 공정에서 드라이버 집적회로(304)와 발광다이오드 어레이(302) 사이의 트렌치 내의 점선(420c)에 따른 방향으로 절단한다. 그리고, 도 10e의 A-A선에 따른 단면도인 도 10f가 도시하는 바와 같이 하나의 독립한 유닛을 형성한다.
도 11a 내지 도 11e는 각각 프린터 헤드에 구축 유닛을 적용한 때의 상태를 나타낸다. 본 실시 형태의 구축 유닛은 점착물질(502)에 의해 인쇄회로기판(500)에 점착한다. 와이어본딩 공정에서 드라이버 집적회로(304)의 핀(318)과 인쇄회로기판(500)의 입력/출력 핀(504) 사이를 전기적으로 접속한다.
본 발명에서 바람직한 실시 형태를 상기한 바와 같이 개시하였지만 이들은 결코 본 발명을 한정하는 것이 아니며 해당 기술을 숙지하는 자라면 누구라도 본 발명의 요지와 영역을 벗어나지 않는 범위 내에서 각종의 변경이나 수정을 가하는 것이 가능하다. 따라서, 본 발명의 보호 범위는 특허청구범위에서 지정한 내용을 기준으로 한다.
본 발명의 발광다이오드 어레이 패키지 구조 및 그 방법에서는, 먼저, 발광다이오드 어레이 및 드라이버 집적회로를 기판상에 설치한 후 포토리소그래피 공정에 의해 이들 사이를 전기적으로 접속한다. 마지막으로 다이 컷팅 공정에 의해 개별 유닛을 형성한다. 이에 따라, 종래의 와이어본딩 방법과 상이하고 포토리소그래피 공정에 의해 전기적 접속을 대량으로 수행하여 양산 능력을 높일 수 있다. 그리고, 전기적 접속을 수행한 후 전기 검사 공정을 수행하여 불량품이 발견되면 즉각 교체함으로써 재가공에 의한 낭비를 감소시킬 수 있다. 따라서, 본 실시 형태는 생산 효율 및 수율을 대폭 향상시킬 수 있다.

Claims (17)

  1. 복수의 트렌치를 가지는 기판;
    대응하는 상기 트렌치 내에 위치하는 하나 이상의 핀을 가지는 하나 이상의 발광다이오드 어레이;
    대응하는 상기 트렌치 내에 위치하는 하나 이상의 핀을 가지는 하나 이상의 드라이버 집적회로; 및
    상기 하나 이상의 발광다이오드 어레이의 상기 핀과, 상기 하나 이상의 드라이버 집적회로의 상기 핀 사이에 위치하여 전기적 접속을 제공하는 제1 도전 접속 구조를 구비하는 것을 특징으로 하는 발광다이오드 어레이 패키지 구조.
  2. 제1항에 있어서, 하나 이상의 입력/출력 핀을 가지는 인쇄회로기판을 더 구비하는 것을 특징으로 하는 발광다이오드 어레이 패키지 구조.
  3. 제2항에 있어서, 상기 하나 이상의 드라이버 집적회로와 상기 하나 이상의 입력/출력 핀의 사이에 위치하는 제2 도전 접속 구조를 더 구비하는 것을 특징으로 하는 발광다이오드 어레이 패키지 구조.
  4. 제3항에 있어서, 상기 제2 도전 접속 구조는 와이어본딩 방법에 의해 형성되는 것을 특징으로 하는 발광다이오드 어레이 패키지 구조.
  5. 제1항에 있어서, 상기 기판, 상기 발광다이오드 어레이 및 상기 드라이버 집적회로 상에 형성되는 절연층을 더 포함하는 것을 특징으로 하는 발광다이오드 어레이 패키지 구조.
  6. 제5항에 있어서, 상기 제1 도전 접속 구조는 포토리소그래피 공정에 의해 형성되는 것을 특징으로 하는 발광다이오드 어레이 패키지 구조.
  7. 제6항에 있어서, 상기 포토리소그래피 공정은,
    상기 절연층을 패턴화하여 상기 하나 이상의 발광다이오드 어레이의 상기 핀과 상기 하나 이상의 드라이버 집적회로의 상기 핀을 노출하는 단계;
    상기 절연층 상에 도전층을 형성하는 단계; 및
    상기 도전층을 패턴화하여 상기 하나 이상의 발광다이오드 어레이의 핀과 상기 하나 이상의 드라이버 집적회로의 핀의 사이를 전기적으로 접속하는 단계를 포함하는 것을 특징으로 하는 발광다이오드 어레이 패키지 구조.
  8. 제7항에 있어서, 상기 도전층을 형성하는 재료는 금(Au) 또는 알루미늄(Al) 인 것 특징으로 하는 발광다이오드 어레이 패키지 구조.
  9. 제1항에 있어서, 상기 하나 이상의 발광다이오드 어레이는 대칭 배열된 발광 다이오드를 가지는 것을 특징으로 하는 발광다이오드 어레이 패키지 구조.
  10. 제9항에 있어서, 상기 발광다이오드 어레이 및 상기 드라이버 집적회로는 각각 점선(320a, 320b)을 따라 절단하여 다이 컷팅 공정을 수행하는 것을 특징으로 하는 발광다이오드 어레이 패키지 구조.
  11. 제1항에 있어서, 상기 하나 이상의 드라이버 집적회로는 대칭 배열된 핀을 가지는 것을 특징으로 하는 발광다이오드 어레이 패키지 구조.
  12. 제11항에 있어서, 상기 드라이버 집적회로는 점선(320b)을 따라 절단하여 다이 컷팅 공정을 수행하는 것을 특징으로 하는 발광다이오드 어레이 패키지 구조.
  13. 제1항에 있어서, 상기 하나 이상의 발광다이오드 어레이는 대칭 배열된 핀을 가지며, 상기 드라이버 집적회로는 일측에 배열된 핀을 가지는 것을 특징으로 하는 발광다이오드 어레이 패키지 구조.
  14. 제13항에 있어서, 상기 드라이버 집적회로는 점선(420)을 따라 절단하여 다이 컷팅 공정을 수행하는 것을 특징으로 하는 발광다이오드 어레이 패키지 구조.
  15. 제1항에 있어서, 상기 하나 이상의 발광다이오드 어레이는 일측에 배열된 핀 및 발광다이오드를 가지며, 상기 드라이버 집적회로는 일측에 배열된 핀을 가지는 것을 특징으로 하는 발광다이오드 어레이 패키지 구조.
  16. 제15항에 있어서, 상기 드라이버 집적회로와 상기 하나 이상의 발광다이오드 어레이의 사이의 기판상의 점선(420b)을 따라 절단하여 다이 컷팅 공정을 수행하는 것을 특징으로 하는 발광다이오드 어레이 패키지 구조.
  17. 기판 내에 복수의 트렌치를 형성하는 공정;
    하나 이상의 핀을 가지는 하나 이상의 발광다이오드 어레이를 대응하는 상기 트렌치에 설치하는 공정;
    하나 이상의 핀을 가지는 하나 이상의 드라이버 집적회로를 대응하는 상기 트렌치에 설치하는 공정;
    상기 하나 이상의 발광다이오드 어레이의 상기 핀과 상기 하나 이상의 드라이버 집적회로의 상기 핀의 사이에 제1 도전 접속 구조를 형성하여 전기적 접속을 제공하는 공정;
    상기 기판을 절단하여 복수의 개별 유닛을 형성하는 공정;
    상기 개별 유닛을 하나 이상의 입력/출력 핀을 가지는 인쇄회로기판에 점착하는 공정; 및
    상기 하나 이상의 입력/출력 핀과 상기 개별 유닛의 사이에 제2 도전 접속 구조를 형성하여 전기적 접속을 제공하는 공정을 포함하는 것을 특징으로 하는 발 광다이오드 어레이 패키지 방법.
KR1020050088953A 2004-12-22 2005-09-23 발광다이오드 어레이 패키지 구조 및 그 방법 KR100675460B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW093140105A TWI251355B (en) 2004-12-22 2004-12-22 A LED array package structure and method thereof
TW093140105 2004-12-22

Publications (2)

Publication Number Publication Date
KR20060071850A KR20060071850A (ko) 2006-06-27
KR100675460B1 true KR100675460B1 (ko) 2007-01-29

Family

ID=36595140

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050088953A KR100675460B1 (ko) 2004-12-22 2005-09-23 발광다이오드 어레이 패키지 구조 및 그 방법

Country Status (4)

Country Link
US (1) US7239333B2 (ko)
JP (1) JP2006179862A (ko)
KR (1) KR100675460B1 (ko)
TW (1) TWI251355B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006033502A1 (de) 2006-05-03 2007-11-15 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterkörper mit Trägersubstrat und Verfahren zur Herstellung eines solchen
JP2013197310A (ja) 2012-03-19 2013-09-30 Toshiba Corp 発光装置
US8987765B2 (en) 2013-06-17 2015-03-24 LuxVue Technology Corporation Reflective bank structure and method for integrating a light emitting device
JP2015070170A (ja) * 2013-09-30 2015-04-13 豊田合成株式会社 発光装置及びその製造方法
KR101926251B1 (ko) * 2017-02-28 2018-12-06 한국광기술원 Led 패널 및 이의 제조방법
KR20210145590A (ko) 2020-05-25 2021-12-02 삼성전자주식회사 발광 소자를 포함하는 광원 모듈
CN111933624A (zh) * 2020-06-29 2020-11-13 深圳市晶泓科技有限公司 一种内置驱动ic的led灯珠制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5550088A (en) * 1993-06-02 1996-08-27 Lucent Technologies Inc. Fabrication process for a self-aligned optical subassembly

Also Published As

Publication number Publication date
KR20060071850A (ko) 2006-06-27
TWI251355B (en) 2006-03-11
JP2006179862A (ja) 2006-07-06
US7239333B2 (en) 2007-07-03
TW200623445A (en) 2006-07-01
US20060132578A1 (en) 2006-06-22

Similar Documents

Publication Publication Date Title
KR100675460B1 (ko) 발광다이오드 어레이 패키지 구조 및 그 방법
US7749813B2 (en) Circuit board for direct flip chip attachment
US5955748A (en) End face light emitting type light emitting diode
JP2008010571A (ja) 半導体装置、ｌｅｄヘッド及び画像形成装置
JP4871378B2 (ja) 半導体発光素子アレイ装置、画像露光装置、画像形成装置、及び画像表示装置
CN110752223B (zh) 显示面板、显示装置和显示面板的制造方法
US8051561B2 (en) Method of manufacturing an image drum
US6326990B1 (en) Thick film thermal head and method of manufacturing the same
WO2021200401A1 (ja) サーマルプリントヘッド、およびサーマルプリントヘッドの製造方法
US5038186A (en) Light emitting diode array
JP2007095855A (ja) Ｌｅｄ光源モジュール
US20090184332A1 (en) Package structure module with high density electrical connections and method for packaging the same
TW200910629A (en) Multi-wavelength LED array package module and method for packaging the same
TWI287883B (en) A LED array assembly structure and method thereof
CN1815734A (zh) 发光二极管数组封装结构及其方法
JP4991125B2 (ja) 光プリンタヘッド及びそれを用いた光プリンタ
JP4511273B2 (ja) 光プリンタヘッド、その製造方法及び光プリンタ
US7759687B2 (en) Multi-wavelength LED array package module and method for packaging the same
JP4295411B2 (ja) 光プリンタヘッド
JP2005153335A (ja) 光プリンタヘッド
JP7496710B2 (ja) サーマルプリントヘッドの製造方法
JP2004195946A (ja) 光プリンタヘッド
JP2001232839A (ja) サーマルヘッド
US20090107951A1 (en) Method of packaging an LED array module
JPH0716441Y2 (ja) Ｌｅｄアレイ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee