JP2008098247A - 発光ダイオードパッケージ - Google Patents

発光ダイオードパッケージ Download PDF

Info

Publication number
JP2008098247A
JP2008098247A JP2006275506A JP2006275506A JP2008098247A JP 2008098247 A JP2008098247 A JP 2008098247A JP 2006275506 A JP2006275506 A JP 2006275506A JP 2006275506 A JP2006275506 A JP 2006275506A JP 2008098247 A JP2008098247 A JP 2008098247A
Authority
JP
Japan
Prior art keywords
emitting diode
light emitting
diode package
insulating layer
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006275506A
Other languages
English (en)
Other versions
JP4871694B2 (ja
Inventor
Kimihiko Sudo
公彦 須藤
Norio Nakazato
典生 中里
Daisuke Nakahara
大輔 仲原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Lighting Ltd
Original Assignee
Hitachi Lighting Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Lighting Ltd filed Critical Hitachi Lighting Ltd
Priority to JP2006275506A priority Critical patent/JP4871694B2/ja
Publication of JP2008098247A publication Critical patent/JP2008098247A/ja
Application granted granted Critical
Publication of JP4871694B2 publication Critical patent/JP4871694B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49107Connecting at different heights on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Led Device Packages (AREA)

Abstract

【課題】分離型の発光ダイオードパッケージにおいて、反射板と配線基板の間の電気絶縁性を確保し、反射板と配線基板の位置合わせを容易にすることができるようにする。
【解決手段】本発明の発光ダイオードパッケージは、配線層と反射板と発光ダイオード素子とを有し、配線基板と反射板の間に絶縁層が設けられている。反射板には、発光ダイオード素子が配置されるための貫通孔が設けられ、絶縁層は発光ダイオード素子が配置されるための開口部が設けられている。絶縁層の開口部は、反射板の貫通孔より小さく、絶縁層は反射板の貫通孔より露出している。
【選択図】図1

Description

本発明は、発光ダイオード素子を搭載した発光ダイオードパッケージに関する。
発光ダイオードパッケージは、基本的には、発光ダイオード素子を搭載し発光ダイオード素子に給電するための配線基板とその上に設けられた反射板を有する。反射板に用いられる材料として、アルミやシリコンが知られている。特許文献1及び2には、反射板としてシリコンを用いる例が記載されている。
反射板としてシリコンを用いる発光ダイオードパッケージには、配線基板と反射板が一体的に構成された一体型と、配線基板と反射板を別個に形成し両者を接合して構成された分離型の2つの形式が知られている。
一体型の発光ダイオードパッケージでは、反射板の凹凸面に配線層を形成する必要がある。そのため、加工プロセスが複雑化し、コストが高くなる問題がある。更に、反射板としてシリコン基板を用いるため、基板の厚さに制限がある。そのため、反射板の高さを十分に確保できず、高輝度化が困難となる問題がある。
特開2004−79750 特開2005−277380
分離型の発光ダイオードパッケージでは、第1に、配線基板上に形成した配線層と反射板の間の電気絶縁性の確保が問題となっていた。第2に、配線基板上に反射板を搭載する際の位置合わせが問題となっていた。
本発明の目的は、分離型の発光ダイオードパッケージにおいて、反射板と配線基板の間の電気絶縁性を確保し、反射板と配線基板の位置合わせを容易にすることができるようにすることにある。
本発明の発光ダイオードパッケージは、配線層と反射板と発光ダイオード素子とを有し、配線基板と反射板の間に絶縁層が設けられている。反射板には、発光ダイオード素子が配置されるための貫通孔が設けられ、絶縁層は発光ダイオード素子が配置されるための開口部が設けられている。絶縁層の開口部は、反射板の貫通孔より小さく、絶縁層は反射板の貫通孔より露出している。
本発明によると、分離型の発光ダイオードパッケージにおいて、反射板と配線基板の間の電気絶縁性を確保し、反射板と配線基板の位置合わせを容易にすることができる。
図1は本発明による発光ダイオードパッケージの例を示す分解斜視図である。図示のように、本例の発光ダイオードパッケージは、配線基板10とその上の反射板20を有する。配線基板10は、配線基板用基材11とその上の配線層12とその上の絶縁層13を有し、絶縁層13には開口部131が設けられている。開口部131に、発光ダイオード素子30が設けられている。反射板20は、基板21と反射膜22を有し、貫通孔23が設けられている。貫通孔23の内面231はテーパを有する。反射膜22は基板21の上面を覆い更に貫通孔23のテーパ状の内面231を覆うように形成されている。
本例の発光ダイオードパッケージは、4つの発光ダイオード素子30を有する。従って、反射板20には4つの貫通孔23が設けられ、配線基板10の絶縁層13には4つの開口部131が設けられている。貫通孔23と開口部131は同一位置に形成されている。
本例によると、発光ダイオード素子30の外形は正方形である。従って、反射板20の貫通孔23は正方形であり、絶縁層13の開口部131は正方形である。発光ダイオード素子30の外形が矩形である場合には、反射板20の貫通孔23及び絶縁層13の開口部131は、発光ダイオード素子30の外形に相似な矩形であってよい。
図2を参照して説明する。図2は、図1の発光ダイオードパッケージに含まれる1個の発光ダイオード素子の拡大平面図である。上述のように、貫通孔23の内面231はテーパを有し、貫通孔23の下側の開口部232より上側の開口部233の方が大きい。絶縁層13の開口部131の寸法は、貫通孔23の下側の開口部232の寸法より小さい。従って、貫通孔23において、絶縁層13の開口部131が露出している。即ち、貫通孔23の内縁に沿って、絶縁層13の帯状の領域13a、13b、13c、13dが露出している。
絶縁層13の開口部131には、配線基板用基材11とその上の配線層12の一部が露出している。絶縁層13の開口部131には、更に発光ダイオード素子30が設けられている。発光ダイオード素子30の寸法は、絶縁層13の開口部131の寸法より小さい。
図3を参照して説明する。図3は、図2の矢印A−A’に沿って見た断面図である配線基板用基材11の上に配線層12が設けられ、配線層12の上には絶縁層13が設けられている。絶縁層13の上に反射板20が配置されている。反射板20は基板21と反射膜22を有し、反射膜22は、基板21の上面ばかりでなく、貫通孔11のテーパ状の内面を覆うように形成されている。尚、図示のように、配線基板10の絶縁層13と反射板20の間に接着剤15が設けられてよい。
次に、発光ダイオード素子30の配線について説明する。配線基板用基材11の上に配線層12が形成されているが、配線層12は所定の配線パターンを有する。従って、配線層12は配線基板用基材11の上を全面的に覆っているわけではない。本例では、発光ダイオード素子30の下面にアノード電極が形成され、上面にカソード電極が形成されている。発光ダイオード素子30の下面のアノード電極は、配線層12の所定の配線パターン121と電気的に接続されている。例えば、発光ダイオード素子30のアノード電極と配線パターン121を、ハンダ又は導電性ペーストを用いて電気的に接続してよい。発光ダイオード素子30の上面のカソード電極とそれに隣接する配線パターン122は、ボンディングワイヤ31によって電気的に接続されている。
ここでは、発光ダイオード素子30の上面にカソード電極が配置され下面にアノード電極が配置されている例を示した。しかしながら、発光ダイオード素子の上面に両電極が配置されている場合であってもよい。また、発光ダイオード素子30をフリップチップ接続により配線パターンと接続してよい。
次に、本例の発光ダイオードパッケージの特徴について説明する。図2に示すように、反射板20の貫通孔23にて、絶縁層13の開口部131の内縁に沿った帯状の領域13a、13b、13c、13dが露出している。貫通孔23の開口部232及び絶縁層13の開口部131は正方形である。従って、帯状の領域13a、13b、13c、13dは正方形である。通常、反射板20の貫通孔23と絶縁層13の開口部131は正確に形成されている。従って、帯状の領域13a、13b、13c、13dの幅は、4つの辺において同一であるはずである。もし、帯状の領域13a、13b、13c、13dの幅が、4つの辺において同一でない場合には、配線基板10と反射板20の位置合わせが正確でないことになる。従って、本例の発光ダイオードパッケージでは、反射板20の貫通孔23にて露出した絶縁層13の帯状の領域13a、13b、13c、13dを位置決め用のマーカとして使用することができる。
次に、本例の発光ダイオードパッケージの材料について説明する。配線基板10の配線基板用基材11は、発光ダイオード素子30を駆動させたときに発生する熱を効果的に放熱するために、熱伝導率が高い電気絶縁材料によって形成される。本例では、配線基板用基材11の材料として窒化アルミを用いた。窒化アルミの代わりに、シリコンや銅等の熱伝導率の高い材料を用いることもできる。配線基板用基材11として、導電性を有する材料を用いてもよい。この場合は、配線基板用基材11と配線層12との間に絶縁層を設ける必要がある。配線基板10の配線層12は銅、金等の導電性の金属薄膜によって形成される。配線基板10の絶縁層13は感光性ポリイミド等によって形成される。
反射板20の基板21はシリコンによって形成される。反射板20の反射膜22は、金属膜によって形成される。
次に、図4を参照して、本例の発光ダイオードパッケージの配線基板10の製造方法を説明する。ステップS101にて、窒化アルミ製の配線基板用基材11の一方の面上に、フォトリソグラフィ技術によって金属製の配線層12をパターニングする。ステップS102にて、配線基板用基材11の配線層12の上に、感光性ポリイミド等の絶縁層13を形成する。このとき絶縁層13には、発光ダイオード素子30を配置するための開口部131を設ける。ステップS103にて、開口部131によって露出された配線層12上に、発光ダイオード素子30を搭載する。ステップS104にて、発光ダイオード素子30と配線層12の所定の配線パターンを電気的に接続する。
図5を参照して、本例の発光ダイオードパッケージの反射板20の製造方法を説明する。ステップS201にて、基板21として、(100)単結晶シリコン基板を用意する。尚、単結晶シリコン基板の代わりに、化学気相成長法で作製した窒化シリコン基板を用いてもよい。ステップS202にて、シリコン基板21の表面に、熱酸化法等によって酸化シリコン膜を形成する。ステップS203にて、フォトリソグラフィ技術を用いて、シリコン基板21上にレジストを塗布し、露光し、パターンを形成する。ステップS204にて、エッチングにより酸化シリコン膜のパターニングを行う。ステップS205にて、不要なレジストを除去し、酸化シリコン膜をマスクとし、KOH等のアルカリ溶液を用いて、シリコン基板の結晶異方性エッチングを行う。このとき、シリコン基板のエッチングは、結晶方位面とマスクパターンの方位を(110)面に合わせて行う。それにより、エッチングが、(100)面で速く進み、(111)面で遅く進む。こうして、結晶異方性エッチングは、凹部の内壁に斜面を形成しながら進行する。
結晶異方性エッチングによって、貫通孔が形成されると、ステップS206にて、酸化シリコン膜のマスクをフッ酸により除去する。こうして、シリコン基板21に、貫通孔23が形成されるが、この貫通孔23の下側の開口部232の面積は、配線基板10に形成した絶縁層13の開口部131の面積よりも大きい。
最後に、ステップS207にて、シリコン基板21の表面に、蒸着やメッキ等により、反射率の高い金属膜からなる反射膜22を形成する。反射膜22は、シリコン基板21の表面ばかりでなく、貫通孔23のテーパ状の内面231にも形成される。本例では、アルミ膜をスパッタ法により形成することにより反射膜22を形成した。
本例では、シリコン基板を用いて反射板20を形成したが、アルミ板に打ち抜き等により貫通孔を形成して反射板20を形成してもよい。
こうして、配線基板10と反射板20が形成されると、両者を接着剤により接合し、発光ダイオードパッケージが形成される。上述のように、シリコン基板21に形成した貫通孔23の下側の開口部232の面積は、配線基板10に形成した絶縁層13の開口部131の面積よりも大きい。従って、図2に示すように、反射板20の貫通孔23にて、絶縁層13の帯状の領域13a、13b、13c、13dが露出する。帯状の領域13a、13b、13c、13dの幅が4辺にて同一であるなら、反射板20と配線基板10の位置合わせが正しいと言える。従って、絶縁層1の開口部131の内縁は、位置合わせ用のマークとして使用することができる。
図6を参照して本発明による発光ダイオードパッケージの他の例を説明する。本例では、絶縁層13の開口部131は正方形ではない。即ち、絶縁層13の開口部131の上下側の内縁は複数の段差のある階段状に形成され、絶縁層13の開口部131の左右側の内縁は1つの段差からなる階段状に形成されている。
反射板20の貫通孔23にて、絶縁層13の開口部131の内縁に沿った領域13a、13b、13c、13dが露出している。これらの領域13a、13b、13c、13dは帯状ではない。即ち、上下側の領域13c、13dでは、複数の段差からなる階段状に形成されている。左右側の領域13a、13bでは、1つの段差からなる階段状に形成されている。
絶縁層13の開口部131の内縁の形状をこのように設定することにより、絶縁層13の開口部131の内縁を位置合わせ用のマークとして使用することができる。本例では、絶縁層13の開口部131の上下側の内縁と左右側の内縁を異なる形状に設定したから、反射板20と配線基板10を貼り合わせるとき、上下左右方向の位置決めばかりでなく、回転方向の位置決めを正しく行うことができる。
こうして本例によると、発光ダイオード素子30と反射板20の相対的な位置精度を高めることが可能となり、発光ダイオードパッケージの高輝度化が可能となる。
図6に示した絶縁層13の開口部131の内縁の形状は、一例であり、他の形状であってもよい。
以上、本発明を用いることにより、高輝度な発光ダイオードパッケージを低コストに実現できる。なお、上述の例では、4個の発光ダイオード素子を用いたが、1個又は5個以上の発光ダイオード素子を用いてもよい。
以上本発明の例を説明したが本発明は上述の例に限定されるものではなく、特許請求の範囲に記載された発明の範囲にて様々な変更が可能であることは当業者により容易に理解されよう。
本発明の発光ダイオードパッケージの第1の例を示す分解斜視図である。 本発明の発光ダイオードパッケージの第1の例の平面図である。 本発明の発光ダイオードパッケージの第1の例の断面図である。 本発明の発光ダイオードパッケージの配線基板の製造方法を示す図である。 本発明の発光ダイオードパッケージの反射板の製造方法を示す図である。 本発明の発光ダイオードパッケージの第2の例の平面図である。
符号の説明
10…配線基板、11…配線基板用基材、12…配線層、13…絶縁層、14…接着剤、20…反射板、21…基板、22…反射膜、23…貫通孔、30…発光ダイオード素子、31…ボンディングワイヤ、131…絶縁層の開口部

Claims (18)

  1. 基材と該基材の上に配置された配線層とを有する配線基板と、該配線基板の上に配置され貫通孔を有する導電性の母材からなる反射板と、上記貫通孔内に且つ上記配線基板の上に配置された発光ダイオード素子と、とを有し、
    上記配線基板の配線層と上記反射板の間に絶縁層が設けられ、該絶縁層は上記発光ダイオード素子が配置される微細加工された開口部を有し、該開口部は、上記反射板の貫通孔より小さく、上記絶縁層は上記反射板の貫通孔より露出していることを特徴とする発光ダイオードパッケージ。
  2. 請求項1記載の発光ダイオードパッケージにおいて、上記反射板の貫通孔は正方形であることを特徴とする発光ダイオードパッケージ。
  3. 請求項2記載の発光ダイオードパッケージにおいて、上記絶縁層の開口部は正方形であり、上記反射板の貫通孔より露出している上記絶縁層の領域は、上記反射板の貫通孔に沿って同一幅の環状に形成されていることを特徴とする発光ダイオードパッケージ。
  4. 請求項2記載の発光ダイオードパッケージにおいて、上記絶縁層の開口部の一方の1対の対向する辺は、段差を有する形状に形成されていることを特徴とする発光ダイオードパッケージ。
  5. 請求項4記載の発光ダイオードパッケージにおいて、上記絶縁層の開口部の他方の1対の対向する辺は、上記一方の1対の対向する辺に形成された段差とは異なる形状の段差を有する形状に形成されていることを特徴とする発光ダイオードパッケージ。
  6. 請求項1記載の発光ダイオードパッケージにおいて、上記反射板はシリコンからなる基板を有することを特徴とする発光ダイオードパッケージ。
  7. 請求項1記載の発光ダイオードパッケージにおいて、上記反射板は上記基板の上に設けられた金属製の反射膜を有することを特徴とする発光ダイオードパッケージ。
  8. 請求項1記載の発光ダイオードパッケージにおいて、上記反射板の貫通孔にはテーパ状が形成されていることを特徴とする発光ダイオードパッケージ。
  9. 請求項1記載の発光ダイオードパッケージにおいて、上記配線基板の基材は窒化アルミからなることを特徴とする発光ダイオードパッケージ。
  10. 請求項1記載の発光ダイオードパッケージにおいて、上記絶縁層は感光性ポリイミドによって形成されていることを特徴とする発光ダイオードパッケージ。
  11. 窒化アルミ製の基材の一方の面上に金属製の配線パターンを有する配線層を形成するステップと、
    上記基材の配線層の上に、発光ダイオード素子を配置するための開口部を有する感光性ポリイミドの絶縁層を形成するステップと、
    上記開口部によって露出された上記配線層上に、発光ダイオード素子を搭載するステップと、
    上記発光ダイオード素子と上記配線層の所定の配線パターンを電気的に接続するステップと、
    発光ダイオード素子を配置するための貫通孔を有する反射板を用意するステップと、
    上記反射板を上記基材に接合するステップと、
    を有し、
    上記絶縁層の開口部は、上記反射板の貫通孔より小さく、上記反射板を上記基材の上に配置するとき、上記絶縁層は上記反射板の貫通孔より露出していることを特徴とする発光ダイオードパッケージの製造方法。
  12. 請求項11記載の発光ダイオードパッケージの製造方法において、上記反射板の貫通孔は正方形であることを特徴とする発光ダイオードパッケージの製造方法。
  13. 請求項11記載の発光ダイオードパッケージの製造方法において、上記絶縁層の開口部は正方形であり、上記反射板の貫通孔より露出している上記絶縁層の領域は、上記反射板の貫通孔に沿って同一幅の環状に形成されていることを特徴とする発光ダイオードパッケージの製造方法。
  14. 請求項13記載の発光ダイオードパッケージの製造方法において、上記絶縁層の開口部の一方の1対の対向する辺は、段差を有する形状に形成されていることを特徴とする発光ダイオードパッケージの製造方法。
  15. 請求項14記載の発光ダイオードパッケージの製造方法において、上記絶縁層の開口部の他方の1対の対向する辺は、上記一方の1対の対向する辺に形成された段差とは異なる形状の段差を有する形状に形成されていることを特徴とする発光ダイオードパッケージの製造方法。
  16. 請求項11記載の発光ダイオードパッケージの製造方法において、上記反射板を用意するステップは、
    単結晶シリコン基板を用意するステップと、
    該単結晶シリコン基板の上に酸化シリコン膜を形成するステップと、
    上記酸化シリコン膜のパターンニングを行うステップと、
    上記パターニングされた酸化シリコン膜をマスクとして結晶異方性エッチングを行い、貫通孔を形成するステップと、
    上記酸化シリコン膜を除去するステップと、
    上記単結晶シリコン基板の表面に金属膜を形成するステップと、
    を有することを特徴とする発光ダイオードパッケージの製造方法。
  17. 基材と該基材の上に配置された配線層とを有する配線基板と、該配線基板の上に配置され貫通孔を有する反射板と、上記貫通孔内に且つ上記配線基板の上に配置された発光ダイオード素子と、とを有し、
    上記配線基板の配線層と上記反射板の間に、上記発光ダイオード素子が配置される開口部を有する絶縁層が設けられていることを特徴とする発光ダイオードパッケージ。
  18. 請求項17記載の発光ダイオードパッケージにおいて、上記絶縁層は感光性ポリイミドによって形成されていることを特徴とする発光ダイオードパッケージ。
JP2006275506A 2006-10-06 2006-10-06 発光ダイオードパッケージ Expired - Fee Related JP4871694B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006275506A JP4871694B2 (ja) 2006-10-06 2006-10-06 発光ダイオードパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006275506A JP4871694B2 (ja) 2006-10-06 2006-10-06 発光ダイオードパッケージ

Publications (2)

Publication Number Publication Date
JP2008098247A true JP2008098247A (ja) 2008-04-24
JP4871694B2 JP4871694B2 (ja) 2012-02-08

Family

ID=39380810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006275506A Expired - Fee Related JP4871694B2 (ja) 2006-10-06 2006-10-06 発光ダイオードパッケージ

Country Status (1)

Country Link
JP (1) JP4871694B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010171430A (ja) * 2009-01-23 2010-08-05 Yiguang Electronic Ind Co Ltd 発光ダイオードパッケージ構造及びその製造方法
JP2015073131A (ja) * 2015-01-05 2015-04-16 ローム株式会社 Led発光体およびled電球
JP5838357B1 (ja) * 2015-01-13 2016-01-06 パナソニックIpマネジメント株式会社 発光装置及びその製造方法
US9818923B2 (en) 2014-12-26 2017-11-14 Panasonic Intellectual Property Management Co., Ltd. Light emitting device and method for manufacturing same
WO2021075947A1 (en) * 2019-10-15 2021-04-22 Weng How Chan Quad flat no-lead light emitting diode with polymer frame

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273405A (ja) * 2002-03-19 2003-09-26 Kyocera Corp 発光素子収納用パッケージ
JP2004079750A (ja) * 2002-08-16 2004-03-11 Fuji Photo Film Co Ltd 発光装置
WO2006062239A1 (en) * 2004-12-10 2006-06-15 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device, light-emitting module and lighting unit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273405A (ja) * 2002-03-19 2003-09-26 Kyocera Corp 発光素子収納用パッケージ
JP2004079750A (ja) * 2002-08-16 2004-03-11 Fuji Photo Film Co Ltd 発光装置
WO2006062239A1 (en) * 2004-12-10 2006-06-15 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device, light-emitting module and lighting unit

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010171430A (ja) * 2009-01-23 2010-08-05 Yiguang Electronic Ind Co Ltd 発光ダイオードパッケージ構造及びその製造方法
US9818923B2 (en) 2014-12-26 2017-11-14 Panasonic Intellectual Property Management Co., Ltd. Light emitting device and method for manufacturing same
JP2015073131A (ja) * 2015-01-05 2015-04-16 ローム株式会社 Led発光体およびled電球
JP5838357B1 (ja) * 2015-01-13 2016-01-06 パナソニックIpマネジメント株式会社 発光装置及びその製造方法
JP2016127249A (ja) * 2015-01-13 2016-07-11 パナソニックIpマネジメント株式会社 発光装置及びその製造方法
WO2021075947A1 (en) * 2019-10-15 2021-04-22 Weng How Chan Quad flat no-lead light emitting diode with polymer frame

Also Published As

Publication number Publication date
JP4871694B2 (ja) 2012-02-08

Similar Documents

Publication Publication Date Title
US6740903B2 (en) Substrate for light emitting diodes
US20130003314A1 (en) Multilayer printed circuit board and manufacturing method therefor
US8673690B2 (en) Method for manufacturing a semiconductor device and a semiconductor device
KR20090122274A (ko) 미세 피치 마이크로 접촉부 및 그 형성 방법
WO2006035664A1 (ja) 半導体発光素子、その製造方法及びその実装方法、並びに発光装置
US9257354B2 (en) Wiring substrate, light emitting device, and method for manufacturing wiring substrate
KR101067216B1 (ko) 인쇄회로기판 및 이를 구비하는 반도체 패키지
US20170033037A1 (en) Packaging substrate
JP4871694B2 (ja) 発光ダイオードパッケージ
CN112838079B (zh) 显示模组及其制作方法
CN110993777B (zh) 一种显示驱动板及其制备方法和显示装置
JP2003069083A (ja) 発光装置
CN113675305A (zh) 发光二极管芯片和显示装置
JP2006294976A (ja) 半導体装置およびその製造方法
JP2006156462A (ja) 表面実装型発光ダイオード
US10777723B2 (en) LED package structure, heat-dissipating substrate, method for manufacturing LED package structure, and method for manufacturing heat-dissipating substrate
JP2007027638A (ja) 発光装置
JP2006156643A (ja) 表面実装型発光ダイオード
JP2008147512A (ja) 発光装置およびその製造方法
JP2007095855A (ja) Led光源モジュール
WO2016028098A1 (ko) 메탈 코어 인쇄회로기판 및 그 제조 방법
TWI672833B (zh) 發光二極體及其製造方法
JP2004071888A (ja) 半導体装置用回路基板及び半導体装置
JP2014011403A (ja) 配線基板の製造方法
WO2022219909A1 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090205

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20101201

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110816

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111025

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111121

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees