CN113675305A - 发光二极管芯片和显示装置 - Google Patents

发光二极管芯片和显示装置 Download PDF

Info

Publication number
CN113675305A
CN113675305A CN202110961540.6A CN202110961540A CN113675305A CN 113675305 A CN113675305 A CN 113675305A CN 202110961540 A CN202110961540 A CN 202110961540A CN 113675305 A CN113675305 A CN 113675305A
Authority
CN
China
Prior art keywords
light
substrate
light emitting
emitting diode
emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110961540.6A
Other languages
English (en)
Other versions
CN113675305B (zh
Inventor
卢元达
岂林霞
杨山伟
赵加伟
熊志军
孙元浩
张方振
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
BOE Jingxin Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
BOE Jingxin Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, BOE Jingxin Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110961540.6A priority Critical patent/CN113675305B/zh
Publication of CN113675305A publication Critical patent/CN113675305A/zh
Application granted granted Critical
Publication of CN113675305B publication Critical patent/CN113675305B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本公开实施例提供一种发光二极管芯片和显示装置。发光二极管芯片包括：基底；发光结构，位于基底的一侧；第一电极和第二电极，位于发光结构背离基底的一侧，第一电极和第二电极分别与发光结构连接，发光结构配置为在第一电极和第二电极的电压差作用下产生光线；发光二极管芯片的发光中心相对于基底的几何中心存在预设偏移量，发光二极管芯片的发光中心为发光结构的发光区域在基底上的正投影的几何中心。本公开实施例的技术方案，在将LED芯片设置在背板上时，可以使得像素内子像素的发光中心更加集中，使得像素发光面积更集中，减小目视的差异性，提高显示效果；另外，可以减小像素间距，提高显示装置的分辨率。

Description

发光二极管芯片和显示装置
技术领域
本公开涉及显示技术领域，尤其涉及一种发光二极管芯片和显示装置。
背景技术
发光二极管(Light-Emitting Diode，LED)芯片作为显示技术的关键技术，已经成为显示行业的一种趋势。如何提高LED显示产品的性能，提升产品竞争力已经成为显示行业共同努力的方向。
现有的LED显示产品，LED芯片尺寸大，受限于LED芯片外形尺寸，像素间距大，像素分割严重，很难实现高分辨率。
发明内容
本公开实施例提供一种发光二极管芯片和显示装置，以解决或缓解现有技术中的一项或更多项技术问题。
作为本公开实施例的第一个方面，本公开实施例提供一种发光二极管芯片，包括：
基底；
发光结构，位于基底的一侧；
第一电极和第二电极，位于发光结构背离基底的一侧，第一电极和第二电极分别与发光结构连接，发光结构配置为在第一电极和第二电极的电压差作用下产生光线；
其中，发光二极管芯片的发光中心相对于基底的几何中心存在预设偏移量，发光二极管芯片的发光中心为发光结构的发光区域在基底上的正投影的几何中心。
在一些可能的实现方式中，发光结构包括至少两个发光部，至少两个发光部依次串联连接，发光二极管芯片的发光中心为发光二极管芯片中所有发光部的发光区域在基底上的正投影的几何中心。
在一些可能的实现方式中，
发光二极管芯片的发光中心相对于基底的几何中心朝向第一方向偏移第一预设偏移量；和/或，
发光二极管的发光中心相对于基底的几何中心朝向第二方向偏移第二预设偏移量；
其中，第一方向与第二方向相互垂直。
在一些可能的实现方式中，各发光部包括依次层叠的第一半导体层、量子阱层和第二半导体层，第一半导体层相比于量子阱层更靠近基底，发光结构中依次相邻的两个发光部的第一个发光部的第二半导体层与第二个发光部的第一半导体层通过桥接金属连接。
在一些可能的实现方式中，桥接金属位于发光部背离基底的一侧，发光二极管芯片还包括：
第二绝缘层，第二绝缘层位于桥接金属背离基底的一侧，第二绝缘层在基底上的正投影包含发光结构在基底上的正投影；
第一电极和第二电极，位于第二绝缘层背离基底的一侧，第一电极与发光结构中第一个发光部的第一半导体层连接，第二电极与发光结构中最后一个发光部的第二半导体层连接；
第一焊接电极和第二焊接电极，第一焊接电极与第一电极接触连接，第二焊接电极与第二电极接触连接；
支撑层，位于第二绝缘层背离基底的一侧，支撑层在基底上的正投影位于发光结构在基底上的正投影的之外的区域。
在一些可能的实现方式中，支撑层的高度范围为4μm至5μm。
在一些可能的实现方式中，支撑层的靠近发光结构一侧的边界与临近的电极的边界之间的距离的范围为10μm至15μm；支撑层的外边界与基底的边界之间的距离的范围为5μm至10μm。
在一些可能的实现方式中，支撑层包括支撑部和弱连接结构，支撑部通过弱连接结构与第二绝缘层连接，弱连接结构包括连接部以及位于相邻两个连接部之间的镂空。
在一些可能的实现方式中，支撑层的材质的热膨胀系数与第二绝缘层的材质的热膨胀系数不相同。
在一些可能的实现方式中，基底包括主出光区域和位于主出光区域之外的辅助出光区域，发光结构在基底上的正投影位于主出光区域，基底的朝向发光结构的一侧表面设置有位于辅助出光区域的多个第一凸起。
在一些可能的实现方式中，
基底的朝向发光结构的一侧表面设置有位于主出光区域的多个第二凸起；
位于辅助出光区域的第一凸起的密度大于位于主出光区域的第二凸起的密度，和/或，在平行于基底的方向上，第一凸起的尺寸大于第二凸起的尺寸。
在一些可能的实现方式中，发光结构中存在一个目标发光部，目标发光部的发光区域面积大于其余各发光部的发光区域面积，目标发光部的发光区域朝向基底的几何中心的背离发光二极管芯片的发光中心一侧延展，目标发光部为发光区域在基底上的正投影包含基底的几何中心的发光部。
作为本公开实施例的第二方面，本公开实施例提供一种显示装置，包括背板以及设置在背板上的多个本公开实施例中任一项的发光二极管芯片；
其中，显示装置包括多个像素，各像素包括至少两个发光二极管芯片，在同一个像素中，按照各发光二极管芯片的发光中心彼此靠近的原则设置各发光二极管芯片的布置方向。
在一些可能的实现方式中，各像素包括三个发光二极管芯片，在同一个像素中，第一发光二极管芯片的第二边缘与第二发光二极管芯片的第二边缘相对布置，第一发光二极管芯片的第一边缘和第二发光二极管芯片的第一边缘朝向同一侧布置，第三发光二极管芯片的第二边缘与第一发光二极管芯片的第一边缘和第二发光二极管芯片的第一边缘相对布置；
其中，第一边缘为第一方向指向的基底的边缘，第二边缘为第二方向指向的基底的边缘；
第一方向为发光二极管芯片的发光中心相对于基底的几何中心偏移第一预设偏移量的方向，第二方向为发光二极管芯片的发光中心相对于基底的几何中心偏移第二预设偏移量的方向，第一方向与第二方向相互垂直。
作为本公开实施例的第三方面，本公开实施例提供一种显示装置，包括背板以及设置在背板上的多个如上的发光二极管芯片；
背板包括衬底基板、位于衬底基板一侧的多对第一焊盘图案和第二焊盘图案、位于第一焊盘图案和第二焊盘图案的背离衬底基板一侧的第三绝缘层，对于各对第一焊盘图案和第二焊盘图案，第三绝缘层开设有用于暴露部分第一焊盘图案和部分第二焊盘图案的窗口；
背板还包括支撑层，支撑层位于第三绝缘层背离衬底基板的一侧，支撑层在衬底基板上的正投影位于窗口之外的区域，支撑层至少包括位于窗口的相对两侧的第一支撑层和第二支撑层，第一支撑层在衬底基板上的正投影至少位于对应的第一焊盘图案在衬底基板上的正投影范围内，第二支撑层在衬底基板上的正投影至少位于对应的第二焊盘图案在衬底基板上的正投影范围内。
本公开实施例的技术方案，在将LED芯片设置在背板上时，可以使得像素内子像素的发光中心更加集中，使得像素的发光中心小型化，使得像素发光面积更集中，减小目视的差异性，提高显示效果；另外，可以减小像素间距，提高显示装置的分辨率。
上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本公开进一步的方面、实施方式和特征将会是容易明白的。
附图说明
在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本公开的一些实施方式，而不应将其视为是对本公开范围的限制。
图1为一种LED芯片的俯视结构示意图；
图2为图1中的C-C截面结构示意图；
图3a为一种承载LED芯片的背板的俯视结构示意图；
图3b为图3a中的D-D截面结构示意图；
图4为LED芯片的焊接电极与背板的焊盘连接后的示意图；
图5为图1所示LED芯片在像素内的排列示意图；
图6为本公开一实施例中LED芯片的俯视结构示意图；
图7为图6中的E-E截面结构示意图；
图8为本公开一实施例中LED芯片在像素内的排列示意图；
图9a～图9c为一种针刺式固晶过程示意图；
图10为LED芯片固晶在背板上后的理想效果示意图；
图11为本公开一实施例中LED芯片固晶过程的一个示意图；
图12为图11中所示背板的俯视结构示意图；
图13为本公开另一实施例中LED芯片的俯视结构示意图；
图14为图13所示LED芯片在一个实施例中的E-E截面结构示意图；
图15为图14所示LED芯片固晶过程的一个示意图；
图16为图13所示LED芯片在另一个实施例中的E-E截面结构示意图；
图17为相关技术中LED芯片的光路示意图；
图18为本公开一实施例中LED芯片的光路示意图；
图19为LED芯片配光曲线示意图；
图20为本公开另一实施例中LED芯片的基底平面结构示意图；
图21a为图20所示基底的辅助出光区域在一个实施例中的局部结构示意图；
图21b为图20所示基底的主出光区域在一个实施例中的局部结构示意图；
图22为采用图20所示基底的LED芯片的光路示意图；
图23为本公开另一实施例中发光二极管芯片的俯视结构示意图示意图。
附图标记说明：
3、发光二极管芯片；301、第一边缘；302、第二边缘；31、基底；311、主出光区域；312、辅助出光区域；32、发光部；320、发光结构；321、第一半导体层；322、量子阱层；323、第二半导体层；33、第一绝缘层；34、桥接金属；351、第一电极；352、第二电极；361、第一焊接电极；362、第二焊接电极；37、第二绝缘层；371、第一过孔；372、第二过孔；40、背板；411、第一焊盘；412、第二焊盘；42、窗口；43、第三绝缘层；50、支撑层；51、第一支撑层；52、第二支撑层；53、支撑部；54、弱连接结构；541、连接部；542、镂空；61、第一部分光线；62、第二部分光线；71、第一曲线；72、第二曲线；81、第一凸起；82、第二凸起。
具体实施方式
在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本公开的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。
为了降低成本，玻璃基TFT线路基板是下一代显示产品的理想承载基板，为配合TFT基板，降低整体功耗，可以首选高压LED芯片。图1为一种LED芯片的俯视结构示意图，图2为图1中的C-C截面结构示意图。如图1和图2所示，LED芯片3可以为高压LED芯片，LED芯片3可以包括两个发光部32。
示例性地，如图2所示，LED芯片3还可以包括基底31。LED芯片3的两个发光部32可以位于基底31的同一侧。也就是说，两个发光部32属于同一个LED芯片3。LED芯片3在基底31上居中设置，也就是说，LED芯片3的发光中心O位于基底31的几何中心O’。需要说明的是，LED芯片的发光中心为LED芯片中所有发光部32的发光区域在基底上的正投影的几何中心。
LED芯片3的类型包括多种，可以根据实际需要选择设置。示例性的，该发光二极管芯片3可以为次毫米发光二极管(Mini Light Emitting Diode，简称Mini LED)芯片，或者，可以为微型发光二极管(Micro Light Emitting Diode，简称Micro LED)芯片。
基底31的类型包括多种，可以根据实际需要选择设置。示例性的，该基底31例如可以为磷化镓(GaP)基底、砷化镓(GaAs)基底、硅基底、碳化硅基底或蓝宝石基底等。
如图1和图2所示，每个发光部32包括依次层叠的第一半导体层321、量子阱(Multiple Quantum Well，简称MQW)层322和第二半导体层323。可以理解的是，发光部的发光区域为第一半导体层321、量子阱层322和第二半导体层323在基底31上的正投影的交叠区域。示例性地，在LED芯片制备过程中，量子阱层322被基底31上的正投影位于第一半导体层321在基底31上的正投影的范围内，第二半导体层323在基底31上的正投影位于量子阱层322在基底31上的正投影的范围内，因此，第二半导体层323所在的区域与发光部的发光区域重合，对于如图2所示的结构，可以将第二半导体层323所在的区域称作发光部的发光区域。其中，第一半导体层321相比于量子阱层322更靠近基底31。第一半导体层321和量子阱层322例如可以直接接触，量子阱层322和第二半导体层323例如可以直接接触。对于高压LED芯片，第一发光部的第二半导体层323与第二发光部的第一半导体层321通过桥接金属34连接。LED芯片还可以包括第一电极351和第二电极352，第一电极351与第一发光部的第一半导体层321连接，第二电极352与第二发光部的第二半导体层323连接。LED芯片还可以包括第一焊接电极361和第二焊接电极362，第一焊接电极361与第一电极351直接接触，第二焊接电极362与第二电极352直接接触。焊接电极可以叫做Bump电极。
受限于固晶工艺，图1和图2所示的LED芯片尺寸大，很难进一步缩小。
图3a为一种承载LED芯片的背板的俯视结构示意图，图3b为图3a中的D-D截面结构示意图，图4为LED芯片的焊接电极与背板的焊盘连接后的示意图。图3a和图3b中示出了一个像素的边缘。如图3a和图3b所示，背板40可以为玻璃基背板。背板40可以包括衬底基板41，在衬底基板41的一侧沉积金属薄膜(例如金属铜薄膜)，对金属薄膜进行图案化处理后形成两个焊盘图案，分别为第一焊盘图案411’和第二焊盘图案412’。在两个焊盘图案的上侧沉积绝缘薄膜，对绝缘薄膜进行图案化处理后形成第三绝缘层43，第三绝缘层43开设有窗口42，通过窗口42暴露出第一焊盘图案411’的一部分和第二焊盘图案412’的一部分，第一焊盘图案411’通过窗口42暴露的部分形成第一焊盘411，第二焊盘图案412’通过窗口42暴露的部分形成第二焊盘412。将LED芯片转移至背板上后，如图4所示，LED芯片的第一焊接电极361和第二焊接电极362分别与第一焊盘411和第二焊盘412连接，因此，第一焊盘411和第二焊盘412的尺寸由LED芯片的第一焊接电极361和第二焊接电极362的尺寸决定。通常，第一焊盘411和第二焊盘412分别相对于第一焊接电极361和第二焊接电极362的边缘外扩约d＝10μm。
对于图3a和图3b所示背板，其中的距离A为第一焊盘411边缘与像素边缘的距离，距离A的大小直接限制了像素间距。
图5为图1所示LED芯片在像素内的排列示意图。如图5所示，像素间距(pitch)为P，A为第一焊盘411边缘与像素边缘的距离，B为两个LED芯片外形之间的间距。B由固晶工艺限制，B值通常约75μm。为了缩小像素间距P，可以对LED芯片进行改进，以缩小像素间距P值。
图6为本公开一实施例中LED芯片的俯视结构示意图，图7为图6中的E-E截面结构示意图。如图6和图7所示，发光二极管芯片可以包括基底31、发光结构320、第一电极351和第二电极352。发光结构320位于基底31的一侧，第一电极351和第二电极352位于发光结构320背离基底31的一侧，第一电极351和第二电极352分别与发光结构320连接，发光结构320配置为在第一电极351和第二电极352的电压差作用下产生光线。
其中，发光二极管芯片的发光中心O相对于基底的几何中心O’存在预设偏移量，发光二极管芯片的发光中心O为发光结构320的发光区域在基底31上的正投影的几何中心。
在一种实施方式中，发光结构320可以包括一个发光部32，发光部32包括依次层叠的第一半导体层321、量子阱(Multiple Quantum Well，简称MQW)层322和第二半导体层323。其中，第一半导体层321相比于量子阱层322更靠近基底31。第一半导体层321和量子阱层322例如可以直接接触，量子阱层322和第二半导体层323例如可以直接接触。在发光结构320包括一个发光部32的情况下，第一电极351和第二电极352可以分别与第一半导体层321和第二半导体层323连接。
在一种实施方式中，LED芯片可以为高压LED芯片，发光结构320可以包括至少两个发光部32，发光结构320中的所有发光部32依次串联连接。
示例性地，LED芯片可以包括两个发光部32，两个发光部32串联连接。例如，第一发光部的第二半导体层323与第二发光部的第一半导体层321通过桥接金属34连接，如图6和图7所示。
需要说明的是，LED芯片的发光部的数量不仅限于2个，还可以为更多个。
如图6所示，LED芯片的发光中心O相对于基底31的几何中心O’存在预设偏移量，也就是说，LED芯片的发光中心O与基底31的几何中心O’不重合。
需要说明的是，LED芯片的发光中心为LED芯片中所有发光部32的发光区域在基底上的正投影的几何中心。需要说明的是，发光部32的发光区域为第一半导体层321、量子阱层322和第二半导体层323在基底31上的正投影的交叠区域。示例性地，在LED芯片制备过程中，如图7所示，量子阱层322被基底31上的正投影位于第一半导体层321在基底31上的正投影的范围内，第二半导体层323在基底31上的正投影位于量子阱层322在基底31上的正投影的范围内，因此，第二半导体层323所在的区域与发光部的发光区域重合，对于如图7所示的结构，可以将第二半导体层323所在的区域称作发光部的发光区域。基底31的几何中心为基底31的用于设置发光部的表面的几何中心，在图6和图7中，基底31的几何中心为基底31的上表面的几何中心。
示例性地，LED芯片的发光中心O相对于基底31的几何中心O’朝向第一方向X偏移第一预设偏移量X1，和/或，LED芯片的发光中心O相对于基底31的几何中心O’朝向第二方向Y偏移第二预设偏移量Y1，第一方向X与第二方向Y相互垂直。
图8为本公开一实施例中LED芯片在像素内的排列示意图。在图8所示实施例中，LED芯片的发光中心O相对于基底31的几何中心O’朝向第一方向X偏移第一预设偏移量X1，LED芯片的发光中心O相对于基底31的几何中心O’朝向第二方向Y偏移第二预设偏移量Y1。可以在像素内设置3个LED芯片，分别设置为R子像素、G子像素和B子像素。R子像素、G子像素和B子像素的设置方向如图8所示。可以理解的是，图8中示出的R子像素、G子像素和B子像素为各发光二极管芯片在背板上的位置示意图，其中，示出了基底31的位置边界，以及第一电极和第二电极的位置边界。
相比于图5所示的实施例，在满足固晶工艺的要求下(B值)，图8所示实施例中三个子像素的发光中心(即三个LED芯片的发光中心)彼此更加靠近，在一个像素中三个子像素的发光中心之间的间距(即三个LED芯片的发光中心之间的间距)更小，使得像素内三个子像素的发光中心更加集中，使得像素的发光中心小型化，使得像素发光面积更集中，可以减小目视的差异性，提高显示效果。
并且，本公开实施例中的LED芯片，相比于图5所示的实施例，在A值满足工艺要求的前提下(例如图8中A值与图5中A值可以相同)，图8所示实施例中的LED芯片的发光中心O相比于图5所示实施例中的LED芯片的发光中心O更加靠近像素的中心，从而，图8所示实施例中的像素间距P1可以小于图5所示实施例中的像素间距P，因此，采用本公开实施例中的LED芯片，背板上可以设置更多个像素，提高显示装置的分辨率，使显示画面更精细。
在一种实施方式中，第一预设偏移量X1的范围以及第二预设偏移量Y1的范围可以根据需要设置，在此不作具体限定。
在一种实施方式中，基底31的边缘与邻近的第一半导体层的边缘之间的距离d1大于或等于预设值m，预设值m为10μm至15μm，如图6所示。可以理解的是，虽然图6中基底31的四个边缘与邻近的第一半导体层的边缘之间的距离分别以d标识出，但这四个距离可以是分别不相同的。
在一种实施方式中，发光结构中依次相邻的两个发光部的第一个发光部的第二半导体层323与第二个发光部的第一半导体层321通过桥接金属34连接，如图7所示。
在一种实施方式中，如图6和图7所示，基底31的类型包括多种，可以根据实际需要选择设置。示例性的，该基底31例如可以为磷化镓(GaP)基底、砷化镓(GaAs)基底、硅基底、碳化硅基底或蓝宝石基底等。
在一种实施方式中，量子阱层322的材料可以为氮化镓(GaN)。
可选的，第一半导体层321和第二半导体层323掺杂类型可以不相同。
例如，第一半导体层321的材料可以为P型半导体材料，相应的，第二半导体层323的材料可以为N型半导体材料。或者，第一半导体层321的材料可以为N型半导体材料，相应的，第二半导体层323的材料可以为P型半导体材料。
第一半导体层321和第二半导体层323的材料包括多种，可以根据实际需要选择设置。示例性的，第一半导体层321和第二半导体层323中的本征半导体材料相同，该本征半导体材料可以为GaN、GaP、砷化铝镓(AlGaAs)和磷化铝镓铟(AlGaInP)中的任一种。
需要说明的是，发光二极管芯片3中基底31的类型，可以根据上述发光部32中第一半导体层321和第二半导体层323的材料而定。
在一种实施方式中，如图7所示，LED芯片还可以包括第一绝缘层33，第一绝缘层33位于第二半导体层323背离基底31的一侧，桥接金属34位于第一绝缘层33背离基底31的一侧。对于相互连接的两个发光部，第一绝缘层33设置有第三过孔和第四过孔，第三过孔用于暴露第一发光部的第二半导体层323，第四过孔用于暴露第二发光部的第一半导体层321。桥接金属34通过第三过孔与第一发光部的第二半导体层323连接，桥接金属34通过第四过孔与第二发光部的第一半导体层321连接，实现了第一发光部和第二发光部的串联连接。
在一种实施方式中，如图7所示，LED芯片还可以包括第二绝缘层37，第二绝缘层37位于桥接金属34背离基底31的一侧，第二绝缘层37在基底31上的正投影包含发光结构320在基底31上的正投影，示例性地，第二绝缘层37在基底31上的正投影可以与基底31的边缘重合。第二绝缘层37开设有第一过孔371和第二过孔372，第一过孔371用于暴露第一发光部的第一半导体层321，第二过孔372用于暴露第二发光部的第二半导体层323。
示例性地，第二绝缘层37的材质可以与第一绝缘层33的材质相同。例如，第二绝缘层37的材质可以包括硅氧化物(SiOx)、钛氧化物(TiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种，可以是单层、多层或复合层。
在一种实施方式中，如图7所示，第一电极351和第二电极352可以位于第二绝缘层37背离基底31的一侧。第一电极351与发光结构中第一个发光部的第一半导体层321连接，第二电极352与发光结构中最后一个发光部的第二半导体层323连接。在图7中，第一电极351通过第一过孔371与第一发光部的第一半导体层321连接，第二电极352通过第二过孔372与第二发光部的第二半导体层323连接。
示例性地，第二绝缘层37的朝向第一电极351和第二电极352一侧的表面可以呈平坦表面，从而，第一电极351和第二电极352可以形成在平坦表面上。
在一种实施方式中，如图7所示，LED芯片还可以包括第一焊接电极361和第二焊接电极362，第一焊接电极361与第一电极351直接接触，第二焊接电极362与第二电极352直接接触。第一焊接电极361在基底31上的正投影可以与第一电极351在基底31上的正投影重合，第二焊接电极362在基底31上的正投影可以与第二电极352在基底31上的正投影重合。
本公开实施例中的LED芯片，任意相邻的两个发光部32中的第一半导体层321相互独立设置、量子阱层322相互独立设置、第二半导体层323相互独立设置。每个发光部32可以对应具有一个发光区域。LED芯片3包括至少两个发光部32，则对应具有至少两个独立的发光区域。由于发光结构中所有的发光部32依次串联连接，因此，LED芯片中所有的发光部的发光区域同时发光。LED芯片的发光中心即为所有的发光部的发光区域在基底31的正投影的几何中心。
示例性地，本公开实施例中的LED芯片的第一电极351和第二电极352的面积相比于图1中LED芯片的第一电极351和第二电极352的面积可以更小，从而可以进一步减小像素间距，提高显示装置的分辨率。
在一种实施方式中，如图7所示，第一电极351和第二电极352的厚度范围可以为1μm至2μm(包括端点值)。可以理解的是，“厚度”为膜层在垂直于基底方向上的尺寸。
示例性地，第一焊接电极361和第二焊接电极362的厚度可以由工艺和材料决定。采用印刷工艺形成第一焊接电极361和第二焊接电极362时，第一焊接电极361和第二焊接电极362的厚度范围可以为25μm至35μm(包括端点值)；采用电镀工艺形成第一焊接电极361和第二焊接电极362时，第一焊接电极361和第二焊接电极362的厚度范围可以为15μm至25μm(包括端点值)；采用蒸镀工艺形成第一焊接电极361和第二焊接电极362时，第一焊接电极361和第二焊接电极362的厚度范围可以小于或等于8μm。
图9a～图9c为一种针刺式固晶过程示意图。如图9a～图9c所示，在背板的第一焊盘411和第二焊盘412位置印刷连接材料50，连接材料可以采用助焊剂等具有粘性的材料，例如锡膏，如图9a所示；采用顶针下压承载膜使LED芯片3放置于对应位置，如图9b所示；由于本公开实施例中LED芯片3的特性，电极区域(焊接电极所在的区域)与非电极区域存在高度差，使得电极区域与非电极区域存在重力差，在重力差的作用下，LED芯片容易发生倾倒现象，如图9c所示，致使回流焊后LED芯片3在背板上倾倒，影响显示。
图10为LED芯片固晶在背板上后的理想效果示意图。采用本公开实施例的LED芯片，希望在固晶过程中，回流焊后LED芯片3在背板上不产生倾倒，以达到如图10所示的效果。
图11为本公开一实施例中LED芯片固晶过程的一个示意图。图12为图11中所示背板的俯视结构示意图。如图11所示，在一种实施方式中，背板40可以包括衬底基板41、位于衬底基板41一侧的多对第一焊盘图案411’和第二焊盘图案412’(图11中只示出一对第一焊盘图案411’和第二焊盘图案412’)，以及位于第一焊盘图案411’和第二焊盘图案412’的背离衬底基板41一侧的第三绝缘层43。对于各对第一焊盘图案411’和第二焊盘图案412’，第三绝缘层43开设有窗口42，窗口42用于暴露部分第一焊盘图案411’和部分第二焊盘图案412’。第一焊盘图案411’和第二焊盘图案412’通过窗口42暴露的部分分别形成第一焊盘411和第二焊盘412。背板40还可以包括支撑层50，支撑层50位于第三绝缘层43背离衬底基板41的一侧，支撑层50在衬底基板41上的正投影位于窗口42之外的区域。支撑层50至少包括第一支撑层51和第二支撑层52，第一支撑层51和第二支撑层52分别位于窗口42的相对两侧，第一支撑层51在衬底基板41上的正投影至少位于对应的第一焊盘图案411’在衬底基板41上的正投影范围内；第二支撑层52在衬底基板41上的正投影至少位于对应的第二焊盘图案412’在衬底基板41上的正投影范围内。
这样的结构，支撑层50便可以位于LED芯片的两个焊接电极之外的区域，并且位于LED芯片的第二绝缘层37与第一焊盘图案411’之间(例如，第一支撑层51位于第二绝缘层37与第一焊盘图案411’之间，第二支撑层52位于第二绝缘层37与第二焊盘图案412’之间)。在固晶的回流焊过程中，支撑层50便可以支撑在第二绝缘层37表面上，防止LED芯片发生倾倒，使得LED芯片可以达到如图10所示的固晶效果。
在一种实施方式中，支撑层50的材料可以与第三绝缘层43的材料相同。支撑层50的高度范围可以为4μm至5μm(包括端点值)，示例性地，支撑层50的高度可以为4.5μm。
图13为本公开另一实施例中LED芯片的俯视结构示意图，图14为图13所示LED芯片在一个实施例中的E-E截面结构示意图，图15为图14所示LED芯片固晶过程的一个示意图。在一种实施方式中，如图13和图14所示，LED芯片还可以包括支撑层50，支撑层50位于第二绝缘层37的背离基底31的一侧，支撑层50位于各发光部32之外的区域。
在一种实施方式中，如图13所示，支撑层50的靠近发光结构320一侧的边界与临近的电极(第一电极351或第二电极352)的边界之间的距离d2的范围为10μm至15μm；支撑层50的外边界与基底31的边界之间的距离d3的范围可以为5μm至10μm。可以理解的是，虽然图13和图14标注了多个d3和d4，可以理解的是，不同位置的d3可以不相同，只要d3的范围为10μm至15μm即可；不同位置的d4可以不相同，只要d4的范围为5μm至10μm即可。
在一种实施方式中，如图14所示，支撑层50的高度h的范围可以为4μm至5μm(包括端点值)，示例性地，支撑层50的高度可以为4.5μm。
如图14所示，支撑层50与焊接电极之间的距离Δh可以由焊接电极回流焊后摊平的高度决定。示例性地，焊接电极可以采用蒸镀工艺形成，焊接电极的材质可以为SnAgCu，焊接电极的厚度可以为8μm。示例性地，焊接电极回流焊后厚度约为2.5μm，第一电极351和第二电极352的厚度可以为2μm，支撑层50的高度可以为4.5μm。
通过设置支撑层50，在将LED芯片固晶到背板的过程中，可以将LED芯片局限在背板的焊盘区域(窗口42区域)内，并且在固晶的回流焊过程中，支撑层50便可以支撑在背板的第三绝缘层43上，保持LED芯片平衡，防止LED芯片发生偏移或倾倒，使得LED芯片可以达到如图10所示的固晶效果。
在一种实施方式中，支撑层50的材质可以与第二绝缘层37的材质相同。
图16为图13所示LED芯片在另一个实施例中的E-E截面结构示意图。如图16所示，支撑层50可以包括支撑部53和弱连接结构54，弱连接结构54位于支撑部53和第二绝缘层37之间，支撑部53通过弱连接结构54与第二绝缘层37连接。弱连接结构54包括连接部541以及位于相邻两个连接部541之间的镂空542。
示例性地，在第二绝缘层37的背离基底31的一侧形成支撑层50后，可以采用MEMS制造工艺在支撑部53与第二绝缘层37之间形成镂空542，从而形成弱连接结构54。
如图16所示，连接部541自第二绝缘层37朝向支撑部53方向延伸，镂空542自第二绝缘层37朝向支撑部53方向延伸，相邻两个连接部541之间均设置有镂空542。在平行于基底31的方向上，镂空542的截面面积大于连接部541的截面面积。这样可以进一步减小支撑部53与第二绝缘层37的连接面积，有利于弱连接结构54在后续工艺中断裂。
在一种实施方式中，支撑层50的材质的热膨胀系数与第二绝缘层37的材质的热膨胀系数不相同，二者存在预设差值。示例性地，支撑层50的材质可以包括金属氧化物。
图14所示的LED芯片中，支撑层50为实体结构，在固晶过程中，由于挤压会增加第三绝缘层43和第二绝缘层37的断裂风险。采用图16所示的LED芯片，弱连接结构54使得支撑层50具有一定的柔性，在固晶过程中，支撑层50可以很好地支撑LED芯片，避免LED芯片偏移或倾倒，而且可以减小挤压导致的第三绝缘层43或第二绝缘层37的断裂风险；在后续回流焊过程中，由于支撑层50与第二绝缘层37的热膨胀系数差异，使得弱连接结构54与第二绝缘层37的横向材料的扩张比例存在差异，导致弱连接结构54承受剪切力而断裂，从而断开支撑部53与第二绝缘层37之间的连接。并且，在后续对显示装置清洗过程中可以去除支撑部53，实现图10所示的固晶效果。
需要说明的是，支撑层50的材质的热膨胀系数与第二绝缘层37的材质的热膨胀系数的预设差值的范围可以根据需要设置，只要在回流焊过程中可以使得弱连接结构54承受剪切力而断裂即可。
图17为相关技术中LED芯片的光路示意图。如图17所示，LED芯片为高压LED芯片，LED芯片的发光中心位于基底31的几何中心。量子阱层322发出的光可以分为第一部分光线61和第二部分光线62，第一部分光线61通过基底31后从出光侧(远离发光部的一侧)一次出射，第二部分光线62经过多次反射后出射。大部分光线从基底31的出光侧出射，对于MiniLED(尺寸通常为2mil*4mil)，各个方向出光的比例大致按照朗伯型分布(半亮度角120°)，由于Mini LED侧面占比增加，Mini LED的半亮度角在140°～150°。
图18为本公开一实施例中LED芯片的光路示意图。如图18所示，本公开实施例中的LED芯片，LED芯片的发光中心相对于基底31的几何中心偏移。量子阱层322发出的光可以分为第一部分光线61和第二部分光线62，第一部分光线61通过基底31后从出光侧(远离发光部的一侧)一次出射，第一部分光线61的出射光线不变。第二部分光线62在基底31内产生全反射，从基底31的朝向发光部32的一侧出射或者从基底31的侧面出射。从而，LED芯片的发光区域光线较强，发光区域之外的区域光线较弱。从LED芯片的出光侧出射光线会根据LED芯片的发光区域面积改变。需要说明的是，LED芯片的出光侧为基底31远离发光部的一侧。
图19为LED芯片配光曲线示意图。其中，配光曲线是按照LED芯片整体外形(即基底的外形)得到的，图19中第一曲线71为图17所示LED芯片的配光曲线，图17所示LED芯片的发光中心位于基底31的几何中心，因此，图17所示LED芯片的配光曲线近似为对称曲线。
图19中第二曲线72为本公开实施例中LED芯片(如图7所示)的配光曲线。从图18可以看出，本公开实施例中的LED芯片的光线会集中从发光区域出射，由于本公开实施例中LED芯片的发光中心相对于基底31的几何中心偏移，导致配光曲线存在严重的不对称。
图20为本公开另一实施例中LED芯片的基底平面结构示意图。如图20所示，基底31可以包括主出光区域311和辅助出光区域312，辅助出光区域312位于主出光区域311之外。LED芯片的各发光部32在基底31上的正投影均位于主出光区域311。
图21a为图20所示基底的辅助出光区域在一个实施例中的局部结构示意图；图21b为图20所示基底的主出光区域在一个实施例中的局部结构示意图。在一种实施方式中，基底31的朝向发光部32的一侧表面设置有位于辅助出光区域312的多个第一凸起81，如图21a所示。示例性地，可以对基底31的朝向发光部32的一侧表面进行刻蚀，形成位于辅助出光区域312的多个第一凸起81。例如，基底31可以为蓝宝石基底，对蓝宝石基底的朝向发光部32的一侧表面进行刻蚀，形成位于辅助出光区域312的多个第一凸起81。
图22为采用图20所示基底的LED芯片的光路示意图。如图22所示，量子阱层322发出的光可以分为第一部分光线61和第二部分光线62，第一部分光线61通过基底31从基底31的出光侧一次出射，第二部分光线62在基底31内产生全反射后进入辅助出光区域312，在第一凸起81的作用下朝向出光侧反射并从出光侧出射，增加了辅助出光区域312的出射光线，调整了LED芯片的光形，使得本公开实施例中LED芯片的配光曲线更加接近于对称曲线。
在一种实施方式中，基底31的朝向发光部32的一侧表面设置有位于主出光区域311的多个第二凸起82，如图21b所示。位于辅助出光区域312的第一凸起81的密度大于位于主出光区域311的第二凸起82的密度。从而，在增加辅助出光区域312的出射光线的情况下，可以减少主出光区域311的出射光线，调整了LED芯片的配光曲线，使得本公开实施例中LED芯片的配光曲线更加接近于图19中第一曲线71。
示例性地，在辅助出光区域312，沿远离主出光区域311的方向，第二凸起82的密度逐渐增大。从而，可以防止辅助出光区域312的光线从基底侧面或朝向发光部一侧出射。
在一种实施方式中，第一凸起81与第二凸起82的具体结构和尺寸可以根据需要设置。示例性地，第一凸起81的结构可以为锥形或锯齿状。示例性地，第一凸起81与第二凸起82的结构可以相同。
通过调整辅助出光区域312的第一凸起81和主出光区域311的第二凸起82的密度来调整LED芯片的光形和配光曲线，不需要改变刻蚀的参数，并且在后续的金属有机化学气相沉积(MOCVD)过程中，不会对芯片制作造成太大影响。
在一种实施方式中，在平行于基底31的方向上，第一凸起81的尺寸可以大于第二凸起82的尺寸。这样的结构，可以增加由辅助出光区域312出射的光线，减少由主出光区域311出射的光效，进而实现调整LED芯片的光形和配光曲线的效果。
需要说明的是，辅助出光区域312的第一凸起81和主出光区域311的第二凸起82的具体分布可以根据LED芯片的面积确定，可以按照面积占比设置第一凸起81和第二凸起82的密度比例，也可以参考光学模拟数据设置第一凸起81和第二凸起82的密度比例。
图23为本公开另一实施例中发光二极管芯片的俯视结构示意图示意图。在一种实施方式中，如图23所示，发光结构320包括至少两个发光部32，发光结构320中的所有发光部32依次串联连接。发光结构320中存在一个目标发光部32’。目标发光部32’为发光区域在基底31上的正投影包含基底31的几何中心O’的发光部，图23中示出了目标发光部32’。目标发光部32’的发光区域面积大于其余各发光部的发光区域面积。目标发光部32’的发光区域朝向基底31的几何中心O’的背离发光二极管芯片的发光中心O一侧延展。例如，在图23中，发光二极管芯片的发光中心O位于基底31的几何中心O’的右下侧，目标发光部32’的发光区域朝向基底31的几何中心O’左上侧延展。
本公开实施例还提供一种显示装置，显示装置包括背板以及设置在背板上的多个发光二极管芯片，发光二极管芯片采用本公开任一实施例中的发光二极管芯片。
参考图8，显示装置包括多个像素，图8中示出了一个像素。各像素包括至少两个发光二极管芯片，在同一个像素中，按照各发光二极管芯片的发光中心彼此靠近的原则设置各发光二极管芯片的布置方向。
在一种实施方式中，参考图8，各像素包括三个发光二极管芯片，分别为第一发光二极管芯片(R子像素)、第二发光二极管芯片(G子像素)和第三发光二极管芯片(B子像素)。在同一个像素中，第一发光二极管芯片的第二边缘302与第二发光二极管芯片的第二边缘302相对布置，第一发光二极管芯片的第一边缘301和第二发光二极管芯片的第一边缘301朝向同一侧(右侧)布置，第三发光二极管芯片的第二边缘302与第一发光二极管芯片的第一边缘301和第二发光二极管芯片的第一边缘301相对布置。
其中，第一边缘301为第一方向X指向的基底31的边缘，第二边缘302为第二方向Y指向的基底31的边缘。
第一方向X为发光二极管芯片的发光中心相对于基底31的几何中心偏移第一预设偏移量的方向，第二方向为发光二极管芯片的发光中心相对于基底的几何中心偏移第二预设偏移量的方向，第一方向X与第二方向Y相互垂直。
可选的，在将发光二极管芯片3固晶到背板上之后，可以对发光二极管芯片3中的基底31进行剥离，使得发光二极管芯片3仅包括发光结构。当然，在将发光二极管芯片3固晶到背板上之后，也可以保留基底31。具体可以根据实际需要选择设置。
本公开实施例还提供一种显示装置，显示装置包括背板以及设置在背板上的多个如上实施例中的发光二极管芯片。
参考图11和图12，背板40包括衬底基板41、位于衬底基板41一侧的多对第一焊盘图案411’和第二焊盘图案412’、位于第一焊盘图案411’和第二焊盘图案412’的背离衬底基板31一侧的第三绝缘层43，对于各对第一焊盘图案411’和第二焊盘图案412’，第三绝缘层43开设有用于暴露部分第一焊盘图案411’和部分第二焊盘图案412’的窗口42。
背板40还包括支撑层50，支撑层50位于第三绝缘层43背离衬底基板41的一侧，支撑层50在衬底基板41上的正投影位于窗口42之外的区域，支撑层50至少包括位于窗口42的相对两侧的第一支撑层51和第二支撑层52，第一支撑层51在衬底基板41上的正投影至少位于对应的第一焊盘图案411’在衬底基板41上的正投影范围内，第二支撑层52在衬底基板41上的正投影至少位于对应的第二焊盘图案412’在衬底基板41上的正投影范围内。
显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
在本说明书的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者多个该特征。在本公开的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本公开中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本公开中的具体含义。
在本公开中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。
上文的公开提供了许多不同的实施方式或例子用来实现本公开的不同结构。为了简化本公开，上文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本公开。此外，本公开可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。
以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

Claims (15)

1.一种发光二极管芯片，其特征在于，包括：
基底；
发光结构，位于所述基底的一侧；
第一电极和第二电极，位于所述发光结构背离所述基底的一侧，所述第一电极和所述第二电极分别与所述发光结构连接，所述发光结构配置为在所述第一电极和所述第二电极的电压差作用下产生光线；
其中，所述发光二极管芯片的发光中心相对于所述基底的几何中心存在预设偏移量，所述发光二极管芯片的发光中心为所述发光结构的发光区域在所述基底上的正投影的几何中心。
2.根据权利要求1所述的发光二极管芯片，其特征在于，所述发光结构包括至少两个发光部，所述至少两个发光部依次串联连接，所述发光二极管芯片的发光中心为所述发光二极管芯片中所有发光部的发光区域在所述基底上的正投影的几何中心。
3.根据权利要求1所述的发光二极管芯片，其特征在于，
所述发光二极管芯片的发光中心相对于所述基底的几何中心朝向第一方向偏移第一预设偏移量；和/或，
所述发光二极管的发光中心相对于所述基底的几何中心朝向第二方向偏移第二预设偏移量；
其中，所述第一方向与所述第二方向相互垂直。
4.根据权利要求2所述的发光二极管芯片，其特征在于，各所述发光部包括依次层叠的第一半导体层、量子阱层和第二半导体层，所述第一半导体层相比于所述量子阱层更靠近所述基底，所述发光结构中依次相邻的两个发光部的第一个发光部的第二半导体层与第二个发光部的第一半导体层通过桥接金属连接。
5.根据权利要求4所述的发光二极管芯片，其特征在于，所述桥接金属位于所述发光部背离所述基底的一侧，所述发光二极管芯片还包括：
第二绝缘层，所述第二绝缘层位于所述桥接金属背离所述基底的一侧，所述第二绝缘层在所述基底上的正投影包含所述发光结构在所述基底上的正投影；
所述第一电极和所述第二电极，位于所述第二绝缘层背离所述基底的一侧，所述第一电极与所述发光结构中第一个发光部的第一半导体层连接，所述第二电极与所述发光结构中最后一个发光部的第二半导体层连接；
第一焊接电极和第二焊接电极，所述第一焊接电极与所述第一电极接触连接，所述第二焊接电极与所述第二电极接触连接；
支撑层，位于所述第二绝缘层背离所述基底的一侧，所述支撑层在所述基底上的正投影位于所述发光结构在所述基底上的正投影的之外的区域。
6.根据权利要求5所述的发光二极管芯片，其特征在于，所述支撑层的高度范围为4μm至5μm。
7.根据权利要求5所述的发光二极管芯片，其特征在于，所述支撑层的靠近所述发光结构一侧的边界与临近的电极的边界之间的距离的范围为10μm至15μm；所述支撑层的外边界与所述基底的边界之间的距离的范围为5μm至10μm。
8.根据权利要求5所述的发光二极管芯片，其特征在于，所述支撑层包括支撑部和弱连接结构，所述支撑部通过所述弱连接结构与所述第二绝缘层连接，所述弱连接结构包括连接部以及位于相邻两个所述连接部之间的镂空。
9.根据权利要求8所述的发光二极管芯片，其特征在于，所述支撑层的材质的热膨胀系数与所述第二绝缘层的材质的热膨胀系数不相同。
10.根据权利要求1至9中任一项所述的发光二极管芯片，其特征在于，所述基底包括主出光区域和位于所述主出光区域之外的辅助出光区域，所述发光结构在所述基底上的正投影位于所述主出光区域，所述基底的朝向所述发光结构的一侧表面设置有位于所述辅助出光区域的多个第一凸起。
11.根据权利要求10所述的发光二极管芯片，其特征在于，
所述基底的朝向所述发光结构的一侧表面设置有位于所述主出光区域的多个第二凸起；
位于所述辅助出光区域的第一凸起的密度大于位于所述主出光区域的第二凸起的密度，和/或，在平行于所述基底的方向上，所述第一凸起的尺寸大于所述第二凸起的尺寸。
12.根据权利要求2至9中任一项所述的发光二极管芯片，其特征在于，所述发光结构中存在一个目标发光部，所述目标发光部的发光区域的面积大于其余各发光部的发光区域的面积，所述目标发光部的发光区域朝向所述基底的几何中心的背离所述发光二极管芯片的发光中心一侧延展，所述目标发光部为发光区域在所述基底上的正投影包含所述基底的几何中心的发光部。
13.一种显示装置，其特征在于，包括背板以及设置在所述背板上的多个如权利要求1至12中任一项所述的发光二极管芯片；
其中，所述显示装置包括多个像素，各像素包括至少两个所述发光二极管芯片，在同一个像素中，按照各所述发光二极管芯片的发光中心彼此靠近的原则设置各所述发光二极管芯片的布置方向。
14.根据权利要求13所述的显示装置，其特征在于，各像素包括三个所述发光二极管芯片，在同一个像素中，第一发光二极管芯片的第二边缘与第二发光二极管芯片的第二边缘相对布置，第一发光二极管芯片的第一边缘和第二发光二极管芯片的第一边缘朝向同一侧布置，第三发光二极管芯片的第二边缘与第一发光二极管芯片的第一边缘和第二发光二极管芯片的第一边缘相对布置；
其中，所述第一边缘为第一方向指向的所述基底的边缘，所述第二边缘为第二方向指向的所述基底的边缘；
所述第一方向为所述发光二极管芯片的发光中心相对于所述基底的几何中心偏移第一预设偏移量的方向，所述第二方向为所述发光二极管芯片的发光中心相对于所述基底的几何中心偏移第二预设偏移量的方向，所述第一方向与所述第二方向相互垂直。
15.一种显示装置，其特征在于，包括背板以及设置在所述背板上的多个如权利要求1至4中任一项或如权利要求10至12中任一项所述的发光二极管芯片；
所述背板包括衬底基板、位于所述衬底基板一侧的多对第一焊盘图案和第二焊盘图案、位于所述第一焊盘图案和所述第二焊盘图案的背离所述衬底基板一侧的第三绝缘层，对于各对所述第一焊盘图案和第二焊盘图案，所述第三绝缘层开设有用于暴露部分所述第一焊盘图案和部分所述第二焊盘图案的窗口；
所述背板还包括支撑层，所述支撑层位于所述第三绝缘层背离所述衬底基板的一侧，所述支撑层在所述衬底基板上的正投影位于所述窗口之外的区域，所述支撑层至少包括位于所述窗口的相对两侧的第一支撑层和第二支撑层，所述第一支撑层在所述衬底基板上的正投影至少位于对应的所述第一焊盘图案在所述衬底基板上的正投影范围内，所述第二支撑层在所述衬底基板上的正投影至少位于对应的所述第二焊盘图案在所述衬底基板上的正投影范围内。
CN202110961540.6A 2021-08-20 2021-08-20 发光二极管芯片和显示装置 Active CN113675305B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110961540.6A CN113675305B (zh) 2021-08-20 2021-08-20 发光二极管芯片和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110961540.6A CN113675305B (zh) 2021-08-20 2021-08-20 发光二极管芯片和显示装置

Publications (2)

Publication Number Publication Date
CN113675305A true CN113675305A (zh) 2021-11-19
CN113675305B CN113675305B (zh) 2023-10-03

Family

ID=78544619

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110961540.6A Active CN113675305B (zh) 2021-08-20 2021-08-20 发光二极管芯片和显示装置

Country Status (1)

Country Link
CN (1) CN113675305B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115346972A (zh) * 2022-10-18 2022-11-15 武汉芯享光电科技有限公司 一种显示模组及显示模组的制作方法
CN115620634A (zh) * 2022-09-29 2023-01-17 上海天马微电子有限公司 显示模组和显示装置
WO2023206079A1 (zh) * 2022-04-26 2023-11-02 京东方科技集团股份有限公司 发光芯片、发光基板、显示装置和发光基板的制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090159902A1 (en) * 2005-12-19 2009-06-25 Showa Denko K.K. Flip-chip type semiconductor light-emitting device, method for manufacturing flip-chip type semiconductor light-emitting device, printed circuit board for flip-chip type semiconductor light-emitting device, mounting structure for flip-chip type semiconductor light-emitting device, and light-emitting diode lamp
CN106920869A (zh) * 2015-12-26 2017-07-04 日亚化学工业株式会社 发光装置以及发光装置的制造方法
CN109119436A (zh) * 2018-09-29 2019-01-01 华南理工大学 表面粗化的纳米孔led阵列芯片及其制备方法
CN111525017A (zh) * 2020-07-03 2020-08-11 华引芯（武汉）科技有限公司 一种高光效倒装led全无机器件及其制作方法
WO2020253327A1 (en) * 2019-06-20 2020-12-24 Boe Technology Group Co., Ltd. Display substrate, preparation method thereof and display device
WO2021068114A1 (zh) * 2019-10-08 2021-04-15 厦门三安光电有限公司 一种发光二极管

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090159902A1 (en) * 2005-12-19 2009-06-25 Showa Denko K.K. Flip-chip type semiconductor light-emitting device, method for manufacturing flip-chip type semiconductor light-emitting device, printed circuit board for flip-chip type semiconductor light-emitting device, mounting structure for flip-chip type semiconductor light-emitting device, and light-emitting diode lamp
CN106920869A (zh) * 2015-12-26 2017-07-04 日亚化学工业株式会社 发光装置以及发光装置的制造方法
CN109119436A (zh) * 2018-09-29 2019-01-01 华南理工大学 表面粗化的纳米孔led阵列芯片及其制备方法
WO2020253327A1 (en) * 2019-06-20 2020-12-24 Boe Technology Group Co., Ltd. Display substrate, preparation method thereof and display device
WO2021068114A1 (zh) * 2019-10-08 2021-04-15 厦门三安光电有限公司 一种发光二极管
CN111525017A (zh) * 2020-07-03 2020-08-11 华引芯（武汉）科技有限公司 一种高光效倒装led全无机器件及其制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023206079A1 (zh) * 2022-04-26 2023-11-02 京东方科技集团股份有限公司 发光芯片、发光基板、显示装置和发光基板的制作方法
CN115620634A (zh) * 2022-09-29 2023-01-17 上海天马微电子有限公司 显示模组和显示装置
CN115346972A (zh) * 2022-10-18 2022-11-15 武汉芯享光电科技有限公司 一种显示模组及显示模组的制作方法

Also Published As

Publication number Publication date
CN113675305B (zh) 2023-10-03

Similar Documents

Publication Publication Date Title
US20200203565A1 (en) Micro light emitting diode and manufacturing method thereof
CN113675305B (zh) 发光二极管芯片和显示装置
CN109075184B (zh) 发光二极管
US11056614B2 (en) Micro light-emitting diode chip
EP2533313B1 (en) Light emitting diode
US10522712B2 (en) Micro light-emitting diode chip
US10325892B2 (en) Light emitting device and manufacturing method thereof
US7205648B2 (en) Flip-chip light emitting diode package structure
US20100237379A1 (en) Light emitting device
CN102456796A (zh) 半导体发光装置
WO2015151401A1 (ja) 半導体ユニット、半導体素子、発光装置、表示装置、半導体素子の製造方法
CN110429098B (zh) 一种显示面板及其制作方法、显示装置
US10879306B2 (en) Micro semiconductor structure
JP5515685B2 (ja) 発光素子及びそれを用いた発光装置の製造方法
JP4871694B2 (ja) 発光ダイオードパッケージ
KR100759896B1 (ko) 적어도 하나의 발광소자가 장착된 백라이트 모듈 및 그제작 방법
CN114373839A (zh) 发光二极管芯片及其制备方法和显示装置
KR20160110587A (ko) 반도체 발광소자
US20240072012A1 (en) Light emitting display unit and display apparatus
US20210242384A1 (en) Light-emitting diode chip, display panel, electronic device
KR102601420B1 (ko) 금속 벌크를 포함하는 발광 소자
CN112447898B (zh) Led组件及显示装置、以及led组件的制作方法及显示装置的制作方法
TWI836732B (zh) 光電半導體元件
US20240170613A1 (en) Optoelectronic semiconductor element
US20210359187A1 (en) Light emitting device substrate and light emitting device package including the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant