JP2006179826A - 半導体レーザ装置 - Google Patents
半導体レーザ装置 Download PDFInfo
- Publication number
- JP2006179826A JP2006179826A JP2004374045A JP2004374045A JP2006179826A JP 2006179826 A JP2006179826 A JP 2006179826A JP 2004374045 A JP2004374045 A JP 2004374045A JP 2004374045 A JP2004374045 A JP 2004374045A JP 2006179826 A JP2006179826 A JP 2006179826A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- mounting substrate
- solder
- mounting
- mesa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0235—Method for mounting laser chips
- H01S5/02355—Fixing laser chips on mounts
- H01S5/0237—Fixing laser chips on mounts by soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/023—Mount members, e.g. sub-mount members
- H01S5/02315—Support members, e.g. bases or carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0233—Mounting configuration of laser chips
- H01S5/0234—Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0233—Mounting configuration of laser chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0235—Method for mounting laser chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/024—Arrangements for thermal management
- H01S5/02469—Passive cooling, e.g. where heat is removed by the housing as a whole or by a heat pipe without any active cooling element like a TEC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
- H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
- H01S5/4031—Edge-emitting structures
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
【課題】 半導体レーザと実装基体とが剥離しない程度にハンダの接合強度を得る。
【解決手段】 実装基体(6)と、ハンダ(5)により実装基体の実装面(6a)に接合される半導体レーザ(1)と、実装基体の実装面に接合される半導体レーザの接合面(1a)に設けられていて、該接合面に形成された素子分離溝(2)により互いに分離されるエミッタ(3)および非活性メサ領域部(4)と、を具備し、半導体レーザの接合面における非活性メサ領域部には、該非活性メサ領域部を分離する少なくとも一つのメサ分離溝(7)が形成されている半導体レーザ装置(10)が提供される。半導体レーザの接合面と実装基体の実装面との間のハンダは、素子分離溝およびメサ分離溝の内壁に配置されるフィレット部(9a、9b)を含むようになる。フィルファクタは50%以上であるのが好ましい。
【選択図】 図1
【解決手段】 実装基体(6)と、ハンダ(5)により実装基体の実装面(6a)に接合される半導体レーザ(1)と、実装基体の実装面に接合される半導体レーザの接合面(1a)に設けられていて、該接合面に形成された素子分離溝(2)により互いに分離されるエミッタ(3)および非活性メサ領域部(4)と、を具備し、半導体レーザの接合面における非活性メサ領域部には、該非活性メサ領域部を分離する少なくとも一つのメサ分離溝(7)が形成されている半導体レーザ装置(10)が提供される。半導体レーザの接合面と実装基体の実装面との間のハンダは、素子分離溝およびメサ分離溝の内壁に配置されるフィレット部(9a、9b)を含むようになる。フィルファクタは50%以上であるのが好ましい。
【選択図】 図1
Description
本発明は半導体レーザ装置に関し、特に、半導体レーザの構造に改良を加え、半導体レーザと実装基体との間のハンダ接合強度を高めるようにした半導体レーザ装置に関する。
半導体レーザ、特に多数のレーザダイオード(laser diode、LD)素子の各々の発光領域が直線状に整列するように構成された一次元LDアレイを発光源に用いた半導体レーザ装置が、YAGレーザ(yttrium−aluminum−garnet laser)のような固体レーザの励起源として頻繁に用いられるようになっている。例えば非特許文献1に開示されるような半導体レーザ装置を固体レーザの励起源として用いる場合には、従来のキセノンランプ等の放電ランプを励起源として用いた場合よりも、励起効率が高くて、寿命が長いという利点が得られる。
一次元LDアレイを形成する方法の一つとして、半導体レーザを素子分離溝によりエミッタ(光出射部)と非活性メサ領域部に分離する方法が挙げられる。非特許文献2に開示されるように、通常、エミッタのピッチは100〜500μm程度であることが多い。また、非活性メサ領域部の幅は50〜350μm程度である。
ところで、半導体レーザ駆動時には光出力と同程度の熱が発生する。このような熱によって半導体レーザの光出射部の温度が高くなると、半導体レーザの温度分布が不均一になり光出射部つまりエミッタが劣化するようになり、半導体レーザ装置の信頼性が低下する場合がある。
図3(a)は、従来技術において実装基体上に半導体レーザを実装した半導体レーザ装置の断面図である。図3(a)に示されるように、半導体レーザ装置20は半導体レーザ21と実装基体26とから構成されている。半導体レーザ21と実装基体26とを電気的に連結するために、半導体レーザ21の接合面21aはハンダ25によって実装基体26の実装面26aに接合されている。なお、実装基体は、半導体レーザ21を直接的に実装する実装基板、および/または半導体レーザ21の熱を低減するのに用いられる冷却器でありうる。
また、図示されるように半導体レーザ21の接合面21aには複数の素子分離溝22が形成されている。半導体レーザ21は、これら素子分離溝22によってエミッタ23と非活性メサ領域部24とが互い違いに分離された一次元LDアレイの構造をなしている。一次元LDアレイ内でエミッタからの発熱分布が偏らず且つ一次元LDアレイ内の温度分布をほぼ均一に保つために、図3(a)に示されるように同じ幅のエミッタ23を同じピッチで形成して、エミッタ間の非活性メサ領域部24をほぼ同じ幅にすることが望ましい。
図3(b)は、非特許文献3に開示されるような従来技術の半導体レーザ装置の図3(a)と同様の図である。図3(b)における実装基体26には、複数の溝30が形成されている。そして、半導体レーザ21の非活性メサ領域部24がこれら溝30の上方に位置決めされている。このような構成であるために非特許文献3においては、半導体レーザ21に生ずる残留応力を或る程度緩和させることが可能となっている。
W.Koechner"Solid−State Laser Engineering"(Spriger−Verlag,4th Ed.,1996) 菅ら:レーザー研究 23(1995)541. H.P.Godfried et.al."Use of CVD diamond in high−power CO2 lasers and laser diode arrays"(Proceedings of SPIE Vol.3889 pp.553−563)
W.Koechner"Solid−State Laser Engineering"(Spriger−Verlag,4th Ed.,1996) 菅ら:レーザー研究 23(1995)541. H.P.Godfried et.al."Use of CVD diamond in high−power CO2 lasers and laser diode arrays"(Proceedings of SPIE Vol.3889 pp.553−563)
しかしながら、これら非特許文献1から非特許文献3に開示されるような半導体レーザ装置20においては、半導体レーザ21の熱膨張係数と実装基体26の熱膨張係数との間の差が比較的大きいので、ハンダ25による接合部に残留応力が発生する場合がある。そして、半導体レーザ21の駆動および停止を繰り返すことによって温度サイクルが発生し、残留応力の影響でハンダ25の接合部が部分的に剥離し、その結果、半導体レーザ装置20の製品寿命および信頼性が低減することがある。
また、半導体レーザ21と実装基体26との間の接合部が不均一である場合には実装基体26による冷却性能も低下し、このことも、半導体レーザ装置20の信頼性を低下させる原因になる。
さらに、非特許文献3に開示されるように、複数の溝30が実装基体26に形成されている場合には、半導体レーザ21の非活性メサ領域部24のそれぞれをこれら複数の溝30の上方に配置するために位置決め作業が行われている。ところが、位置決めミスによりエミッタ23が溝30の上方に配置される場合には半導体レーザ21の冷却効率が低下して半導体レーザ装置20の信頼性も低下するので、このような位置決め作業は高精度で行う必要がある。しかしながら、このような高精度の位置決め作業は煩雑であると共に位置決め作業自体によって半導体レーザ装置の製造時間が延びる原因にもなる。
本発明はこのような事情に鑑みてなされたものであり、残留応力が発生した場合であっても半導体レーザと実装基体とが剥離しない程度にハンダの接合強度を得ることのできる半導体レーザ装置を提供することを目的とする。
前述した目的を達成するために1番目の発明によれば、実装基体と、ハンダにより前記実装基体の実装面に接合される半導体レーザと、前記実装基体の前記実装面に接合される前記半導体レーザの接合面に設けられていて、該接合面に形成された素子分離溝により互いに分離されるエミッタおよび非活性メサ領域部と、を具備し、前記半導体レーザの前記接合面における前記非活性メサ領域部には、該非活性メサ領域部を分離する少なくとも一つのメサ分離溝が形成されている半導体レーザ装置が提供される。
2番目の発明によれば、1番目の発明において、前記半導体レーザの前記接合面と前記実装基体の前記実装面との間のハンダは、前記素子分離溝および前記メサ分離溝の内壁に配置されるフィレット部を含む。
すなわち1番目および2番目の発明においては、少なくとも一つのメサ分離溝によって複数の非活性メサ領域部が形成される。半導体レーザの接合面と実装基体の実装面との間のハンダは、接合面の素子分離溝およびメサ分離溝の両方に部分的に流入して、これら分離溝の内壁両側にフィレット部を形成する。従って、素子分離溝においてのみフィレット部が形成されうる従来技術の場合と比較して、ハンダの接合強度を大きくすることができ、それにより、残留応力が発生した場合であっても半導体レーザと実装基体とが剥離するのを防止できる。また、半導体レーザの接合面全体にわたってメサ分離溝を均等に形成する場合にはハメサ分離溝のフィレット部も半導体レーザの接合面全体にわたって均等に形成される、従って、半導体レーザと実装基体との間の堅固な接合が接合面全体にわたって確保され、接合面全体にわたって実装基体の冷却性能の確保も図ることができる。
すなわち1番目および2番目の発明においては、少なくとも一つのメサ分離溝によって複数の非活性メサ領域部が形成される。半導体レーザの接合面と実装基体の実装面との間のハンダは、接合面の素子分離溝およびメサ分離溝の両方に部分的に流入して、これら分離溝の内壁両側にフィレット部を形成する。従って、素子分離溝においてのみフィレット部が形成されうる従来技術の場合と比較して、ハンダの接合強度を大きくすることができ、それにより、残留応力が発生した場合であっても半導体レーザと実装基体とが剥離するのを防止できる。また、半導体レーザの接合面全体にわたってメサ分離溝を均等に形成する場合にはハメサ分離溝のフィレット部も半導体レーザの接合面全体にわたって均等に形成される、従って、半導体レーザと実装基体との間の堅固な接合が接合面全体にわたって確保され、接合面全体にわたって実装基体の冷却性能の確保も図ることができる。
3番目の発明によれば、1番目または2番目の発明において、前記半導体レーザが一次元LDアレイであり、該一次元LDアレイの幅に対する前記エミッタの幅の合計の割合が50%以上であるようにした。
すなわち3番目の発明においては、一次元LDアレイの幅に対するエミッタの幅の合計の割合、つまりフィルファクタをこのように設定することにより、接合強度は変わらないものの十分に高い出力を得ることができる。
すなわち3番目の発明においては、一次元LDアレイの幅に対するエミッタの幅の合計の割合、つまりフィルファクタをこのように設定することにより、接合強度は変わらないものの十分に高い出力を得ることができる。
4番目の発明によれば、1番目から3番目のいずれかの発明において、前記半導体レーザの端部が配置される前記実装基体の前記実装面の少なくとも一部には凹部が形成されており、前記ハンダは前記凹部の内壁に配置されるフィレット部をさらに含む。
すなわち4番目の発明においては、実装基体の凹部に形成されたフィレット部により、半導体レーザと実装基体との間の接合強度をより高めることができる。
すなわち4番目の発明においては、実装基体の凹部に形成されたフィレット部により、半導体レーザと実装基体との間の接合強度をより高めることができる。
各発明によれば、残留応力が発生した場合であっても、メサ分離溝にフィレット部を形成することにより、半導体レーザと実装基体とが剥離しない程度にハンダの接合強度を得ることができるという共通の効果を奏しうる。
さらに、3番目の発明によれば、接合強度は変わらないものの十分に高い出力を得ることができるという効果を奏しうる。
さらに、4番目の発明によれば、実装基体の凹部に形成されたフィレット部により、半導体レーザと実装基体との間の接合強度をより高めることができるという効果を奏しうる。
さらに、3番目の発明によれば、接合強度は変わらないものの十分に高い出力を得ることができるという効果を奏しうる。
さらに、4番目の発明によれば、実装基体の凹部に形成されたフィレット部により、半導体レーザと実装基体との間の接合強度をより高めることができるという効果を奏しうる。
以下、添付図面を参照して本発明の実施形態を説明する。以下の図面において同一の部材には同一の参照符号が付けられている。理解を容易にするために、これら図面は縮尺を適宜変更している。
図1(a)は、本発明の第一の実施形態に基づく半導体レーザ装置の断面図である。図1(a)に示されるように半導体レーザ装置10は半導体レーザ1と実装基体6とを含んでいる。実装基体6に接合する半導体レーザ1の接合面1aには複数のエミッタ3が設けられている。これらエミッタ3のそれぞれは、接合面1aに形成された複数の素子分離溝2によって接合面1aに在る複数の非活性メサ領域部4から分離されている。図1(a)においては、半導体レーザ1は、素子分離溝2を介して互いに分離されたほぼ同一幅のエミッタ3と非活性メサ領域部4とが一方向に隣接して互い違いに複数並置されるマルチストライプ構造をなした一次元LDアレイである。図1(a)においては一つのエミッタ3が、隣接する非活性メサ領域部4の間に素子分離溝2を介して配置されているが、半導体レーザ1の特性に影響を及ぼさない限りにおいては、隣接する非活性メサ領域部4の間に複数の同寸のエミッタ3が配置されていてもよい。
図1(a)は、本発明の第一の実施形態に基づく半導体レーザ装置の断面図である。図1(a)に示されるように半導体レーザ装置10は半導体レーザ1と実装基体6とを含んでいる。実装基体6に接合する半導体レーザ1の接合面1aには複数のエミッタ3が設けられている。これらエミッタ3のそれぞれは、接合面1aに形成された複数の素子分離溝2によって接合面1aに在る複数の非活性メサ領域部4から分離されている。図1(a)においては、半導体レーザ1は、素子分離溝2を介して互いに分離されたほぼ同一幅のエミッタ3と非活性メサ領域部4とが一方向に隣接して互い違いに複数並置されるマルチストライプ構造をなした一次元LDアレイである。図1(a)においては一つのエミッタ3が、隣接する非活性メサ領域部4の間に素子分離溝2を介して配置されているが、半導体レーザ1の特性に影響を及ぼさない限りにおいては、隣接する非活性メサ領域部4の間に複数の同寸のエミッタ3が配置されていてもよい。
半導体レーザ装置10の駆動時には多量の熱が発生するので、半導体レーザ1は、このような熱を抑制するためにハンダによって冷却器に接合されている。一般的に使用される冷却器は、冷媒を流動させる流路が内部に形成された冷却器である。ただし、冷却器はそのような流路を有さないヒートシンクであってもよい。
また、半導体レーザ1の熱膨張係数に比較的近い熱膨張係数を有する実装基板を半導体レーザ1と冷却器との間に配置してもよい。一般に半導体レーザ1の熱膨張係数と冷却器の熱膨張係数との間の差は比較的大きいので、ハンダ5の接合部に残留応力が生じる場合があるものの、実装基板を緩衝材として使用することにより残留応力を或る程度緩和することができる。この場合には、半導体レーザ1と実装基板との間の接合箇所、および実装基板と冷却器との間の接合箇所の両方にハンダが使用される。
このように、本発明においては半導体レーザ1は実装基板または冷却器に直接的に連結されるか、もしくは実装基板を介して冷却器に連結されている。以下、本願明細書においては、半導体レーザ1に連結される実装基板、冷却器または実装基板と冷却器との両方をまとまて「実装基体」と呼ぶものとする。図1(a)においては、このような実装基体6の実装面6aに半導体レーザ1がハンダ5により接合されている。
実装基体6は、通常は銅、銅の化合物または銅と酸化銅からなる複合材から形成され、それにより、半導体レーザ装置10全体の価格を下げるようにしている。一方、ハンダ5の材料として、比較的安価なSnおよびSnと共晶を形成する材料を含む2元以上の合金、例えばSnPb共晶ハンダを採用することができる。
なお、実装基体6が銅から形成されると共にハンダ5がSnを含む材料である場合には、ハンダ5の接合後に金属間化合物の形成が進行し、半導体レーザ1と実装基体6との間の接合強度が時間経過と共に低下する場合がある。このことを防止するために、実装基体6が銅から形成されると共にハンダ5がSnを含む材料である場合には、金属、例えばNi、Ti、PtまたはCr等の皮膜を実装基体6の実装面6aに蒸着などにより予め形成するのが有利である。
このような構成の半導体レーザ装置10は、固体レーザ、例えばYAGレーザの励起源として使用される。周知であるように、半導体レーザ1に接続された電極(図示しない)によって電圧が印加されると、半導体レーザ1のエミッタ3から紙面を貫通する方向にレーザが出力される。
図1(a)に示されるように本発明の半導体レーザ装置10においては、複数のメサ分離溝7のそれぞれが半導体レーザ1の接合面1aにおける非活性メサ領域部4に形成されている。図1(a)においては、一つのメサ分離溝7が対応する一つの非活性メサ領域部4に形成されているが、非活性メサ領域部4の幅がさらに大きい場合には複数のメサ分離溝7を一つの非活性メサ領域部4に形成するようにしてもよい。
図1(b)は図1(a)に示される半導体レーザ装置の部分拡大図である。図1(b)に示されるように、ハンダ5によって半導体レーザ1の接合面1aを実装基体6の実装面6aに接合すると、ハンダ5は素子分離溝2の内壁に沿って部分的に流入する。これにより、ハンダ5のフィレット9aが素子分離溝2の内壁両側に部分的に形成される。さらに、本発明においては非活性メサ領域部4にメサ分離溝7が形成されているので、ハンダ5はメサ分離溝7の内壁に沿って同様に部分的に流入し、それにより、ハンダ5のフィレット9bがメサ分離溝7の内壁両側に同様に形成される。
このように、本発明においては素子分離溝2におけるフィレット9aとメサ分離溝7におけるフィレット9bとの両方が形成される。一方、従来技術においてはメサ分離溝7は形成されていないので、ハンダを用いた場合であっても素子分離溝2のフィレット9aのみしか形成されない。従って、本発明においては、従来技術の場合よりもメサ分離溝7のフィレット9bの分だけハンダ5の接合強度を高めることができる。つまり、本発明においては半導体レーザ装置10の駆動時に残留応力が発生したとしても、残留応力を形成するのに十分に大きい接合強度がフィレット9a、9bによって得られる。従って、本発明においては半導体レーザ1が実装基体6から剥離するのが防止される。
また、通常はエミッタ3は半導体レーザ1の接合面1a全体にわたって均等に設けられているので、非活性メサ領域部4を分離するメサ分離溝7も接合面1a全体にわたって均等に形成することができる。このような場合にはハンダによるフィレット9bも均等に形成されるので、半導体レーザ1と実装基体6との間の堅固な接合が接合面1a全体にわたって確保される。前述したように実装基体6が冷却器としての役目を果たす場合には、半導体レーザ1が接合面1a全体にわたって均等に接合されるので、実装基体6の冷却性能を接合面1a全体にわたって確保することも可能となる。
なお、図3(b)を参照して説明した従来技術においては残留応力を緩和するために溝30が実装基体26に形成されているが、本発明においてはフィレット9a、9bを形成したために、残留応力を吸収するのに十分なハンダ接合強度が確保されているので、従来技術のように実装基体に溝30を形成する必要はない。その結果、本発明においては、従来技術において必要とされていた高精度での位置合わせ作業を行う必要性も排除され、その分だけ迅速に接合作用を行うことができ、半導体レーザ装置10の製造時間の短縮を図ることも可能となる。
また、半導体レーザ1の幅に対するエミッタ3の幅の合計の割合、つまりフィルファクタが50%以上になるように、メサ分離溝7を半導体レーザ1の接合面1aに形成するのが好ましい。フィルファクタをこのように設定することにより、接合強度は変わらないものの十分に高い出力を得ることができる。
さらに、前述したように非活性メサ領域部4の幅がさらに大きい場合には複数のメサ分離溝7を一つの非活性メサ領域部4に形成するようにしてもよい。この場合には、メサ分離溝7のフィレット9bの数が増えるので、半導体レーザ1と実装基体6との間の接合強度をさらに高めることができる。なお、図示される実施形態においては、素子分離溝2の寸法とメサ分離溝7の寸法とがほぼ等しいが、メサ分離溝7の寸法を素子分離溝2の寸法とは異なるようにしてもよい。メサ分離溝7の寸法を素子分離溝2の寸法よりも小さくした場合には、非活性メサ領域部4の寸法を大きくすることなしに、一つの非活性メサ領域部4に多数のメサ分離溝7を形成し、それにより、さらに多数のフィレット9bを形成することが可能となる。
前述したように半導体レーザ1の熱膨張係数と、冷却器、つまり実装基体6の熱膨張係数との間の差が比較的大きいので、ハンダ5の接合部には残留応力が生じる場合がある。そして、半導体レーザ装置10の駆動および停止を繰り返すことにより温度サイクルが生じてハンダ5の接合部が残留応力の影響で剥離する場合がある。
このような残留応力を低減するために、半導体レーザ1の熱膨張係数に等しいかまたはこれに近い熱膨張係数を有する材料から実装基体6を形成するのが好ましい。このような実装基体6の材料は、例えばシリコン、炭化シリコン、窒化アルミニウムまたはアルミナである。なお、このように実装基体6の材料が絶縁物である場合には、実装基体6の実装面6aに金属被膜を形成するなどの導電処理を行うのが好ましい。金属被膜は、例えばNi、Ti、PtまたはCrから選択した単層もしくは複数の層を使用することができる。同様に残留応力の影響を低減するために、低融点ハンダ、例えばInまたはInを含む2元以上の合金をハンダ5の材料として使用するのが好ましい。このような構成である場合には残留応力が低減されるので、フィレット9a、9bによる接合強度が結果的にさらに高まることになる。
ところで、ハンダ5による接合時には、ハンダ5の表面の酸化膜を除去して濡れ性を向上させるために、フラックスがしばしば半導体レーザ1の接合面1aおよび/または実装基体6の実装面6aに塗布される。ただし、半導体レーザ装置10においては、半導体レーザ1のエミッタ3、つまりレーザ光出射部分がハンダ5に極めて近い(〜10μm)位置にあるので、フラックスの残渣がレーザ光出射部分に付着し、出射光が遮られるためにレーザ出力が低下する場合がある。また、フラックスはエミッタ3のレーザ光出射面を腐食しうるので、半導体レーザ装置10の信頼性低下の原因ともなりうる。このため、ハンダ5による接合時には低残渣タイプのフラックスを使用するのが好ましく、それにより、フラックスの残渣の影響を少なくすることができる。
また、他の実施形態においては、ハンダ5による接合時に水素ガスを使用してもよい。この場合には、水素の還元作用によりハンダ5の表面の酸化膜が除去されて濡れ性が向上するので、ハンダ5の接合強度が向上することになる。また、水素ガスを使用していてフラックスを使用ない場合には、フラックスの残渣に基づく半導体レーザ装置10の信頼性低下を避けられる。
このようなフラックスおよび/または水素ガスの使用と、本発明に基づくメサ分離溝7の形成とを組み合わせる場合には、フィレット9bが形成されることに加えて、フラックスおよび/または水素ガスによりハンダの接合強度が高まり、従って、半導体レーザ1と実装基体6とが剥離する危険性を一層防止することが可能となる。
図2は、本発明の第二の実施形態に基づく半導体レーザ装置の断面図である。図2においては、実装基体6の実装面6aに凹部8が形成されている。図示されるように、これら凹部8は、半導体レーザ1の両縁部1bに対応した位置に形成されている。つまり、半導体レーザ1の両縁部1bが凹部8の上方に部分的に張り出した状態になっている。このため、半導体レーザ1と実装基体6とをハンダ5によって接合するときに、凹部8の内壁に沿って部分的に流入したハンダ5が、半導体レーザ1の両縁部1bに位置する電極(図示しない)に濡れる。そして、実装基体6の中心に近い凹部8の内壁にフィレット9cが部分的に形成される。
凹部8に形成されたフィレット9cは半導体レーザ1と実装基体6との間の接合強度を高める役目を果たすので、半導体レーザ装置10の駆動時に半導体レーザ1が剥離する危険性がさらに低減される。
さらに、半導体レーザ1に形成される素子分離溝2およびメサ分離溝7ならびに実装基体6に形成される凹部8は、ハンダ溶融時にハンダ5の逃げ場、つまり流入場所としての役目を果たす。従って、ハンダ5の流動性は素子分離溝2およびメサ分離溝7ならびに凹部8が多いほど向上し、ハンダ5の酸化膜が破れやすくなる。その結果、ハンダ5の濡れ性も向上し、ハンダ5の接合強度も向上する。
また、図2においては凹部8は半導体レーザ1の両縁部に対応する位置に形成されているが、半導体レーザ装置10の信頼性を低下させることが無くて且つフィレット9cを形成することができる限りにおいては、凹部8を実装基体6の他の位置に形成してもよく、または凹部8の数および寸法を変更するようにしてもよい。
なお、図示される実施形態においては半導体レーザ装置10は一次元LDアレイを含んでいるが、半導体レーザ1の上面に同様な構成の他の半導体レーザ1を重ねることにより形成される所謂二次元LDアレイを含む場合にも本発明の範囲に含まれるものとする。また、前述した実施形態および態様のいくつかを適宜組み合わせることも、本発明の範囲に含まれる。
1 半導体レーザ
1a 接合面
1b 両縁部
2 素子分離溝
3 エミッタ
4 非活性メサ領域部
5 ハンダ
6 実装基体
6a 実装面
7 メサ分離溝
8 凹部
9a、9b、9c フィレット
10 半導体レーザ装置
1a 接合面
1b 両縁部
2 素子分離溝
3 エミッタ
4 非活性メサ領域部
5 ハンダ
6 実装基体
6a 実装面
7 メサ分離溝
8 凹部
9a、9b、9c フィレット
10 半導体レーザ装置
Claims (4)
- 実装基体と、
ハンダにより前記実装基体の実装面に接合される半導体レーザと、
前記実装基体の前記実装面に接合される前記半導体レーザの接合面に設けられていて、該接合面に形成された素子分離溝により互いに分離されるエミッタおよび非活性メサ領域部と、を具備し、
前記半導体レーザの前記接合面における前記非活性メサ領域部には、該非活性メサ領域部を分離する少なくとも一つのメサ分離溝が形成されている半導体レーザ装置。 - 前記半導体レーザの前記接合面と前記実装基体の前記実装面との間のハンダは、前記素子分離溝および前記メサ分離溝の内壁に配置されるフィレット部を含む請求項1に記載の半導体レーザ装置。
- 前記半導体レーザが一次元LDアレイであり、該一次元LDアレイの幅に対する前記エミッタの幅の合計の割合が50%以上であるようにした請求項1または2に記載の半導体レーザ装置。
- 前記半導体レーザの端部が配置される前記実装基体の前記実装面の少なくとも一部には凹部が形成されており、前記ハンダは前記凹部の内壁に配置されるフィレット部をさらに含む請求項1から3のいずれか一項に記載の半導体レーザ装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004374045A JP2006179826A (ja) | 2004-12-24 | 2004-12-24 | 半導体レーザ装置 |
EP05027247A EP1675229A1 (en) | 2004-12-24 | 2005-12-13 | LD bar with recesses for optimum soldering to a heat sink |
US11/313,756 US20060140238A1 (en) | 2004-12-24 | 2005-12-22 | Semiconductor laser apparatus |
CNA2005101351241A CN1794524A (zh) | 2004-12-24 | 2005-12-23 | 半导体激光器装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004374045A JP2006179826A (ja) | 2004-12-24 | 2004-12-24 | 半導体レーザ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006179826A true JP2006179826A (ja) | 2006-07-06 |
Family
ID=35717550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004374045A Abandoned JP2006179826A (ja) | 2004-12-24 | 2004-12-24 | 半導体レーザ装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20060140238A1 (ja) |
EP (1) | EP1675229A1 (ja) |
JP (1) | JP2006179826A (ja) |
CN (1) | CN1794524A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008082596A (ja) * | 2006-09-27 | 2008-04-10 | Daikin Ind Ltd | パワーモジュール及びそれを用いた空気調和機 |
JP2019087656A (ja) * | 2017-11-08 | 2019-06-06 | 三菱電機株式会社 | 光モジュールおよびその製造方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9595813B2 (en) * | 2011-01-24 | 2017-03-14 | Soraa Laser Diode, Inc. | Laser package having multiple emitters configured on a substrate member |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59172787A (ja) * | 1983-03-22 | 1984-09-29 | Sharp Corp | 半導体レ−ザのサブマウント装置 |
JPH01115187A (ja) * | 1987-10-28 | 1989-05-08 | Sharp Corp | 半導体レーザ装置 |
US5917847A (en) * | 1997-09-26 | 1999-06-29 | Xerox Corporation | Independently addressable semiconductor laser arrays with buried selectively oxidized native oxide apertures |
JP4126749B2 (ja) * | 1998-04-22 | 2008-07-30 | ソニー株式会社 | 半導体装置の製造方法 |
JP2005005511A (ja) * | 2003-06-12 | 2005-01-06 | Fanuc Ltd | 半導体レーザ装置 |
-
2004
- 2004-12-24 JP JP2004374045A patent/JP2006179826A/ja not_active Abandoned
-
2005
- 2005-12-13 EP EP05027247A patent/EP1675229A1/en not_active Withdrawn
- 2005-12-22 US US11/313,756 patent/US20060140238A1/en not_active Abandoned
- 2005-12-23 CN CNA2005101351241A patent/CN1794524A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008082596A (ja) * | 2006-09-27 | 2008-04-10 | Daikin Ind Ltd | パワーモジュール及びそれを用いた空気調和機 |
JP2019087656A (ja) * | 2017-11-08 | 2019-06-06 | 三菱電機株式会社 | 光モジュールおよびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1675229A1 (en) | 2006-06-28 |
CN1794524A (zh) | 2006-06-28 |
US20060140238A1 (en) | 2006-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4929612B2 (ja) | 半導体レーザ装置及びヒートシンク | |
US7724791B2 (en) | Method of manufacturing laser diode packages and arrays | |
JP2006344743A (ja) | 半導体レーザ装置 | |
KR20100072087A (ko) | 레이저 광원 모듈 | |
JP5259166B2 (ja) | 半導体レーザ装置 | |
JP6576137B2 (ja) | 半導体レーザ装置及び半導体レーザ装置の製造方法 | |
US8138663B2 (en) | Light emitting device and method of manufacturing the same | |
JP4765408B2 (ja) | 半導体レーザ装置並びに放熱部材および支持部材 | |
JP2012222130A (ja) | 半導体レーザ装置 | |
JP2007103542A (ja) | 半導体レーザ用サブマウントおよび半導体レーザ装置 | |
JPH11220204A (ja) | アレイ型半導体レーザ装置およびその製造方法 | |
JP2007096090A (ja) | 半導体発光素子及び半導体発光素子の製造方法 | |
JP5031136B2 (ja) | 半導体レーザ装置 | |
JP5280119B2 (ja) | 半導体レーザ装置 | |
JP2008172141A (ja) | レーザダイオード素子 | |
JP6667149B1 (ja) | 半導体レーザ光源装置 | |
JP2006179826A (ja) | 半導体レーザ装置 | |
JP6988268B2 (ja) | 半導体レーザ装置 | |
JP2007027181A (ja) | 窒化物半導体レーザ装置 | |
US20040252735A1 (en) | Semiconductor laser device | |
JP2009194241A (ja) | 半導体素子搭載基板とそれを用いた半導体装置 | |
JP4543651B2 (ja) | ヒートシンク並びにヒートシンクを備えた光源装置 | |
JP2004158739A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JP2009158645A (ja) | レーザモジュール | |
JP2008091768A (ja) | 半導体レーザ装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20070911 |