JP2006178031A - 電気光学装置、電子機器 - Google Patents

Abstract

【課題】 同一基板上に高速動作可能な周辺駆動回路と高耐圧な画素回路の双方を備えた電気光学装置を提供する。
【解決手段】 本発明の電気光学装置は、同一基板１０上に画素回路と周辺駆動回路とを備えた電気光学装置であって、前記画素回路と前記周辺駆動回路はそれぞれ多結晶半導体層３０ｓ，３２ｓを備えたトランジスタ３０，３２を含み、前記画素回路のトランジスタ３０はトップゲート型の構造を有し、前記周辺駆動回路用のトランジスタ３２はボトムゲート型の構造を有することを特徴とする。
【選択図】 図５

Description

本発明は、電気光学装置並びに電子機器に関するものである。

近年、電気光学装置、例えば液晶装置等の駆動素子として、多結晶シリコン（p-Si）を用いた薄膜トランジスタ（TFT）が多用されている。一般にアモルファスシリコン（a-Si）の電界移動度は小さく、従って、a-Si TFTは高速動作が要求されるTFTには利用できない。他方、p-Si等の結晶性半導体は電界移動度が大きく、高速動作が可能なTFTを形成することができる。p-Si TFTはシリコンの結晶化温度によって低温p-Siと高温p-Siに区別される。低温p-Si TFTはレーザ結晶化法の開発によって実用化されたものである。低温p-Si TFTはプロセス温度が低く、安価なガラス基板を用いることができるため、最近ではこのp-Si TFTが携帯電話等の液晶表示部に利用されることが多くなってきている（例えば特許文献１）。
特開２００２−３３４８１号公報

ところで、アクティブマトリクス型の表示パネルに関しては、p-Si TFTによって、画素駆動用の回路（画素回路）だけでなく、走査線駆動回路やデータ線駆動回路等、画素部を駆動するための周辺駆動回路（ドライバ回路）をも同一基板上に作り込んだ駆動回路内蔵型のパネルが開発されている。

一般に、画素回路は、液晶の閾値電圧や階調表示に要する電圧、液晶の駆動電圧等を考慮して、１０Ｖ〜１５Ｖ程度の高電圧で駆動される。そのため、画素回路用のTFTには特に高い耐圧特性が要求される。一方、周辺駆動回路等の信号処理回路は３Ｖ〜５Ｖ程度の比較的低い電圧で駆動されるため、周辺駆動回路用のTFTには特に高い耐圧特性は必要とされない。しかし、走査線やデータ線等を数ＭＨｚ〜数十ＭＨｚで走査するため、周辺駆動回路用のTFTには特に高速の動作性能が要求される。

このように、周辺駆動回路内蔵型の電気光学装置においては、同一基板上に要求特性の異なる２種類のトランジスタを作り込む必要がある。これらの要求特性は互いに矛盾するものであるため、これらのトランジスタには同一の構成を採用することはできない。一方、特許文献１には、画素回路用のTFTと周辺駆動回路用のTFTの構造を異ならせた構成が開示されている。この電気光学装置においては、画素回路用のTFTがボトムゲート型、周辺駆動回路用のTFTがトップゲート型の構造とされている。

しかし、p-Si薄膜はレーザ結晶化の過程でその表面が粗されて凸凹になるため、トップゲート型のTFTを形成した場合には、十分な耐圧特性が得られない。また、電気的特性を安定させるために、ゲート絶縁膜の厚みをある程度厚くせざるを得ず、周辺駆動回路に必要な高速動作性能が得られなくなる。
本発明はこのような事情に鑑みてなされたものであり、同一基板上に高耐圧な回路と低耐圧で高速動作可能な回路の双方を備えた電気光学装置及び電子機器を提供することを目的とする。

上記の課題を解決するため、本発明の電気光学装置は、同一基板上に画素回路と周辺駆動回路とを備えた電気光学装置であって、前記画素回路と前記周辺駆動回路はそれぞれ多結晶半導体層を備えたトランジスタを含み、前記画素回路のトランジスタはトップゲート型の構造を有し、前記周辺駆動回路のトランジスタはボトムゲート型の構造を有することを特徴とする。ここで、前記周辺駆動回路としては、特に高速動作が要求されるデータ線駆動回路等を想定している。
本発明においては、周辺駆動回路のトランジスタをボトムゲート型、画素回路のトランジスタをトップゲート型としている。このため、両トランジスタのゲート絶縁膜厚等を別々に設計することにより、それぞれについて十分な特性を有する構造を容易に形成することができる。例えば、前記画素回路のトランジスタのゲート絶縁膜を相対的に厚く形成し、前記周辺駆動回路のトランジスタのゲート絶縁膜を相対的に薄く形成することによって、画素回路のトランジスタにおいては高い耐圧を有する構造とし、周辺駆動回路のトランジスタにおいては高速動作が可能な構造とすることができる。特に、本発明においては、周辺駆動回路のトランジスタはボトムゲート型の構造となっているので、ゲート絶縁膜は半導体層の下面、すなわちレーザ結晶化によって粗面化された面とは反対側の面に形成される。このため、ゲート絶縁膜の厚みを半導体層表面の凹凸に関係なく薄くすることができ、例えばこれとは逆の構造（特許文献１のような構造）を採用した場合に比べて、トランジスタの駆動能力を上げることができる。

本発明においては、前記画素回路のトランジスタの半導体層の下層側には、前記周辺駆動回路のトランジスタのゲート電極と同層に形成された遮光膜が設けられているものとすることができる。
この構造によれば、遮光膜をトランジスタのゲート電極と共通の工程で形成できるので、製造が容易になる。

本発明においては、前記画素回路のトランジスタには保持容量が接続されているものとすることができる。この場合、前記保持容量は、前記画素回路のトランジスタの半導体層と同層に形成された第１の電極と、前記画素回路のトランジスタのゲート電極と同層に形成された第２の電極とを備えているものとすることができる。また、この構成においては、前記保持容量は、前記周辺駆動回路のトランジスタのゲート電極と同層に形成された第３の電極を備えているものとすることができる。
この構成によれば、保持容量の各電極をトランジスタの半導体層やゲート電極と共通の工程で形成できるので、製造が容易となる。

本発明の電子機器は、前述した本発明の電気光学装置を備えたことを特徴とする。
この構成によれば、電気的特性の良好な電子機器を提供することができる。

以下、本発明の実施の形態を、図面を参照して説明する。図１（ａ）は、本発明の電気光学装置の一実施形態である液晶装置を各構成要素とともに対向基板側からみた平面構成図、図１（ｂ）は、同、側断面構成図である。なお、以下の全ての図面においては、図面を見やすくするため、各構成要素の膜厚や寸法の比率などは適宜異ならせてある。
図１（ａ）及び図１（ｂ）に示すように、本実施形態の液晶装置は、ＴＦＴアレイ基板（アクティブマトリクス基板）１０と、対向基板２０とが、平面視略矩形枠状のシール材５２を介して貼り合わされ、このシール材５２に囲まれた領域内に液晶層５０が封入された構成を具備した液晶パネル１１０と、その背面側（（ｂ）図下側）に配設されたバックライト（照明手段）１２０とを備えて構成されている。

液晶パネル１１０には、シール材５２の内周側に沿って平面視矩形枠状の周辺見切り５３が形成され、この周辺見切りの内側の領域に表示領域（画素部）１１が形成されている。シール材５２の外側の領域には、データ線駆動回路２０１及び外部回路実装端子２０２がＴＦＴアレイ基板１０の１辺（図示下辺）に沿って形成されており、この１辺に隣接する２辺に沿ってそれぞれ走査線駆動回路２０４，２０４が形成されている。ＴＦＴアレイ基板１０の残る１辺（図示上辺）には、画像表示領域１１の両側の走査線駆動回路２０４，２０４間を接続する複数の配線２０５が設けられている。また、対向基板２０の各角部にはＴＦＴアレイ基板１０と対向基板２０との間の電気的導通をとるための基板間導通材２０６が配設されている。本実施形態の液晶表示装置１００は、半透過反射型の液晶表示装置として構成され、透過表示モードでは、背面側に配設されたバックライト１２０からの照明光を液晶パネル１１０にて変調して対向基板２０側から表示光として射出し、反射表示モードでは、液晶パネル１１０に設けられた反射層（図示略）により対向基板２０側から入射した光を反射させるとともに液晶層５０にて変調し、表示光として射出するようになっている。なお、液晶装置においては、使用する液晶の種類、すなわち、ＴＮ（Twisted Nematic）モード、ＳＴＮ（Super Twisted Nematic）モード、垂直配向モード等の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、位相差板、偏光板等が所定の向きに配置されるが、ここでは図示を省略する。

図示を省略したが、ＴＦＴアレイ基板１０には、データ線駆動回路２０１や走査線駆動回路２０４，２０４以外にも種々の回路が形成されている。例えば、走査線駆動回路２０４と表示領域１１との間にはトランスファーゲートが形成されている。また、ＴＦＴアレイ基板１０の角部には、レベルシフタやＤＣ／ＤＣコンバータ等の回路が形成されている。このように、本実施形態の液晶装置１００は、ＴＦＴアレイ基板１０上に、走査線駆動回路２０４やデータ線駆動回路２０１等の表示領域１１を駆動するための周辺駆動回路を内蔵した駆動回路内蔵型の液晶装置となっている。これら周辺駆動回路は、多結晶半導体であるポリシリコン（p-Si）によって、画素回路（すなわち、画素スイッチング用のトランジスタ）と同時に形成される。

図２は、液晶パネルの表示領域１１においてマトリクス状に配列形成された複数の画素の回路構成図である。表示領域１１には、複数の走査線３ａと、走査線３ａに対して交差する方向に延びる複数のデータ線６ａと、各走査線３ａと並列に延びる容量線３ｂとがそれぞれ配線されており、走査線３ａとデータ線６ａとに囲まれる領域に、ドット（サブ画素）Ｄが形成されている。ドットＤの各々には、画素電極９と、画素スイッチング素子としてのＴＦＴ素子３０とが形成されており、画像信号が供給されるデータ線６ａがＴＦＴ素子３０のソースに電気的に接続されており、ＴＦＴ素子３０のゲートには走査線３ａが電気的に接続されている。また、画素電極９はＴＦＴ素子３０のドレインに電気的に接続され、走査線３ａから供給される走査信号によりＴＦＴ素子３０をスイッチングすることで、データ線６ａから供給される画像信号を所定のタイミングで画素電極９に書き込み、液晶層を挟持して対向する電極との間で画像信号を保持するようになっている。また、前記画素電極９に書き込まれた画像信号のリークを防止するために、上記画素電極９と並列に保持容量７０が付加されており、保持容量７０を構成する一方の電極は容量線３ｂに電気的に接続されている。

図３は、示す表示領域１１に含まれる一部の領域Ｘを拡大して示す平面構成図である。
図３に示すように、表示領域１１は液晶パネル１１０の１表示単位を成すドット領域Ｄ（Ｄ１〜Ｄ３）を平面視マトリクス状に配列してなる構成であり、本実施形態の液晶パネル１１０では、各ドットの平面領域に対応してＲ（赤）、Ｇ（緑）、Ｂ（青）の３色の着色部を周期的に配列してなるカラーフィルタが設けられ、上記３色の着色部に対応する１組のドットＤ１〜Ｄ３が、３色の光を混色して表示する１つの画素Ｐを構成している。

また、各画素Ｐを構成するドットＤは、平面視矩形状の平面領域を区画して設けられた透過表示領域Ｄｔと反射表示領域Ｄｒとを有している。これらの領域のうち、反射表示領域Ｄｒには、光反射手段たる反射層２９が形成され、入射光を反射可能に構成されており、透過表示領域Ｄｔは図１に示したバックライト１２０の照明光を透過可能に構成されている。

ここで、図４及び図５を参照して液晶パネル１１０の詳細構成について説明する。
図４に示すように、画素Ｐは、それぞれＲ，Ｇ，Ｂの着色部を有する平面視略矩形状のドットＤ１、Ｄ２、Ｄ３を図示左右方向に配列した構成を備えている。ドットＤ１〜Ｄ３は着色部の色種以外は同様の構成である。

ドットＤ１〜Ｄ３の各平面領域内には、平面視矩形状の透光性の画素電極９と、この画素電極２３の一部領域に平面的に重なる反射層（光反射手段）２９とが形成されている。反射層２９の形成領域が反射表示領域Ｄｒに対応し、反射層２９と重ならない画素電極９上の領域が透過表示領域Ｄｔに対応している。

前記画素電極９の縦横の境界に沿って延びるようにデータ線６ａと走査線３ａとが形成されており、データ線６ａと走査線３ａとの交差部近傍に、ＴＦＴ（薄膜トランジスタ）３０が形成されている。ＴＦＴ３０は、半導体層３０ｓと、ソース電極３６ａと、ドレイン電極３６ｂと、ゲート電極３０ｇとを有しており、前記ドレイン電極３６ａは、図示略のコンタクトホールを介して画素電極９と電気的に接続されている。画素電極９は反射層２９を覆って形成されており、反射層２９は液晶に電界を印加する電極の一部を構成している。
なお、図示は省略したが、各ドットには図２に示した保持容量７０が形成されている。

次に、図５はＴＦＴアレイ基板の部分断面構成図であって、図５（ａ）は図４のＡ−Ａ’線に対応する図、図５（ｂ）は周辺駆動回路の一部を図５（ａ）に対応させて示す断面図である。なお、本実施形態では、図５（ｂ）をデータ線駆動回路２０１の構成を示す図とするが、走査線駆動回路２０４等の他の周辺駆動回路においても同様の構成とすることができる。

図５に示す断面構造をみると、ガラスや石英、プラスチック等の透光性を有する基板１０Ａの内面側（液晶層５０側）に、酸化シリコン等からなる下地絶縁膜２１が形成され、下地絶縁膜２１上に電極３２ｇ（ゲート電極），７３，８０が形成されている。電極７３は保持容量の容量電極（第３の電極）を構成するものであり、電極８０はＴＦＴ３０の遮光膜を構成するものである。電極３１ｇ，７３，８０を覆って酸化シリコン等からなる第１の絶縁膜２６が形成されている。第１の絶縁膜２６上には、所定平面形状にパターニングされたp-Si薄膜からなる半導体層３０ｓ，３２ｓ，７１が形成されている。半導体層３０ｓ，３２ｓ，７０は、a-Si薄膜をレーザ結晶化法により結晶化した低温p-Si薄膜である。半導体層３２ｓは周辺駆動回路のＴＦＴ３２を構成するものであり、半導体層３０ｓは画素駆動用のＴＦＴ３０を構成するものであり、半導体層７１は保持容量７０の容量電極（第１の電極）を構成するものである。

半導体層３２ｓは第１の絶縁膜２６を介してゲート電極３２ｇと対向する位置に形成されている。第１の絶縁膜２６においてゲート電極３２ｇと対向する部分はＴＦＴ３２のゲート絶縁膜２６ａを構成する。半導体層３２ｓにおいてゲート電極２５と対向する領域にチャネル領域３２ａが形成されており、チャネル領域３２ａを挟んで両側にそれぞれ低濃度ソース領域３２ｄ、低濃度ドレイン領域３２ｅが形成されている。低濃度ソース領域３２ｄの外側に高濃度ソース領域３２ｂが形成され、低濃度ドレイン領域３２ｅの外側に高濃度ドレイン領域３２ｃが形成されている。

半導体層３０は、遮光膜８０と対向する位置に形成されている。半導体層３０ｓ，３１ｓ，３２ｓを覆って酸化シリコン等からなる第２の絶縁膜２２が形成されている。第２の絶縁膜２２を介して前記半導体層３０ｓ，７１とそれぞれ対向する電極３０ｇ（ゲート電極），７２が形成されている。

第２の絶縁膜２２において半導体層３０ｓと対向する部分はＴＦＴ３０のゲート絶縁膜２２ａを構成する。ゲート絶縁膜２２ａはゲート絶縁膜２６ａよりも厚く形成されている。半導体層３０ｓの表面（基板１０Ａとは反対側の面）はレーザ結晶化によって凸凹した面となっているため、ゲート絶縁膜２２を薄く形成するとＴＦＴ３０の電気的特性が安定しなくなるからである。また、画素回路は周辺駆動回路に比べて高い電圧が印加されるため、ゲート絶縁膜２２ａを厚くして耐圧を稼ぐ意味もある。一方、半導体層３０ｓ，３２ｓの裏面は、一般的に表面に比べて平坦性の良い面となる。このため、ゲート絶縁膜２６ａを薄くしてもＴＦＴ３２の安定性には影響しない、また、周辺駆動回路は画素回路に比べて高速動作が要求されるため、ゲート絶縁膜２６ａをなるべく薄くすることによってＴＦＴ３２の駆動能力を高めることが望ましい。

ゲート電極３０ｇは、図４に示すように走査線３ａから分岐され、画素電極９側へ延びて形成されている。電極３０ｇ，７２はパターニングによって同時に形成される。ＴＦＴ３０を構成する半導体層３０ｓには、上記ゲート電極３０ｇと対向する領域にチャネル領域３０ａが形成されており、チャネル領域３０ａを挟んで両側にそれぞれ低濃度ソース領域３０ｄ、低濃度ドレイン領域３０ｅが形成されている。低濃度ソース領域３０ｄの外側に高濃度ソース領域３０ｂが形成され、低濃度ドレイン領域３０ｅの外側に高濃度ドレイン領域３０ｃが形成されている。

電極７２は保持容量７０の容量線（第２の電極）を構成するものである。電極７２は先の半導体層７１及び電極７３と共に保持容量７０を構成する。絶縁膜２２を介して対向する電極７２と半導体層７１とにより第１の容量部が形成され、絶縁膜２６を介して対向する半導体層７１と電極７３とにより第２の容量部が形成されており、これらが直列に接続されて保持容量７０が形成されている。

電極３０ｇ，７２上に、第１層間絶縁膜２４が形成されており、第１層間絶縁膜２４とゲート絶縁膜２２とには、それらを貫通して前記半導体層３０ｓ，３２ｓに達するコンタクトホール２４ａ〜２４ｄが開口されている。そして、ＴＦＴ３０を構成するソース電極３６ａがコンタクトホール２４ａを介して半導体層３０ｓの高濃度ソース領域３０ｂに電気的に接続され、ドレイン電極３６ｂは、コンタクトホール２４ｂを介して半導体層３０ｓの高濃度ドレイン領域３０ｃに電気的に接続されている。また、ＴＦＴ３２を構成するソース電極３６ｃがコンタクトホール２４ｃを介して半導体層３２ｓの高濃度ソース領域３２ｂに電気的に接続され、ドレイン電極３６ｄは、コンタクトホール２４ｄを介して半導体層３２ｓの高濃度ドレイン領域３２ｃに電気的に接続されている。上記ソース電極３６ａは、図４に示したように、データ線６ａの一部を画素電極９側へ分岐して形成されたものである。

上記ソース電極３６ａ（データ線６ａ），３６ｃ、ドレイン電極３６ｂ，３６ｄを覆って、酸化シリコン等からなる第２層間絶縁膜２７が形成されており、第２層間絶縁膜２７を貫通してドレイン電極３６ｂに達するコンタクトホール２７ｃが形成されている。
第２層間絶縁膜２７を覆ってアクリル樹脂等の透光性樹脂材料からなる樹脂膜２８が形成されている。樹脂膜２８を貫通してコンタクトホール２８ｃが形成されており、前記コンタクトホール２７ｃと連続する開口部を形成している。樹脂膜２８の表面には、多数の凹部２９ａが、平面視でランダムに、かつ互いに隣接するように形成されている。凹部２９ａが形成された樹脂膜表面にアルミニウムや銀等の光反射性の金属膜からなる反射層（光反射手段）２９が形成されており、反射層２９を一部除去してなる開口部２９ｃが、前記コンタクトホール２７ｃ、２８ｃとともに、液晶層５０側からドレイン電極３６ｂに達する１つの開口部を形成している。

上記反射層２９を含む樹脂膜２８上の領域に、ＩＴＯ（インジウム錫酸化物）等の透光性導電材料からなる画素電極９が形成されており、画素電極９の一部は上記コンタクトホール２７ｃ、２８ｃ、及び開口部２９ｃにより形成された開口部内に埋設されて、ドレイン電極３６ｂに電気的に接続されている。また図示は省略したが、画素電極９を覆って、ポリイミド等からなり、液晶層５０の特性に応じた種類の配向膜が形成されている。

対向基板２０は、先の基板１０Ａと同様の透光性基板の内面側（液晶層５０側）に、少なくともカラーフィルタと、対向電極と、配向膜とを順に積層形成した構成を備える。本実施形態では、画素駆動用のスイッチング素子がＴＦＴ３０であるので、対向基板２０の対向電極は、ＩＴＯ等の透光性導電材料からなる平面ベタ状の導電膜である。なお、ＴＦＴアレイ基板１０及び対向基板２０の外面側には、位相差板や偏光板が配設されている。

以上説明したように、本実施形態の液晶装置１００においては、周辺駆動回路のＴＦＴ３２をボトムゲート型、画素回路のＴＦＴ３０をトップゲート型としている。このため、両ＴＦＴ３０，３２のゲート絶縁膜厚等を異ならせることにより、これらの性能を別々に調節することができる。例えば、本実施形態においては、ＴＦＴ３０のゲート絶縁膜２２ａを相対的に厚くし、ＴＦＴ３２のゲート絶縁膜２６ａを相対的に薄くしているので、周辺駆動回路においては高速動作が可能なＴＦＴ３２を形成することができ、画素回路においては高耐圧なＴＦＴ３０を形成することができる。特に、本実施形態では周辺駆動回路用のＴＦＴ３２がボトムゲート型の構造となっているので、ゲート絶縁膜２６ａは半導体層３２ｓの下層側、すなわちレーザ結晶化によって粗面化された面とは反対側の面側に形成される。このため、ゲート絶縁膜２６ａの厚みを半導体層３２ｓの凹凸に関係なく薄くすることができ、例えばこれとは逆の構造（特許文献１のような構造）を採用した場合に比べて、ＴＦＴ３２の駆動能力を上げることができる。

また、本実施形態においては、保持容量７０の電極７３、半導体層７１、電極７２がそれぞれＴＦＴ３０又は３２のゲート電極３２ｇ、半導体層３２ｓ，３０ｓ、ゲート３０ｇと同層に形成されている。また、遮光膜８０がＴＦＴ３２のゲート電極３２ｇと同層に形成されている。このため、保持容量７０や遮光膜８０をＴＦＴ３０，３２と共通の工程で形成することができ、製造が容易となる。

なお、本実施形態では、同一基板上に形成された回路を画素回路と周辺駆動回路に分けて、それぞれの回路に使用されるトランジスタの構造を規定した。しかし、このような分類は便宜上のものであって、必ずしも周辺駆動回路の全てをボトムゲート型の構造とする必要はない。液晶装置等の電気光学装置においては、通常、画素回路の方が周辺駆動回路よりも駆動電圧が高いため、その比較において、画素回路のトランジスタをトップゲート型、周辺駆動回路のトランジスタをボトムゲート型とした。しかし、周辺駆動回路をそれぞれ見ていった場合、それらの駆動電圧は大きく異なっており、これらを一まとめにしてボトムゲート型の構造とすることは必ずしも妥当でない場合もある。周辺駆動回路のうちレベルシフやトランスファーゲート、ＤＣ／ＤＣコンバータ等は比較的高電圧で駆動されるため、これらの回路のトランジスタについてはトップゲート型の構造を採用することもできる。また、走査線駆動回路２０４の転送速度＜データ線駆動回路２０１の転送速度、且つ、走査線駆動回路２０４のＴＦＴにかかる駆動電圧＞データ線駆動回路２０１にかかる駆動電圧、である場合には、これらのことを考慮して、データ線駆動回路２０１のＴＦＴはゲート酸化膜厚を薄くしたトップゲート型ＴＦＴにより構成し、走査線駆動回路２０４のＴＦＴはボトムゲート型ＴＦＴにより構成するといったこともできる。

すなわち、前述の画素回路と周辺駆動回路の分類は、複数存在する回路を分類するための一形態であり、より詳しくは駆動電圧の高低によって分類することも可能である。すなわち、同一基板上に相対的に駆動電圧が高い第１の回路（画素回路等）と相対的に駆動電圧が低い第２の回路（データ線駆動回路等）とを備えた電気光学装置であって、前記第１の回路と前記第２の回路がそれぞれ多結晶半導体層を備えたトランジスタを含む場合には、第１の回路のトランジスタはトップゲート型の構造を有し、第２の回路のトランジスタはボトムゲート型の構造を有することが望ましいということもできる。

また、本実施形態においては、電気光学装置の一例として液晶装置に本発明を適用した例について説明した。しかし、本発明はこれに限らず、これ以外の電気光学装置、例えば電気泳動装置や光プリンタのプリンタヘッド等に本発明を適用することもできる。ここで、「電気光学装置」は、電界により物質の屈折率が変化して光の透過率を変化させる電気光学効果を有する装置（液晶装置等）の他、電気エネルギーを光学エネルギーに変換する発光装置（エレクトロルミネッセンス装置等）等も含んで総称するものである。

［電子機器］
次に、本発明を携帯電話機に適用した実施形態につき、図面に沿って具体的に説明する。本発明に係る携帯電話機は、図６に示すように、先の実施形態の電気光学装置からなる表示部１０１２と、複数の操作キーが配列された操作部１０１３とを備えた本体部１００１の下端部に、ヒンジ機構を介して蓋部１００２が連結された構成を備えており、前記蓋部１００２は、本体部１００１に対して開閉自在とされている。

本体部１００１と蓋部１００２との連結部近傍には、蓋部１００２の開／閉状態を検知する蓋部センサが設けられており、本体部１００１の頂上部には、本体部１００１に対して進退自在のアンテナ１０１９が設けられている。表示部１０１２の上方に受話部（スピーカ）１０２０が設けられ、蓋部１００２の先端部に送話部（マイクロフォン）１０１４が設けられており、蓋部１００２を開いた状態で通話が可能に構成されている。

上記構成を具備した本実施形態の携帯電話機は、先の実施形態の電気光学装置を備えているので、高速動作が可能で且つ信頼性に優れたものとなっている。

なお、本発明に係る電気光学装置は、上記携帯電話機に限らず、電子ブック、パーソナルコンピュータ、デジタルスチルカメラ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等々の表示部として好適に用いることができるものである。

以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。

液晶装置の平面構成図（ａ）及び断面構成図（ｂ）。 同、液晶パネルの回路構成図。 表示領域の一部を拡大して示す平面図。 １画素の構成を示す平面図。 画素回路の構成を示す断面図（ａ）及び周辺駆動回路の構成を示す断面図（ｂ）。 電子機器の一例である携帯電話機を示す斜視図。

符号の説明

１０…ＴＦＴアレイ基板、２２，２６…ゲート絶縁膜、３０，３２…ＴＦＴ（トランジスタ）、３０ｇ，３２ｇ…ゲート電極、３０ｓ，３２ｓ…多結晶半導体層、７０…保持容量、７１…第１の電極、７２…第２の電極、７３…第３の電極、８０…遮光膜、１００…液晶装置（電気光学装置）、２０１…データ線駆動回路、２０４…走査線駆動回路、１０００…電子機器

Claims (7)

1. 同一基板上に画素回路と周辺駆動回路とを備えた電気光学装置であって、
   前記画素回路と前記周辺駆動回路はそれぞれ多結晶半導体層を備えたトランジスタを含み、前記画素回路のトランジスタはトップゲート型の構造を有し、前記周辺駆動回路のトランジスタはボトムゲート型の構造を有することを特徴とする、電気光学装置。
2. 前記周辺駆動回路のトランジスタのゲート絶縁膜は、前記画素回路のトランジスタのゲート絶縁膜よりも薄く形成されていることを特徴とする、請求項１記載の電気光学装置。
3. 前記周辺駆動回路はデータ線駆動回路であることを特徴とする、請求項１又は２記載の電気光学装置。
4. 前記画素回路のトランジスタの半導体層の下層側には、前記周辺駆動回路のトランジスタのゲート電極と同層に形成された遮光膜が設けられていることを特徴とする、請求項１〜３のいずれかの項に記載の電気光学装置。
5. 前記画素回路のトランジスタには保持容量が接続されており、
   前記保持容量は、前記画素回路のトランジスタの半導体層と同層に形成された第１の電極と、前記画素回路のトランジスタのゲート電極と同層に形成された第２の電極とを備えていることを特徴とする、請求項１〜４のいずれかの項に記載の電気光学装置。
6. 前記保持容量は、前記周辺駆動回路のトランジスタのゲート電極と同層に形成された第３の電極を備えていることを特徴とする、請求項５記載の電気光学装置。
7. 請求項１〜６のいずれかの項に記載の電気光学装置を備えたことを特徴とする、電子機器。