JP2006173400A - Printed wiring board - Google Patents

Printed wiring board Download PDF

Info

Publication number
JP2006173400A
JP2006173400A JP2004364774A JP2004364774A JP2006173400A JP 2006173400 A JP2006173400 A JP 2006173400A JP 2004364774 A JP2004364774 A JP 2004364774A JP 2004364774 A JP2004364774 A JP 2004364774A JP 2006173400 A JP2006173400 A JP 2006173400A
Authority
JP
Japan
Prior art keywords
plane layer
wiring pattern
characteristic impedance
wiring
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004364774A
Other languages
Japanese (ja)
Other versions
JP2006173400A5 (en
JP4717431B2 (en
Inventor
Masanori Kikuchi
正則 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2004364774A priority Critical patent/JP4717431B2/en
Publication of JP2006173400A publication Critical patent/JP2006173400A/en
Publication of JP2006173400A5 publication Critical patent/JP2006173400A5/ja
Application granted granted Critical
Publication of JP4717431B2 publication Critical patent/JP4717431B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To keep characteristic impedance of an entire wiring system as constant as possible, without reducing a wiring width, while suppressing increase of radiation noise caused by a return current. <P>SOLUTION: A printed wiring board including a plurality of conductive layers comprises a wiring pattern 4 formed in a wiring layer; a first power supply plane layer or ground plane layer 2 adjacent to a portion, wherein the characteristic impedance is relatively high in its wiring pattern; and a second power supply plane layer or ground plane layer 3 adjacent to portions 5, 6, of the wiring pattern, wherein the characteristic impedance is relatively low. The distance between the wiring pattern and the second power supply plane layer or ground plane layer 3 is set greater than the distance between the wiring pattern and the first power supply plane layer or the ground plane layer 2. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、プリント配線板に関し、特に特性インピーダンス調整が必要となる高速な信号を使用する多層のプリント配線板に関するものである。   The present invention relates to a printed wiring board, and more particularly to a multilayer printed wiring board that uses high-speed signals that require characteristic impedance adjustment.

プリント配線板上の配線パターンのような信号経路では、配線パターンの分岐点やICの端子やコネクタなどの実装部品との接続部分において、特性インピーダンスが変化し、特性インピーダンスの不連続が生じるため、その不連続点において、配線パターンを流れる信号の反射や減衰が生じる。この現象は特に高周波信号で顕著になるため、高周波信号が流れるプリント配線板では、各部分の特性インピーダンスを調節し、系全体において特性インピーダンスを極力一定にすることが重要となる。   In a signal path such as a wiring pattern on a printed wiring board, the characteristic impedance changes at the connection point with the mounting point such as the wiring pattern branch point or IC terminal or connector, resulting in a discontinuity in the characteristic impedance. At the discontinuous point, reflection and attenuation of the signal flowing through the wiring pattern occurs. Since this phenomenon becomes particularly prominent with high-frequency signals, it is important to adjust the characteristic impedance of each part of the printed wiring board through which the high-frequency signal flows so that the characteristic impedance is as constant as possible in the entire system.

複数の層からなる積層プリント配線板上の特性インピーダンスを決める主な要素としては、配線パターンの断面形状、配線パターン層に隣接する層である電源プレーン又はGND(グラウンド)プレーンの形状、配線パターン層と電源プレーン又はGNDプレーンの間の距離、配線パターン層とその配線パターン層に隣接する電源プレーン又はGNDプレーンとの間の絶縁体の誘電率等が一般的に知られている。   The main factors that determine the characteristic impedance on a multilayer printed wiring board composed of a plurality of layers are the cross-sectional shape of the wiring pattern, the shape of the power plane or GND (ground) plane that is adjacent to the wiring pattern layer, and the wiring pattern layer In general, the distance between the power supply plane or the GND plane and the dielectric constant of the insulator between the wiring pattern layer and the power supply plane or the GND plane adjacent to the wiring pattern layer are known.

実際にプリント配線板上の配線パターンの特性インピーダンスを調節するために使用される手法としては、例えば、特開平9−36504号公報(特許文献1)や特開平11−317572号公報(特許文献2)などに開示されているように、配線幅を変化させる方法や、隣接層の電源プレーン又はGNDプレーンに穴を開ける方法が知られている。   As a method for actually adjusting the characteristic impedance of the wiring pattern on the printed wiring board, for example, JP-A-9-36504 (Patent Document 1) and JP-A-11-317572 (Patent Document 2). ) And the like, there are known a method of changing the wiring width and a method of making a hole in the adjacent power supply plane or GND plane.

ここで、図13は、従来の配線幅を異ならせる例を示した図である。図13において、配線パターン4は配線パターン5及び配線パターン6に分岐し、配線パターン5及び配線パターン6は配線パターン4に対して特性インピーダンスの整合をとるために配線幅が狭く設定されている。   Here, FIG. 13 is a diagram showing an example in which the conventional wiring width is varied. In FIG. 13, the wiring pattern 4 branches into a wiring pattern 5 and a wiring pattern 6, and the wiring pattern 5 and the wiring pattern 6 are set to have a narrow wiring width in order to match the characteristic impedance with the wiring pattern 4.

また、図14は、従来の電源プレーン又はGNDプレーンに穴をあける例を示した図である。図14において、配線パターン4は配線パターン5及び配線パターン6に分岐し、配線パターン5及び配線パターン6では、配線パターン4に対しての特性インピーダンスの整合をとるために電源/GNDプレーン9に穴10が開けられている。   FIG. 14 is a diagram showing an example in which a hole is made in a conventional power plane or GND plane. In FIG. 14, the wiring pattern 4 is branched into a wiring pattern 5 and a wiring pattern 6, and the wiring pattern 5 and the wiring pattern 6 have holes in the power supply / GND plane 9 in order to match the characteristic impedance with the wiring pattern 4. 10 is opened.

一方、高速な信号が流れるプリント配線板では、リターン電流の確保が重要な課題となる。リターン電流とは、配線パターンを流れる信号の向きに対して、対応する電源プレーン又はGNDプレーン層で主に信号配線パターンに近い部分を逆方向に流れる電流のことで、この電流の流れを妨げる要素がある場合は、放射ノイズが多くなるという問題が発生する。   On the other hand, in a printed wiring board through which high-speed signals flow, securing a return current is an important issue. A return current is a current that flows in a reverse direction mainly in a portion close to the signal wiring pattern in the corresponding power plane or GND plane layer with respect to the direction of the signal flowing through the wiring pattern, and an element that impedes this current flow. If there is, there is a problem that radiation noise increases.

また、より高速な信号を扱う場合は、表皮効果や誘電損失等に起因する信号の減衰も問題となる。この信号の減衰を緩和するためには、配線幅を広く保つことが対策の1つとなる。
特開平9−36504号公報 特開平11−317572号公報
Further, when a higher speed signal is handled, signal attenuation due to skin effect, dielectric loss, or the like becomes a problem. In order to mitigate this signal attenuation, keeping the wiring width wide is one of the measures.
JP-A-9-36504 Japanese Patent Laid-Open No. 11-317572

しかしながら、従来の配線パターンの特性インピーダンスを変える手法では以下のような問題点があった。   However, the conventional method of changing the characteristic impedance of the wiring pattern has the following problems.

まず、配線パターンの幅を変化させる方法では、配線パターンの幅を広くする部分が必要となるため、配線密度が低下するという問題がある。更に、より高周波信号を通す場合は、特性インピーダンスを高くしたい部分では必ず配線幅を細くしなければならないため、高周波の直流抵抗が高くなるという問題もある。   First, the method of changing the width of the wiring pattern requires a portion that widens the width of the wiring pattern, which causes a problem that the wiring density decreases. Furthermore, when a higher frequency signal is passed, the wiring width must be narrowed at the portion where the characteristic impedance is desired to be increased, so that there is a problem that the high frequency DC resistance is increased.

特許文献1の様な配線パターン層の直下の電源プレーン又はGNDプレーンに穴をあける方法では、電源プレーン又はGNDプレーンを通る信号のリターンパス(リターン電流の経路)が確保できず、放射ノイズが増加するという問題がある。   In the method of making a hole in the power plane or GND plane immediately below the wiring pattern layer as in Patent Document 1, a return path (return current path) of a signal passing through the power plane or GND plane cannot be secured, and radiation noise increases. There is a problem of doing.

また、特許文献2の様に、リターンパスを確保するために、信号配線パターン層の直下の電源プレーン又はGNDプレーンには穴をあけずに周辺部に穴をあける手法もあるが、この方法では配線パターンの特性インピーダンスに最も大きな影響を与える近傍の電源プレーン又はGNDプレーンの導体が残ってしまうために特性インピーダンスを十分に高くすることができない。   Also, as in Patent Document 2, there is a method of making a hole in the peripheral portion without making a hole in the power plane or the GND plane directly below the signal wiring pattern layer in order to secure a return path. Since the conductor of the nearby power plane or GND plane that has the greatest influence on the characteristic impedance of the wiring pattern remains, the characteristic impedance cannot be made sufficiently high.

また、単純に配線パターン層と電源プレーン又はGNDプレーンとの間の絶縁厚を変化させるだけの方法では、電源プレーン又はGNDプレーンのリターンパス(リターン電流の経路)がうまく確保できず、放射ノイズの増加が問題となるため、高速信号では使用されない。   In addition, the method of simply changing the insulation thickness between the wiring pattern layer and the power plane or the GND plane cannot secure a return path (return current path) of the power plane or the GND plane, and radiated noise. Since increase is a problem, it is not used for high-speed signals.

したがって、本発明は上述した課題に鑑みてなされたものであり、その目的は、リターン電流に起因する放射ノイズの増加を抑えつつ、配線幅を細くすることなく配線系全体の特性インピーダンスを極力一定に保つことができるようにすることである。   Therefore, the present invention has been made in view of the above-described problems, and its purpose is to keep the characteristic impedance of the entire wiring system as constant as possible without reducing the wiring width while suppressing an increase in radiation noise caused by the return current. Is to be able to keep on.

また、本発明の他の目的は、プリント配線板の設計自由度の向上を実現することである。   Another object of the present invention is to improve the degree of freedom in designing a printed wiring board.

また、本発明のさらに他の目的は、配線層の配線パターンを一定に保つことを可能とし、設計自由度の向上や高密度実装の要求にも対応できるようにすることである。   Still another object of the present invention is to make it possible to keep the wiring pattern of the wiring layer constant, and to meet the demands for improved design flexibility and high-density mounting.

上述した課題を解決し、目的を達成するために、本発明に係わるプリント配線板は、複数の導電層を有するプリント配線板において、配線層に形成された配線パターンと、該配線パターンの特性インピーダンスが相対的に高い部分に隣接する第1の電源プレーン層又はグラウンドプレーン層と、前記配線パターンの特性インピーダンスが相対的に低い部分に隣接する第2の電源プレーン層又はグラウンドプレーン層とを具備し、前記配線パターンと前記第2の電源プレーン層又はグラウンドプレーン層の間の距離を、前記配線パターンと前記第1の電源プレーン層又はグラウンドプレーン層の間の距離よりも大きく設定したことを特徴とする。   In order to solve the above-described problems and achieve the object, a printed wiring board according to the present invention is a printed wiring board having a plurality of conductive layers, a wiring pattern formed in the wiring layer, and a characteristic impedance of the wiring pattern. A first power plane layer or a ground plane layer adjacent to a relatively high portion, and a second power plane layer or a ground plane layer adjacent to a portion where the characteristic impedance of the wiring pattern is relatively low. The distance between the wiring pattern and the second power plane layer or ground plane layer is set larger than the distance between the wiring pattern and the first power plane layer or ground plane layer. To do.

また、この発明に係わるプリント配線板において、前記第1の電源プレーン層又はグラウンドプレーン層と、前記第2の電源プレーン層又はグラウンドプレーン層との間をビアホールで電気的に接続したことを特徴とする。   In the printed wiring board according to the present invention, the first power plane layer or ground plane layer and the second power plane layer or ground plane layer are electrically connected by via holes. To do.

また、この発明に係わるプリント配線板において、前記第1の電源プレーン層又はグラウンドプレーン層と、前記第2の電源プレーン層又はグラウンドプレーン層との間を内蔵コンデンサで電気的に接続したことを特徴とする。   In the printed wiring board according to the present invention, the first power plane layer or ground plane layer and the second power plane layer or ground plane layer are electrically connected by a built-in capacitor. And

また、この発明に係わるプリント配線板において、前記第2の電源プレーン層又はグラウンドプレーン層の幅を変化させることにより、前記配線パターン内のインピーダンスを調節することを特徴とする。   In the printed wiring board according to the present invention, the impedance in the wiring pattern is adjusted by changing the width of the second power plane layer or the ground plane layer.

本発明によれば、リターン電流に起因する放射ノイズの増加を抑えつつ、配線幅を細くすることなく配線系全体の特性インピーダンスを極力一定に保つことが可能となる。   According to the present invention, it is possible to keep the characteristic impedance of the entire wiring system as constant as possible without reducing the wiring width while suppressing an increase in radiation noise caused by the return current.

また、プリント配線板の設計自由度の向上を実現することが可能となる。   In addition, it is possible to improve the degree of freedom in designing the printed wiring board.

また、配線層の配線パターンを一定に保つことを可能とし、設計自由度の向上や高密度実装の要求にも対応することができる。   In addition, it is possible to keep the wiring pattern of the wiring layer constant, and it is possible to meet the demand for higher design freedom and high-density mounting.

以下、本発明の好適な実施形態について図面を参照して詳細に説明する。   DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of the invention will be described in detail with reference to the drawings.

以下の実施形態では、何らかの理由で配線パターンに特性インピーダンスが低い部分が生じた場合に、その特性インピーダンスが低い配線パターンの特性インピーダンスを高くし、配線パターンの他の部分の特性インピーダンスと合わせる方法について説明する。   In the following embodiment, when a part having a low characteristic impedance occurs in the wiring pattern for some reason, the characteristic impedance of the wiring pattern having the low characteristic impedance is increased and matched with the characteristic impedance of the other part of the wiring pattern. explain.

(第1の実施形態)
図1は、本発明の第1の実施形態に係わるプリント配線板の一部を抜き出して示した斜視図である。
(First embodiment)
FIG. 1 is a perspective view showing a part of a printed wiring board according to the first embodiment of the present invention.

図1は、プリント配線板を平面方向に長方形に切断したものであり、実際上は各配線パターンとプレーン層は、切断面より先にも広がっている。また、図2は図1を上面から見た平面図であり、図3は図2の側面図である。   FIG. 1 shows a printed wiring board cut into a rectangle in the plane direction. In practice, each wiring pattern and a plane layer are spread beyond the cut surface. 2 is a plan view of FIG. 1 as viewed from above, and FIG. 3 is a side view of FIG.

図1乃至図3において、分岐点4aを有する配線パターン4は分岐点4aで配線パターン5と配線パターン6に分岐する。このように配線パターンが分岐すると、分岐後の配線パターン5と6が抵抗を並列接続したような状態となるため、配線パターン5と6の特性インピーダンスが低下する。配線パターンの系全体で特性インピーダンスをなるべく一定に保つためには、低下した配線パターン5,6の特性インピーダンスを高める必要がある。   1 to 3, a wiring pattern 4 having a branch point 4a branches into a wiring pattern 5 and a wiring pattern 6 at the branch point 4a. When the wiring pattern is branched in this way, since the branched wiring patterns 5 and 6 are in a state in which resistors are connected in parallel, the characteristic impedance of the wiring patterns 5 and 6 is lowered. In order to keep the characteristic impedance as constant as possible in the entire wiring pattern system, it is necessary to increase the reduced characteristic impedance of the wiring patterns 5 and 6.

そのため、本実施形態では、配線パターン4の特性インピーダンスを決定する電源プレーン層又はGND(グラウンド)プレーン層2と、分岐後の配線パターン5,6の特性インピーダンスを決定する電源プレーン層又はGNDプレーン層3を異なる層に配置する。より具体的には、分岐後の配線パターン5,6に隣接する電源/GNDプレーン層3は、分岐前の配線パターン4に隣接する電源/GNDプレーン層2よりも配線パターンから離れて配置される。このようにすれば、分岐して低くなった配線パターン5,6の特性インピーダンスを高めて、分岐前の配線パターン4の特性インピーダンスに近づけることが出来る。   Therefore, in this embodiment, the power plane layer or GND (ground) plane layer 2 that determines the characteristic impedance of the wiring pattern 4 and the power plane layer or GND plane layer that determines the characteristic impedance of the wiring patterns 5 and 6 after branching. 3 are arranged in different layers. More specifically, the power supply / GND plane layer 3 adjacent to the wiring patterns 5 and 6 after branching is arranged farther from the wiring pattern than the power supply / GND plane layer 2 adjacent to the wiring pattern 4 before branching. . In this way, it is possible to increase the characteristic impedance of the wiring patterns 5 and 6 that are lowered by branching, and to approach the characteristic impedance of the wiring pattern 4 before branching.

なお、配線パターン4,5,6に隣接するプレーンは、電源プレーンでもGNDプレーンでも良いので、本発明の実施形態では、このどちらかという意味で電源/GNDプレーン層という表現を用いる。電源/GNDプレーン層2と電源/GNDプレーン層3は、分岐点4aの直下でリターン電流確保用のビアホール1で互いに接続されている。なお、ビアホール1の代わりに内蔵コンデンサで電源/GNDプレーン層2と電源/GNDプレーン層3を接続してもよい。   The plane adjacent to the wiring patterns 4, 5, and 6 may be a power plane or a GND plane. In the embodiment of the present invention, the expression power / GND plane layer is used in either sense. The power supply / GND plane layer 2 and the power supply / GND plane layer 3 are connected to each other through a via hole 1 for securing a return current immediately below the branch point 4a. Instead of via hole 1, power supply / GND plane layer 2 and power supply / GND plane layer 3 may be connected by a built-in capacitor.

なお、本実施形態では、分岐前の配線パターン4と分岐後の配線パターン5,6の配線幅は同じとしているが、それぞれが全く別な大きさであっても構わない。その場合は、分岐後の配線パターン5,6の特性インピーダンスの低下の程度に応じて、配線パターン5,6と電源/GNDパターン3の間の距離を調節して、特性インピーダンスを増加させる程度を調節すればよい。   In this embodiment, the wiring widths of the wiring pattern 4 before branching and the wiring patterns 5 and 6 after branching are the same, but they may be completely different from each other. In such a case, the distance between the wiring patterns 5 and 6 and the power supply / GND pattern 3 is adjusted to increase the characteristic impedance according to the degree of decrease in the characteristic impedance of the wiring patterns 5 and 6 after branching. Adjust it.

(第2の実施形態)
図4は、本発明の第2の実施形態に係わるプリント配線板の一部を抜き出して示した斜視図である。
(Second Embodiment)
FIG. 4 is a perspective view showing a part of a printed wiring board according to the second embodiment of the present invention.

図4は、プリント配線板を平面方向に長方形に切断したものであり、実際上は各配線パターンとプレーン層は、切断面より先にも広がっている。また、図5は図4を上面から見た平面図であり、図6は図5の側面図である。   FIG. 4 shows a printed wiring board cut into a rectangle in the plane direction. In practice, each wiring pattern and a plane layer are spread beyond the cut surface. 5 is a plan view of FIG. 4 as viewed from above, and FIG. 6 is a side view of FIG.

図4において、配線パターン7は第1の実施形態とは異なり、分岐点を有しておらず、その配線幅も一定である。この場合通常は配線パターン7の特性インピーダンスは一定であり変化しないはずである。しかしながら、本実施形態では、図5及び図6に示すように、配線パターン7はその端部においてコネクタ20に接続されている。このような場合、配線パターン7の特性インピーダンスはコネクタ20の周辺部7bで低くなる。配線パターンの系全体で特性インピーダンスをなるべく一定に保つためには、低下した配線パターン7のコネクタ周辺部7bの特性インピーダンスを高める必要がある。   In FIG. 4, unlike the first embodiment, the wiring pattern 7 does not have a branch point, and its wiring width is also constant. In this case, the characteristic impedance of the wiring pattern 7 is normally constant and should not change. However, in this embodiment, as shown in FIGS. 5 and 6, the wiring pattern 7 is connected to the connector 20 at the end thereof. In such a case, the characteristic impedance of the wiring pattern 7 becomes low at the peripheral portion 7 b of the connector 20. In order to keep the characteristic impedance as constant as possible in the entire wiring pattern system, it is necessary to increase the characteristic impedance of the connector peripheral portion 7b of the lowered wiring pattern 7.

そのため、本実施形態では、配線パターン7のコネクタから離れた配線パターン部分7aの特性インピーダンスを決定する電源/GNDプレーン層2と、コネクタ周辺部7bの特性インピーダンスを決定する電源/GNDプレーン層3を異なる層に配置する。より具体的には、コネクタ周辺部7bに隣接する電源/GNDプレーン層3は、配線パターン部分7aに隣接する電源/GNDプレーン層2よりも配線パターンから離れて配置される。このようにすれば、低くなったコネクタ周辺部7bの特性インピーダンスを高めて、配線パターン部分7aの特性インピーダンスに近づけることが出来る。   Therefore, in the present embodiment, the power supply / GND plane layer 2 that determines the characteristic impedance of the wiring pattern portion 7a away from the connector of the wiring pattern 7 and the power supply / GND plane layer 3 that determines the characteristic impedance of the connector peripheral portion 7b are provided. Arrange in different layers. More specifically, the power supply / GND plane layer 3 adjacent to the connector peripheral portion 7b is disposed farther from the wiring pattern than the power supply / GND plane layer 2 adjacent to the wiring pattern portion 7a. In this way, the characteristic impedance of the connector peripheral portion 7b, which has been lowered, can be increased and brought close to the characteristic impedance of the wiring pattern portion 7a.

なお、電源/GNDプレーン層2と電源/GNDプレーン層3は、配線パターン7の特性インピーダンスが変化する部分の直下でリターン電流確保用のビアホール1で互いに接続されている。なお、ビアホール1の代わりに内蔵コンデンサで電源/GNDプレーン層2と電源/GNDプレーン層3を接続してもよい。   The power supply / GND plane layer 2 and the power supply / GND plane layer 3 are connected to each other through a via hole 1 for securing a return current immediately below a portion where the characteristic impedance of the wiring pattern 7 changes. Instead of via hole 1, power supply / GND plane layer 2 and power supply / GND plane layer 3 may be connected by a built-in capacitor.

また、本実施形態では、コネクタ20が原因で配線パターン7の特性インピーダンスが低下する場合について説明したが、検査用のパッドやその他の理由で配線パターンの特性インピーダンスが低くなる場合にも、上記の配線パターンと電源/GNDプレーン層間の距離を変化させる手法を用いることにより特性インピーダンスを一定にすることが可能である。   In the present embodiment, the case where the characteristic impedance of the wiring pattern 7 is reduced due to the connector 20 has been described. However, the case where the characteristic impedance of the wiring pattern is low due to a pad for inspection or other reasons is also described above. The characteristic impedance can be made constant by using a method of changing the distance between the wiring pattern and the power source / GND plane layer.

(第3の実施形態)
図7は、本発明の第3の実施形態に係わるプリント配線板の一部を抜き出して示した平面図である。
(Third embodiment)
FIG. 7 is a plan view showing a part of a printed wiring board according to the third embodiment of the present invention.

この第3の実施形態は、第2の実施形態と同様に、配線パターン7の配線幅が変化しない場合でも、既に述べたようなコネクタ、検査用のパッド等の存在又はその他の理由により配線パターン7の特性インピーダンスが変化した場合に、特性インピーダンスが低下した部分の特性インピーダンスを高める他の手法を示すものである。   In the third embodiment, like the second embodiment, even when the wiring width of the wiring pattern 7 does not change, the wiring pattern is present due to the presence of a connector, an inspection pad, etc. as described above or for other reasons. 7 shows another method for increasing the characteristic impedance of the portion where the characteristic impedance is lowered when the characteristic impedance 7 is changed.

本実施形態では、まず、第2の実施形態と同様に、特性インピーダンスが低くなった配線パターン部分7cに隣接する電源/GNDプレーン層3を、配線パターン部分7aに隣接する電源/GNDプレーン層2よりも配線パターンから離す。これにより、特性インピーダンスが低くなった配線パターン部分7cの特性インピーダンスを高めて、配線パターン部分7aの特性インピーダンスに近づけることが出来る。その上で、さらに電源/GNDプレーン層3の幅を細くする。これにより、特性インピーダンスが低くなった配線パターン部分7cの特性インピーダンスをさらに高めて、配線パターン部分7aの特性インピーダンスにより近づけることが出来る。   In the present embodiment, first, as in the second embodiment, the power supply / GND plane layer 3 adjacent to the wiring pattern portion 7c having a low characteristic impedance is replaced with the power supply / GND plane layer 2 adjacent to the wiring pattern portion 7a. More away from the wiring pattern. As a result, the characteristic impedance of the wiring pattern portion 7c having a low characteristic impedance can be increased and brought close to the characteristic impedance of the wiring pattern portion 7a. After that, the width of the power / GND plane layer 3 is further reduced. As a result, the characteristic impedance of the wiring pattern portion 7c whose characteristic impedance has been lowered can be further increased and brought closer to the characteristic impedance of the wiring pattern portion 7a.

なお、電源/GNDプレーン層2と電源/GNDプレーン層3は、配線パターン7の特性インピーダンスが変化する部分の直下でリターン電流確保用のビアホール1で互いに接続されている。また、ビアホール1の代わりに内蔵コンデンサで電源/GNDプレーン層2と電源/GNDプレーン層3を接続してもよい。   The power supply / GND plane layer 2 and the power supply / GND plane layer 3 are connected to each other through a via hole 1 for securing a return current immediately below a portion where the characteristic impedance of the wiring pattern 7 changes. Further, the power supply / GND plane layer 2 and the power supply / GND plane layer 3 may be connected by a built-in capacitor instead of the via hole 1.

(第4の実施形態)
図8は、本発明の第4の実施形態に係わるプリント配線板の一部を抜き出して示した平面図であり、図9は図8の側面図である。
(Fourth embodiment)
FIG. 8 is a plan view showing a part of a printed wiring board according to the fourth embodiment of the present invention, and FIG. 9 is a side view of FIG.

この第4の実施形態は、第2の実施形態と同様に、配線パターン7の配線幅が変化しない場合でも、既に述べたようなコネクタ、検査用のパッド等の存在又はその他の理由により配線パターン7の特性インピーダンスが段階的に変化した場合に、特性インピーダンスが段階的に低下した部分の特性インピーダンスを高める手法を示すものである。   In the fourth embodiment, as in the second embodiment, even when the wiring width of the wiring pattern 7 does not change, the wiring pattern is present due to the presence of connectors, inspection pads, etc. as described above or for other reasons. 7 shows a technique for increasing the characteristic impedance of the portion where the characteristic impedance has decreased stepwise when the characteristic impedance 7 is changed stepwise.

図8においては、コネクタ、検査用のパッド等の存在又はその他の理由により配線パターン7の特性インピーダンスが配線パターン部分7a、7d、7eの順に次第に低下しているものとする。この場合には、図10に示すように、配線パターン部分7aに隣接する電源/GNDプレーン層2、配線パターン部分7dに隣接する電源/GNDプレーン層3、配線パターン部分7eに隣接する電源/GNDプレーン層8の順に、配線パターン7からの距離を次第に大きくしていく。   In FIG. 8, it is assumed that the characteristic impedance of the wiring pattern 7 gradually decreases in the order of the wiring pattern portions 7a, 7d, and 7e due to the presence of a connector, an inspection pad, or the like. In this case, as shown in FIG. 10, the power supply / GND plane layer 2 adjacent to the wiring pattern portion 7a, the power supply / GND plane layer 3 adjacent to the wiring pattern portion 7d, and the power supply / GND adjacent to the wiring pattern portion 7e. The distance from the wiring pattern 7 is gradually increased in the order of the plane layer 8.

これにより、特性インピーダンスが低くなった配線パターン部分7dの特性インピーダンスを高めるとともに、配線パターン部分7eの特性インピーダンスをさらに高めて、配線パターン部分7aの特性インピーダンスに近づけることが出来る。   As a result, the characteristic impedance of the wiring pattern portion 7d having a low characteristic impedance can be increased, and the characteristic impedance of the wiring pattern portion 7e can be further increased to approach the characteristic impedance of the wiring pattern portion 7a.

なお、電源/GNDプレーン層2と電源/GNDプレーン層3、及び電源/GNDプレーン層3と電源/GNDプレーン層8は、配線パターン7の特性インピーダンスが変化する部分の直下でリターン電流確保用のビアホール1で互いに接続されている。また、ビアホール1の代わりに内蔵コンデンサで電源/GNDプレーン層同士を接続してもよい。   Note that the power supply / GND plane layer 2 and the power supply / GND plane layer 3 and the power supply / GND plane layer 3 and the power supply / GND plane layer 8 are for securing a return current immediately below the portion where the characteristic impedance of the wiring pattern 7 changes. The via holes 1 are connected to each other. Further, the power supply / GND plane layers may be connected to each other with a built-in capacitor instead of the via hole 1.

(第5の実施形態)
図10は、本発明の第5の実施形態に係わるプリント配線板の一部を抜き出して示した斜視図であり、図11は図10を上面から見た平面図である。
(Fifth embodiment)
FIG. 10 is a perspective view showing a part of a printed wiring board according to the fifth embodiment of the present invention, and FIG. 11 is a plan view of FIG. 10 viewed from above.

本実施形態は、第1の実施形態と略同様であるが、配線パターン5に隣接する電源/GNDプレーン層3aの幅と、配線パターン6に隣接する電源/GNDプレーン層3bの幅を電源/GNDプレーン層2の幅と異ならせている。   This embodiment is substantially the same as the first embodiment, except that the width of the power / GND plane layer 3a adjacent to the wiring pattern 5 and the width of the power / GND plane layer 3b adjacent to the wiring pattern 6 are This is different from the width of the GND plane layer 2.

このようにすることで、特性インピーダンスが低下した配線パターン5,6の特性インピーダンスを高める程度を調節することが可能となり、特性インピーダンスの調節自由度を高めることが出来る。   By doing in this way, it becomes possible to adjust the degree to which the characteristic impedance of the wiring patterns 5 and 6 whose characteristic impedance is lowered is increased, and the degree of freedom in adjusting the characteristic impedance can be increased.

図12は、第1乃至第5の実施形態の効果を示す図である。   FIG. 12 is a diagram illustrating the effects of the first to fifth embodiments.

配線パターンの配線幅を変更せず、且つ配線パターンと電源/GNDプレーン層間の距離を変化させない場合は、特性インピーダンスは一定であるが、従来のようにGNDプレーン層に穴を開けることで若干高めることが可能である。更に第1乃至第5の実施形態のように配線パターンと電源/GNDプレーン層の間隔を変化させたり、電源/GNDプレーン層の幅を調整することで特性インピーダンスをより高めることが可能となる。   When the wiring width of the wiring pattern is not changed and the distance between the wiring pattern and the power supply / GND plane layer is not changed, the characteristic impedance is constant, but is slightly increased by making a hole in the GND plane layer as in the past. It is possible. Furthermore, the characteristic impedance can be further increased by changing the interval between the wiring pattern and the power / GND plane layer or adjusting the width of the power / GND plane layer as in the first to fifth embodiments.

以上のように上記の実施形態によれば、配線パターンと電源/GNDプレーン層の間の距離を変更することで、変更しない構造よりも配線パターンの特性インピーダンスを大きく変化させることができる。また、配線パターンに部分的に幅の広い部分を形成しなくても特性インピーダンスを調節することができるので、配線層の配線密度も高く保つことができる。また、より高周波の場合は配線幅を広く取る自由度も向上する。更に配線パターン直下の高さの異なる電源/GNDプレーン層間をビアホールで電気的に接続することで、リターンパスを確保することも可能となる。   As described above, according to the above-described embodiment, by changing the distance between the wiring pattern and the power supply / GND plane layer, the characteristic impedance of the wiring pattern can be largely changed as compared with the structure that is not changed. In addition, since the characteristic impedance can be adjusted without forming a wide portion in the wiring pattern, the wiring density of the wiring layer can be kept high. In addition, in the case of higher frequencies, the degree of freedom for widening the wiring width is also improved. Further, it is possible to secure a return path by electrically connecting power supply / GND plane layers having different heights directly below the wiring pattern through via holes.

また、配線パターン直下の高さの異なる電源/GNDプレーン層間を内蔵コンデンサで接続することにより、異なる層の電源/GNDプレーン層は同電位である必要がなくなるため、電源とGNDといった別電位の構成をとることが可能となる。   Also, by connecting the power supply / GND plane layers of different heights directly below the wiring pattern with built-in capacitors, the power supply / GND plane layers of different layers do not need to be at the same potential. It becomes possible to take.

また、距離を変更した電源/GNDプレーン層の幅を変更することで、特性インピーダンスを更に大きく調節することが可能となる。   In addition, the characteristic impedance can be further adjusted by changing the width of the power / GND plane layer whose distance has been changed.

また、配線パターンの幅を最小配線幅に設定しておくことで、配線層の配線密度は特性インピーダンスを気にすることなく最小配線幅で決定される限界まで高めることができ、高密度実装の要求に応えることが可能となる。   In addition, by setting the wiring pattern width to the minimum wiring width, the wiring density of the wiring layer can be increased to the limit determined by the minimum wiring width without worrying about the characteristic impedance. It becomes possible to meet the demand.

本発明の第1の実施形態に係わるプリント配線板の一部を抜き出して示した斜視図である。It is the perspective view which extracted and showed a part of printed wiring board concerning the 1st Embodiment of this invention. 図1を上面から見た平面図である。It is the top view which looked at FIG. 1 from the upper surface. 図2の側面図である。FIG. 3 is a side view of FIG. 2. 本発明の第2の実施形態に係わるプリント配線板の一部を抜き出して示した斜視図である。It is the perspective view which extracted and showed a part of printed wiring board concerning the 2nd Embodiment of this invention. 図4を上面から見た平面図である。It is the top view which looked at FIG. 4 from the upper surface. 図5の側面図である。FIG. 6 is a side view of FIG. 5. 本発明の第3の実施形態に係わるプリント配線板の一部を抜き出して示した平面図である。It is the top view which extracted and showed a part of printed wiring board concerning the 3rd Embodiment of this invention. 本発明の第4の実施形態に係わるプリント配線板の一部を抜き出して示した平面図である。It is the top view which extracted and showed a part of printed wiring board concerning the 4th Embodiment of this invention. 図8の側面図である。It is a side view of FIG. 本発明の第5の実施形態に係わるプリント配線板の一部を抜き出して示した斜視図である。It is the perspective view which extracted and showed a part of printed wiring board concerning the 5th Embodiment of this invention. 図10を上面から見た平面図である。It is the top view which looked at FIG. 10 from the upper surface. 第1乃至第5の実施形態の効果を示す図である。It is a figure which shows the effect of 1st thru | or 5th embodiment. 従来例を示す図である。It is a figure which shows a prior art example. 従来例を示す図である。It is a figure which shows a prior art example.

符号の説明Explanation of symbols

1 ビア
2 電源/GNDプレーン層
3 電源/GNDプレーン層
4 分岐前の配線パターン
5 分岐後の配線パターン
6 分岐後の配線パターン
7 配線パターン
8 電源/GNDプレーン層
9 電源/GNDプレーン層
10 穴
DESCRIPTION OF SYMBOLS 1 Via 2 Power supply / GND plane layer 3 Power supply / GND plane layer 4 Wiring pattern before branching 5 Wiring pattern after branching 6 Wiring pattern after branching 7 Wiring pattern 8 Power supply / GND plane layer 9 Power supply / GND plane layer 10 Hole

Claims (4)

複数の導電層を有するプリント配線板において、
配線層に形成された配線パターンと、
該配線パターンの特性インピーダンスが相対的に高い部分に隣接する第1の電源プレーン層又はグラウンドプレーン層と、
前記配線パターンの特性インピーダンスが相対的に低い部分に隣接する第2の電源プレーン層又はグラウンドプレーン層とを具備し、
前記配線パターンと前記第2の電源プレーン層又はグラウンドプレーン層の間の距離を、前記配線パターンと前記第1の電源プレーン層又はグラウンドプレーン層の間の距離よりも大きく設定したことを特徴とするプリント配線板。
In a printed wiring board having a plurality of conductive layers,
A wiring pattern formed in the wiring layer;
A first power plane layer or a ground plane layer adjacent to a portion having a relatively high characteristic impedance of the wiring pattern;
A second power plane layer or a ground plane layer adjacent to a portion having a relatively low characteristic impedance of the wiring pattern;
The distance between the wiring pattern and the second power plane layer or ground plane layer is set larger than the distance between the wiring pattern and the first power plane layer or ground plane layer. Printed wiring board.
前記第1の電源プレーン層又はグラウンドプレーン層と、前記第2の電源プレーン層又はグラウンドプレーン層との間をビアホールで電気的に接続したことを特徴とする請求項1に記載のプリント配線板。   The printed wiring board according to claim 1, wherein the first power plane layer or ground plane layer and the second power plane layer or ground plane layer are electrically connected by a via hole. 前記第1の電源プレーン層又はグラウンドプレーン層と、前記第2の電源プレーン層又はグラウンドプレーン層との間を内蔵コンデンサで電気的に接続したことを特徴とする請求項1に記載のプリント配線板。   2. The printed wiring board according to claim 1, wherein the first power plane layer or ground plane layer and the second power plane layer or ground plane layer are electrically connected by an internal capacitor. . 前記第2の電源プレーン層又はグラウンドプレーン層の幅を変化させることにより、前記配線パターン内の特性インピーダンスを調節することを特徴とする請求項1に記載のプリント配線板。   The printed wiring board according to claim 1, wherein the characteristic impedance in the wiring pattern is adjusted by changing a width of the second power plane layer or the ground plane layer.
JP2004364774A 2004-12-16 2004-12-16 Printed wiring board Expired - Fee Related JP4717431B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004364774A JP4717431B2 (en) 2004-12-16 2004-12-16 Printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004364774A JP4717431B2 (en) 2004-12-16 2004-12-16 Printed wiring board

Publications (3)

Publication Number Publication Date
JP2006173400A true JP2006173400A (en) 2006-06-29
JP2006173400A5 JP2006173400A5 (en) 2008-02-14
JP4717431B2 JP4717431B2 (en) 2011-07-06

Family

ID=36673806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004364774A Expired - Fee Related JP4717431B2 (en) 2004-12-16 2004-12-16 Printed wiring board

Country Status (1)

Country Link
JP (1) JP4717431B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009054667A (en) * 2007-08-24 2009-03-12 Nec Corp Multiplayer printed circuit board, connection structure of the multilayer printed circuit board and coaxial connector
JP2009239227A (en) * 2008-03-28 2009-10-15 Toshiba Corp Multi-layer substrate
WO2019216188A1 (en) * 2018-05-08 2019-11-14 株式会社村田製作所 Transmission line and mounting structure therefor

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0397975A (en) * 1989-09-06 1991-04-23 Hosokawa Micron Corp Synthetic leather
JPH0529772A (en) * 1991-07-19 1993-02-05 Oki Electric Ind Co Ltd Circuit substrate for high-speed signal transmission
JPH06260773A (en) * 1993-03-03 1994-09-16 Oki Electric Ind Co Ltd Pad structure of high speed signal transmission circuit board
JPH07307578A (en) * 1994-05-13 1995-11-21 Oki Electric Ind Co Ltd Component mounting pad structure of high-speed signal transmission circuit board
JPH0936504A (en) * 1995-07-20 1997-02-07 Oki Electric Ind Co Ltd Wiring structure of signal transmitting line of printed board
JPH11317572A (en) * 1998-05-06 1999-11-16 Hitachi Ltd Characteristic impedance adjustable printed board
JP3201345B2 (en) * 1998-05-13 2001-08-20 日本電気株式会社 Multilayer printed wiring board

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0397975A (en) * 1989-09-06 1991-04-23 Hosokawa Micron Corp Synthetic leather
JPH0529772A (en) * 1991-07-19 1993-02-05 Oki Electric Ind Co Ltd Circuit substrate for high-speed signal transmission
JPH06260773A (en) * 1993-03-03 1994-09-16 Oki Electric Ind Co Ltd Pad structure of high speed signal transmission circuit board
JPH07307578A (en) * 1994-05-13 1995-11-21 Oki Electric Ind Co Ltd Component mounting pad structure of high-speed signal transmission circuit board
JPH0936504A (en) * 1995-07-20 1997-02-07 Oki Electric Ind Co Ltd Wiring structure of signal transmitting line of printed board
JPH11317572A (en) * 1998-05-06 1999-11-16 Hitachi Ltd Characteristic impedance adjustable printed board
JP3201345B2 (en) * 1998-05-13 2001-08-20 日本電気株式会社 Multilayer printed wiring board

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009054667A (en) * 2007-08-24 2009-03-12 Nec Corp Multiplayer printed circuit board, connection structure of the multilayer printed circuit board and coaxial connector
JP2009239227A (en) * 2008-03-28 2009-10-15 Toshiba Corp Multi-layer substrate
WO2019216188A1 (en) * 2018-05-08 2019-11-14 株式会社村田製作所 Transmission line and mounting structure therefor
JP7001154B2 (en) 2018-05-08 2022-01-19 株式会社村田製作所 Transmission line and its mounting structure
US11291109B2 (en) 2018-05-08 2022-03-29 Murata Manufacturing Co., Ltd. Transmission line and mounting structure thereof

Also Published As

Publication number Publication date
JP4717431B2 (en) 2011-07-06

Similar Documents

Publication Publication Date Title
JP4047351B2 (en) Multilayer printed circuit board
US8049118B2 (en) Printed circuit board
KR100283508B1 (en) Non-solid reference plane with bidirectional impedance control
JP2010506380A (en) Multilayer board
WO2009028108A1 (en) Multi-layer substrate
JP5409312B2 (en) Multilayer printed circuit board
JP2008527724A (en) Printed circuit boards with improved signal integrity for differential signal pairs, etc.
US8420946B2 (en) Printed circuit board
JP3397707B2 (en) Substrate with shield plane with various aperture patterns for transmission time and impedance control
JP2009054876A (en) Printed wiring board
JP5669499B2 (en) Printed circuit board
JP2006086293A (en) Printed wiring board and method for designing ground pattern thereof
JP4717431B2 (en) Printed wiring board
US10129974B2 (en) Multi-layer circuit structure
JP2013030528A (en) Formed capacitor-embedded multilayer printed wiring board
CN111818724A (en) PCB structure for electrostatic protection device wiring and signal testing equipment
JP2007189042A (en) Semiconductor device
JP5194722B2 (en) Wiring substrate and semiconductor device
WO2016149269A1 (en) Comprehensive layout strategy for flip chipping integrated circuits
JP2004304134A (en) Wiring board and manufacturing method of the same
JP4309433B2 (en) Semiconductor device
JP3956665B2 (en) Multilayer printed wiring board
JP2006080162A (en) Printed wiring board
JP2005310885A (en) Printed wiring board
JP2005019483A (en) Through-hole structure, wiring board, and electronic device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071213

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071213

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20071213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100827

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110325

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110330

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees