JPH07307578A - Component mounting pad structure of high-speed signal transmission circuit board - Google Patents
Component mounting pad structure of high-speed signal transmission circuit boardInfo
- Publication number
- JPH07307578A JPH07307578A JP6099591A JP9959194A JPH07307578A JP H07307578 A JPH07307578 A JP H07307578A JP 6099591 A JP6099591 A JP 6099591A JP 9959194 A JP9959194 A JP 9959194A JP H07307578 A JPH07307578 A JP H07307578A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- layer
- ground
- signal transmission
- power plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、高速信号伝送用の回路
基板における部品搭載用パッド部の構造に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the structure of a component mounting pad portion on a circuit board for high speed signal transmission.
【０００２】[0002]
【従来の技術】従来、この種の分野の技術としては、特
開平５−２９７７２号公報に開示されるものがあった。
図４は第１の従来例を示す高速信号伝送用回路基板のパ
ッド部の構造を示す図であり、図４（ａ）はその高速信
号伝送用回路基板の伝送ラインのパッド部の上面図、図
４（ｂ）はその高速信号伝送用回路基板の伝送ラインの
パッド部の断面図である。2. Description of the Related Art Conventionally, as a technique of this kind of field, there is one disclosed in Japanese Patent Laid-Open No. 5-29772.
FIG. 4 is a diagram showing a structure of a pad portion of a high-speed signal transmission circuit board showing a first conventional example, and FIG. 4A is a top view of a pad portion of a transmission line of the high-speed signal transmission circuit board, FIG. 4B is a sectional view of the pad portion of the transmission line of the high-speed signal transmission circuit board.
【０００３】これらの図に示すように、第１層（表層）
は、高速信号用ライン（以下、伝送ラインという）層で
あり、伝送ライン１１、部品搭載用パッド及び接続用パ
ッド１４（以下、総称してパッドという）、及び誘電体
層１３ａからなる。第２層はグランド／電源プレーン層
であり、グランド／電源プレーン層１２ａ、誘電体層１
３ｂからなる。第３層は中層の伝送ライン層であり、中
層の伝送ライン１７、誘電体層１３ｃからなる。第４層
はグランド／電源プレーン層であり、グランド／電源プ
レーン層１２ｂ、誘電体層１３ｄからなる。As shown in these figures, the first layer (surface layer)
Is a high-speed signal line (hereinafter referred to as a transmission line) layer, and includes a transmission line 11, a component mounting pad and a connection pad 14 (hereinafter collectively referred to as a pad), and a dielectric layer 13a. The second layer is a ground / power plane layer, which includes the ground / power plane layer 12a and the dielectric layer 1.
It consists of 3b. The third layer is a middle-layer transmission line layer, and includes a middle-layer transmission line 17 and a dielectric layer 13c. The fourth layer is a ground / power plane layer, and is composed of a ground / power plane layer 12b and a dielectric layer 13d.
【０００４】図５は第２の従来例を示す高速信号伝送用
回路基板のパッド部の構造を示す図であり、図５（ａ）
はその高速信号伝送用回路基板の伝送ラインのパッド部
の上面図、図５（ｂ）はその高速信号伝送用回路基板の
伝送ラインのパッド部の断面図、図６はその高速信号伝
送用回路基板の伝送ラインのパッド部の分解斜視図であ
る。FIG. 5 is a view showing a structure of a pad portion of a circuit board for high-speed signal transmission showing a second conventional example, and FIG.
Is a top view of the pad portion of the transmission line of the high-speed signal transmission circuit board, FIG. 5B is a sectional view of the pad portion of the transmission line of the high-speed signal transmission circuit board, and FIG. 6 is the high-speed signal transmission circuit. It is an exploded perspective view of a pad part of a transmission line of a substrate.
【０００５】これらの図に示すように、第１層は、伝送
ライン２１、パッド２４、誘電体層２３ａからなる。第
２層はパッド２４の直下に部分的くり抜き部２５を設け
たグランド／電源プレーン層２２ａ、誘電体層２３ｂか
らなる。このくり抜き部２５は、パッド２４から伝送ラ
イン２１の引き出し方向を除き、パッド２４より若干大
きめである。第３層はくり抜き部２５より若干広めの配
線禁止領域２８、中層の伝送ライン２７、誘電体層２３
ｃからなる。第４層はグランド／電源プレーン層２２
ｂ、誘電体層２３ｄからなる。なお、２６は伝送ライン
とパッドの接続部である。As shown in these figures, the first layer comprises a transmission line 21, a pad 24, and a dielectric layer 23a. The second layer is composed of a ground / power plane layer 22a having a partially cut-out portion 25 immediately below the pad 24, and a dielectric layer 23b. The cutout portion 25 is slightly larger than the pad 24 except for the direction in which the transmission line 21 is pulled out from the pad 24. The third layer is a wiring-prohibited region 28 slightly wider than the cut-out portion 25, the middle-layer transmission line 27, and the dielectric layer 23.
It consists of c. The fourth layer is the ground / power plane layer 22
b, a dielectric layer 23d. Reference numeral 26 is a connecting portion between the transmission line and the pad.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、第１の
従来例の場合、伝送ラインの幅と異なるパッドに対して
は、インピーダンス整合を行っていなかった。また、伝
送ラインをインピーダンス整合させているため、誘電体
層の厚さが先に決まっており、パッドとグランド間の誘
電体層の厚さが一定となっていることから、パッドに対
してインピーダンス整合させようとした場合、パッドの
幅を伝送ラインと同じにするより方法がないが、実際に
は部品搭載用パッドであったり、接続用パッドであった
り、そのパッド幅はまちまちであり、インピーダンス整
合が困難であるという問題点があった。したがって、伝
送ラインのパッド部で反射が起こり、高速信号特性を劣
化させていた。However, in the case of the first conventional example, impedance matching is not performed for the pad having a width different from that of the transmission line. In addition, since the impedance of the transmission line is matched, the thickness of the dielectric layer is determined first, and the thickness of the dielectric layer between the pad and ground is constant, so the impedance to the pad is When trying to match, there is no way to make the pad width the same as the transmission line, but it is actually a component mounting pad, a connection pad, and the pad width varies, There was a problem that matching was difficult. Therefore, reflection occurs at the pad portion of the transmission line, which deteriorates the high speed signal characteristics.
【０００７】このような問題点を解決するために、第２
の従来例のパッドの直下のグランドプレーンに部分的に
くり抜き部を設け、グランドプレーンまでの誘電体層の
厚さを変えることで、パッド幅を伝送ラインと同じ幅に
せずに、インピーダンス整合を図ることができた。しか
し、伝送ラインと誘電体層の厚さによるインピーダンス
整合の関係より、１層あたりの誘電体層の厚さが決まっ
ていることから、パッドからグランドプレーンまでの厚
さは、誘電体層厚の整数倍に制限され、完全なインピー
ダンス整合は困難であるという問題点があった。したが
って、伝送ラインと接続されるパッド部で反射が起こ
り、高速信号の伝送特性を劣化させていた。In order to solve such a problem, the second
In the conventional example, a cutout is partially provided in the ground plane directly below the pad, and the thickness of the dielectric layer up to the ground plane is changed to achieve impedance matching without making the pad width the same as the transmission line. I was able to. However, since the thickness of the dielectric layer per layer is determined by the impedance matching relationship between the transmission line and the thickness of the dielectric layer, the thickness from the pad to the ground plane is There is a problem that it is difficult to achieve perfect impedance matching because it is limited to an integral multiple. Therefore, reflection occurs at the pad portion connected to the transmission line, deteriorating the transmission characteristics of high-speed signals.
【０００８】また、この例の場合、くり抜き部の形状
が、パッドからの伝送ラインの引き出し方向に依存して
おり、この伝送ラインの引き出し方向がまちまちである
ことから、パターン設計及びチェックが容易でなく、更
に自動設計化が困難であった。本発明は、以上述べた高
速信号伝送用回路基板のパッド部のインピーダンス整合
が困難であるという問題点を除去するため、伝送ライン
より幅の広いパッドに対して、パッド直下のグランドの
くり抜き部を、パッドからの伝送ラインの引き出し方向
に依存しない形状とし、インピーダンス整合を図り、か
つ、グランド／電源プレーン層の設計及びチェックが容
易となるようにするとともに、自動設計可能な形状を有
する高速信号伝送用回路基板の部品搭載用パッド部の構
造を提供することを目的とする。Further, in the case of this example, the shape of the cut-out portion depends on the direction in which the transmission line is pulled out from the pad, and since the direction in which this transmission line is pulled out varies, it is easy to design and check the pattern. And it was difficult to design automatically. The present invention eliminates the problem that it is difficult to match the impedance of the pad portion of the circuit board for high-speed signal transmission as described above. , High-speed signal transmission with a shape that does not depend on the direction in which the transmission line is pulled out from the pad to achieve impedance matching and to facilitate the design and check of the ground / power plane layer and the shape that can be automatically designed. It is an object of the present invention to provide a structure of a component mounting pad portion of a circuit board for use.
【０００９】[0009]
【課題を解決するための手段】本発明は、上記目的を達
成するために、信号伝送用導体層と中層に形成したグラ
ンド／電源プレーン層との間に誘電体層を形成すること
により、インピーダンス整合を図る高速信号伝送用回路
基板の部品搭載用パッド部の構造において、 （１）表面に形成される伝送ライン（３１）よりも幅の
広いパッド（３４）を有する第１の信号伝送用導体層
と、この第１の信号伝送用導体層の下方に第１の誘電体
層（３３ａ）を介して形成される第１のグランド／電源
プレーン層（３２ａ）と、この第１のグランド／電源プ
レーン層（３２ａ）の下方に第２の誘電体層（３３ｂ）
を介して形成される第２の信号伝送用導体層と、この第
２の信号伝送用導体層の下方に第３の誘電体層（３３
ｃ）を介して形成される第２のグランド／電源プレーン
層（３２ｂ）と、前記第１の信号伝送用導体層のパッド
部のインピーダンス整合を、第１のグランド／電源プレ
ーン層（３２ａ）と第１の誘電体層（３３ａ）と、第２
のグランド／電源プレーン層（３２ｂ）と第２及び第３
誘電体層（３３ｂ，３３ｃ）とに基づいて行うため、前
記パッド（３４）の直下に介在する第１のグランド／電
源プレーン層（３２ａ）に、このパッド（３４）と中心
位置が同じであり、かつこのパッド（３４）と相似の形
状をなし、該パッドよりも小さいくり抜き部（３５）
と、前記第２の信号伝送用導体層に、前記第１のグラン
ド／電源プレーン層（３２ａ）のくり抜き部（３５）よ
り若干大きめの配線禁止領域（３８）とを設けるように
したものである。In order to achieve the above object, the present invention provides a dielectric layer between a conductor layer for signal transmission and a ground / power plane layer formed in an intermediate layer to obtain an impedance. In the structure of a component mounting pad portion of a high-speed signal transmission circuit board for matching, (1) a first signal transmission conductor having a pad (34) wider than a transmission line (31) formed on the surface. A layer, a first ground / power plane layer (32a) formed below the first conductor layer for signal transmission via a first dielectric layer (33a), and the first ground / power source. A second dielectric layer (33b) is formed below the plane layer (32a).
And a second dielectric layer (33) below the second signal transmission conductor layer.
The impedance matching between the second ground / power supply plane layer (32b) formed via c) and the pad portion of the first signal transmission conductor layer is defined as the first ground / power supply plane layer (32a). A first dielectric layer (33a) and a second dielectric layer (33a)
Ground / power plane layer (32b) and second and third
Since it is performed based on the dielectric layers (33b, 33c), the first ground / power plane layer (32a) interposed immediately below the pad (34) has the same center position as that of the pad (34). And a hole (35) having a shape similar to the pad (34) and smaller than the pad (34).
And a wiring prohibited area (38) slightly larger than the cutout portion (35) of the first ground / power plane layer (32a) in the second signal transmission conductor layer. .
【００１０】（２）表面に形成される伝送ライン（４
１）よりも幅の広いパッド（４４）を有する第１の信号
伝送用導体層と、この第１の信号伝送用導体層の下方に
第１の誘電体層（４３ａ）を介して形成される第１のグ
ランド／電源プレーン層（４２ａ）と、この第１のグラ
ンド／電源プレーン層（４２ａ）の下方に第２の誘電体
層（４３ｂ）を介して形成される第２の信号伝送用導体
層と、この第２の信号伝送用導体層の下方に第３の誘電
体層（４３ｃ）を介して形成される第２のグランド／電
源プレーン層（４２ｂ）と、この第２のグランド／電源
プレーン層（４２ｂ）の下方に第４の誘電体層（４３
ｄ）を介して形成される第３の信号伝送用導体層と、こ
の第３の信号伝送用導体層の下方に第５の誘電体層（４
３ｅ）を介して形成される第３のグランド／電源プレー
ン層（４２ｃ）と、前記第１の信号伝送用導体層のパッ
ド部のインピーダンス整合を、第１のグランド／電源プ
レーン層（３２ａ）と第１の誘電体層（４３ａ）と、第
２のグランド／電源プレーン層（４２ｂ）と第２及び第
３の誘電体層（４３ｂ，４３ｃ）と、第３のグランド／
電源プレーン層（４２ｃ）と第４及び第５の誘電体層
（４３ｄ，４３ｅ）とに基づいて行うため、前記パッド
（４４）の直下に介在する第１のグランド／電源プレー
ン層（４２ａ）に前記パッド（４４）の中心位置が同じ
であり、かつこのパッド（４４）と相似の形状をなし、
このパッド（４４）よりも小さい第１のくり抜き部（４
５ａ）と、第２の信号伝送用導体層に前記第１のくり抜
き部（４５ａ）よりも若干大きめの第１の配線禁止領域
（４７ａ）と、前記パッド（４４）の直下の第２のグラ
ンド／電源プレーン層（４２ｂ）に前記パッド（４４）
の中心位置が同じであり、かつこのパッド（４４）と相
似の形状をなし、このパッドよりも小さい第２のくり抜
き部（４５ｂ）と、第２の信号伝送用導体層に前記第２
のくり抜き部（４５ｂ）よりも若干大きめの第２の配線
禁止領域（４７ｂ）とを設けるようにしたものである。(2) Transmission line (4) formed on the surface
1) A first signal transmission conductor layer having a pad (44) wider than 1), and is formed below the first signal transmission conductor layer with a first dielectric layer (43a) interposed. A first ground / power plane layer (42a) and a second signal transmission conductor formed below the first ground / power plane layer (42a) via a second dielectric layer (43b). A layer, a second ground / power plane layer (42b) formed below the second conductor layer for signal transmission via a third dielectric layer (43c), and the second ground / power source. Below the plane layer (42b), a fourth dielectric layer (43
d) and a third dielectric layer for signal transmission, and a fifth dielectric layer (4) below the third conductive layer for signal transmission.
3e), the impedance matching between the third ground / power supply plane layer (42c) and the pad portion of the first signal transmission conductor layer is performed with the first ground / power supply plane layer (32a). The first dielectric layer (43a), the second ground / power plane layer (42b), the second and third dielectric layers (43b, 43c), and the third ground /
Since it is performed based on the power plane layer (42c) and the fourth and fifth dielectric layers (43d, 43e), the first ground / power plane layer (42a) interposed immediately below the pad (44). The center position of the pad (44) is the same, and the pad (44) has a similar shape,
The first hollow (4) smaller than the pad (44)
5a), a first wiring prohibited area (47a) slightly larger than the first hollow portion (45a) in the second signal transmission conductor layer, and a second ground immediately below the pad (44). / The pad (44) on the power plane layer (42b)
Has the same center position and has a similar shape to this pad (44), and has a second hollow portion (45b) smaller than this pad and the second signal transmission conductor layer with the second
The second wiring prohibited area (47b), which is slightly larger than the cutout portion (45b), is provided.
【００１１】[0011]
【作用】本発明によれば、上記したように、高速信号伝
送用回路基板の伝送ラインのパッド部でパッド直下のグ
ランド／電源プレーン層にくり抜き部を設ける際、パッ
ドから伝送ラインの引き出し方向にパッドとグランド／
電源プレーン層のオーバーラップをインピーダンス整合
が図れるようにくり抜き部を形成し、パッドからグラン
ド／電源プレーン層までの誘電体層の厚さを部分的に変
化させることにより、インピーダンス整合を図り、反射
を抑え、高速信号の伝送特性の向上を図ることができ
る。According to the present invention, as described above, when the hollow portion is provided in the ground / power plane layer immediately below the pad in the pad portion of the transmission line of the high-speed signal transmission circuit board, the transmission line is pulled out from the pad. Pad and ground /
By forming a cutout so that the impedance of the power plane layer overlap can be matched, and by partially changing the thickness of the dielectric layer from the pad to the ground / power plane layer, impedance matching and reflection can be achieved. It is possible to suppress and improve the transmission characteristics of high-speed signals.
【００１２】[0012]
【実施例】以下、本発明の実施例について図を参照しな
がら詳細に説明する。図１は本発明の第１の実施例を示
す高速信号伝送用回路基板のパッド部の構造を示す図で
あり、図１（ａ）はその高速信号伝送用回路基板のパッ
ド部の上面図、図１（ｂ）はその高速信号伝送用回路基
板のパッド部の断面図、図２はその高速信号伝送用回路
基板のパッド部の分解斜視図である。Embodiments of the present invention will be described in detail below with reference to the drawings. FIG. 1 is a diagram showing a structure of a pad portion of a circuit board for high speed signal transmission showing a first embodiment of the present invention, and FIG. 1 (a) is a top view of the pad portion of the circuit board for high speed signal transmission, 1B is a cross-sectional view of the pad portion of the high-speed signal transmission circuit board, and FIG. 2 is an exploded perspective view of the pad portion of the high-speed signal transmission circuit board.
【００１３】これらの図において、３１は表層の伝送ラ
イン（第１の信号伝送用導体層）、３２ａは第１のグラ
ンド／電源プレーン層、３３ａは第１の誘電体層、３２
ｂは第２のグランド／電源プレーン層、３３ｂは第２の
誘電体層、３７は中層の伝送ライン（第２の信号伝送用
導体層）、３３ｃは第３の誘電体層、３３ｄは第４の誘
電体層、３５は第１のグランド／電源プレーン層３２ａ
のくり抜き部、３８は中層の伝送ライン（第２の信号伝
送用導体層）の配線禁止領域である。In these drawings, 31 is a surface transmission line (first signal transmission conductor layer), 32a is a first ground / power plane layer, 33a is a first dielectric layer, and 32a.
b is the second ground / power plane layer, 33b is the second dielectric layer, 37 is the middle transmission line (second signal transmission conductor layer), 33c is the third dielectric layer, and 33d is the fourth layer. Dielectric layer, 35 is the first ground / power plane layer 32a
The cutout portion 38 is a wiring prohibited area of the middle-layer transmission line (second signal transmission conductor layer).
【００１４】ここで、表層の伝送ライン３１は、その伝
送ライン３１の幅と第１のグランド／電源プレーン層３
２ａまでの厚さ、すなわち、第１の誘電体層３３ａの厚
さによりインピーダンス整合されている。その表層の伝
送ライン３１はパッド３４に接続されている。このパッ
ド３４は、その表層の伝送ライン３１よりも幅が広い。
この時、インピーダンスＺは次式で表せる（理想状
態）。Here, the transmission line 31 on the surface layer includes the width of the transmission line 31 and the first ground / power plane layer 3
Impedance matching is performed by the thickness up to 2a, that is, the thickness of the first dielectric layer 33a. The transmission line 31 on the surface layer is connected to the pad 34. The pad 34 is wider than the surface transmission line 31.
At this time, the impedance Z can be expressed by the following equation (ideal state).
【００１５】Ｚ＝（Ｌ／Ｃ）1/2 Ｌ：リアクタンス
Ｃ：キャパシタンス ここで、Ｌはパッドの幅と長さで決まり、Ｃはパッドの
表面積とパッドとグランド間の距離で決まる。したがっ
て、パッド３４のサイズを固定すると、変更可能なパラ
メータは、パッドとグランド間の距離である。このパッ
ドとグランド間の距離が大きいとＣが大きくなり、Ｚは
小さくなる。逆にパッドとグランド間の距離が小さいと
Ｃが小さくなり、Ｚは大きくなる。Z = (L / C) 1/2 L: Reactance C: Capacitance Here, L is determined by the width and length of the pad, and C is determined by the surface area of the pad and the distance between the pad and the ground. Therefore, if the size of the pad 34 is fixed, the parameter that can be changed is the distance between the pad and the ground. When the distance between the pad and the ground is large, C becomes large and Z becomes small. On the contrary, when the distance between the pad and the ground is small, C becomes small and Z becomes large.
【００１６】このように、ＬとＣを調節することで、イ
ンピーダンスをコントロールできる。パッド３４はイン
ピーダンス整合されている表層の伝送ライン３１よりも
幅が広く、この場合はＣが大きくなり、Ｚは小さくなっ
てインピーダンス整合されない。そのパッド３４の直下
の第１のグランド／電源プレーン層３２ａにくり抜き部
３５を設け、パッドとグランド／電源プレーン層間の距
離を、パッド３４と第２のグランド／電源プレーン層３
２ｂの距離となるように大きくし、Ｃを小さくしてイン
ピーダンス整合を図るものである。このくり抜き部３５
の形状は、パッド３４と相似形状にする。In this way, the impedance can be controlled by adjusting L and C. The pad 34 is wider than the impedance-matched surface transmission line 31. In this case, C is large and Z is small, and impedance matching is not performed. The hollow portion 35 is provided in the first ground / power plane layer 32a immediately below the pad 34, and the distance between the pad and the ground / power plane layer is set to the pad 34 and the second ground / power plane layer 3
The impedance matching is achieved by increasing the distance to 2b and decreasing C. This hollow part 35
Has a shape similar to that of the pad 34.
【００１７】また、くり抜き部３５の大きさはパッド３
４よりも大きくならない範囲で、Ｃの大きさを考慮し
て、インピーダンス整合可能な値となるような大きさと
する。本発明の高速信号伝送用回路基板における特性イ
ンピーダンスのシュミレーション結果を図３に示す。図
３（ｂ）において、横軸はパッドの面積を１とした場合
のくり抜き部の面積比、縦軸は特性インピーダンスＺ0
（Ω）を示している。The size of the cut-out portion 35 is the pad 3
Considering the size of C within the range not larger than 4, the size is set to a value that allows impedance matching. FIG. 3 shows a simulation result of characteristic impedance in the circuit board for high-speed signal transmission of the present invention. In FIG. 3B, the horizontal axis represents the area ratio of the cutout portion when the pad area is 1, and the vertical axis represents the characteristic impedance Z 0.
(Ω) is shown.
【００１８】この図において、誘電率４．９の多層基
板、表層の伝送ラインの幅０．２ｍｍ、誘電体層厚０．
１１ｍｍ／層、周波数（ｆ）１０ＧＨｚの場合におい
て、図３（ａ）に示すような３種類のパッドサイズ、つ
まり、パッドＡはパッド長さｌが２．５ｍｍ、パッド幅
ｗが０．３ｍｍであり、パッドＢはパッド長さｌが２．
５ｍｍ、パッド幅ｗが０．４ｍｍであり、パッドＣはパ
ッド長さｌが２．５ｍｍ、パッド幅ｗが０．５ｍｍであ
る。In the figure, a multi-layer substrate having a dielectric constant of 4.9, a surface transmission line width of 0.2 mm, and a dielectric layer thickness of 0.
In the case of 11 mm / layer and frequency (f) of 10 GHz, three types of pad sizes as shown in FIG. 3A, that is, pad A has a pad length 1 of 2.5 mm and a pad width w of 0.3 mm. And the pad length l of the pad B is 2.
The pad C has a pad length 1 of 2.5 mm and a pad width w of 0.5 mm.
【００１９】このようなパッドサイズでシュミレーショ
ンを行った。上記した条件の下では、特性インピーダン
スＺ0 （Ω）は５０Ωに設定されることが望ましい。こ
の図から明らかなように、パッドに対するくり抜き部の
面積比は１．０近傍が望ましいことがわかる。また、く
り抜き部の面積のみに着目すると、パッドに対するくり
抜き部の面積比は１．０以上でもよいが、パッドに対す
るくり抜き部の面積比が１．０以上になると、伝送ライ
ンとの関係で、インピーダンス整合を図ることができな
くなるので、パッドに対するくり抜き部の面積比は１．
０より小さくする必要がある。Simulation was performed with such a pad size. Under the above conditions, the characteristic impedance Z 0 (Ω) is preferably set to 50Ω. As is clear from this figure, it is desirable that the area ratio of the hollow portion to the pad is around 1.0. Further, when focusing on only the area of the cutout portion, the area ratio of the cutout portion to the pad may be 1.0 or more. However, when the area ratio of the cutout portion to the pad is 1.0 or more, the impedance due to the relationship with the transmission line is increased. Since the matching cannot be achieved, the area ratio of the hollow portion to the pad is 1.
It must be smaller than zero.
【００２０】上記からして、上記の条件の下では、パッ
ドＡで、くり抜き部の面積比は１．０以下で１．０に近
い値が望ましいことがわかる。このように、くり抜き部
３５を形成することにより、インピーダンス整合を図る
ことができる。また、形状をパッド３４と相似形状とし
ていることから、表層の伝送ライン３１の引き出し方向
に依存することなく、設計及びチェックを容易に行うこ
とができ、更に設計の自動化が可能である。From the above, it can be seen that under the above conditions, in the pad A, the area ratio of the hollow portion is 1.0 or less, and a value close to 1.0 is desirable. By forming the hollow portion 35 in this manner, impedance matching can be achieved. Further, since the shape is similar to that of the pad 34, the design and check can be easily performed without depending on the drawing direction of the transmission line 31 on the surface layer, and the design can be automated.
【００２１】また、上述の方法でインピーダンス整合が
できない場合、またはパッドの幅が更に広い場合の実施
例を図７に示す。図７において、４１は表層の伝送ライ
ン（第１の信号伝送用導体層）、４２ａ〜４２ｃはグラ
ンド／電源プレーン層、４３ａ〜４３ｆは誘電体層、４
４は表層の伝送ライン４１のパッド、４５ａは第１のグ
ランド／電源プレーン層４２ａのくり抜き部、４５ｂは
第２のグランド／電源プレーン層４２ｂのくり抜き部、
４６ａは中層の伝送ライン（第２の信号伝送用導体
層）、４６ｂは中層の伝送ライン（第３の信号伝送用導
体層）、４７ａは中層の伝送ライン（第２の信号伝送用
導体層）４６ａに形成される第１の配線禁止領域、４７
ｂは中層の伝送ライン（第３の信号伝送用導体層）４６
ｂに形成される第２の配線禁止領域である。FIG. 7 shows an embodiment in which the impedance matching cannot be performed by the above method or the width of the pad is wider. In FIG. 7, 41 is a surface transmission line (first signal transmission conductor layer), 42a to 42c are ground / power plane layers, 43a to 43f are dielectric layers, 4
4 is a pad of the transmission line 41 on the surface layer, 45a is a hollow portion of the first ground / power plane layer 42a, 45b is a hollow portion of the second ground / power plane layer 42b,
46a is a middle-layer transmission line (second signal transmission conductor layer), 46b is a middle-layer transmission line (third signal transmission conductor layer), and 47a is a middle-layer transmission line (second signal transmission conductor layer). A first wiring-prohibited region formed in 46a, 47
b is a middle-layer transmission line (third signal transmission conductor layer) 46.
It is a second wiring prohibited area formed in b.
【００２２】この実施例では、２層のグランド／電源プ
レーン層であったものを３層に増やし、グランド／電源
プレーン層４２ａ及び４２ｂにくり抜き部４５ａ及び４
５ｂを設け、このくり抜き部４５ａ及び４５ｂの大きさ
を調整することでインピーダンス整合を図るものであ
る。その場合、グランド／電源プレーン層４２ａ及び４
２ｂに形成されるくり抜き部４５ａ及び４５ｂの形状
は、第１実施例と同様に、表層の伝送ライン４１のパッ
ド４４と相似形状にし、前記くり抜き部４５ａ及び４５
ｂの大きさは、表層の伝送ライン４１のパッド４４より
は大きくならないようにする。In this embodiment, the number of ground / power plane layers of two layers is increased to three, and the hollow portions 45a and 4 are formed in the ground / power plane layers 42a and 42b.
5b is provided, and impedance matching is achieved by adjusting the sizes of the cutouts 45a and 45b. In that case, the ground / power plane layers 42a and 4
The shapes of the cutouts 45a and 45b formed in 2b are similar to those of the pad 44 of the transmission line 41 on the surface layer as in the first embodiment, and the cutouts 45a and 45b are formed.
The size of b should not be larger than the pad 44 of the surface transmission line 41.
【００２３】本発明の高速信号伝送用回路基板における
特性インピーダンスのシュミレーション結果を図８に示
す。図８（ｂ）において、横軸はパッドの面積を１とし
た場合の第２のくり抜き部の面積比、縦軸は特性インピ
ーダンスＺ0 （Ω）を示している。この図において、誘
電率４．９の多層基板、表層の伝送ラインの幅０．２ｍ
ｍ、誘電体層厚０．１１ｍｍ／層、周波数（ｆ）１０Ｇ
Ｈｚの場合において、図８（ａ）に示すようなパッドサ
イズ、つまり、長さｌが２．５ｍｍ、幅Ｗが０．５ｍｍ
の場合において、曲線ａは第１のくり抜き部の面積比が
１．０の場合、曲線ｂは第１のくり抜き部の面積比が
０．８の場合を示している。FIG. 8 shows the result of simulation of characteristic impedance in the circuit board for high speed signal transmission of the present invention. In FIG. 8B, the horizontal axis represents the area ratio of the second cutout portion when the pad area is 1, and the vertical axis represents the characteristic impedance Z 0 (Ω). In this figure, a multi-layer substrate with a dielectric constant of 4.9 and a surface transmission line width of 0.2 m
m, dielectric layer thickness 0.11 mm / layer, frequency (f) 10 G
In the case of Hz, the pad size as shown in FIG. 8A, that is, the length l is 2.5 mm and the width W is 0.5 mm.
In the case of, the curve a shows the case where the area ratio of the first hollow portion is 1.0, and the curve b shows the case where the area ratio of the first hollow portion is 0.8.
【００２４】上記した条件の下では、特性インピーダン
スＺ0 （Ω）は５０Ωに設定されることが望ましい。こ
の図から明らかなように、第１のくり抜き部の面積比が
１．０の場合においては、第２のくり抜き部の面積比が
１．０近傍が、第１のくり抜き部の面積比が０．８の場
合においては、第２のくり抜き部の面積比が１．０近傍
が、それぞれ特性インピーダンスＺ0 としては望まし
い。くり抜き部の面積のみに着目すると、パッドに対す
るくり抜き部の面積比は１．０以上でもよいが、パッド
に対するくり抜き部の面積比が１．０以上になると、伝
送ラインとの関係で、インピーダンス整合を図ることが
できなくなるので、パッドに対するくり抜き部の面積比
は１．０より小さくする必要がある。Under the above conditions, the characteristic impedance Z 0 (Ω) is preferably set to 50Ω. As is clear from this figure, when the area ratio of the first hollow portion is 1.0, the area ratio of the first hollow portion is 0 when the area ratio of the second hollow portion is around 1.0. In the case of 0.8, the area ratio of the second cut-out portion is preferably around 1.0 as the characteristic impedance Z 0 . Focusing only on the area of the hollow portion, the area ratio of the hollow portion to the pad may be 1.0 or more. However, when the area ratio of the hollow portion to the pad is 1.0 or more, impedance matching is performed in relation to the transmission line. Since it cannot be achieved, it is necessary to make the area ratio of the hollow portion to the pad smaller than 1.0.
【００２５】この実施例では、表層の伝送ライン４１の
パッド４４の大きさよりは少し小さいくり抜き部４５ａ
を、第１のグランド／電源プレーン層４２ａに形成し、
更に、小さいくり抜き部４５ｂを、第２のグランド／電
源プレーン層４２ｂに形成するようにしている。また、
第１の配線禁止領域４７ａよりは下方の第２の配線禁止
領域４７ｂは小さくなるように形成している。In this embodiment, the cutout portion 45a is slightly smaller than the size of the pad 44 of the transmission line 41 on the surface layer.
Are formed on the first ground / power plane layer 42a,
Further, a small hollow portion 45b is formed on the second ground / power plane layer 42b. Also,
The second wiring prohibited area 47b below the first wiring prohibited area 47a is formed to be smaller.
【００２６】このように構成すると、下方のくり抜き部
及び配線禁止領域は小さくすることができ、グランド／
電源プレーン層を広くとることができるとともに、配線
禁止領域は狭くなるので、配線できる領域を拡大するこ
とができる。なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。With this structure, the cutout portion and the wiring prohibited area below can be made small, and the ground /
Since the power plane layer can be wide and the wiring prohibited area is narrow, the area where wiring can be performed can be expanded. The present invention is not limited to the above-mentioned embodiments, and various modifications can be made based on the spirit of the present invention, and these modifications are not excluded from the scope of the present invention.
【００２７】[0027]
【発明の効果】以上、詳細に説明したように、本発明に
よれば、高速信号伝送用回路基板の伝送ラインのパッド
部の構造において、パッド直下のグランド／電源プレー
ン層にくり抜き部を設け、この際に形状をパッドと相似
形状とし、その大きさをパッドよりも大きくならない範
囲で調整することにより、パッドからグランド／電源プ
レーン層までの誘電体層の厚さを部分的に変化させるこ
とで、インピーダンス整合を図り、反射を抑え、高速信
号の伝送特性の向上を図ることができる。As described above in detail, according to the present invention, in the structure of the pad portion of the transmission line of the high-speed signal transmission circuit board, the hollow portion is provided in the ground / power plane layer immediately below the pad, At this time, the shape is made similar to the pad, and the size is adjusted within the range not larger than the pad to partially change the thickness of the dielectric layer from the pad to the ground / power plane layer. In addition, impedance matching can be achieved, reflection can be suppressed, and transmission characteristics of high-speed signals can be improved.
【００２８】また、高速信号伝送用回路基板の伝送ライ
ンのパッド部と中心が一致し、相似形状のくり抜き部と
なし、くり抜き部を伝送ラインの引き出し方向に依存し
ない形状としたことにより、設計及びチェックを容易に
行うことができ、更に設計の自動化が可能である。Further, the center of the high-speed signal transmission circuit board coincides with the pad portion of the transmission line to form a cutout portion having a similar shape. The check can be done easily and the design can be automated.
【図１】本発明の第１の実施例を示す高速信号伝送用回
路基板のパッド部の構造を示す図である。FIG. 1 is a diagram showing a structure of a pad portion of a circuit board for high-speed signal transmission showing a first embodiment of the present invention.
【図２】本発明の第１の実施例を示す高速信号伝送用回
路基板のパッド部の分解斜視図である。FIG. 2 is an exploded perspective view of a pad portion of the high-speed signal transmission circuit board according to the first embodiment of the present invention.
【図３】本発明の第１の実施例を示す高速信号伝送用回
路基板における特性インピーダンスのシュミレーション
結果を示す図である。FIG. 3 is a diagram showing a simulation result of characteristic impedance in the high-speed signal transmission circuit board according to the first embodiment of the present invention.
【図４】第１の従来例を示す高速信号伝送用回路基板の
パッド部の構造を示す図である。FIG. 4 is a diagram showing a structure of a pad portion of a high-speed signal transmission circuit board showing a first conventional example.
【図５】第２の従来例を示す高速信号伝送用回路基板の
パッド部の構造を示す図である。FIG. 5 is a diagram showing a structure of a pad portion of a high-speed signal transmission circuit board showing a second conventional example.
【図６】第２の従来例を示す高速信号伝送用回路基板の
パッド部の分解斜視図である。FIG. 6 is an exploded perspective view of a pad portion of a high-speed signal transmission circuit board showing a second conventional example.
【図７】本発明の第２の実施例を示す高速信号伝送用回
路基板のパッド部の構造を示す図である。FIG. 7 is a diagram showing a structure of a pad portion of a high-speed signal transmission circuit board showing a second embodiment of the present invention.
【図８】本発明の第２の実施例を示す高速信号伝送用回
路基板における特性インピーダンスのシュミレーション
結果を示す図である。FIG. 8 is a diagram showing a simulation result of characteristic impedance in the high-speed signal transmission circuit board according to the second embodiment of the present invention.
３１，４１ 表層の伝送ライン（第１の信号伝送用導
体層） ３２ａ，４２ａ 第１のグランド／電源プレーン層 ３２ｂ，４２ｂ 第２のグランド／電源プレーン層 ３３ａ，４３ａ 第１の誘電体層 ３３ｂ，４３ｂ 第２の誘電体層 ３３ｃ，４３ｃ 第３の誘電体層 ３３ｄ ４３ｄ 第４の誘電体層 ３４，４４ パッド ３５ くり抜き部 ３７，４６ａ 中層の伝送ライン（第２の信号伝送用
導体層） ３８ 配線禁止領域 ４２ｃ 第３のグランド／電源プレーン層 ４３ｅ 第５の誘電体層 ４３ｆ 第６の誘電体層 ４５ａ 第１のくり抜き部 ４５ｂ 第２のくり抜き部 ４６ｂ 中層の伝送ライン（第３の信号伝送用導体
層） ４７ａ 第１の配線禁止領域 ４７ｂ 第２の配線禁止領域31, 41 Surface transmission line (first signal transmission conductor layer) 32a, 42a First ground / power plane layer 32b, 42b Second ground / power plane layer 33a, 43a First dielectric layer 33b, 43b Second dielectric layer 33c, 43c Third dielectric layer 33d 43d Fourth dielectric layer 34,44 Pad 35 Cutout 37,46a Middle-layer transmission line (second signal transmission conductor layer) 38 Wiring Forbidden area 42c Third ground / power plane layer 43e Fifth dielectric layer 43f Sixth dielectric layer 45a First hollow portion 45b Second hollow portion 46b Middle-layer transmission line (third signal transmission conductor) Layer) 47a First wiring prohibited area 47b Second wiring prohibited area
Claims (3)
ンド／電源プレーン層との間に誘電体層を形成すること
により、インピーダンス整合を図る高速信号伝送用回路
基板の部品搭載用パッド部の構造において、（ａ）表面
に形成される伝送ラインよりも幅の広いパッドを有する
第１の信号伝送用導体層と、（ｂ）該第１の信号伝送用
導体層の下方に第１の誘電体層を介して形成される第１
のグランド／電源プレーン層と、（ｃ）該第１のグラン
ド／電源プレーン層の下方に第２の誘電体層を介して形
成される第２の信号伝送用導体層と、（ｄ）該第２の信
号伝送用導体層の下方に第３の誘電体層を介して形成さ
れる第２のグランド／電源プレーン層と、（ｅ）前記パ
ッドの直下に介在する第１のグランド／電源プレーン層
に、前記パッドと中心位置が同じであり、かつ前記パッ
ドと相似の形状をなし、前記パッドよりも小さいくり抜
き部と、前記第２の信号伝送用導体層に、前記第１のグ
ランド／電源プレーン層のくり抜き部より若干大きめの
配線禁止領域とを設けることを特徴とする高速信号伝送
用回路基板の部品搭載用パッド部の構造。1. A component mounting pad portion of a high-speed signal transmission circuit board for impedance matching by forming a dielectric layer between a signal transmission conductor layer and a ground / power plane layer formed in an intermediate layer. In the structure, (a) a first signal transmission conductor layer having a pad wider than a transmission line formed on the surface, and (b) a first dielectric layer below the first signal transmission conductor layer. First formed through body layer
Ground / power supply plane layer, (c) a second signal transmission conductor layer formed below the first ground / power supply plane layer via a second dielectric layer, and (d) A second ground / power plane layer formed below the second signal transmission conductor layer via a third dielectric layer; and (e) a first ground / power plane layer interposed directly below the pad. In addition, the central position is the same as the pad, the shape is similar to the pad, and the cutout portion smaller than the pad, the second signal transmission conductor layer, the first ground / power plane. A structure of a component mounting pad portion of a circuit board for high-speed signal transmission, characterized in that a wiring prohibited area slightly larger than a layer cutout portion is provided.
ンド／電源プレーンとの間に誘電体層を形成することに
より、インピーダンス整合を図る高速信号伝送用回路基
板の部品搭載用パッド部の構造において、（ａ）表面に
形成される伝送ラインよりも幅の広いパッドを有する第
１の信号伝送用導体層と、（ｂ）該第１の信号伝送用導
体層の下方に第１の誘電体層を介して形成される第１の
グランド／電源プレーン層と、（ｃ）該第１のグランド
／電源プレーン層の下方に第２の誘電体層を介して形成
される第２の信号伝送用導体層と、（ｄ）該第２の信号
伝送用導体層の下方に第３の誘電体層を介して形成され
る第２のグランド／電源プレーン層と、（ｅ）該第２の
グランド／電源プレーン層の下方に第４の誘電体層を介
して形成される第３の信号伝送用導体層と、（ｆ）該第
３の信号伝送用導体層の下方に第５の誘電体層を介して
形成される第３のグランド／電源プレーン層と、（ｇ）
前記パッドの直下に介在する第１のグランド／電源プレ
ーン層に、前記パッドの中心位置が同じであり、かつ前
記パッドと相似の形状をなし、前記パッドよりも小さい
第１のくり抜き部と、第２の信号伝送用導体層に前記第
１のくり抜き部よりも若干大きめの第１の配線禁止領域
と、前記パッドの直下の第２のグランド／電源プレーン
層に前記パッドの中心位置が同じであり、かつ前記パッ
ドと相似の形状をなし、前記パッドよりも小さい第２の
くり抜き部と、第２の信号伝送用導体層に前記第２のく
り抜き部よりも若干大きめの第２の配線禁止領域とを設
けることを特徴とする高速信号伝送用回路基板の部品搭
載用パッド部の構造。2. A structure of a component mounting pad portion of a high-speed signal transmission circuit board for impedance matching by forming a dielectric layer between a signal transmission conductor layer and a ground / power plane formed in an intermediate layer. In (a), a first signal transmission conductor layer having a pad wider than a transmission line formed on the surface, and (b) a first dielectric material below the first signal transmission conductor layer. A first ground / power plane layer formed via a layer, and (c) a second signal transmission layer formed below the first ground / power plane layer via a second dielectric layer. A conductor layer; (d) a second ground / power plane layer formed below the second signal transmission conductor layer via a third dielectric layer; and (e) a second ground / A third layer formed below the power plane layer with a fourth dielectric layer interposed. (F) a third ground / power plane layer formed below the third signal transmission conductor layer with a fifth dielectric layer interposed therebetween, (g)
A first ground / power plane layer interposed directly below the pad, having a first center portion of the pad, a shape similar to the pad, and a first hollow portion smaller than the pad; In the second signal transmission conductor layer, the first wiring prohibited area slightly larger than the first hollow portion and the center position of the pad are the same in the second ground / power plane layer immediately below the pad. And a second cutout portion having a shape similar to that of the pad and smaller than the pad, and a second wiring prohibited area slightly larger than the second cutout portion in the second signal transmission conductor layer. The structure of the component mounting pad portion of the circuit board for high-speed signal transmission, characterized in that
表面から下方に向かって徐々に小さく設定していくこと
を特徴とする請求項１又は２記載の高速信号伝送用回路
基板の部品搭載用パッド部の構造。3. The component mounting pad of the circuit board for high-speed signal transmission according to claim 1, wherein the hollow portion and the wiring prohibited area are gradually set downward from the surface of the board. Structure of the department.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6099591A JPH07307578A (en) | 1994-05-13 | 1994-05-13 | Component mounting pad structure of high-speed signal transmission circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6099591A JPH07307578A (en) | 1994-05-13 | 1994-05-13 | Component mounting pad structure of high-speed signal transmission circuit board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07307578A true JPH07307578A (en) | 1995-11-21 |
Family
ID=14251342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6099591A Pending JPH07307578A (en) | 1994-05-13 | 1994-05-13 | Component mounting pad structure of high-speed signal transmission circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07307578A (en) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005244010A (en) * | 2004-02-27 | 2005-09-08 | Toppan Printing Co Ltd | Packaging structure of circuit board |
| JP2006173400A (en) * | 2004-12-16 | 2006-06-29 | Canon Inc | Printed wiring board |
| US7307220B2 (en) * | 2005-01-12 | 2007-12-11 | Hewlett-Packard Development Company, L.P. | Circuit board for cable termination |
| JP2009140993A (en) * | 2007-12-04 | 2009-06-25 | Yokogawa Electric Corp | Printed circuit board |
| JP2010010164A (en) * | 2008-06-24 | 2010-01-14 | Kyocera Corp | Capacitive substrate |
| JP2011082907A (en) * | 2009-10-09 | 2011-04-21 | Nec Corp | High-speed transmission wiring structure |
| JP2013089727A (en) * | 2011-10-17 | 2013-05-13 | Fujikura Ltd | Flexible printed circuit board |
| CN104244598A (en) * | 2014-09-24 | 2014-12-24 | 浪潮(北京)电子信息产业有限公司 | Method and device for controlling impedance continuity of transmission line on PCB (printed circuit board) |
| US9241400B2 (en) | 2013-08-23 | 2016-01-19 | Seagate Technology Llc | Windowed reference planes for embedded conductors |
| CN110996505A (en) * | 2019-12-31 | 2020-04-10 | 联想(北京)有限公司 | Printed circuit board and electronic equipment |
| CN114630497A (en) * | 2022-03-18 | 2022-06-14 | 爱科微半导体(上海)有限公司 | Method, device and equipment for determining slotting distance and storage medium |
| CN115087200A (en) * | 2022-06-17 | 2022-09-20 | 上海泽丰半导体科技有限公司 | PCB optimization method and system of high-speed connector |
-
1994
- 1994-05-13 JP JP6099591A patent/JPH07307578A/en active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005244010A (en) * | 2004-02-27 | 2005-09-08 | Toppan Printing Co Ltd | Packaging structure of circuit board |
| JP4543699B2 (en) * | 2004-02-27 | 2010-09-15 | 凸版印刷株式会社 | Circuit board mounting structure |
| JP2006173400A (en) * | 2004-12-16 | 2006-06-29 | Canon Inc | Printed wiring board |
| JP4717431B2 (en) * | 2004-12-16 | 2011-07-06 | キヤノン株式会社 | Printed wiring board |
| US7307220B2 (en) * | 2005-01-12 | 2007-12-11 | Hewlett-Packard Development Company, L.P. | Circuit board for cable termination |
| JP2009140993A (en) * | 2007-12-04 | 2009-06-25 | Yokogawa Electric Corp | Printed circuit board |
| JP2010010164A (en) * | 2008-06-24 | 2010-01-14 | Kyocera Corp | Capacitive substrate |
| JP2011082907A (en) * | 2009-10-09 | 2011-04-21 | Nec Corp | High-speed transmission wiring structure |
| JP2013089727A (en) * | 2011-10-17 | 2013-05-13 | Fujikura Ltd | Flexible printed circuit board |
| US9241400B2 (en) | 2013-08-23 | 2016-01-19 | Seagate Technology Llc | Windowed reference planes for embedded conductors |
| CN104244598A (en) * | 2014-09-24 | 2014-12-24 | 浪潮(北京)电子信息产业有限公司 | Method and device for controlling impedance continuity of transmission line on PCB (printed circuit board) |
| CN110996505A (en) * | 2019-12-31 | 2020-04-10 | 联想(北京)有限公司 | Printed circuit board and electronic equipment |
| CN110996505B (en) * | 2019-12-31 | 2022-02-18 | 联想(北京)有限公司 | Printed circuit board and electronic equipment |
| CN114630497A (en) * | 2022-03-18 | 2022-06-14 | 爱科微半导体(上海)有限公司 | Method, device and equipment for determining slotting distance and storage medium |
| CN115087200A (en) * | 2022-06-17 | 2022-09-20 | 上海泽丰半导体科技有限公司 | PCB optimization method and system of high-speed connector |
| CN115087200B (en) * | 2022-06-17 | 2024-01-23 | 上海泽丰半导体科技有限公司 | PCB optimization method and system for high-speed connector |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5898403A (en) | Antenna formed of multiple dielectric substrates including shielded LC filter | |
| EP1354502B1 (en) | High frequency printed circuit board via | |
| KR100301363B1 (en) | Circuit board including screen grid and constructing method of the same | |
| JPH07307578A (en) | Component mounting pad structure of high-speed signal transmission circuit board | |
| US6016084A (en) | Method for connecting printed circuit board with housing, and electronic instrument having connection structure according to the connecting method | |
| US5926078A (en) | Dielectric filter including various means of adjusting the coupling between resonators | |
| KR20010041972A (en) | An inductance device | |
| US5187455A (en) | Delay line device with adjustable time delay | |
| JPH0529772A (en) | Circuit substrate for high-speed signal transmission | |
| US6150905A (en) | Dielectric filter with through-hole having large and small diameter portions and a coupling adjustment portion | |
| JPH06260773A (en) | Pad structure of high speed signal transmission circuit board | |
| JP2000068713A (en) | Feed through structure of distribution constant line and package substrate using it | |
| US5420554A (en) | Method and apparatus for adjusting a resonant frequency of a transmission line resonator assembly | |
| JPH06338712A (en) | High frequency integrated circuit | |
| US20030186569A1 (en) | . Component mounting structure | |
| JPH11283707A (en) | Connector device for microstrip | |
| JPH08316703A (en) | Dielectric filter | |
| JPH05327230A (en) | Multilayer interconnection board | |
| JPH05167310A (en) | Dielectric filter and resonator | |
| JP3141350B2 (en) | Adjusting the oscillation frequency of the oscillation circuit | |
| JP4032609B2 (en) | Adjustment method of chip antenna | |
| JP3187214B2 (en) | Dielectric laminated filter and adjustment method thereof | |
| JP4134487B2 (en) | Chip antenna | |
| KR100505500B1 (en) | Apparatus for low cost oscillation improving phase noise character by reduction of dielectric loss | |
| JPH03261202A (en) | Microwave semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991109 |