JP2013030528A - Formed capacitor-embedded multilayer printed wiring board - Google Patents

Formed capacitor-embedded multilayer printed wiring board Download PDF

Info

Publication number
JP2013030528A
JP2013030528A JP2011163961A JP2011163961A JP2013030528A JP 2013030528 A JP2013030528 A JP 2013030528A JP 2011163961 A JP2011163961 A JP 2011163961A JP 2011163961 A JP2011163961 A JP 2011163961A JP 2013030528 A JP2013030528 A JP 2013030528A
Authority
JP
Japan
Prior art keywords
power supply
noise
capacitor
printed wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011163961A
Other languages
Japanese (ja)
Inventor
Junichi Saito
純一 齋藤
Takeshi Hosoya
武史 細谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon CMK Corp
CMK Corp
Original Assignee
Nippon CMK Corp
CMK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon CMK Corp, CMK Corp filed Critical Nippon CMK Corp
Priority to JP2011163961A priority Critical patent/JP2013030528A/en
Publication of JP2013030528A publication Critical patent/JP2013030528A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Abstract

PROBLEM TO BE SOLVED: To provide a printed wiring board capable of performing a stable operation without increasing the number and region of noise suppression capacitors even when a mounted IC performs a high speed operation to generate noise itself.SOLUTION: A formed capacitor-embedded multilayer printed wiring board includes: a component mounting surface on which a plurality of conductive layers and insulating layers are alternately stacked and a plurality of electronic components including at least one active component are mounted; a power supply pattern layer; a ground pattern layer; and a capacitor including a dielectric sandwiched by an anode electrode and a cathode electrode facing each other, the dielectric being arranged between layers of the power supply pattern layer and the ground pattern layer. In the formed capacitor-embedded multilayer printed wiring board, the active component is disposed on the power supply layer, and is electrically connected to a power supply pattern connected to the anode electrode.

Description

本発明は、プリント配線板の内部に部品を有する部品内蔵型プリント配線板に関するもので、特に、プリント配線板の電源系に発生するノイズを、当該プリント配線板の内層に形成された形成キャパシタを用いて抑制する、形成キャパシタ内蔵型多層プリント配線板に関する。   The present invention relates to a component built-in type printed wiring board having components inside the printed wiring board, and in particular, a noise generated in a power supply system of the printed wiring board is formed by a capacitor formed on the inner layer of the printed wiring board. The present invention relates to a multilayer printed wiring board with a built-in capacitor that is used and suppressed.

現在、市場に出ている多種多様の電子機器の殆どにはプリント配線板が組み込まれ、このプリント配線板の多くは、当該プリント配線板に実装された部品や機能ブロックを駆動する為の電力を必要とする。
一般に、プリント配線板は、外部から供給される電源から、所謂電源系ラインと呼ばれる電源パターンやビア等の層間接続構造を用いると共に、必要に応じて電圧調整機能を介して、各所に必要な電源電圧を供給している。
ここで、プリント配線板の部品レイアウトや配線パターンレイアウトをする際、注意が必要な事項の１つとして、電源系ラインにノイズ（雑音）が加わらないように配慮する事が挙げられる。 Currently, most of the wide variety of electronic devices on the market incorporate printed wiring boards, and many of these printed wiring boards use power to drive components and functional blocks mounted on the printed wiring boards. I need.
Generally, a printed wiring board uses an inter-layer connection structure such as a so-called power supply line or power supply pattern or via from a power supply supplied from the outside, and a power supply necessary for various places through a voltage adjustment function as necessary. Supplying voltage.
Here, when performing layout of printed wiring board parts and wiring patterns, one of the matters that require attention is to take care not to add noise to the power supply system line.

プリント配線板に配された部品や機能ブロックが安定して駆動する為には、安定した電源電圧の供給が必要であるが、電源系ラインにノイズが加わり電源電圧自体に揺らぎ（微小な電圧変動）が発生すると、部品や機能ブロックが安定して駆動出来なくなる場合が有り、更に、そのノイズが空間や電源系ラインを伝って外部に放射されるＥＭＩ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ：電磁妨害）の原因となっていた。
このような電源系ラインのノイズ対策としては、一般に、電源パターンとグラウンドパターン（ＧＮＤパターン）の間にバイパスコンデンサ（パスコン）を設置する手法が用いられている。 In order for the components and functional blocks placed on the printed wiring board to drive stably, it is necessary to supply a stable power supply voltage. However, noise is added to the power supply system line and the power supply voltage itself fluctuates (small voltage fluctuations). ) May cause the components and functional blocks to be unable to be driven stably, and may cause EMI (Electro Magnetic Interference) that is radiated to the outside through the space and power supply lines. It was.
As a countermeasure against such noise in the power supply system line, generally, a method of installing a bypass capacitor (pass capacitor) between the power supply pattern and the ground pattern (GND pattern) is used.

パスコンとして、既知の又は予測されるノイズの周波数特性に応じて適切な（当該ノイズの周波数が通過し易い）容量値のコンデンサを電源パターンとＧＮＤパターンの間に設置する事で、パスコンがノイズ成分を優先的に流す為、電源パターンに寄生したノイズ、又は電源パターンで発生したノイズは、その先の部品や機能ブロックに行かず、パスコンを介して直接ＧＮＤパターンに流れ、結果、ノイズ成分が除去された電流が部品や機能ブロックに流れ、安定した電源電圧が供給される。
ところが、このパスコンは、部品や機能ブロックの動作周波数が高周波数である場合、部品や機能ブロックの電源系ラインとの距離が大きいと、当該電源系ラインまでの接続配線が持つ寄生インダクタンス（誘導成分）によって、パスコンまでのインピーダンスが上昇し、ノイズ成分が除去出来ず、部品や機能ブロックに供給する電源電圧の安定化を図ることが難しく成る為、部品や機能ブロックとパスコンとの距離を可能な限り小さくする事が求められていた。 By installing a capacitor with an appropriate capacitance (passing through the noise frequency easily) between the power supply pattern and the GND pattern according to the known or predicted noise frequency characteristics as a bypass capacitor, the bypass capacitor can generate noise components. Therefore, the noise parasitic in the power supply pattern or the noise generated in the power supply pattern flows directly to the GND pattern via the bypass capacitor without going to the parts or function blocks ahead, and the noise component is removed as a result. The supplied current flows through the components and functional blocks, and a stable power supply voltage is supplied.
However, when the operating frequency of a component or functional block is high, this bypass capacitor has a parasitic inductance (inductive component) in the connection wiring to the power supply line if the distance from the power supply line of the component or functional block is large. ) Increases the impedance to the bypass capacitor, the noise component cannot be removed, and it becomes difficult to stabilize the power supply voltage supplied to the component or functional block, so the distance between the component or functional block and the bypass capacitor is possible. It was required to be as small as possible.

そこで、図３に示すような方法が提案されている（例えば特許文献１）。
図３（ａ）は、内部に形成キャパシタを備える形成キャパシタ内蔵型プリント配線板の断面の一部を簡略的に示した概要図で、プリント配線板Ｐ３は、回路パターン層３７、グラウンドパターン層３１、電源パターン層３３、回路パターン層３６の各々の導体層の間に、３２ａ乃至３２ｃの絶縁層が配されている多層回路基板であり、回路パターン層３６及び回路パターン層３７には各々、実装パッド、信号パターン、電源パターン、グラウンドパターン等の内の何れか少なくとも１つを含む回路パターン３６ａが配され、当該回路パターン３６ａの中の一部である実装パット上に能動部品（ＩＣ）３８と電子部品３９が配され、絶縁層３２ａと絶縁層３２ｂとの間に、誘電体３４ａを陽電極３４ｂと陰電極３４ｃで挟み込んだ形成キャパシタ３４が形成され、当該陽電極３４ｂは層間接続部（ビア）３５ｂを介して電源パターン３３ａと接続され、当該陰電極３４ｃはグラウンドパターン３１ａと接続されている。 Therefore, a method as shown in FIG. 3 has been proposed (for example, Patent Document 1).
FIG. 3A is a schematic diagram schematically showing a part of a cross section of a printed wiring board with a built-in capacitor having a formed capacitor therein. The printed wiring board P3 includes a circuit pattern layer 37 and a ground pattern layer 31. , A multilayer circuit board in which insulating layers 32a to 32c are arranged between the respective conductor layers of the power supply pattern layer 33 and the circuit pattern layer 36. The circuit pattern layer 36 and the circuit pattern layer 37 are mounted on the circuit pattern layer 36 and the circuit pattern layer 37, respectively. A circuit pattern 36a including at least one of a pad, a signal pattern, a power supply pattern, a ground pattern, and the like is disposed, and an active component (IC) 38 is mounted on a mounting pad that is a part of the circuit pattern 36a. An electronic component 39 is disposed, and a dielectric capacitor 34a is sandwiched between the positive electrode 34b and the negative electrode 34c between the insulating layer 32a and the insulating layer 32b. 34 is formed, the positive electrode 34b is connected to the power supply pattern 33a via an interlayer connection (via) 35b, the negative electrode 34c is connected to a ground pattern 31a.

図３（ａ）に於いて、プリント配線板Ｐ３は内層に形成キャパシタ３４を有し、当該形成キャパシタ３４が電源パターン３３ａとグラウンドパターン３１ａの間に接続されている事により、当該形成キャパシタ３４が電源系ラインのパスコンとしての働きを成すと共に、電源系ラインがバイパスコンデンサと接続する為の配線長を短くする事が可能と成り、当該配線長による寄生インダクタンスを小さくする事が出来る為、部品に供給する電源電圧を従来よりも安定させる事が可能と成った。   In FIG. 3A, the printed wiring board P3 has a forming capacitor 34 in the inner layer, and the forming capacitor 34 is connected between the power supply pattern 33a and the ground pattern 31a. In addition to serving as a bypass capacitor for the power supply line, it is possible to shorten the wiring length for connecting the power supply line to the bypass capacitor, and the parasitic inductance due to the wiring length can be reduced. It has become possible to stabilize the power supply voltage to be supplied.

ここで、ノイズのフロー（流れ）を図３（ｂ）及び図３（ｃ）を用いて説明する。
図３（ｂ）は、図３（ａ）に示した構造のプリント配線板Ｐ３に電源系ノイズ（電源ラインに加えられたノイズ）が印加された際のノイズのフローを模式的に示したものであり、また図３（ｃ）は、図３（ａ）に示した構造のプリント配線板Ｐ３にＩＣスイッチングノイズ（ＩＣが駆動する事により新たに発生したノイズ）が印加された際のノイズのフローを模式的に示したものである。
尚、図３（ｂ）及び図３（ｃ）の構成は図３（ａ）と同一のものであり、符号は省略している。 Here, the flow of noise will be described with reference to FIGS. 3B and 3C.
FIG. 3B schematically shows a flow of noise when power supply system noise (noise applied to the power supply line) is applied to the printed wiring board P3 having the structure shown in FIG. FIG. 3C shows the noise generated when IC switching noise (noise newly generated by driving the IC) is applied to the printed wiring board P3 having the structure shown in FIG. The flow is schematically shown.
3B and 3C are the same as those in FIG. 3A, and the reference numerals are omitted.

図３（ｂ）に於いて、プリント配線板Ｐ３に＜１＞から印加された電源系ノイズは＜２＞で２手に分岐され、一方（これを「電源系ノイズのカット分」とする）は層間接続部（ビア）３５ｂの＜５＞に流れ、キャパシタ３４を通って、陰電極３４ｃの＜６＞を経由して＜７＞から＜８＞のＧＮＤに流れ、もう一方（これを「電源系ノイズのリーク分」とする）は＜３＞から能動部品（ＩＣ）３８を通り＜４＞から出たものが＜７＞を経て＜８＞のＧＮＤに流れる。
通常、電源系ノイズ対策として設置されるキャパシタ３４は、＜５＞の層間接続部（ビア）３５ｂや＜６＞の陰電極３４ｃと共にノイズ抑制（フィルタリング）する（キャパシタ３４に流れ込む）周波数帯を考慮し設定されている。
従って、図３（ｂ）の矢印の太さで示したように、電源系ノイズの大部分がカット分としてキャパシタ３４に流れ込む為、能動部品（ＩＣ）３８に電源系ノイズが流れ込むリーク分は僅かと成り、電源系ノイズが回路動作に影響を及ぼす割合を大幅に低減出来る。 In FIG. 3B, the power supply system noise applied from <1> to the printed wiring board P3 is bifurcated at <2>, and one of them (this is referred to as “the cut of power supply system noise”). Flows to <5> of the interlayer connection part (via) 35b, flows through the capacitor 34, passes through <6> of the negative electrode 34c, and flows to GND of <7> to <8>. As for “leakage of power supply system noise”, the output from <3> through the active component (IC) 38 and from <4> flows to <8> GND through <7>.
Normally, the capacitor 34 installed as a countermeasure for power supply system noise considers the frequency band that suppresses (filters) noise (flows into the capacitor 34) together with the <5> interlayer connection part (via) 35b and the <6> negative electrode 34c. Is set.
Therefore, as shown by the thickness of the arrow in FIG. 3B, most of the power supply system noise flows into the capacitor 34 as a cut amount, so that the leakage amount that the power supply system noise flows into the active component (IC) 38 is small. Thus, the ratio of power supply system noise affecting circuit operation can be greatly reduced.

ところが、前述の従来技術の構造では、１つのキャパシタで、実装された能動部品（ＩＣ）３８が駆動する事により能動部品（ＩＣ）３８内部に発生するＩＣスイッチングノイズの多くが、電源パターン層３３に伝搬する事を阻止する事が出来ず、当該電源パターン層３３を介して、プリント配線板Ｐ３に実装された他の電子部品３９に影響を与えてしまう事があった。
具体的には、図３（ｃ）に示すように、能動部品（ＩＣ）３８から出たＩＣスイッチングノイズは、＜３＞のビアを経由し＜２＞で２手に分岐され、一方（これを「ＩＣスイッチングノイズのカット分」とする）は層間接続部（ビア）３５ｂの＜５＞に流れ、キャパシタ３４を通って、陰電極３４ｃの＜６＞から＜７＞を経由し、＜４＞からＩＣに帰還され、もう一方（これを「ＩＣスイッチングノイズのリーク分」とする）は電源パターン層３３を伝搬し、＜９＞から電子部品３９にも入り込んでしまう。 However, in the structure of the above-described prior art, most of the IC switching noise generated in the active component (IC) 38 when the mounted active component (IC) 38 is driven by one capacitor is caused by the power supply pattern layer 33. In other words, the electronic component 39 mounted on the printed wiring board P3 may be affected via the power supply pattern layer 33.
Specifically, as shown in FIG. 3 (c), the IC switching noise generated from the active component (IC) 38 is bifurcated into two at <2> via the via of <3>. (Referred to as “IC switching noise cut”) flows to <5> of the interlayer connection portion (via) 35b, passes through the capacitor 34, passes <6> to <7> of the negative electrode 34c, and <4 > Is returned to the IC, and the other (which is referred to as “IC switching noise leakage”) propagates through the power supply pattern layer 33 and enters the electronic component 39 from <9>.

前述のように、電源系ノイズ対策として設置されたキャパシタ３４には、流し込める周波数が異なる為、図３（ｃ）の矢印の太さで示したように、ＩＣスイッチングノイズがカット分としてキャパシタ３４に流れ込む分は少なく、大部分がリーク分と成り、電源パターン層３３へ伝搬してしまう為、結果として、プリント配線板Ｐ３に実装された他の電子部品３９に影響を与えてしまう事と成った。
つまり、当該構成によって配線長による寄生インダクタンスを小さくしても、キャパシタに至るまでの層間接続部（ビア）３５ｂによって、ＩＣスイッチングノイズを抑制する事は出来ず、部品に供給する電源電圧を十分に安定させる事が出来ない為、結果、耐ノイズ性が低く、プリント配線板の動作安定性が低いという不具合があった。
又、昨今の製品は更なる軽薄短小を求められ、当然ながら、プリント配線板も同様に薄型化、小型化が望まれている為、電源系ノイズ抑制用のキャパシタの他にＩＣスイッチングノイズ用のキャパシタを新たに追加する事も難しかった。 As described above, the capacitor 34 installed as a countermeasure for the power supply system noise has different frequencies that can be poured. Therefore, as shown by the thickness of the arrow in FIG. However, most of the current flows into the power pattern layer 33 and propagates to the power supply pattern layer 33. As a result, this affects the other electronic components 39 mounted on the printed wiring board P3. It was.
That is, even if the parasitic inductance due to the wiring length is reduced by this configuration, the IC switching noise cannot be suppressed by the interlayer connection part (via) 35b leading to the capacitor, and the power supply voltage supplied to the component is sufficiently increased. As a result, the noise resistance is low and the operation stability of the printed wiring board is low.
In addition, recent products are required to be lighter, thinner, and smaller, and of course, printed wiring boards are also required to be thinner and smaller. Therefore, in addition to capacitors for suppressing power supply noise, they are also used for IC switching noise. It was also difficult to add a new capacitor.

特開２００４−１５２８８４号公報JP 2004-152848 A

本発明は、前述の問題と実状に鑑み、プリント配線板の電源系に発生するノイズを、当該プリント配線板の内層に形成された形成キャパシタを用いて抑制する、形成キャパシタ内蔵型多層プリント配線板に於いて、ノイズ抑制用のキャパシタの数や領域を新たに増加させる事無く、当該プリント配線板の電源系ラインに発生した電源系ノイズが、当該プリント配線板に実装されたＩＣに影響を及ぼす事を抑制すると共に、当該ＩＣが駆動する際に発生するＩＣスイッチングノイズが、当該プリント配線板の電源系ラインに影響を及ぼすのを抑制する事を課題としている。   In view of the above-mentioned problems and actual circumstances, the present invention suppresses noise generated in a power supply system of a printed wiring board by using a forming capacitor formed in an inner layer of the printed wiring board. In this case, the power supply system noise generated in the power supply line of the printed wiring board affects the IC mounted on the printed wiring board without newly increasing the number and area of capacitors for noise suppression. It is an object of the present invention to suppress this and to prevent the IC switching noise generated when the IC is driven from affecting the power supply system line of the printed wiring board.

発明者等は、上記の課題を解決すべく、まず配線長による寄生インダクタンスを抑えた状態を保持しつつ、キャパシタに流れるノイズの帯域幅を意図的に広げる事で、周波数の異なる複数のノイズに対応したノイズ抑制が可能に成ると考え、ノイズ抑制機能を構成するキャパシタ成分とインダクタ成分の内、インダクタ成分を従来より小さくする構造を検討した。
その結果、キャパシタの陽電極と電源パターンとの接続に関し、従来技術のような電気的な枝分かれをせず分岐が発生しない（分岐点が無い）構造とする事で、従来の構成にあったような電源パターンからキャパシタ方向に分岐する為の接続分のインダクタ成分が無くなり、従来よりインダクタ成分を小さくした構造のノイズ抑制機能が得られる事を見い出した。 In order to solve the above problem, the inventors first intentionally widen the bandwidth of the noise flowing in the capacitor while maintaining the state in which the parasitic inductance due to the wiring length is suppressed, so that a plurality of noises having different frequencies can be obtained. Considering that noise suppression is possible, we investigated a structure that makes the inductor component smaller than the conventional capacitor component and inductor component that make up the noise suppression function.
As a result, with respect to the connection between the positive electrode of the capacitor and the power supply pattern, the conventional structure seems to have a structure in which no branching occurs (no branching point) without electrical branching as in the prior art. It has been found that there is no inductor component for connection to branch from a simple power supply pattern to the capacitor, and that a noise suppression function with a smaller inductor component than before can be obtained.

又、キャパシタの陽電極と電源パターンが異なる層である場合でも、キャパシタの陽電極の両端各々に電源パターンとの層間接続ビアを設け、且つ、当該陽電極の両端に設けた層間接続ビア間の電源パターンが分断されている構造とする事で、見掛け上、陽電極が電源パターンの一部と成る為、従来の構成にあったような電源パターンからキャパシタ方向に分岐する為の層間接続ビア分のインダクタ成分が無くなり、従来よりインダクタ成分を小さくした構造のノイズ抑制機能が得られる事も見い出した。   Even when the positive electrode of the capacitor and the power supply pattern are different layers, interlayer connection vias to the power supply pattern are provided at both ends of the positive electrode of the capacitor, and between the interlayer connection vias provided at both ends of the positive electrode. By using a structure in which the power supply pattern is divided, the positive electrode is apparently part of the power supply pattern. Therefore, an interlayer connection via for branching from the power supply pattern to the capacitor direction as in the conventional configuration. It has also been found that the noise suppression function of the structure in which the inductor component is smaller than the conventional one and the inductor component is made smaller can be obtained.

これにより、配線長による寄生インダクタンスを抑えた状態を保持しつつ、キャパシタに流れるノイズの帯域幅を意図的に広げる事が出来、ノイズ抑制用のキャパシタの数や領域を新たに増加させる事無く、周波数の異なる複数のノイズに対応したノイズ抑制が可能と成った。   As a result, while maintaining the state in which the parasitic inductance due to the wiring length is suppressed, the bandwidth of the noise flowing in the capacitor can be intentionally expanded, and without newly increasing the number or area of capacitors for noise suppression, Noise suppression corresponding to multiple noises with different frequencies has become possible.

すなわち、請求項１に係る本発明は、複数の導体層と絶縁層が交互に積層され、少なくとも１つの能動部品を含む複数の電子部品が搭載される部品搭載面と、電源パターン層と、グラウンドパターン層と、当該電源パターン層と当該グラウンドパターン層の層間に配された誘電体を対向する陽電極と陰電極とで挟んだ構成のキャパシタとを有する形成キャパシタ内蔵型多層プリント配線板に於いて、当該能動部品が、当該電源パターン層に配され、且つ、当該陽電極に接続している電源パターンと電気的に接続されている事を特徴とする形成キャパシタ内蔵型多層プリント配線板により上記課題を解決したものである。   That is, according to the present invention, a plurality of conductor layers and insulating layers are alternately stacked, a component mounting surface on which a plurality of electronic components including at least one active component are mounted, a power supply pattern layer, a ground In a multilayer printed wiring board with a built-in capacitor, comprising a pattern layer, and a capacitor having a structure in which a dielectric disposed between the power supply pattern layer and the ground pattern layer is sandwiched between a positive electrode and a negative electrode facing each other The above-mentioned problem is achieved by a multilayer printed wiring board with a built-in capacitor, wherein the active component is electrically connected to the power supply pattern disposed on the power supply pattern layer and connected to the positive electrode. Is a solution.

又、請求項２に係る本発明は、複数の導体層と絶縁層が交互に積層され、少なくとも１つの能動部品を含む複数の電子部品が搭載される部品搭載面と、電源パターン層と、グラウンドパターン層を有し、対向する陽電極と陰電極とで誘電体を挟んだ構成のキャパシタが、当該電源パターン層と当該グラウンドパターン層の層間に配された絶縁層の内部に配されている形成キャパシタ内蔵型多層プリント配線板に於いて、当該電源パターン層に配された電源パターンの内、当該能動部品と電気的に接続されている電源パターンが、当該同一の電源パターン層上に於いて、第１の電源パターンと第２の電源パターンの２つに分断されていると共に、当該分断された第１の電源パターンが第１の層間接続部を介して当該陽電極と接続され、且つ、当該分断された第２の電源パターンが、当該第１の層間接続部とは異なる第２の層間接続部を介し、当該第１の層間接続部とは異なる位置で当該陽電極と接続されている事を特徴とする形成キャパシタ内蔵型多層プリント配線板により上記課題を解決したものである。   According to a second aspect of the present invention, a plurality of conductor layers and insulating layers are alternately stacked, a component mounting surface on which a plurality of electronic components including at least one active component are mounted, a power supply pattern layer, a ground A capacitor having a pattern layer and sandwiching a dielectric between a positive electrode and a negative electrode facing each other, and disposed inside an insulating layer disposed between the power supply pattern layer and the ground pattern layer In the capacitor built-in type multilayer printed wiring board, among the power supply patterns arranged on the power supply pattern layer, the power supply pattern electrically connected to the active component is on the same power supply pattern layer. The first power supply pattern and the second power supply pattern are divided into two, and the divided first power supply pattern is connected to the positive electrode through the first interlayer connection portion, and The divided second power supply pattern is connected to the positive electrode at a position different from the first interlayer connection portion via a second interlayer connection portion different from the first interlayer connection portion. The above-described problems are solved by a multilayer printed wiring board with a built-in capacitor, characterized by the following.

又、請求項３に係る本発明は、前記第１の層間接続部と前記第２の層間接続部は、少なくとも一方が、前記陽電極上の端部に配されている事を特徴とする請求項２記載の形成キャパシタ内蔵型多層プリント配線板により上記課題を解決したものである。   Further, the present invention according to claim 3 is characterized in that at least one of the first interlayer connection portion and the second interlayer connection portion is arranged at an end portion on the positive electrode. The above problem is solved by the multilayer printed wiring board with a built-in capacitor according to Item 2.

又、請求項４に係る本発明は、前記第１の層間接続部と前記第２の層間接続部は、少なくとも一方が、分断された電源パターンの端部に接続されている事を特徴とする請求項２又は３記載の形成キャパシタ内蔵型多層プリント配線板により上記課題を解決したものである。   The present invention according to claim 4 is characterized in that at least one of the first interlayer connection portion and the second interlayer connection portion is connected to an end portion of the divided power supply pattern. The above-described problems are solved by the multilayer printed wiring board with a built-in capacitor according to claim 2 or 3.

本発明により、実装した能動部品（ＩＣ）が高速動作をして自らノイズを発生する場合に於いても、ノイズ抑制用のキャパシタの数や領域を増加させる事無く、安定した動作が可能なプリント配線板を得る事が出来る。   According to the present invention, even when a mounted active component (IC) operates at high speed and generates noise itself, it is possible to perform stable operation without increasing the number and area of noise suppression capacitors. A wiring board can be obtained.

本発明の第一実施形態のプリント配線板の構成及びノイズフローを説明する為の概略断面構成図。BRIEF DESCRIPTION OF THE DRAWINGS The schematic cross-section block diagram for demonstrating the structure and noise flow of the printed wiring board of 1st embodiment of this invention. 本発明の第二実施形態のプリント配線板の構成及びノイズフローを説明する為の概略断面構成図。The schematic cross-section block diagram for demonstrating the structure and noise flow of the printed wiring board of 2nd embodiment of this invention. 従来のプリント配線板の構成及びノイズフローを説明する為の概略断面構成図。The schematic cross-section block diagram for demonstrating the structure and noise flow of the conventional printed wiring board. 従来のプリント配線板の等価回路を説明する為の概略等価回路図。The schematic equivalent circuit diagram for demonstrating the equivalent circuit of the conventional printed wiring board. 本発明のプリント配線板の等価回路を説明する為の概略等価回路図。The schematic equivalent circuit diagram for demonstrating the equivalent circuit of the printed wiring board of this invention. 本発明のプリント配線板及び従来のプリント配線板を説明する為のシミュレーションモデル図。The simulation model figure for demonstrating the printed wiring board of this invention, and the conventional printed wiring board. 本発明のプリント配線板及び従来のプリント配線板を説明する為のシミュレーション結果グラフ図。The simulation result graph figure for demonstrating the printed wiring board of this invention, and the conventional printed wiring board. 本発明のプリント配線板及び従来のプリント配線板を説明する為の実機検証実験結果グラフ図。The actual machine verification experiment result graph figure for demonstrating the printed wiring board of this invention, and the conventional printed wiring board.

本発明の実施の形態を図１乃至図５を用いて説明する。   An embodiment of the present invention will be described with reference to FIGS.

図１は、本発明の第一実施形態のプリント配線板の断面構造の一例を説明する為の概略構成図である。
図１（ａ）は、内部に形成キャパシタを備える形成キャパシタ内蔵型プリント配線板の断面の一部を簡略的に示した概要図で、プリント配線板Ｐ１は、回路パターン層７、グラウンドパターン層１、電源パターン層３、回路パターン層６の各々の導体層の間に、２ａ乃至２ｃの絶縁層が配されている多層回路基板であり、回路パターン層６及び回路パターン層７には各々、実装パッド、信号パターン、電源パターン、グラウンドパターン等の内の何れか少なくとも１つを含む回路パターン６ａが配され、当該回路パターン６ａの中の一部である実装パット上に能動部品（ＩＣ）８と電子部品９が配され、絶縁層２ｂと絶縁層２ｃとの間に、誘電体４ａを陽電極４ｂと陰電極４ｃで挟み込んだ形成キャパシタ４が形成され、当該陽電極４ｂは電源パターン３ａと接続されると共に電源パターン３ｂと接続され、当該陰電極４ｃは層間接続部（ビア）５ｂを介してグラウンドパターン１ａと接続されている。 FIG. 1 is a schematic configuration diagram for explaining an example of a cross-sectional structure of the printed wiring board according to the first embodiment of the present invention.
FIG. 1A is a schematic diagram schematically showing a part of a cross section of a printed wiring board with a built-in capacitor having a formed capacitor therein. The printed wiring board P1 includes a circuit pattern layer 7 and a ground pattern layer 1. , A multilayer circuit board in which insulating layers 2a to 2c are arranged between the respective conductor layers of the power supply pattern layer 3 and the circuit pattern layer 6, and mounted on the circuit pattern layer 6 and the circuit pattern layer 7, respectively. A circuit pattern 6a including at least one of a pad, a signal pattern, a power supply pattern, a ground pattern, and the like is arranged, and an active component (IC) 8 is mounted on a mounting pad that is a part of the circuit pattern 6a. An electronic component 9 is arranged, and a formation capacitor 4 is formed between the insulating layer 2b and the insulating layer 2c, with the dielectric 4a sandwiched between the positive electrode 4b and the negative electrode 4c. Is connected to the power supply pattern 3b is connected to the pattern 3a, the negative electrode 4c is connected to the ground pattern 1a via an interlayer connection (via) 5b.

図１（ａ）に於いて、プリント配線板Ｐ１は、電源パターン３ａと電源パターン３ｂの間に形成キャパシタ４の陽電極４ｂを配しており、見掛け上、当該陽電極４ｂ自体が電源パターンの一部と成り、２つの電源パターンを接続するような構成と成っている。
つまり、陽電極４ｂは、２つの電源パターン３ａ及び３ｂを接続する事で、内層に形成された形成キャパシタ４の電極機能と、電源パターン機能の両方を兼ね備えた構造と成っている。 In FIG. 1A, a printed wiring board P1 has a positive electrode 4b of a capacitor 4 formed between a power supply pattern 3a and a power supply pattern 3b. Apparently, the positive electrode 4b itself has a power supply pattern. It becomes a part and is configured to connect two power supply patterns.
That is, the positive electrode 4b has a structure having both the electrode function of the forming capacitor 4 formed in the inner layer and the power supply pattern function by connecting the two power supply patterns 3a and 3b.

このように本構成は、キャパシタの陽電極と電源パターンとの接続に関し、従来技術のような電気的な枝分かれをせず分岐が発生しない（分岐点が無い）構造とする事で、電源パターンからキャパシタに分岐する為の接続分のインダクタ成分が無くなり、従来構成よりインダクタ成分を小さく出来、結果、従来よりも広帯域のノイズ抑制機能が得られる。
従って、本構成により、配線長による寄生インダクタンスを抑えた状態を保持しつつ、キャパシタに流れるノイズの帯域幅を意図的に広げる事が出来、ノイズ抑制用のキャパシタの数や領域を新たに増加させる事無く、周波数の異なる複数のノイズに対応したノイズ抑制が可能と成る。 In this way, the present configuration relates to the connection between the positive electrode of the capacitor and the power supply pattern, and has a structure in which no branching occurs (no branching point) as in the prior art, so that the power supply pattern The inductor component for connection to branch to the capacitor is eliminated, and the inductor component can be made smaller than that of the conventional configuration. As a result, a broadband noise suppression function can be obtained.
Therefore, this configuration can intentionally widen the bandwidth of noise flowing in the capacitor while maintaining the state in which the parasitic inductance due to the wiring length is suppressed, and newly increases the number and area of capacitors for noise suppression. It is possible to suppress noise corresponding to a plurality of noises having different frequencies.

結果、当該プリント配線板の電源系ラインに発生した電源系ノイズが、当該プリント配線板に実装されたＩＣに影響を及ぼす事を抑制すると共に、当該ＩＣが駆動する際に発生するＩＣスイッチングノイズが、当該プリント配線板の電源系ラインに影響を及ぼす事を抑制する事が可能と成る為、ノイズ抑制用のキャパシタの数や領域を新たに増加させる事無く、耐ノイズ性に優れ、動作安定性の高い形成キャパシタ内蔵型多層プリント配線板を提供する事が出来る。
尚、不要な配線パターンは、インダクタ成分を増加させる要因と成る為、２つの電源パターン３ａ及び３ｂと陽電極４ｂとの接続は、その距離が可能な限り小さい方が望ましい。 As a result, the power supply system noise generated in the power supply line of the printed wiring board is prevented from affecting the IC mounted on the printed wiring board, and the IC switching noise generated when the IC is driven is reduced. Because it is possible to suppress the influence on the power supply system line of the printed wiring board, it has excellent noise resistance and operational stability without newly increasing the number and area of noise suppression capacitors. It is possible to provide a multilayer printed wiring board with a high built-in capacitor.
Since unnecessary wiring patterns cause an increase in the inductor component, it is desirable that the distance between the two power supply patterns 3a and 3b and the positive electrode 4b be as small as possible.

又、２つの電源パターン３ａ及び３ｂと陽電極４ｂとの接続は、流れる電流量やその他の設計都合等により、一箇所の接続に複数の接続経路を設ける事も可能であるが、接続経路の数を増加させると、新たな寄生インダクタの発生を助長しかねない為、接続箇所各々に対して１つずつの接続経路が望ましい。
又、接続経路の形状は、高周波のノイズが反射しないように、可能な限り屈曲が少ない形状が望ましく、直線形状がより望ましい。
又、接続経路の形状は、伝送線路のインピーダンス変化により新たなノイズが発生しないように、可能な限り一定幅形状が望ましい。 In addition, the connection between the two power supply patterns 3a and 3b and the positive electrode 4b can be provided with a plurality of connection paths in one connection depending on the amount of flowing current and other design conveniences. Increasing the number may encourage the generation of new parasitic inductors, so one connection path is desirable for each connection location.
Further, the shape of the connection path is preferably a shape with as few bends as possible so that high-frequency noise is not reflected, and more preferably a linear shape.
Also, the shape of the connection path is preferably a constant width as much as possible so that new noise does not occur due to the impedance change of the transmission line.

ここで、ノイズのフロー（流れ）を図１（ｂ）及び図１（ｃ）を用いて説明する。
図１（ｂ）は、図１（ａ）に示した構造のプリント配線板Ｐ１に電源系ノイズ（電源ラインに加えられたノイズ）が印加された際のノイズのフローを模式的に示したものであり、また図１（ｃ）は、図１（ａ）に示した構造のプリント配線板Ｐ２にＩＣスイッチングノイズ（ＩＣが駆動する事により新たに発生したノイズ）が印加された際のノイズのフローを模式的に示したものである。
尚、図１（ｂ）及び図１（ｃ）の構成は図１（ａ）と同一のものであり、符号は省略している。 Here, the flow of noise will be described with reference to FIGS. 1B and 1C.
FIG. 1B schematically shows the flow of noise when power supply system noise (noise applied to the power supply line) is applied to the printed wiring board P1 having the structure shown in FIG. FIG. 1C shows the noise generated when IC switching noise (noise newly generated by driving the IC) is applied to the printed wiring board P2 having the structure shown in FIG. The flow is schematically shown.
1B and 1C are the same as those in FIG. 1A, and the reference numerals are omitted.

図１（ｂ）に於いて、プリント配線板Ｐ１に＜１＞から印加された電源系ノイズは、陽電極４ｂに流れ、その大部分がキャパシタ４から＜５＞の層間接続ビアを介してグラウンドパターン層１を通り＜７＞を経由し＜８＞のＧＮＤに流れ（これを「電源系ノイズのカット分」とする）、＜２＞で陽電極４ｂに流れた電源系ノイズの内のキャパシタ４に流れなかった一部（これを「電源系ノイズのリーク分」とする）が、陽電極４ｂから電源パターン３ｂに流れ、＜３＞の層間接続ビアを介して能動部品（ＩＣ）８に流れ込み、再び＜４＞で能動部品（ＩＣ）８から出た後に＜７＞を経由して＜８＞のＧＮＤに流れる。   In FIG. 1B, the power supply system noise applied from <1> to the printed wiring board P1 flows to the positive electrode 4b, and most of the noise is grounded from the capacitor 4 through the <5> interlayer connection via. The capacitor flows in the GND of <8> through <7> through the pattern layer 1 (this is referred to as “cut of power supply noise”), and the capacitor in the power supply noise that has flowed to the positive electrode 4b in <2> 4 (which is referred to as “leakage of power supply system noise”) flows from the positive electrode 4b to the power supply pattern 3b and passes to the active component (IC) 8 via the interlayer connection via of <3>. After flowing out from the active component (IC) 8 again at <4>, it flows to <8> GND via <7>.

又、図１（ｃ）に於いて、能動部品（ＩＣ）８から出たＩＣスイッチングノイズは、＜３＞の層間接続ビアを経由し電源パターン３ｂから陽電極４ｂに流れ、その大部分がキャパシタ４を通り（これを「ＩＣスイッチングノイズのカット分」とする）、＜５＞の層間接続ビアを通ってグラウンドパターン層１から＜７＞を経由し＜４＞の能動部品（ＩＣ）８に戻り、＜２＞で陽電極４ｂからキャパシタ４に流れなかった一部（これを「ＩＣスイッチングノイズのリーク分」とする）が、電源パターン３ａに伝搬し＜９＞へ伝わる。   In FIG. 1C, the IC switching noise from the active component (IC) 8 flows from the power supply pattern 3b to the positive electrode 4b via the interlayer connection via <3>, and most of it is a capacitor. 4 (this is referred to as “IC switching noise cut”), through the <5> interlayer connection via to the ground pattern layer 1 through <7> to <4> active component (IC) 8 Returning, the part that did not flow from the positive electrode 4b to the capacitor 4 at <2> (this is referred to as “IC switching noise leakage”) propagates to the power supply pattern 3a and to <9>.

ここで、本発明の特徴と成るのは、キャパシタ４の陽電極４ｂは、２つの電源パターン３ａ及び３ｂ間に直列接続され、見掛け上、当該陽電極４ｂ自体が電源パターンの一部と成り、２つの電源パターンを接続するような構成を成している事である。
これにより、従来の構成にあったような電源パターンからキャパシタ方向に分岐する為の接続分のインダクタ成分が無くなり、従来よりインダクタ成分を小さくした構造と成り、従来よりも広帯域のノイズ抑制機能が得られる構成と成っている。 Here, the feature of the present invention is that the positive electrode 4b of the capacitor 4 is connected in series between the two power supply patterns 3a and 3b. Apparently, the positive electrode 4b itself becomes a part of the power supply pattern. The configuration is such that two power supply patterns are connected.
This eliminates the inductor component for the connection from the power supply pattern as in the conventional configuration to branch to the capacitor, resulting in a structure with a smaller inductor component than the conventional one, and a broader noise suppression function than before. It is made up of a composition.

この広帯域ノイズ抑制機能により、図１（ｂ）を用いて示したように、電源系からプリント配線板に印加された電源系ノイズを従来技術同様にその大部分をカットし、当該プリント配線板に実装されたＩＣに影響を及ぼさない程度まで電源系ノイズのレベルを低減すると共に、同じキャパシタを用いて、図１（ｃ）を用いて示したように、当該プリント配線板に実装されたＩＣからプリント配線板に印加されたＩＣスイッチングノイズの大部分をカットし、他の電子部品に影響を及ぼさない程度までＩＣスイッチングノイズのレベルを低減する事が可能と成る。   With this broadband noise suppression function, as shown in FIG. 1B, most of the power supply system noise applied from the power supply system to the printed wiring board is cut as in the prior art, From the IC mounted on the printed wiring board, as shown in FIG. 1C, the level of the power supply system noise is reduced to the extent that it does not affect the mounted IC. It is possible to cut most of the IC switching noise applied to the printed wiring board and reduce the level of the IC switching noise to the extent that it does not affect other electronic components.

続いて、図２は、本発明の第二実施形態のプリント配線板の断面構造の一例を説明する為の概略構成図である。
図２（ａ）は、内部に形成キャパシタを備える形成キャパシタ内蔵型プリント配線板の断面の一部を簡略的に示した概要図で、プリント配線板Ｐ２は、回路パターン層２７、グラウンドパターン層２１、電源パターン層２３、回路パターン層２６の各々の導体層の間に、２２ａ乃至２２ｃの絶縁層が配されている多層回路基板であり、回路パターン層２６及び回路パターン層２７には各々、実装パッド、信号パターン、電源パターン、グラウンドパターン等の内の何れか少なくとも１つを含む回路パターン２６ａが配され、当該回路パターン２６ａの中の一部である実装パット上に能動部品（ＩＣ）２８と電子部品２９が配され、絶縁層２２ａと絶縁層２２ｂとの間に、誘電体２４ａを陽電極２４ｂと陰電極２４ｃで挟み込んだ形成キャパシタ２４が形成され、当該陽電極２４ｂは、第１の層間接続部（ビア）２５ｂａを介して第１の電源パターン２３ａと接続されると共に、第２の層間接続部（ビア）２５ｂｂを介して第２の電源パターン２３ｂと接続され、当該陰電極２４ｃはグラウンドパターン２１ａと接続されている。 2 is a schematic configuration diagram for explaining an example of a cross-sectional structure of the printed wiring board according to the second embodiment of the present invention.
FIG. 2A is a schematic diagram schematically showing a part of a cross section of a printed wiring board with a built-in capacitor having a formed capacitor therein. The printed wiring board P2 includes a circuit pattern layer 27 and a ground pattern layer 21. , A multilayer circuit board in which insulating layers 22a to 22c are arranged between the respective conductor layers of the power supply pattern layer 23 and the circuit pattern layer 26, and the circuit pattern layer 26 and the circuit pattern layer 27 are each mounted. A circuit pattern 26a including at least one of a pad, a signal pattern, a power supply pattern, a ground pattern, and the like is disposed, and an active component (IC) 28 and an active component (IC) 28 are mounted on a mounting pad that is a part of the circuit pattern 26a. An electronic component 29 is disposed, and a dielectric capacitor 24a is sandwiched between a positive electrode 24b and a negative electrode 24c between the insulating layer 22a and the insulating layer 22b. 24 is formed, and the positive electrode 24b is connected to the first power supply pattern 23a through the first interlayer connection (via) 25ba, and is connected to the first power supply pattern 23a through the second interlayer connection (via) 25bb. 2 is connected to the power pattern 23b, and the negative electrode 24c is connected to the ground pattern 21a.

図２（ａ）に於いて、プリント配線板Ｐ２は、内層に形成された形成キャパシタ２４の陽電極２４ｂに、第１の層間接続部（ビア）２５ｂａと第２の層間接続部（ビア）２５ｂｂの２箇所の層間接続ビアを設け、３端子構造の形成キャパシタとすると共に、当該陽電極の２箇所の層間接続ビアを用いて、第１の電源パターン２３ａと第２の電源パターン２３ｂの２つに分断された電源パターン間に当該陽電極２４ｂを直列に接続し、見掛け上、当該陽電極２４ｂ自体が電源パターンの一部と成り、分断された２つの電源パターンを接続するような構成と成っている。
言い換えれば、陽電極２４ｂに、層間接続部（ビア）２５ｂａ及び２５ｂｂを介して、分断された電源パターン２３ａ及び２３ｂを接続する事で、内層に形成された形成キャパシタ２４の電極機能と、電源パターン機能の両方を兼ね備えた構造と成っている。
これにより、キャパシタの陽電極と電源パターンとの接続に関し、従来技術のような電気的な枝分かれをせず分岐が発生しない（分岐点が無い）構造とする事で、従来の構成にあったような電源パターンからキャパシタ方向に分岐する為の接続分のインダクタ成分が無くなり、従来よりインダクタ成分を小さくした構造のノイズ抑制機能が得られる。 In FIG. 2A, the printed wiring board P2 is connected to the positive electrode 24b of the formation capacitor 24 formed in the inner layer, on the first interlayer connection (via) 25ba and the second interlayer connection (via) 25bb. The two layers of the first power supply pattern 23a and the second power supply pattern 23b are formed by using the two interlayer connection vias to form a capacitor having a three-terminal structure and using the two interlayer connection vias of the positive electrode. The positive electrode 24b is connected in series between the divided power supply patterns, and apparently the positive electrode 24b itself becomes a part of the power supply pattern, and the two divided power supply patterns are connected. ing.
In other words, by connecting the divided power supply patterns 23a and 23b to the positive electrode 24b via the interlayer connection portions (vias) 25ba and 25bb, the electrode function of the forming capacitor 24 formed in the inner layer and the power supply pattern It has a structure that combines both functions.
As a result, with regard to the connection between the positive electrode of the capacitor and the power supply pattern, the conventional structure seems to have a structure in which no branching occurs (no branching point) as in the prior art without branching electrically. The inductor component corresponding to the branch from the simple power supply pattern toward the capacitor is eliminated, and a noise suppression function having a structure in which the inductor component is smaller than the conventional one can be obtained.

又、キャパシタの陽電極と電源パターンが異なる層である場合でも、キャパシタの陽電極の両端各々に電源パターンとの層間接続ビアを設け、且つ、当該陽電極の両端に設けた層間接続ビア間の電源パターンが分断されている構造とする事で、見掛け上、陽電極が電源パターンの一部と成る為、従来の構成にあったような電源パターンからキャパシタ方向に分岐する為の層間接続ビア分のインダクタ成分が無くなり、従来よりインダクタ成分を小さくした構造のノイズ抑制機能が得られる。   Even when the positive electrode of the capacitor and the power supply pattern are different layers, interlayer connection vias to the power supply pattern are provided at both ends of the positive electrode of the capacitor, and between the interlayer connection vias provided at both ends of the positive electrode. By using a structure in which the power supply pattern is divided, the positive electrode is apparently part of the power supply pattern. Therefore, an interlayer connection via for branching from the power supply pattern to the capacitor direction as in the conventional configuration. Therefore, a noise suppression function having a structure in which the inductor component is smaller than the conventional one can be obtained.

本構成により、従来の構成にあったような電源パターンからキャパシタ方向に分岐する為の接続分のインダクタ成分が無くなり、従来よりインダクタ成分を小さくした構造と成り、従来よりも広帯域のノイズ抑制機能が得られる。
従って、本構成により、配線長による寄生インダクタンスを抑えた状態を保持しつつ、キャパシタに流れるノイズの帯域幅を意図的に広げる事が出来、ノイズ抑制用のキャパシタの数や領域を新たに増加させる事無く、周波数の異なる複数のノイズに対応したノイズ抑制が可能と成る。 This configuration eliminates the inductor component for connection to branch from the power supply pattern to the capacitor direction as in the conventional configuration, resulting in a structure with a smaller inductor component than the conventional one, and a broader noise suppression function than the conventional one. can get.
Therefore, this configuration can intentionally widen the bandwidth of noise flowing in the capacitor while maintaining the state in which the parasitic inductance due to the wiring length is suppressed, and newly increases the number and area of capacitors for noise suppression. It is possible to suppress noise corresponding to a plurality of noises having different frequencies.

結果、当該プリント配線板の電源系ラインに発生した電源系ノイズが、当該プリント配線板に実装されたＩＣに影響を及ぼす事を抑制すると共に、当該ＩＣが駆動する際に発生するＩＣスイッチングノイズが、当該プリント配線板の電源系ラインに影響を及ぼす事を抑制する事が可能と成る為、ノイズ抑制用のキャパシタの数や領域を新たに増加させる事無く、耐ノイズ性に優れ、動作安定性の高い形成キャパシタ内蔵型多層プリント配線板を提供する事が出来る。   As a result, the power supply system noise generated in the power supply line of the printed wiring board is prevented from affecting the IC mounted on the printed wiring board, and the IC switching noise generated when the IC is driven is reduced. Because it is possible to suppress the influence on the power supply system line of the printed wiring board, it has excellent noise resistance and operational stability without newly increasing the number and area of noise suppression capacitors. It is possible to provide a multilayer printed wiring board with a high built-in capacitor.

尚、部品や機能ブロックの動作周波数が高周波数である場合、実装面、電源パターン層、陽電極、が互いに異なる層に配されている事が望ましい。
部品や機能ブロックの動作周波数が高周波数である場合、実装面と電源パターン層が同一だと、電源ノイズや回路動作ノイズが互いに影響し合うばかりでなく、互いに干渉してノイズを助長する事も有る。
従って、実装面、電源パターン層、陽電極、は可能な限り互いに異なる層に配される事が望ましく、更には、各層間にグラウンド層が配されているとより望ましい。 In addition, when the operating frequency of components or functional blocks is high, it is desirable that the mounting surface, the power supply pattern layer, and the positive electrode are arranged in different layers.
When the operating frequency of components and functional blocks is high, if the mounting surface and power supply pattern layer are the same, not only power supply noise and circuit operation noise will affect each other, but they may also interfere with each other and promote noise. Yes.
Therefore, it is desirable that the mounting surface, the power supply pattern layer, and the positive electrode are arranged as different as possible from each other, and it is more desirable that a ground layer is arranged between the respective layers.

又、キャパシタの容量値は、誘電率や誘電体の厚み等の他の条件が一定であるならば、誘電体と陽電極と陰電極の３つが全て重なり合った領域の面積に左右される為、所望の容量値が確保出来るのであれば、誘電体の大きさは陽電極や陰電極よりも大きくても構わないが、部品や機能ブロックの動作周波数が高周波数である場合は、陽電極又は陰電極の何れか面積の小さい電極と略同じ大きさである事が望ましい。
部品や機能ブロックの動作周波数が高周波数である場合、キャパシタとして機能しない領域に不用意に誘電体が配されていると、当該誘電体の影響を受けて、信号の伝送特性が劣化し、結果的に回路の動作不良要因と成る事がある。
従って、誘電体は、可能な限り、キャパシタとして機能する領域の必要最小限に留める事が望ましく、陽電極又は陰電極の何れか面積の小さい電極と略同じ大きさであれば、他の信号配線領域等に与える影響を抑制出来る。 Also, if other conditions such as dielectric constant and dielectric thickness are constant, the capacitance value of the capacitor depends on the area of the region where all of the dielectric, positive electrode and negative electrode overlap, As long as a desired capacitance value can be secured, the size of the dielectric may be larger than that of the positive electrode or the negative electrode. However, when the operating frequency of the component or functional block is high, the positive electrode or the negative electrode is sufficient. It is desirable that the electrode has substantially the same size as any electrode having a small area.
When the operating frequency of parts and functional blocks is high, if a dielectric is inadvertently placed in a region that does not function as a capacitor, the signal transmission characteristics deteriorate due to the influence of the dielectric. Can cause circuit malfunction.
Therefore, it is desirable to keep the dielectric as small as possible in the region that functions as a capacitor as much as possible. If the dielectric is approximately the same size as the electrode having a small area, either positive electrode or negative electrode, other signal wiring The influence on the area can be suppressed.

ここで、本発明は、使用しているパスコンが実装タイプのチップコンデンサではなく、基材（導体と誘電体）を用いて基板に形成された形成キャパシタである事により、本構成が可能と成る。
チップコンデンサは、先ず、電極の形状が決まっており、当該電極には、本発明に用いたような２箇所の層間接続ビアを設ける事が出来ないが、本発明の形成キャパシタは、所望の容量値を実現する際にも、電極の面積を同じにすれば、その形状は有る程度自由に設計する事が出来る為、本発明の２箇所の層間接続ビア間を接続出来るように（電極の幅を調整する事で）電極の長さを必要な距離に対応した長さに調整する事が出来る。 Here, the present invention enables this configuration because the bypass capacitor used is not a mounting type chip capacitor but a formed capacitor formed on a substrate using a base material (conductor and dielectric). .
In the chip capacitor, first, the shape of the electrode is determined, and the electrode cannot be provided with two interlayer connection vias as used in the present invention, but the formed capacitor of the present invention has a desired capacitance. When realizing the value, if the area of the electrode is the same, the shape can be freely designed to some extent, so that the two interlayer connection vias of the present invention can be connected (the width of the electrode). The length of the electrode can be adjusted to the required distance.

又、チップコンデンサは、一般的に使用されるように、２つの電極を共に同じ層に実装する場合は、当該チップコンデンサ（本体）自体の長さや実装占有面積を加味して設計する必要があり、仮に、本発明に構成を近付けようとしても、電極に接続する為に必須の配線パターンが発生し、その分、不要なインダクタが増加してしまう為、本発明のような（接続分の不要インダクタ成分を排除する）効果は得られない。
又、チップコンデンサを、基板の断面に対して縦に埋め込み、２つの電極を異なる層に接続した場合は、基板の厚みが厚く成り、昨今の基板の軽薄短小化の要求に対応出来ないばかりでなく、厚みを増した層間を相互接続する配線が必要と成る為、上記同様に、不要なインダクタが増加し、本発明のような（接続分の不要インダクタ成分を排除する）効果は得られない。 In addition, as is generally used for chip capacitors, when two electrodes are mounted on the same layer, the chip capacitor (main body) must be designed with the length of the chip capacitor (main body) itself and the mounting area occupied. However, even if an attempt is made to bring the configuration closer to the present invention, an indispensable wiring pattern is generated for connection to the electrode, and unnecessary inductors are increased accordingly. The effect of eliminating the inductor component is not obtained.
Also, if the chip capacitor is embedded vertically with respect to the cross section of the substrate and the two electrodes are connected to different layers, the thickness of the substrate will increase, and it will not be possible to meet the recent demands for lighter and thinner substrates. In addition, since the wiring for interconnecting the layers with increased thickness is required, the number of unnecessary inductors is increased in the same manner as described above, and the effect (excluding unnecessary inductor components for connection) as in the present invention cannot be obtained. .

又、本発明は、ノイズ抑制用のキャパシタの数や領域の増加を抑制する構造である為、プリント配線板全体の小型化にも寄与する。
尚、「ＩＣに影響が及ぶノイズレベル」とは、ノイズを受ける側のＩＣが設計段階で設定された耐ノイズ性により千差万別であり一概に定義する事は難しいが、発生したノイズを最低でも１０分の１以下にする必要があり、一般的には１００分の１にする事が望ましい。
ノイズのレベルは、通常、常用対数で表される事が多く、電力換算ならば常用対数の１０倍、電圧換算ならば常用対数の２０倍で示される。
例えば上記の「ＩＣに影響が及ぶノイズレベル」の例では、受信すべき信号に対して電圧換算で−６ｄＢ〜−２０ｄＢ必要で、一般的には−４０ｄＢ以上の差が望ましい事と成る。 In addition, since the present invention has a structure that suppresses the increase in the number and area of noise suppressing capacitors, it contributes to the miniaturization of the entire printed wiring board.
Note that the “noise level that affects the IC” means that the IC receiving the noise is very different depending on the noise resistance set at the design stage, and it is difficult to define it in general. At least one tenth or less is required, and generally one hundredth is desirable.
The level of noise is usually often expressed as a common logarithm, and is represented by 10 times the common logarithm in terms of power and 20 times the common logarithm in terms of voltage.
For example, in the above-described example of “noise level that affects the IC”, a voltage of −6 dB to −20 dB is required for a signal to be received, and a difference of −40 dB or more is generally desirable.

又、本発明を利用出来る周波数領域は限定される事無く、抑制が必要とされる周波数帯に応じてキャパシタ電極の形状を変更し所望の（ノイズ抑制）効果を得る事が可能であるが、後の本稿実施例で示すような、数ＧＨｚの高周波領域、或いは数Ｇｂｐｓの高速伝送領域に特に良好な効果を得る事が出来る。
具体的には、周波数換算で１ＧＨｚ以上１０ＧＨｚ未満の領域に有効で、更には１ＧＨｚ以上７ＧＨｚ未満の領域で特に有効である。
ノイズ抑制対象の周波数帯が１ＧＨｚ未満の場合、基板に実装したＩＣのスイッチングノイズが電源系ラインに周り込む量は少なく、当該基板に実装された他の電子部品に影響を与える事も少ない。
又、ノイズ抑制対象の周波数帯が１０ＧＨｚ以上の場合、本発明自体は十分に機能しても、周波数が高過ぎて、それ（本発明の機能による効果）以上に配線パターンやＩＣ本体の各所から電磁放射（不要輻射）が発生してしまう事が懸念されると共に、ノイズフィルタ機能を構成する回路内のインダクタ成分がキャパシタ成分を抑えて支配的に成ってしまう為、基板全体が確実に機能出来ない可能性を有する。 In addition, the frequency region in which the present invention can be used is not limited, and it is possible to obtain a desired (noise suppression) effect by changing the shape of the capacitor electrode according to the frequency band in which suppression is required. A particularly good effect can be obtained in a high frequency region of several GHz or a high-speed transmission region of several Gbps as shown in the embodiment of the present article.
Specifically, it is effective in the region of 1 GHz or more and less than 10 GHz in terms of frequency, and is particularly effective in the region of 1 GHz or more and less than 7 GHz.
When the frequency band subject to noise suppression is less than 1 GHz, the amount of switching noise of the IC mounted on the board is small and does not affect other electronic components mounted on the board.
Also, when the noise suppression target frequency band is 10 GHz or more, even if the present invention functions sufficiently, the frequency is too high. There is concern about the occurrence of electromagnetic radiation (unwanted radiation), and the inductor component in the circuit that constitutes the noise filter function becomes dominant with the capacitor component suppressed, so the entire board can function reliably. Have no possibility.

尚、陽電極２４ｂ上の層間接続部（ビア）２５ｂａと層間接続部（ビア）２５ｂｂにより、見掛け上、当該陽電極２４ｂ自体が電源パターンの一部と成り、分断された２つの電源パターンを接続するような構成と成る。
その為、当該陽電極２４ｂ上に於ける各層間接続ビアの外側（各層間接続ビアから陽電極２４ｂの端までの部分）は、不要な配線パターンである。
当該不要な配線パターンは、インダクタ成分を増加させる要因と成る為、可能な限りゼロに近い方が良い。
従って、層間接続部（ビア）２５ｂａと層間接続部（ビア）２５ｂｂは、互いに異なる陽電極２４ｂ上の端部、又は端部に可能な限り近い位置に配されている事が望ましい。
つまり、層間接続部（ビア）２５ｂａと層間接続部（ビア）２５ｂｂは、陽電極上に於いて、互いの距離が最も大きく成る対角、或いは対辺を成す端部に配されている事により、不要なインダクタ成分を増加させる事無く、最も好ましい状態と成る。 It should be noted that the positive electrode 24b itself becomes part of the power supply pattern by the interlayer connection part (via) 25ba and the interlayer connection part (via) 25bb on the positive electrode 24b, and connects the two separated power supply patterns. It becomes the composition which does.
Therefore, the outside of each interlayer connection via on the positive electrode 24b (the portion from each interlayer connection via to the end of the positive electrode 24b) is an unnecessary wiring pattern.
Since the unnecessary wiring pattern causes an increase in the inductor component, it is preferable that the unnecessary wiring pattern is as close to zero as possible.
Therefore, it is desirable that the interlayer connection part (via) 25ba and the interlayer connection part (via) 25bb are arranged at different ends on the positive electrode 24b or at positions as close as possible to the ends.
That is, the interlayer connection part (via) 25ba and the interlayer connection part (via) 25bb are arranged on the positive electrode at the diagonal or the opposite end where the distance between them is the largest. The most preferable state is obtained without increasing unnecessary inductor components.

又、層間接続部（ビア）２５ｂａと電源パターン２３ａの接続位置関係に於いても、層間接続部（ビア）２５ｂａから電源パターン分断位置までの距離があると不要なインダクタを増加させる要因と成る為、当該距離は可能な限りゼロに近い方が望ましい。
従って、層間接続部（ビア）２５ｂａは電源パターン２３ａの端部、つまり、分断されたところに可能な限り近い方が良い。
同様に、層間接続部（ビア）２５ｂｂと電源パターン２３ｂの接続も、層間接続部（ビア）２５ｂａが電源パターン２３ａの分断された端部に可能な限り近い方が良い。 Also, in the connection position relationship between the interlayer connection (via) 25ba and the power supply pattern 23a, if there is a distance from the interlayer connection (via) 25ba to the power supply pattern dividing position, it may cause an increase in unnecessary inductors. The distance is preferably as close to zero as possible.
Therefore, the interlayer connection part (via) 25ba is preferably as close as possible to the end of the power supply pattern 23a, that is, the divided part.
Similarly, the connection between the interlayer connection (via) 25bb and the power supply pattern 23b is preferably as close as possible to the end where the interlayer connection (via) 25ba is divided.

又、層間接続部は、流れる電流量やその他の設計都合等により、一箇所の層間接続部に複数の層間接続ビアを設ける事も可能であるが、層間接続ビアの数を増加させると、新たな寄生インダクタの発生を助長しかねない為、層間接続部各々に対して１つずつの層間接続ビアが望ましい。   In addition, the interlayer connection part can be provided with a plurality of interlayer connection vias in one interlayer connection part depending on the amount of current flowing and other design reasons. However, if the number of interlayer connection vias is increased, One interlayer connection via is desirable for each interlayer connection, as this can contribute to the generation of parasitic parasitic inductors.

又、層間接続ビアの形状は、ノイズの反射が発生し難いように、可能な限りテーパー（斜面）が少ない形状が望ましく、貫通スルーホールのようなテーパーが無い（側面がストレートな）形状がより望ましい。
尚、層間接続ビアのテーパーが少ない形状とする為に、層間接続ビアを形成する絶縁層は出来るだけ薄い方が望ましい。 The shape of the interlayer connection via should be as small as possible with no taper (slope) so that noise reflection is difficult to occur. desirable.
Note that it is desirable that the insulating layer forming the interlayer connection via be as thin as possible so that the interlayer connection via has a small taper.

又、分断された電源パターン２３ａ及び２３ｂの端部は、不要なノイズを周囲に排出したり、不要なノイズを周囲から取り込んだりし難いように、角が無いラウンド形状とした方が望ましい。
又、分断された電源パターン２３ａ及び２３ｂは、当該電源パターンと同一面上に在る実装パッド及び／又はビアランド及び／又はスルーホールランドに接続されていても良い。
又、分断された電源パターン２３ａ及び２３ｂは、当該電源パターンと同一面上に在る能動部品を実装する為の実装パッド及び／又はビアランド及び／又はスルーホールランドであっても良い。 Further, it is desirable that the end portions of the divided power supply patterns 23a and 23b have a round shape with no corners so that unnecessary noises are not easily discharged to the surroundings and unnecessary noises are hardly taken from the surroundings.
The divided power supply patterns 23a and 23b may be connected to mounting pads and / or via lands and / or through-hole lands on the same plane as the power supply pattern.
The divided power supply patterns 23a and 23b may be mounting pads and / or via lands and / or through-hole lands for mounting active components on the same plane as the power supply patterns.

ここで、ノイズのフロー（流れ）を図２（ｂ）及び図２（ｃ）を用いて説明する。
図２（ｂ）は、図２（ａ）に示した構造のプリント配線板Ｐ１に電源系ノイズ（電源ラインに加えられたノイズ）が印加された際のノイズのフローを模式的に示したもので、図２（ｃ）は、図２（ａ）に示した構造のプリント配線板Ｐ２にＩＣスイッチングノイズ（ＩＣが駆動する事により新たに発生したノイズ）が印加された際のノイズのフローを模式的に示したものである。
尚、図２（ｂ）及び図２（ｃ）の構成は図２（ａ）と同一のものであり、符号は省略している。 Here, the flow of noise will be described with reference to FIGS. 2B and 2C.
FIG. 2B schematically shows a noise flow when power supply system noise (noise applied to the power supply line) is applied to the printed wiring board P1 having the structure shown in FIG. FIG. 2C shows a flow of noise when IC switching noise (noise newly generated by driving the IC) is applied to the printed wiring board P2 having the structure shown in FIG. It is shown schematically.
2B and 2C are the same as those in FIG. 2A, and the reference numerals are omitted.

図２（ｂ）に於いて、プリント配線板Ｐ１に＜１＞から印加された電源系ノイズは、＜５＞で層間接続部（ビア）２５ｂａを通って陽電極２４ｂに流れ、その大部分がキャパシタ２４を介して＜６＞の陰電極２４ｃを通り（これを「電源系ノイズのカット分」とする）、グラウンドパターン層２１から＜７＞を経由し＜８＞のＧＮＤに流れ、＜５＞で層間接続部（ビア）２５ｂａを通って陽電極２４ｂに流れた電源系ノイズの内のキャパシタ２４に流れなかった一部（これを「電源系ノイズのリーク分」とする）が、陽電極２４ｂから＜２＞の層間接続部（ビア）２５ｂｂを介して電源パターン２３ｂに流れ、＜３＞の層間接続ビアを介して能動部品（ＩＣ）２８に流れ込み、再び＜４＞で能動部品（ＩＣ）２８から出た後に＜７＞を経由して＜８＞のＧＮＤに流れる。   In FIG. 2 (b), the power supply system noise applied from <1> to the printed wiring board P1 flows to the positive electrode 24b through the interlayer connection (via) 25ba at <5>, and most of it. It passes through the negative electrode 24c of <6> through the capacitor 24 (this is referred to as “a cut amount of power supply system noise”), flows from the ground pattern layer 21 to the GND of <8> through <7>, <5 >, A portion of the power system noise that has flowed to the positive electrode 24b through the interlayer connection part (via) 25ba but does not flow to the capacitor 24 (this is referred to as “power system noise leakage”) is the positive electrode. 24b flows to the power supply pattern 23b through the <2> interlayer connection portion (via) 25bb, flows into the active component (IC) 28 through the <3> interlayer connection via, and again into <4> the active component (IC) ) After leaving 28, go through <7> Flowing to the GND of <8>.

又、図２（ｃ）に於いて、能動部品（ＩＣ）２８から出たＩＣスイッチングノイズは、＜３＞の層間接続ビアを経由し電源パターン２３ｂに入り、＜２＞で更に層間接続ビアを介して陽電極２４ｂに流れ、その大部分がキャパシタ２４を介して＜６＞の陰電極２４ｃを通り（これを「ＩＣスイッチングノイズのカット分」とする）、グラウンドパターン層２１から＜７＞を経由し＜４＞の能動部品（ＩＣ）２８に戻り、＜２＞で層間接続部（ビア）２５ｂｂを通って陽電極２４ｂに流れたＩＣスイッチングノイズの内のキャパシタ２４に流れなかった一部（これを「ＩＣスイッチングノイズのリーク分」とする）が、陽電極２４ｂから＜５＞の層間接続部（ビア）２５ｂａを介して電源パターン２３ａに伝搬し＜９＞へ伝わる。   In FIG. 2C, the IC switching noise from the active component (IC) 28 enters the power supply pattern 23b via the <3> interlayer connection via, and further opens the interlayer connection via in <2>. Most of them pass through the negative electrode 24c of <6> via the capacitor 24 (this is referred to as “the cut amount of IC switching noise”), and <7> is passed from the ground pattern layer 21 to the positive electrode 24b. Part of the IC switching noise that has flowed to the positive electrode 24b through the interlayer connection part (via) 25bb in <2> and that did not flow to the capacitor 24 (<4>). This is referred to as “IC switching noise leakage”) from the positive electrode 24b to the power supply pattern 23a via the <5> interlayer connection (via) 25ba and to <9>.

ここで、本発明の特徴と成るのは、キャパシタ２４の陽電極２４ｂは、層間接続部（ビア）２５ｂａと層間接続部（ビア）２５ｂｂの２箇所の層間接続ビアを用いて、分断された電源パターン間に直列接続され、見掛け上、当該陽電極２４ｂ自体が電源パターンの一部と成り、分断された２つの電源パターンを接続するような構成を成している事である。   Here, a feature of the present invention is that the positive electrode 24b of the capacitor 24 is divided into power supplies separated by using two interlayer connection vias of an interlayer connection (via) 25ba and an interlayer connection (via) 25bb. It is connected in series between the patterns, and apparently, the positive electrode 24b itself becomes a part of the power supply pattern, and the divided two power supply patterns are connected.

これにより、従来の構成にあったような電源パターンからキャパシタ方向に分岐する為の接続分のインダクタ成分が無くなり、従来よりインダクタ成分を小さくした構造と成り、従来よりも広帯域のノイズ抑制機能が得られる構成と成っている。
この広帯域ノイズ抑制機能により、図２（ｂ）を用いて示したように、電源系からプリント配線板に印加された電源系ノイズを従来技術同様にその大部分をカットし、当該プリント配線板に実装されたＩＣに影響を及ぼさない程度まで電源系ノイズのレベルを低減すると共に、同じキャパシタを用いて、図２（ｃ）を用いて示したように、当該プリント配線板に実装されたＩＣからプリント配線板に印加されたＩＣスイッチングノイズの大部分をカットし、他の電子部品に影響を及ぼさない程度までＩＣスイッチングノイズのレベルを低減する事が可能と成る。 This eliminates the inductor component for the connection from the power supply pattern as in the conventional configuration to branch to the capacitor, resulting in a structure with a smaller inductor component than the conventional one, and a broader noise suppression function than before. It is made up of a composition.
With this broadband noise suppression function, as shown in FIG. 2B, most of the power supply system noise applied to the printed wiring board from the power supply system is cut as in the prior art. From the IC mounted on the printed wiring board, as shown in FIG. 2C, the level of the power supply system noise is reduced to the extent that it does not affect the mounted IC. It is possible to cut most of the IC switching noise applied to the printed wiring board and reduce the level of the IC switching noise to the extent that it does not affect other electronic components.

ここで、本発明の構造を成す事によって、従来よりも広帯域なノイズ抑制機能を有する事と成る仕組みを、等価回路を用いて説明する。   Here, a mechanism that has a noise suppression function with a wider band than the conventional one by forming the structure of the present invention will be described using an equivalent circuit.

先ず、従来技術の等価回路に関して、図４を用いて説明する。
図４は、図３に示した従来技術の構造に於ける、電源系ノイズとＩＣスイッチングノイズの各フローに基づいた等価回路を説明する為の図である。
具体的には、図４（ａ）は従来技術の断面構造図に簡略的なノイズフロー等価回路図を重ねたもの、図４（ｂ）は図４（ａ）から断面構造図を外しノイズフロー等価回路が見易いようにしたもの、図４（ｃ）は図４（ｂ）の等価回路を更に説明し易いようにノイズフロー等価回路を見易く書き直したものである。
尚、図４各図の等価回路は、ノイズフローの説明に特化したもので、ノイズフロールートの層間接続ビアや層間接続スルーホールに存在する寄生インダクタと、プリント配線板に内蔵されたキャパシタのみを対象として記載し、その他の配線やＩＣ等に存在する寄生インダクタやキャパシタは省略している。 First, a conventional equivalent circuit will be described with reference to FIG.
FIG. 4 is a diagram for explaining an equivalent circuit based on each flow of power supply system noise and IC switching noise in the prior art structure shown in FIG.
Specifically, FIG. 4A is a diagram in which a simplified noise flow equivalent circuit diagram is superimposed on a cross-sectional structure diagram of the prior art, and FIG. 4B is a noise flow obtained by removing the cross-sectional structure diagram from FIG. The equivalent circuit is made easier to see, and FIG. 4C is a noise flow equivalent circuit rewritten to make the equivalent circuit of FIG. 4B easier to explain.
In addition, the equivalent circuit of each figure of FIG. 4 is specialized for explanation of the noise flow, and only the parasitic inductor existing in the interlayer connection via and interlayer connection through hole of the noise flow route and the capacitor built in the printed wiring board. The parasitic inductors and capacitors existing in other wirings and ICs are omitted.

図４（ｂ）のノイズフロー等価回路図に於いて、電源系ノイズのフローとＩＣスイッチングノイズのフローの何れの場合でも、ノイズがキャパシタ方向とそれ以外の方向とに分岐する点となる「ノイズ分岐点」から、キャパシタを通過して、ＧＮＤポートまでが、電源系ラインから選択的にノイズを通過させる部分である。
当該図４（ｂ）の等価回路を、更に説明し易いようにノイズフロー等価回路を見易く書き直した図４（ｃ）より明らかなように、電源系ラインから選択的にノイズを通過させる部分は、図４（ｃ）の破線枠に示すように、キャパシタと寄生インダクタの直列接続の構成と成っており、Ｌ（インダクタ）とＣ（キャパシタ）の定数によってフィルタリング（ノイズ抑制）帯域が決定されるＬＣ回路の体を成していることが分かる。
尚、ＬＣ回路でのフィルタリング帯域とは、ノイズを減衰させたい周波数範囲（減衰帯域）を示し、当該フィルタを通過後に、目的とする周波数帯に於いて減衰させたいノイズが所望のレベルまで落ちているか否かで判断する。 In the noise flow equivalent circuit diagram of FIG. 4B, in either case of the power supply system noise flow or the IC switching noise flow, the “noise” is a point where the noise branches in the capacitor direction and the other direction. The portion from the “branch point” through the capacitor to the GND port is a portion through which noise is selectively passed from the power supply system line.
As is clear from FIG. 4C in which the equivalent circuit of FIG. 4B is rewritten so that the noise flow equivalent circuit can be easily seen for easier explanation, As shown in the broken line frame in FIG. 4C, a capacitor and a parasitic inductor are connected in series, and a filtering (noise suppression) band is determined by a constant of L (inductor) and C (capacitor). It can be seen that it forms the body of the circuit.
The filtering band in the LC circuit indicates a frequency range (attenuation band) in which noise is to be attenuated, and after passing through the filter, the noise to be attenuated in the target frequency band drops to a desired level. Judgment based on whether or not.

通常、ＬＣ回路では、低い周波数から高い周波数に向かって周波数を上げていくに連れて、自己共振周波数までは信号の通過量が大きく成っていくが、自己共振周波数よりも高い周波数からは、周波数を上げていくに連れて通過量が小さく成っていく。
ＬＣ回路として実際に使用可能な周波数帯域は、ノイズのＬＣ回路通過レベルによって決定される。
つまり、ＬＣ回路に取り込みたいノイズの周波数帯域を広げたいならば、自己共振周波数をより高い周波数帯にシフトさせる必要がある。 Normally, in the LC circuit, as the frequency increases from a low frequency toward a high frequency, the amount of signal passing increases up to the self-resonant frequency, but from a frequency higher than the self-resonant frequency, The amount of passage will become smaller as the value increases.
The frequency band actually usable as the LC circuit is determined by the LC circuit passing level of noise.
In other words, if it is desired to expand the frequency band of noise to be captured in the LC circuit, it is necessary to shift the self-resonant frequency to a higher frequency band.

尚、ＬＣ回路に於ける自己共振周波数は、自己共振周波数をｆLC［Ｈｚ］、インダクタンスをＬX［Ｈ］、キャパシタンスをＣX［Ｆ］とすると、以下の式（１）より求められる。 The self-resonant frequency in the LC circuit is obtained from the following equation (1), where the self-resonant frequency is f LC [Hz], the inductance is L X [H], and the capacitance is C X [F].

式（１）より、自己共振周波数ｆLCを上げるには、インダクタンスＬXか、キャパシタンスＣXの何れかを小さくしなければならない事が分かる。
図４に於いて、キャパシタンスＣXは固定であるから、必然的にインダクタンスＬXを小さくする事が必要と成る。 From equation (1), it can be seen that either the inductance L X or the capacitance C X must be reduced in order to increase the self-resonance frequency f LC .
In FIG. 4, since the capacitance C X is fixed, it is inevitably necessary to reduce the inductance L X.

図４（ｃ）では、ノイズカットフィルタとして機能する破線枠内で、キャパシタの陽電極に接続されている層間接続ビアのインダクタがインダクタンスＬXと成る。
従って、ノイズカットフィルタとして機能する破線枠内のインダクタンスＬXを減らせば、自己共振周波数を上げる事が出来、結果としてＬＣ回路に取り込みたいノイズの周波数帯域を広げる事が可能と成る。
図４（ｃ）では、ノイズ分岐点からキャパシタまでの寄生インダクタを、小さくするか排除すれば、インダクタンスＬXを小さくする事が出来、自己共振周波数を上げる事が可能と成る。
よって、内蔵しているキャパシタと電源パターン層との接続構造を変えて、ノイズカットフィルタとして機能する領域のインダクタンスを減らす構造が望まれる。 In FIG. 4C, the inductor of the interlayer connection via connected to the positive electrode of the capacitor is the inductance L X within the broken line frame that functions as a noise cut filter.
Therefore, if the inductance L X within the broken line frame that functions as a noise cut filter is reduced, the self-resonance frequency can be increased, and as a result, the frequency band of noise to be incorporated into the LC circuit can be expanded.
In FIG. 4C, if the parasitic inductor from the noise branch point to the capacitor is reduced or eliminated, the inductance L X can be reduced and the self-resonant frequency can be increased.
Therefore, it is desirable to change the connection structure between the built-in capacitor and the power supply pattern layer to reduce the inductance of the region functioning as a noise cut filter.

次に、本発明の等価回路に関して、図５を用いて説明する。
図５は、図２に示した本発明の構造に於ける、電源系ノイズとＩＣスイッチングノイズの各フローに基づいた等価回路を説明する為の図である。
具体的には、図５（ａ）は本発明の断面構造図に簡略的なノイズフロー等価回路図を重ねたもの、図５（ｂ）は図５（ａ）から断面構造図を外しノイズフロー等価回路が見易いようにしたもの、図５（ｃ）は図５（ｂ）の等価回路を更に説明し易いようにノイズフロー等価回路を見易く書き直したものである。
尚、図５各図の等価回路は、前記図４各図の等価回路と同様に、ノイズフローの説明に特化したもので、ノイズフロールートの層間接続ビアや層間接続スルーホールに存在する寄生インダクタと、プリント配線板に内蔵されたキャパシタのみを対象として記載し、その他の配線やＩＣ等に存在する寄生インダクタやキャパシタは省略している。 Next, an equivalent circuit of the present invention will be described with reference to FIG.
FIG. 5 is a diagram for explaining an equivalent circuit based on each flow of power supply system noise and IC switching noise in the structure of the present invention shown in FIG.
Specifically, FIG. 5A is a cross-sectional structure diagram of the present invention superimposed with a simple noise flow equivalent circuit diagram, and FIG. 5B is a noise flow diagram obtained by removing the cross-sectional structure diagram from FIG. The equivalent circuit is made easier to see, and FIG. 5C is a noise flow equivalent circuit rewritten to make the equivalent circuit of FIG. 5B easier to explain.
5 equivalent to the explanation of the noise flow, like the equivalent circuit of FIG. 4, the parasitic circuit existing in the interlayer connection via and the interlayer connection through hole of the noise flow route. Only the inductor and the capacitor built in the printed wiring board are described, and the parasitic inductors and capacitors existing in other wirings and ICs are omitted.

図５（ｂ）のノイズフロー等価回路図に於いて、電源系ノイズのフローとＩＣスイッチングノイズのフローの何れの場合でも、ノイズがキャパシタ方向とそれ以外の方向とに分岐する点となるノイズ分岐点から、キャパシタを通過して、ＧＮＤポートまでが、電源系ラインから選択的にノイズを通過させる部分である。
当該図５（ｂ）の等価回路を、更に説明し易いようにノイズフロー等価回路を見易く書き直した図５（ｃ）より明らかなように、電源系ラインから選択的にノイズを通過させる部分は、図５（ｃ）の破線枠に示すように、キャパシタのみの構成と成っている。 In the noise flow equivalent circuit diagram of FIG. 5 (b), in both cases of the power supply system noise flow and the IC switching noise flow, the noise branch is a point where the noise branches into the capacitor direction and other directions. From the point, it passes through the capacitor to the GND port is a portion through which noise is selectively passed from the power supply system line.
As is clear from FIG. 5C in which the equivalent circuit of FIG. 5B is rewritten so that the noise flow equivalent circuit can be easily seen for easier explanation, the portion that selectively passes noise from the power supply system line is as follows. As shown by the broken line frame in FIG.

ここで、図４（ｃ）に示した従来技術の等価回路にある破線枠で示したノイズカットフィルタと、図５（ｃ）に示した本発明の等価回路にある破線枠で示したノイズカットフィルタを比較してみると、図４（ｃ）にはノイズ分岐点とキャパシタの間に寄生インダクタが存在するが、図５（ｃ）にはノイズ分岐点とキャパシタの間に寄生インダクタが存在しないことが分かる。
従って、図４（ｃ）の従来技術のノイズカットフィルタと図５（ｃ）の本発明のノイズカットフィルタでは、ノイズ分岐点とキャパシタの間の寄生インダクタの分だけ、図５（ｃ）の本発明のノイズカットフィルタの方がＬＣ回路としてのＬ成分（インダクタンス）が小さい事と成る。 Here, the noise cut filter shown in the broken line frame in the equivalent circuit of the prior art shown in FIG. 4C and the noise cut shown in the broken line frame in the equivalent circuit of the present invention shown in FIG. 5C. When comparing the filters, in FIG. 4C, a parasitic inductor exists between the noise branch point and the capacitor, but in FIG. 5C, there is no parasitic inductor between the noise branch point and the capacitor. I understand that.
Therefore, in the prior art noise cut filter of FIG. 4C and the noise cut filter of the present invention of FIG. 5C, the amount of the parasitic inductor between the noise branch point and the capacitor is the same as that of FIG. The noise cut filter of the invention has a smaller L component (inductance) as an LC circuit.

これより、ノイズカットフィルタとして機能する破線枠内のインダクタンスが従来技術より少なく成り、前記式（１）に示したＬＣ回路としてのインダクタンスＬXが小さく成った為、自己共振周波数ｆLCが上がり、結果として通過信号の周波数帯域を広げる事が可能と成った。
よって、本発明の如く、内蔵しているキャパシタと電源パターン層との接続構造を従来技術より変えて、ノイズカットフィルタとして機能する領域のインダクタンスを減らす構造とする事により、通過信号の周波数帯域を広げ、電源系ノイズフローとＩＣスイッチングノイズフローの両方に対応する事が可能と成った。 As a result, the inductance in the broken line frame functioning as a noise cut filter is smaller than that in the conventional technique, and the inductance L X as the LC circuit shown in the above equation (1) is reduced, so that the self-resonant frequency f LC is increased. As a result, it became possible to widen the frequency band of the passing signal.
Therefore, as in the present invention, the connection structure between the built-in capacitor and the power supply pattern layer is changed from that of the prior art to reduce the inductance of the region functioning as a noise cut filter, thereby reducing the frequency band of the passing signal. It has become possible to handle both power supply system noise flow and IC switching noise flow.

その結果、プリント配線板の電源系に発生するノイズを当該プリント配線板の内層に形成された形成キャパシタを用いて抑制する形成キャパシタ内蔵型多層プリント配線板に於いて、当該プリント配線板の電源系ラインに発生した電源系ノイズが、当該プリント配線板に実装されたＩＣに影響を及ぼす事を抑制すると共に、当該ＩＣが駆動する際に発生するＩＣスイッチングノイズが、当該プリント配線板の電源系ラインに影響を及ぼす事を抑制する事が可能と成る為、ノイズ抑制用のキャパシタの数や領域を新たに増加させる事無く、耐ノイズ性に優れ、動作安定性の高い形成キャパシタ内蔵型多層プリント配線板を得る事が可能と成った。
つまり、本発明により、実装したＩＣが高速動作をして自らノイズを発生する場合に於いても、ノイズ抑制用のキャパシタの数や領域を増加させる事無く、安定した動作が可能なプリント配線板を得る事が出来た。 As a result, in a multilayer printed wiring board with a built-in capacitor that suppresses noise generated in the power supply system of the printed wiring board using a forming capacitor formed in the inner layer of the printed wiring board, the power supply system of the printed wiring board The power supply noise generated in the line is prevented from affecting the IC mounted on the printed wiring board, and the IC switching noise generated when the IC is driven is reduced by the power supply line of the printed wiring board. It is possible to suppress the influence on the capacitor, so the multilayer printed wiring with built-in capacitor has excellent noise resistance and high operational stability without newly increasing the number and area of capacitors for noise suppression. It became possible to obtain a board.
That is, according to the present invention, even when a mounted IC operates at high speed and generates noise itself, a printed wiring board capable of stable operation without increasing the number or area of noise suppression capacitors. I was able to get.

◎試験例１
以下に、前述の本発明と従来技術の各々の構造に、具体的な定数や設計条件を数値で当て嵌め、電磁界シミュレータによる計算を施した、本発明と従来技術の周波数特性比較結果を、図６及び図７を用いて説明する。 ◎ Test example 1
Below, specific constants and design conditions are numerically applied to the structures of the present invention and the prior art described above, and the results of frequency characteristics comparison between the present invention and the prior art are calculated using an electromagnetic simulator. This will be described with reference to FIGS.

図６は、本発明と従来技術の周波数特性比較の為に、ＨＤＭＩ（Ｈｉｇｈ−Ｄｉｆｉｎｉｔｉｏｎ Ｍｕｌｔｉｍｅｄｉａ Ｉｎｔｅｒｆａｃｅ：高品位マルチメディア・インターフェース）回路の電源ラインに適した伝送線路と形成キャパシタをモデル化したもので、図６（ａ）が従来技術のモデル、図６（ｂ）が本発明の構造を用いたモデルである。
又、図７は、図６（ａ）及び図６（ｂ）の各々のモデルを用いてシミュレーションした結果を示したものである。 FIG. 6 shows a model of a transmission line and a forming capacitor suitable for a power line of an HDMI (High-Definition Multimedia Interface) circuit for comparison of frequency characteristics between the present invention and the prior art. 6A is a model of the prior art, and FIG. 6B is a model using the structure of the present invention.
FIG. 7 shows the result of simulation using the models shown in FIGS. 6A and 6B.

尚、シミュレータは、ソネット社の「Ｓｏｎｎｅｔ Ｌｉｔｅ Ｐｌｕｓ」を用いた。
シミュレーション条件は、図６（ａ）及び図６（ｂ）共に共通で、以下の通りとした。
・モデリング対象：ＨＤＭＩ回路の電源ラインに適した伝送線路及び形成キャパシタ
・ＨＤＭＩ規格：伝送速度ｆHDMI＝３．４Ｇｂｐｓ
・パスコン目標値：Ｃtarget＝０．１Ω＠１．７ＧＨｚ
・キャパシタ容量値：Ｃreal＝９３６ｐＦ
・配線パターン：材質＝銅、厚みｔCu＝３２μｍ、配線幅ｗCu＝１００μｍ
・絶縁層：材質＝通常のＦＲ−４相当の絶縁材、誘電率εｒins＝４．５、厚みｔins＝９０μｍ、
・上部電極（陽電極）：材質＝銅、厚みｔPOS＝３２μｍ、面積ＡPOS＝（２×２）ｍｍ2
・誘電体：誘電率εｒdie＝１３．５、厚みｔdie＝０．５μｍ、
・ＧＮＤ層：材質＝銅、厚みｔGND＝１８μｍ、面積ＡGND＝∞
・層間接続ビア：穴径Ｄvia＝１００μｍ、厚みｔvia＝９０μｍ As a simulator, “Sonnet Lite Plus” manufactured by Sonnet was used.
The simulation conditions were common to both FIGS. 6A and 6B and were as follows.
-Modeling target: Transmission line and forming capacitor suitable for power supply line of HDMI circuit-HDMI standard: Transmission speed f HDMI = 3.4 Gbps
・ Bypass capacitor target value: C target =0.1Ω@1.7GHz
・ Capacitor capacitance: C real = 936pF
-Wiring pattern: material = copper, thickness t Cu = 32 μm, wiring width w Cu = 100 μm
Insulating layer: material = normal FR-4 equivalent insulating material, dielectric constant εr ins = 4.5, thickness t ins = 90 μm,
Upper electrode (positive electrode): material = copper, thickness t POS = 32 μm, area A POS = (2 × 2) mm 2
Dielectric: Dielectric constant εr die = 13.5, thickness t die = 0.5 μm,
-GND layer: material = copper, thickness tGND = 18 μm, area AGND = ∞
Interlayer connection via: hole diameter D via = 100 μm, thickness t via = 90 μm

又、図７に於いて、縦軸はノイズカットフィルタ（機能）による挿入損失を表し、例えば入力レベルより出力レベルが３０ｄＢ低下する場合は、低下量の絶対値にマイナス符号をつけて−３０（ｄＢ）と示すように表記し、横軸は周波数を常用対数で表している。   In FIG. 7, the vertical axis represents insertion loss due to the noise cut filter (function). For example, when the output level is reduced by 30 dB from the input level, a minus sign is added to the absolute value of the reduction amount to −30 ( dB), and the horizontal axis represents frequency in common logarithm.

図７より、従来技術では１．６５ＧＨｚで自己共振が発生している為、当該１．６５ＧＨｚの自己共振周波数までしかノイズカットが出来ない事が分かる。
この従来技術に対して、本発明は、１．６５ＧＨｚを超えても挿入損失の急峻な落ち込みが無く、約７ＧＨｚまで安定して挿入損失が増加し、それ以上の周波数においても十分な損失量があるため、高周波においてもノイズカットが出来る事が分かる。 From FIG. 7, it can be seen that since the self-resonance occurs at 1.65 GHz in the prior art, the noise can be cut only up to the self-resonance frequency of 1.65 GHz.
In contrast to this prior art, the present invention has no sharp drop in insertion loss even if it exceeds 1.65 GHz, and the insertion loss increases stably up to about 7 GHz. It can be seen that noise can be cut even at high frequencies.

ここで、ＨＤＭＩ規格の伝送速度ｆHDMI＝３．４Ｇｂｐｓは、伝送信号ｆHDMIが矩形波である為、周波数換算で１．７ＧＨｚとし、第３高調波まで考慮すると約５ＧＨｚの帯域を必要とすると考えられる。
従って、実際に除去すべきＩＣスイッチングノイズは５ＧＨｚ以上の周波数と成り、従来技術では１．６５ＧＨｚ以下までしか対応出来なかったのに対して、本発明は１０ＧＨｚまで安定したノイズ抑制機能を有し、当該ＨＤＭＩ規格の伝送速度に対しても十分に対応可能と成る。
尚、図７からも明らかなように、ＩＣスイッチングノイズよりも低い周波数である電源系ノイズも、同じ１つのキャパシタを用いて、十分にノイズカット出来る事が分かる。 Here, since the transmission speed f HDMI = 3.4 Gbps of the HDMI standard is 1.7 GHz in terms of frequency because the transmission signal f HDMI is a rectangular wave, and a band of about 5 GHz is required considering the third harmonic. Conceivable.
Therefore, the IC switching noise to be actually removed has a frequency of 5 GHz or more, and the conventional technology can only cope with 1.65 GHz or less, whereas the present invention has a stable noise suppression function up to 10 GHz, It is possible to sufficiently cope with the transmission speed of the HDMI standard.
As can be seen from FIG. 7, it can be seen that the power supply noise having a frequency lower than the IC switching noise can be sufficiently cut using the same capacitor.

◎試験例２
次に、前述の本発明と従来技術の各々の構造を実際のプリント配線板で作製し、各々の周波数特性の比較結果を図８に示す。
尚、当該実際のプリント配線板での実施例結果検証では、測定装置の関係上、約６ＧＨｚ以上の測定が出来なかった為、図８は本発明と従来技術共に６ＧＨｚまでの結果表示と成っている。 ◎ Test example 2
Next, the structures of the present invention and the prior art described above are fabricated with actual printed wiring boards, and the comparison results of the respective frequency characteristics are shown in FIG.
In the verification of the results of the practical example using the actual printed wiring board, since the measurement of about 6 GHz or more could not be performed due to the measurement apparatus, FIG. 8 shows the result display up to 6 GHz in both the present invention and the prior art. Yes.

結果、図８も図７と同様に、従来技術では１．６５ＧＨｚで自己共振しているのに対して、本発明は１．６５ＧＨｚを超えても挿入損失の急峻な落ち込みが無く、約６ＧＨｚまで安定して挿入損失が増加している。
従って、実機を用いた検証実験に於いても、前述のシミュレーション結果と同様に、除去すべきＨＤＭＩ規格のＩＣスイッチングノイズを十分に除去出来ると共に、ＩＣスイッチングノイズよりも低い周波数である電源系ノイズも、同じ１つのキャパシタを用いて、十分にノイズカット出来る事が確認出来た。 As a result, FIG. 8 is self-resonant at 1.65 GHz in the prior art as in FIG. 7, whereas the present invention does not have a sharp drop in insertion loss even when it exceeds 1.65 GHz, up to about 6 GHz. Insertion loss is increasing stably.
Therefore, in a verification experiment using an actual machine, it is possible to sufficiently remove the HDMI standard IC switching noise to be removed as well as the simulation result described above, and the power system noise having a frequency lower than the IC switching noise is also present. It was confirmed that noise could be sufficiently cut using the same capacitor.

以上より、本発明の構造により、ノイズ抑制用のキャパシタの数や領域を新たに増加させる事無く、プリント配線板の電源系ラインに発生した電源系ノイズが、当該プリント配線板に実装されたＩＣに影響を及ぼす事を抑制すると共に、当該ＩＣが駆動する際に発生するＩＣスイッチングノイズが、当該プリント配線板の電源系ラインに影響を及ぼす事を抑制する事が可能である事が確認出来た。   As described above, with the structure of the present invention, the power supply noise generated in the power supply line of the printed wiring board can be generated without increasing the number and area of noise suppression capacitors. It has been confirmed that it is possible to suppress the influence of the IC switching noise generated when the IC is driven on the power supply line of the printed wiring board. .

本発明を説明するに当たって、前述の実施の形態を例として説明したが、本発明の構成はこれらの限りでなく、また、これらの例により何ら制限されるものではなく、本発明の範囲内で種々の変更が可能である。   In the description of the present invention, the above-described embodiment has been described as an example. However, the configuration of the present invention is not limited to these, and is not limited to these examples, and is within the scope of the present invention. Various changes are possible.

１，２１，３１：グラウンドパターン層
１ａ，２１ａ，３１ａ：グラウンドパターン
２ａ，２ｂ，２ｃ，２２ａ，２２ｂ，２２ｃ，３２ａ，３２ｂ，３２ｃ：絶縁層
３，２３，３３：電源パターン層
３ａ，３ｂ，２３ａ，２３ｂ，３３ａ：電源パターン
４，２４，３４：キャパシタ
４ａ，２４ａ，３４ａ：誘電体
４ｂ，２４ｂ，３４ｂ：陽電極
４ｃ，２４ｃ，３４ｃ：陰電極
５ｂ，２５ｂａ，２５ｂｂ，３５ｂ：層間接続部（ビア）
６，７，２６，２７，３６，３７：回路パターン層
６ａ，２６ａ，３６ａ：回路パターン
８，２８，３８：能動部品ＩＣ
９，２９，３９：電子部品
Ｐ１，Ｐ２，Ｐ３：プリント配線板 1, 21, 31: Ground pattern layers 1a, 21a, 31a: Ground patterns 2a, 2b, 2c, 22a, 22b, 22c, 32a, 32b, 32c: Insulating layers 3, 23, 33: Power supply pattern layers 3a, 3b, 23a, 23b, 33a: power supply patterns 4, 24, 34: capacitors 4a, 24a, 34a: dielectrics 4b, 24b, 34b: positive electrodes 4c, 24c, 34c: negative electrodes 5b, 25ba, 25bb, 35b: interlayer connection portions (Via)
6, 7, 26, 27, 36, 37: Circuit pattern layers 6a, 26a, 36a: Circuit patterns 8, 28, 38: Active component IC
9, 29, 39: Electronic parts P1, P2, P3: Printed wiring board

Claims (4)

複数の導体層と絶縁層が交互に積層され、少なくとも１つの能動部品を含む複数の電子部品が搭載される部品搭載面と、電源パターン層と、グラウンドパターン層と、当該電源パターン層と当該グラウンドパターン層の層間に配された誘電体を対向する陽電極と陰電極とで挟んだ構成のキャパシタとを有する形成キャパシタ内蔵型多層プリント配線板に於いて、当該能動部品が、当該電源パターン層に配され、且つ、当該陽電極に接続している電源パターンと電気的に接続されている事を特徴とする形成キャパシタ内蔵型多層プリント配線板。   A component mounting surface on which a plurality of electronic components including at least one active component are mounted, a power supply pattern layer, a ground pattern layer, the power supply pattern layer, and the ground In a multilayer printed wiring board with a built-in capacitor having a capacitor having a structure in which a dielectric disposed between pattern layers is sandwiched between opposing positive and negative electrodes, the active component is connected to the power pattern layer. A multilayer printed wiring board with a built-in capacitor, wherein the multilayer printed wiring board is electrically connected to a power supply pattern connected to the positive electrode. 複数の導体層と絶縁層が交互に積層され、少なくとも１つの能動部品を含む複数の電子部品が搭載される部品搭載面と、電源パターン層と、グラウンドパターン層を有し、対向する陽電極と陰電極とで誘電体を挟んだ構成のキャパシタが、当該電源パターン層と当該グラウンドパターン層の層間に配された絶縁層の内部に配されている形成キャパシタ内蔵型多層プリント配線板に於いて、当該電源パターン層に配された電源パターンの内、当該能動部品と電気的に接続されている電源パターンが、当該同一の電源パターン層上に於いて、第１の電源パターンと第２の電源パターンの２つに分断されていると共に、当該分断された第１の電源パターンが第１の層間接続部を介して当該陽電極と接続され、且つ、当該分断された第２の電源パターンが、当該第１の層間接続部とは異なる第２の層間接続部を介し、当該第１の層間接続部とは異なる位置で当該陽電極と接続されている事を特徴とする形成キャパシタ内蔵型多層プリント配線板。   A component mounting surface on which a plurality of electronic components including at least one active component are mounted, a power supply pattern layer, a ground pattern layer, and a facing positive electrode; In a multilayer printed wiring board with a built-in capacitor formed in a capacitor having a structure in which a dielectric is sandwiched between a negative electrode and an insulating layer disposed between the power pattern layer and the ground pattern layer, Among the power supply patterns arranged on the power supply pattern layer, the power supply patterns electrically connected to the active component are the first power supply pattern and the second power supply pattern on the same power supply pattern layer. And the divided first power supply pattern is connected to the positive electrode through the first interlayer connection portion, and the divided second power supply pattern is divided. However, it is connected to the positive electrode at a position different from the first interlayer connection through a second interlayer connection different from the first interlayer connection. Multilayer printed wiring board. 前記第１の層間接続部と前記第２の層間接続部は、少なくとも一方が、前記陽電極上の端部に配されている事を特徴とする請求項２記載の形成キャパシタ内蔵型多層プリント配線板。   3. The multilayer printed wiring with a built-in capacitor according to claim 2, wherein at least one of the first interlayer connection portion and the second interlayer connection portion is disposed at an end portion on the positive electrode. Board. 前記第１の層間接続部と前記第２の層間接続部は、少なくとも一方が、分断された電源パターンの端部に接続されている事を特徴とする請求項２又は３記載の形成キャパシタ内蔵型多層プリント配線板。   4. The built-in built-in capacitor according to claim 2, wherein at least one of the first interlayer connection portion and the second interlayer connection portion is connected to an end portion of the divided power supply pattern. Multilayer printed wiring board.
JP2011163961A 2011-07-27 2011-07-27 Formed capacitor-embedded multilayer printed wiring board Pending JP2013030528A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011163961A JP2013030528A (en) 2011-07-27 2011-07-27 Formed capacitor-embedded multilayer printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011163961A JP2013030528A (en) 2011-07-27 2011-07-27 Formed capacitor-embedded multilayer printed wiring board

Publications (1)

Publication Number Publication Date
JP2013030528A true JP2013030528A (en) 2013-02-07

Family

ID=47787318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011163961A Pending JP2013030528A (en) 2011-07-27 2011-07-27 Formed capacitor-embedded multilayer printed wiring board

Country Status (1)

Country Link
JP (1) JP2013030528A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015162656A1 (en) * 2014-04-21 2015-10-29 株式会社日立製作所 Multilayer printed board
JP2015228480A (en) * 2014-05-30 2015-12-17 サムソン エレクトロ−メカニックス カンパニーリミテッド． Package substrate, package, lamination package, and method of manufacturing package substrate
US10149379B2 (en) 2013-10-21 2018-12-04 Noda Screen Co., Ltd. Multi-layered circuit board and semiconductor device
US10886219B2 (en) 2017-01-18 2021-01-05 Tdk Corporation Electronic component mounting package
JPWO2022050167A1 (en) * 2020-09-01 2022-03-10

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001177008A (en) * 1999-12-21 2001-06-29 Hitachi Ltd Circuit board provided with built-in capacitor and semiconductor device using the same
JP2002009445A (en) * 2000-06-21 2002-01-11 Sumitomo Metal Electronics Devices Inc Electronic device
JP2003069185A (en) * 2001-08-29 2003-03-07 Hitachi Ltd Circuit board containing capacitor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001177008A (en) * 1999-12-21 2001-06-29 Hitachi Ltd Circuit board provided with built-in capacitor and semiconductor device using the same
JP2002009445A (en) * 2000-06-21 2002-01-11 Sumitomo Metal Electronics Devices Inc Electronic device
JP2003069185A (en) * 2001-08-29 2003-03-07 Hitachi Ltd Circuit board containing capacitor

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10149379B2 (en) 2013-10-21 2018-12-04 Noda Screen Co., Ltd. Multi-layered circuit board and semiconductor device
WO2015162656A1 (en) * 2014-04-21 2015-10-29 株式会社日立製作所 Multilayer printed board
JPWO2015162656A1 (en) * 2014-04-21 2017-04-13 株式会社日立製作所 Multilayer printed circuit board
JP2015228480A (en) * 2014-05-30 2015-12-17 サムソン エレクトロ−メカニックス カンパニーリミテッド． Package substrate, package, lamination package, and method of manufacturing package substrate
US10886219B2 (en) 2017-01-18 2021-01-05 Tdk Corporation Electronic component mounting package
JPWO2022050167A1 (en) * 2020-09-01 2022-03-10

Similar Documents

Publication Publication Date Title
JP4047351B2 (en) Multilayer printed circuit board
US9277653B2 (en) Through-hole-vias in multi-layer printed circuit boards
US8199522B2 (en) Printed circuit board
US7501583B2 (en) Low noise multilayer printed circuit board
CN103369817B (en) Printed circuit board (PCB)
JP2013030528A (en) Formed capacitor-embedded multilayer printed wiring board
JP6125274B2 (en) Electronic circuits and electronic equipment
US8558120B2 (en) Multilayer board for suppressing unwanted electromagnetic waves and noise
JP5674363B2 (en) Circuit board having noise suppression structure
WO2012039120A4 (en) Printed circuit board
JP6176242B2 (en) Waveguide structure having EBG characteristics
JPWO2018142611A1 (en) Noise filter
JP2009088063A (en) Semiconductor apparatus and method of designing the same
JP4671333B2 (en) Multilayer printed circuit board and electronic equipment
US8848386B2 (en) Electronic circuit
US20080072204A1 (en) Layout design of multilayer printed circuit board
US10912187B2 (en) Printed board
JP6425632B2 (en) Printed board
KR20140084751A (en) Band pass filter
JP2002368355A (en) Printed wiring board
KR20130043489A (en) Multi layer spiral resonator for suppressing noise of power plane
JP2013065800A (en) Printed wiring board
Shen et al. Miniaturized and bandwidth-enhanced multilayer 1-D EBG structure for power noise suppression
JP2011146454A (en) Noise countermeasure structure
JP2006310713A (en) Printed circuit board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150324

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151006