JP2006173153A

JP2006173153A - Manufacturing method of semiconductor device

Info

Publication number: JP2006173153A
Application number: JP2004359261A
Authority: JP
Inventors: Yoshihiro Matsushima; 芳宏松島; Katsuki Uchiumi; 勝喜内海; Takahiro Kumakawa; 隆博隈川
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2004-12-13
Filing date: 2004-12-13
Publication date: 2006-06-29

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of a semiconductor device for eliminating irregularity caused by cutting dusts generated during the dicing of a bonding pad aperture on a passivation film and a protection film. <P>SOLUTION: Irregularity caused by cutting dusts generated during the dicing of the bonding pad aperture on the passivation film 6 and the protection film can be eliminated by conducting the dicing after the growth of the passivation film 6 at the front surface of a semiconductor wafer, and removing a photosensitive resin 12 coated to open the passivation film 6 after the dicing or to selectively remove the passivation film 6. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、半導体ウェーハ上に形成された複数の半導体装置を個辺化して成る半導体装置の製造方法に関するものである。 The present invention relates to a method of manufacturing a semiconductor device formed by dividing a plurality of semiconductor devices formed on a semiconductor wafer.

従来の一般的な半導体装置のダイシングまでのプロセスについて図１３，図１４，図１５，図１６を用いて説明する。
図１３は従来の半導体装置の製造方法を示す工程断面図、図１４は従来の半導体装置の製造方法における保護膜を形成する工程及びダイシング工程を示す工程断面図、図１５は従来の半導体ウェーハの構成を示す平面図、図１６は従来の半導体装置の個辺化におけるメタルパターンの状況を示す要部断面図である。 A process up to dicing of a conventional general semiconductor device will be described with reference to FIGS. 13, 14, 15, and 16. FIG.
FIG. 13 is a process cross-sectional view showing a conventional semiconductor device manufacturing method, FIG. 14 is a process cross-sectional view showing a protective film forming process and a dicing process in the conventional semiconductor device manufacturing method, and FIG. FIG. 16 is a cross-sectional view of the main part showing the state of the metal pattern in the individualization of the conventional semiconductor device.

図１３に示すように、まず、半導体ウェーハ１の上に、バイポーラ型、ＭＯＳ型、ＢｉＣＭＯＳ型などの半導体デバイスが単体もしくは複数配置された半導体デバイス層２を形成し、前記半導体デバイス層２の上に材料としてアルミや銅を用いた配線層を形成する。前記配線層は、１層構造のものから１０層程度までの多層構造までさまざまであるが、ここでは３層構造を例に説明する。配線層は第１〜第３メタル配線層５１・５２・５３、半導体デバイス層２と第１メタル配線層５１を電気的に結合する第１コンタクトプラグ４１、第１メタル配線層５１と第２メタル配線層５２を電気的に結合する第２コンタクトプラグ４２、第２メタル配線層５２と第３メタル配線層５３を電気的に結合する第３コンタクトプラグ４３、各メタル配線層の間を電気的に絶縁する第１〜第３層間絶縁膜３１・３２・３３などで構成される(図１３（ａ）)。次に、第３メタル配線層５３の形成後に表面の保護と安定化のためにパシベーション膜６を形成し、ボンディングパッド部とダイシングレーンのパシベーション膜６を開口する(図１３（ｂ）)。その後、半導体ウェーハをダイシングテープ９に貼り付けてダイシングにより切削溝１０を形成して個々の半導体装置に分割する(図１３（ｃ）)。ダイシングの前に必要に応じて半導体ウェーハをバックグラインドなどにより薄厚化する。 As shown in FIG. 13, first, a semiconductor device layer 2 in which a single or a plurality of semiconductor devices such as bipolar, MOS, and BiCMOS types are formed is formed on a semiconductor wafer 1. Then, a wiring layer using aluminum or copper as a material is formed. The wiring layer varies from a one-layer structure to a multilayer structure of about 10 layers. Here, a three-layer structure will be described as an example. The wiring layers are first to third metal wiring layers 51, 52, 53, a first contact plug 41 that electrically couples the semiconductor device layer 2 and the first metal wiring layer 51, and the first metal wiring layer 51 and the second metal. A second contact plug 42 that electrically couples the wiring layer 52, a third contact plug 43 that electrically couples the second metal wiring layer 52 and the third metal wiring layer 53, and each metal wiring layer electrically The first to third interlayer insulating films 31, 32, and 33 to be insulated are formed (FIG. 13A). Next, after the formation of the third metal wiring layer 53, a passivation film 6 is formed to protect and stabilize the surface, and the passivation film 6 in the bonding pad portion and the dicing lane is opened (FIG. 13B). Thereafter, the semiconductor wafer is affixed to the dicing tape 9, and the cutting grooves 10 are formed by dicing to divide the semiconductor wafer into individual semiconductor devices (FIG. 13C). Before dicing, the semiconductor wafer is thinned by back grinding or the like as necessary.

また、組立工程での封止樹脂のフィラーによるダメージなどから半導体デバイス層と配線層を保護するため、図１４に示すように、図１３で示したパシベーション膜６の形成とボンディングパッド部とダイシングレーン部の開口の後(図１３（ａ），（ｂ）)、ポリイミドやＰＢＯなどを材料とする保護膜７を形成する場合がある(図１４（ａ）)。この場合も図１３の例と同様にボンディング部とダイシングレーン部を開口した後(図１４（ｂ）)、半導体ウェーハをダイシングテープ９に貼り付けてダイシングをして個々の半導体装置に分割する(図１４（ｃ）)。 Further, in order to protect the semiconductor device layer and the wiring layer from damage caused by the filler of the sealing resin in the assembly process, as shown in FIG. 14, the formation of the passivation film 6 shown in FIG. 13, the bonding pad portion, and the dicing lane After the opening of the part (FIGS. 13A and 13B), a protective film 7 made of polyimide, PBO or the like may be formed (FIG. 14A). Also in this case, as in the example of FIG. 13, after opening the bonding portion and the dicing lane portion (FIG. 14B), the semiconductor wafer is attached to the dicing tape 9 and diced to be divided into individual semiconductor devices ( FIG. 14 (c)).

ダイシングの際には、組立工程に影響を与えるさまざまな問題が生じる。ここでは２つの事例を説明する。
１つ目の事例は、半導体ウェーハには、図１５に示すように、ダイシング加工を施すためのスクライブレーン１６に、マスク合わせ用のマークやパターンニング寸法管理マークといったアクセサリパターン１７、プロセスモニター用のＴＥＧパターン１８等、拡散工程に必要なパターンが形成されており、一般的にこれらのパターンはメタルや酸化膜、絶縁膜等で形成されている。ここで、ダイシングは前記スクライブレーン１６上のアクセサリパターン１７やＴＥＧパターン１８よりも細いブレードで行われており、メタルを含むパターン（以下メタルパターン１９と記す）を個片化された半導体装置の外周端部に残した状態になっていた。しかし、この場合、図１６に断面図で示したように半導体装置の外周端部に残されたメタルパターン１９がダイシング加工によって反り返らされて、後工程のワイヤボンディングの際にボンディングワイヤと切り残されたメタルパターン１９が接触したり、ＴＡＢ（ＴａｐｅＡｕｔｏｍａｔｅｄＢｏｎｄｉｎｇ）工程の際にインナーリードと前記メタルパターン１９が接触し、いずれの場合も切り残されたメタルパターン１９を介して隣接端子間ショート不良となったり、また半導体チップの基板と短絡することによりアース端子との短絡、または電源端子との短絡による不具合が発生していた。そのため、ダイシングにおいて発生するメタルパターン１９の反り返りとボンディングワイヤやインナーリードとの接触による不具合を防ぐため、ダイシング後にパシベーション膜の形成とボンディングパッド部とダイシングレーン部の開口を施すことにより、半導体装置の外周端部まで絶縁パシベーション膜を形成している（例えば、特許文献１参照）。 When dicing, various problems occur that affect the assembly process. Here, two examples will be described.
In the first example, as shown in FIG. 15, the semiconductor wafer has a scribe lane 16 for dicing, an accessory pattern 17 such as a mask alignment mark and a patterning dimension control mark, and a process monitor. Patterns necessary for the diffusion process such as the TEG pattern 18 are formed, and these patterns are generally formed of a metal, an oxide film, an insulating film, or the like. Here, dicing is performed with a blade thinner than the accessory pattern 17 and the TEG pattern 18 on the scribe lane 16, and the outer periphery of the semiconductor device in which a pattern containing metal (hereinafter referred to as a metal pattern 19) is singulated. It was in the state left at the end. However, in this case, as shown in the cross-sectional view of FIG. 16, the metal pattern 19 left on the outer peripheral edge of the semiconductor device is warped by dicing, and the bonding wire and the uncut portion are left in the subsequent wire bonding. The metal pattern 19 is in contact, or the inner lead and the metal pattern 19 are in contact with each other during a TAB (Tape Automated Bonding) process. In any case, the short-circuit failure between adjacent terminals via the metal pattern 19 left uncut. Also, a short circuit with the substrate of the semiconductor chip caused a short circuit with the ground terminal or a short circuit with the power supply terminal. Therefore, in order to prevent problems caused by the warping of the metal pattern 19 that occurs during dicing and contact with the bonding wire or inner lead, formation of a passivation film and opening of the bonding pad portion and the dicing lane portion after dicing are performed. An insulating passivation film is formed up to the outer peripheral edge (see, for example, Patent Document 1).

２つ目の事例は、ダイシングの際に発生した切削屑が半導体装置表面を汚すという問題である。ダイシング加工では、一般的にダイシングテープ９で半導体ウェーハ１を保持し、ダイシングテープ９を数μｍ〜数十μｍまで切り込んだ状態でダイシングを行うことで半導体ウェーハ１を切り残すことなく完全に分割する。また、ダイシングの切削加工に用いるダイシングブレードは、半導体ウェーハ１の単結晶シリコンなどを細かく砕くことで切削を行う。そのため、半導体装置の表面にダイシングテープ９の切りくずやシリコンくずなど切削屑が混ざった切削水が接触することによって、パシベーション膜６上やボンディングパッド開口部、保護膜７上などに切削屑（図１４（ｃ）のボンディングパッド上の切削屑８０１，保護膜上の切削屑８０２，切削側面上の切削屑８０３等）が付着し、組立工程に不具合を引き起こす。特に、ＣＣＤなどの受光素子半導体装置の場合、パシベーション上に切削屑などの異物が付着すると受光素子である半導体デバイス層まで光が到達できずに切削屑の付着した位置が黒点不良となる。また、ボンディングパッド上の切削屑については、ワイヤボンディングや金バンプ形成などの際に不着不良やオープン不良、電気特性不良などを引き起こす。
特開昭６３−１０２２３５号公報 The second example is a problem that cutting waste generated during dicing contaminates the surface of the semiconductor device. In the dicing process, the semiconductor wafer 1 is generally held by the dicing tape 9 and is diced in a state where the dicing tape 9 is cut to several μm to several tens of μm to completely divide the semiconductor wafer 1 without leaving it. . A dicing blade used for dicing cutting performs cutting by finely crushing single crystal silicon or the like of the semiconductor wafer 1. Therefore, when cutting water mixed with cutting chips such as chips of the dicing tape 9 or silicon chips comes into contact with the surface of the semiconductor device, the cutting chips (see FIG. 14 (c), the cutting scraps 801 on the bonding pad, the cutting scraps 802 on the protective film, the cutting scraps 803 on the cutting side surface, etc., adhere to each other, causing problems in the assembly process. In particular, in the case of a light receiving element semiconductor device such as a CCD, if foreign matter such as cutting dust adheres to the passivation, light cannot reach the semiconductor device layer that is the light receiving element, and the position where the cutting dust adheres becomes a black spot defect. In addition, cutting waste on the bonding pad causes non-sticking failure, open failure, electrical property failure, etc. during wire bonding or gold bump formation.
JP-A 63-102235

１つ目の事例で示した特許文献１記載の半導体装置の製造方法では、ダイシング後にパシベーション膜の形成とボンディングパッド部とダイシングレーン部の開口を施すことにより、半導体装置の外周端部まで絶縁パシベーション膜を形成している。そのため、ダイシングにおいて発生するメタルパターンの反り返りとボンディングワイヤやインナーリードとの接触による不具合を防ぐことが可能であるが、ダイシング時にメタル配線層が露出しているため、２つ目の事例で示した前記ボンディングパッド上の切削屑不着を防ぐことはできない。 In the manufacturing method of the semiconductor device described in Patent Document 1 shown in the first example, the insulating passivation is performed up to the outer peripheral end of the semiconductor device by forming a passivation film after dicing and opening the bonding pad portion and the dicing lane portion. A film is formed. Therefore, it is possible to prevent the metal pattern warping caused by dicing and the failure due to contact with the bonding wire or inner lead. However, since the metal wiring layer is exposed at the time of dicing, the second example is shown. It is not possible to prevent non-sticking chips on the bonding pad.

本発明の目的は、パシベーション膜上や保護膜上、ボンディングパッド開口部などのダイシング時の切削屑による不具合をなくすことのできる半導体装置の製造方法を提供するものである。 An object of the present invention is to provide a method of manufacturing a semiconductor device that can eliminate problems caused by cutting waste during dicing, such as on a passivation film, a protective film, and a bonding pad opening.

本発明における請求項１記載の半導体装置の製造方法は、複数の半導体装置を形成した半導体ウェーハを個辺化する半導体装置の製造方法であって、前記半導体装置を形成中の半導体ウェーハ表面に膜を形成する工程と、前記半導体装置を個辺化するためにダイシングを行う工程と、ダイシング後に前記膜を除去する工程とを有することを特徴とする。 The method of manufacturing a semiconductor device according to claim 1 of the present invention is a method of manufacturing a semiconductor device in which a semiconductor wafer on which a plurality of semiconductor devices are formed is singulated, and a film is formed on the surface of the semiconductor wafer on which the semiconductor device is being formed. And a step of dicing the semiconductor device into individual pieces, and a step of removing the film after dicing.

請求項２記載の半導体装置の製造方法は、複数の半導体装置を形成した半導体ウェーハを個辺化する半導体装置の製造方法であって、前記半導体装置を形成中の半導体ウェーハ表面にパシベーション膜を形成する工程と、前記半導体装置を個辺化するためにダイシングを行う工程と、ダイシング後に前記パシベーション膜のボンディングパッド上部分を開口する工程とを有することを特徴とする。 3. The method of manufacturing a semiconductor device according to claim 2, wherein the semiconductor wafer is formed by dividing a semiconductor wafer on which a plurality of semiconductor devices are formed, and a passivation film is formed on the surface of the semiconductor wafer on which the semiconductor device is being formed. And a step of dicing the semiconductor device into individual pieces, and a step of opening a portion on the bonding pad of the passivation film after dicing.

請求項３記載の半導体装置の製造方法は、複数の半導体装置を形成した半導体ウェーハを個辺化する半導体装置の製造方法であって、前記半導体装置を形成中の半導体ウェーハ表面にパシベーション膜を形成する工程と、前記パシベーション膜のうちボンディングパッド上部分を開口する工程と、前記パシベーション膜上および前記パシベーション膜の開口部上に保護膜を形成する工程と、前記半導体装置を個辺化するためにダイシングを行う工程と、ダイシング後に前記パシベーション膜の開口部上の保護膜を除去する工程と
を有することを特徴とする。 4. The method of manufacturing a semiconductor device according to claim 3, wherein the semiconductor wafer is formed by dividing a semiconductor wafer on which a plurality of semiconductor devices are formed, and a passivation film is formed on the surface of the semiconductor wafer on which the semiconductor device is being formed. A step of opening a bonding pad upper portion of the passivation film, a step of forming a protective film on the passivation film and the opening of the passivation film, and for individualizing the semiconductor device It has the process of performing a dicing, and the process of removing the protective film on the opening part of the said passivation film after dicing.

請求項４記載の半導体装置の製造方法は、複数の半導体装置を形成した半導体ウェーハを個辺化する半導体装置の製造方法であって、前記半導体装置を形成中の半導体ウェーハ表面にパシベーション膜を形成する工程と、前記パシベーション膜の上に感光性樹脂膜を形成する工程と、前記半導体装置を個辺化するためにダイシングを行う工程と、ダイシング後に前記感光性樹脂膜のボンディングパッド上部分を開口する工程と、前記感光性樹脂膜をマスクとして前記パシベーション膜のボンディングパッド上部分を選択的に開口する工程と、前記感光性樹脂膜を除去する工程とを有することを特徴とする。 5. The method of manufacturing a semiconductor device according to claim 4, wherein the semiconductor wafer is formed by dividing a semiconductor wafer on which a plurality of semiconductor devices are formed, and a passivation film is formed on the surface of the semiconductor wafer on which the semiconductor device is being formed. A step of forming a photosensitive resin film on the passivation film, a step of dicing to divide the semiconductor device into individual pieces, and opening a portion on the bonding pad of the photosensitive resin film after dicing A step of selectively opening a portion of the passivation film on the bonding pad using the photosensitive resin film as a mask, and a step of removing the photosensitive resin film.

請求項５記載の半導体装置の製造方法は、請求項１または請求項２または請求項３または請求項４のいずれかに記載の半導体装置の製造方法において、前記ダイシングの際にダイシングテープを貼り付け、少なくともダイシングテープの一部を残すように切削することを特徴とする。 The method for manufacturing a semiconductor device according to claim 5 is the method for manufacturing a semiconductor device according to claim 1, claim 2, claim 3, or claim 4, wherein a dicing tape is attached at the time of the dicing. And cutting so as to leave at least a part of the dicing tape.

請求項６記載の半導体装置の製造方法は、請求項１または請求項２または請求項３または請求項４のいずれかに記載の半導体装置の製造方法において、前記ダイシングを前記半導体ウェーハの厚みより浅く行い、半導体装置の形成後に、前記半導体ウェーハを裏面から研削することにより半導体装置を個辺化することを特徴とする。 A method for manufacturing a semiconductor device according to claim 6 is the method for manufacturing a semiconductor device according to claim 1, claim 2, claim 3, or claim 4, wherein the dicing is shallower than the thickness of the semiconductor wafer. After the semiconductor device is formed, the semiconductor device is singulated from the back surface by grinding the semiconductor wafer.

以上により、パシベーション膜上や保護膜上、ボンディングパッド開口部などのダイシング時の切削屑による不具合をなくすことができる。 As described above, it is possible to eliminate problems due to cutting waste during dicing such as on the passivation film, the protective film, and the bonding pad opening.

本発明に係る半導体装置の製造方法によれば、半導体ウェーハの表面にパシベーション膜を成長させた後にダイシングを行い、ダイシング後にパシベーション膜を開口、もしくはパシベーション膜を選択除去するために塗布する感光性樹脂を除去することにより、パシベーション膜上や保護膜上、ボンディングパッド開口部などのダイシング時の切削屑による不具合をなくすことができる。 According to the method for manufacturing a semiconductor device of the present invention, a dicing is performed after growing a passivation film on the surface of a semiconductor wafer, and the photosensitive resin is applied after the dicing for opening the passivation film or selectively removing the passivation film. By removing, problems due to cutting waste during dicing such as on the passivation film, the protective film, and the bonding pad opening can be eliminated.

本発明に係る半導体装置の製造方法は、複数の半導体デバイスやボンディングパッドなどによって成る半導体装置が形成された半導体ウェーハの表面にパシベーション膜等を成長させた後、前記パシベーション膜等を開口する前、もしくはパシベーション膜等を選択除去するために塗布する感光性樹脂等を除去する前にダイシングし、ダイシング後に前記パシベーション膜等のうちボンディングパッド上部分を開口することを特徴としたものである。 The method for manufacturing a semiconductor device according to the present invention is a method for growing a passivation film on the surface of a semiconductor wafer on which a semiconductor device composed of a plurality of semiconductor devices and bonding pads is formed, and then before opening the passivation film, Alternatively, dicing is performed before removing the photosensitive resin to be applied in order to selectively remove the passivation film or the like, and the upper portion of the passivation film or the like is opened after the dicing.

本発明の半導体装置の製造方法について、実施の形態１から実施の形態４までを、断面図を参照して解説する。なお、ここでは配線層は３層構造を例に説明するが、本発明の半導体装置の製造方法については１層構造のものから１０層以上も含め、さまざまな多層配線構造の半導体装置に適用可能である。 A method for manufacturing a semiconductor device according to the present invention will be described with reference to cross-sectional views of the first to fourth embodiments. Here, the wiring layer is described by taking a three-layer structure as an example. However, the method for manufacturing a semiconductor device of the present invention can be applied to semiconductor devices having various multilayer wiring structures including one layer structure to 10 layers or more. It is.

まず、半導体デバイス層と配線層の形成については、実施の形態１から実施の形態４まで共通工程であるため先にここで説明する。
半導体デバイス層は、デバイスの種類のバイポーラ型、ＭＯＳ型、ＢｉＣＭＯＳ型などにより異なるが、単結晶シリコン基板に以下の様な処理を基板全面に対して、あるいは酸化膜マスクや感光性レジストパターニングなどにより選択エリア的に行うことを繰り返すことにより、ダイオードやトランジスタ、キャパシタなどが形成されている。半導体デバイス層を形成するための工程としては、熱処理による酸化膜形成、III価の元素であるボロンなどをシリコン中に打ち込み拡散させる工程、また同様にＶ価の元素であるヒ素やリンなどをシリコン中に打ち込み拡散させる工程、シリコン酸化膜、シリコン窒化膜、など約１μｍ以下の絶縁膜を形成する工程、エピタキシャル膜、ポリシリコン膜、アモルファスシリコン膜などの半導体膜を形成する工程、感光性樹脂を塗布してマスクを用いて回路パターンを感光性樹脂膜に露光転写、現像を行うリソグラフィー工程、前記リソグラフィー工程で形成した感光性樹脂膜の回路パターンをマスクとして感光性樹脂膜の下に形成されている膜を選択的の除去するエッチング工程、リソグラフィー工程の焦点深度の問題を解決するためパターンが形成された半導体ウェーハの表面段差を平坦化するエッチバック工程やＣＭＰ工程などから構成される。 First, since the formation of the semiconductor device layer and the wiring layer is a common process from the first embodiment to the fourth embodiment, it will be described here first.
The semiconductor device layer differs depending on the device type, such as bipolar type, MOS type, BiCMOS type, etc., but the following processing is performed on the entire surface of the single crystal silicon substrate or by an oxide film mask or photosensitive resist patterning. By repeating the process in the selected area, a diode, a transistor, a capacitor, or the like is formed. The steps for forming the semiconductor device layer include the formation of an oxide film by heat treatment, the step of implanting and diffusing boron, which is a trivalent element, into silicon, and the arsenic, phosphorus, etc., which are V-valent elements, as well. A step of implanting and diffusing, a step of forming an insulating film of about 1 μm or less such as a silicon oxide film, a silicon nitride film, a step of forming a semiconductor film such as an epitaxial film, a polysilicon film, an amorphous silicon film, a photosensitive resin A lithography process in which a circuit pattern is exposed and transferred to a photosensitive resin film using a mask after coating and development, and the circuit pattern of the photosensitive resin film formed in the lithography process is formed under the photosensitive resin film as a mask. Patter to solve the problem of depth of focus in the lithography process and the lithography process to selectively remove the existing film And the like etch back process or a CMP process to planarize the surface level difference of the semiconductor wafer but is formed.

次に、配線層は１層構造のものから１０層程度までさまざまな多層配線構造が考えられるが、前述のとおりここでは３層構造を例に説明する。配線層形成の工程フローは、簡略化して説明すると、第１層間絶縁膜の形成、第１コンタクトプラグの形成、第１メタル配線層の形成、第２層間絶縁膜の形成、必要に応じて平坦化処理を行った後に、第２コンタクトプラグの形成、第２メタル配線層の形成、第３層間絶縁膜の形成、必要に応じて平坦化処理を行った後に、第３コンタクトプラグの形成、第３メタル配線層の形成というフローである。層間絶縁膜の形成にはＣＶＤ法、ＰＶＤ法、塗布法などの技術が用いられる。コンタクトプラグの形成方法は、層間絶縁膜にリソグラフィー技術を用いてコンタクトホールを形成し、スパッタリング法などを用いてチタンやチタンナイトライド、アルミニウム、タングステン、ポリシリコン、銅などを堆積させることにより形成する。メタル配線層は、アルミニウム、銅などをＣＶＤ法、ＰＶＤ法、めっき法などの技術を用いて堆積したのち、リソグラフィー技術を用いて回路パターンに形成する。 Next, the wiring layer can have various multilayer wiring structures from a one-layer structure to about 10 layers. As described above, a three-layer structure will be described as an example here. The process flow for forming the wiring layer will be briefly described. The formation of the first interlayer insulating film, the formation of the first contact plug, the formation of the first metal wiring layer, the formation of the second interlayer insulating film, and flattening as necessary. After the formation process, the second contact plug is formed, the second metal wiring layer is formed, the third interlayer insulating film is formed, and the planarization process is performed as necessary. This is a flow of forming a three-metal wiring layer. Techniques such as a CVD method, a PVD method, and a coating method are used for forming the interlayer insulating film. A contact plug is formed by forming a contact hole in an interlayer insulating film using a lithography technique and depositing titanium, titanium nitride, aluminum, tungsten, polysilicon, copper, or the like using a sputtering method or the like. . The metal wiring layer is formed into a circuit pattern using a lithography technique after aluminum, copper, or the like is deposited using a technique such as a CVD method, a PVD method, or a plating method.

次に、配線層以降の工程にて、ダイシングしてから膜を除去する様々な方法について、断面図を参照して実施の形態１から実施の形態４までに解説する。
（実施の形態１）
図１は実施の形態１における半導体装置の感光性樹脂膜形成工程を示す工程断面図、図２は実施の形態１における半導体装置のダイシング工程を示す工程断面図であり、図１（ａ）〜（ｃ），図２（ａ）〜（ｄ）において、１は半導体ウェーハ、２は半導体デバイス層、３１・３２・３３は第１〜第３層間絶縁膜、４１・４２・４３は第１〜第３コンタクトプラグ、５１・５２・５３は第１〜第３メタル配線層をそれぞれ示している。なお、第３層間絶縁膜と第３コンタクトプラグ、第３メタル配線層を総称して第３配線層と呼ぶものとする。 Next, various methods for removing the film after dicing in the process after the wiring layer will be described from the first to fourth embodiments with reference to cross-sectional views.
(Embodiment 1)
FIG. 1 is a process cross-sectional view showing a photosensitive resin film forming process of a semiconductor device in the first embodiment, and FIG. 2 is a process cross-sectional view showing a dicing process of the semiconductor device in the first embodiment. 2 (a) to 2 (d), 1 is a semiconductor wafer, 2 is a semiconductor device layer, 31, 32, and 33 are first to third interlayer insulating films, and 41, 42, and 43 are first to first layers. The third contact plugs 51, 52 and 53 indicate the first to third metal wiring layers, respectively. The third interlayer insulating film, the third contact plug, and the third metal wiring layer are collectively referred to as a third wiring layer.

まず、図１（ａ）に示すように、第３配線層上にパシベーション膜６を形成する。次に、図１（ｂ）に示すように、塗布法などを用いてフォトレジストとして感光性樹脂膜１２を形成する。次に、図１（ｃ）に示すように、半導体ウェーハ上の半導体デバイス層、配線層のパターンとフォトマスク１１を位置合わせし、ボンディングパッド部やダイシングレーン部等のフォトマスク１１の開口部にあたる感光性樹脂膜１２を選択的に露光し感光性樹脂の露光された領域１２１を形成する。次に、図２（ａ）に示すように、半導体ウェーハをダイシングテープ９に貼り付けて半導体ウェーハのスクライブレーンをダイシングにより切削する。ここで、ダイシングテープ９まで切削して半導体装置を完全に個辺化しても良いが、ダイシングテープ９を切断しない程度にダイシングすることにより、半導体ウェーハの形状が保持され、後の工程を容易に行うことができる。この時、ダイシングの際に切削屑が発生するため、ボンディングパッド上の切削屑８０１やパシベーション膜上の切削屑８０２、切削側面上の切削屑８０３が付着する。次に、図２（ｂ）に示すように、感光性樹脂膜１２をディップ法、スプレー法、パドル法などを用いて現像する。この現像により感光性樹脂の露光された領域１２１が除去され感光性樹脂膜の開口部１２２が形成される。そのために、感光性樹脂の露光された領域１２１に付着していたボンディングパッド上の切削屑８０１は感光性樹脂膜１２と一緒に除去される。次に、図２（ｃ）に示すように、パターニングされた感光性樹脂膜１２をマスクとして感光性樹脂膜の開口部１２２下のパシベーション膜６をエッチング法などにより選択的に除去する。最後に、図２（ｆ）に示すように、感光性樹脂膜１２を剥離液などにより除去する。このとき、感光性樹脂膜と一緒に半導体ウェーハ表面の切削屑はすべて除去される。 First, as shown in FIG. 1A, a passivation film 6 is formed on the third wiring layer. Next, as shown in FIG. 1B, a photosensitive resin film 12 is formed as a photoresist using a coating method or the like. Next, as shown in FIG. 1C, the pattern of the semiconductor device layer and the wiring layer on the semiconductor wafer and the photomask 11 are aligned and correspond to the opening of the photomask 11 such as a bonding pad portion or a dicing lane portion. The photosensitive resin film 12 is selectively exposed to form an exposed region 121 of the photosensitive resin. Next, as shown in FIG. 2A, the semiconductor wafer is attached to the dicing tape 9, and the scribe lane of the semiconductor wafer is cut by dicing. Here, the dicing tape 9 may be cut to completely separate the semiconductor device. However, by dicing the dicing tape 9 so as not to be cut, the shape of the semiconductor wafer is maintained, and subsequent processes can be easily performed. It can be carried out. At this time, since cutting waste is generated during dicing, the cutting waste 801 on the bonding pad, the cutting waste 802 on the passivation film, and the cutting waste 803 on the cutting side surface are attached. Next, as shown in FIG. 2B, the photosensitive resin film 12 is developed using a dipping method, a spray method, a paddle method, or the like. By this development, the exposed region 121 of the photosensitive resin is removed, and an opening 122 of the photosensitive resin film is formed. For this reason, the cutting waste 801 on the bonding pad adhering to the exposed region 121 of the photosensitive resin is removed together with the photosensitive resin film 12. Next, as shown in FIG. 2C, the passivation film 6 under the opening 122 of the photosensitive resin film is selectively removed by an etching method or the like using the patterned photosensitive resin film 12 as a mask. Finally, as shown in FIG. 2F, the photosensitive resin film 12 is removed with a stripping solution or the like. At this time, all cutting chips on the surface of the semiconductor wafer are removed together with the photosensitive resin film.

以上のように半導体ウェーハのダイシングの際に、ダイシングの前にパッシベーション膜を選択除去するための感光性樹脂膜を形成し、ダイシング後に感光性樹脂膜を除去することにより、ボンディングパッド上の切削屑やパシベーション膜上の切削屑が除去されるため、パシベーション膜上や保護膜上、ボンディングパッド開口部などのダイシング時の切削屑による不具合をなくすことができる。 As described above, when the semiconductor wafer is diced, a photosensitive resin film for selectively removing the passivation film is formed before dicing, and the photosensitive resin film is removed after dicing so that the cutting waste on the bonding pad is removed. Further, since the cutting waste on the passivation film is removed, it is possible to eliminate problems caused by the cutting waste during dicing, such as on the passivation film, the protective film, and the bonding pad opening.

さらに、ダイシング後にパシベーション膜のエッチング加工を行うため、前記ドライエッチングの際にダイシング切削溝の側面も表面エッチングされ、表層の切削ダメージ層を除去することができるため、個片化された半導体装置の破壊強度を向上させることが可能となる。
（実施の形態２）
図３は実施の形態２における半導体装置の保護膜形成工程を示す工程断面図、図４は実施の形態２における半導体装置のダイシング工程を示す工程断面図であり、図３（ａ）〜（ｃ），図４（ａ）〜（ｂ）において、１は半導体ウェーハ、２は半導体デバイス層、３１・３２・３３は第１〜第３層間絶縁膜、４１・４２・４３は第１〜第３コンタクトプラグ、５１・５２・５３は第１〜第３メタル配線層をそれぞれ示している。 Further, since the passivation film is etched after dicing, the side surface of the dicing cut groove is also etched during the dry etching, and the cut damage layer on the surface layer can be removed. It is possible to improve the breaking strength.
(Embodiment 2)
FIG. 3 is a process cross-sectional view showing the protective film forming process of the semiconductor device in the second embodiment, and FIG. 4 is a process cross-sectional view showing the dicing process of the semiconductor device in the second embodiment. 4A to 4B, 1 is a semiconductor wafer, 2 is a semiconductor device layer, 31, 32, and 33 are first to third interlayer insulating films, and 41, 42, and 43 are first to third. Contact plugs 51, 52, and 53 indicate first to third metal wiring layers, respectively.

まず、図３（ａ）に示すように第３配線層上にパシベーション膜６を形成し、リソグラフィー法を用いてボンディングパッド部とスクライブレーン部のみを選択的に開口する。次に、図３（ｂ）に示すように、パシベーション膜６の表面に塗布法などを用いて保護膜７を形成する。次に、図３（ｃ）に示すように、半導体ウェーハ上１の半導体デバイス層２や配線層、パシベーション膜６のパターンとフォトマスク１１を位置合わせし、フォトマスク１１の開口部にあたるボンディングパッド部やダイシングレーン部を含む領域の保護膜７を選択的に露光し、保護膜の露光された領域７０２を形成する。次に、図４（ａ）に示すように、半導体ウェーハ１をダイシングテープ９に貼り付けて半導体ウェーハ１のスクライブレーンをダイシングにより切削する。この時、ダイシングテープ９まで切削して半導体装置を完全に個辺化しても良いが、ダイシングテープ９を切断しない程度にダイシングすることにより、半導体ウェーハの形状が保持され、後の工程を容易に行うことができる。ダイシングの際に切削屑が発生するためボンディングパッド上の切削屑８０１や保護膜上の切削屑８０２、切削側面上の切削屑８０３が付着する。次に、図４（ｂ）に示すように、保護膜７をディップ法、スプレー法、パドル法などを用いて現像する。この現像により保護膜の露光された領域７０２が除去され保護膜の開口部７０３が形成される。このとき、保護膜の露光された領域７０２に付着していた切削屑は感光性樹脂と一緒にすべて除去される。 First, as shown in FIG. 3A, a passivation film 6 is formed on the third wiring layer, and only the bonding pad portion and the scribe lane portion are selectively opened using a lithography method. Next, as shown in FIG. 3B, a protective film 7 is formed on the surface of the passivation film 6 using a coating method or the like. Next, as shown in FIG. 3C, the pattern of the semiconductor device layer 2, wiring layer, and passivation film 6 on the semiconductor wafer 1 is aligned with the photomask 11, and the bonding pad portion corresponding to the opening of the photomask 11 is aligned. The protective film 7 in the region including the dicing lane portion is selectively exposed to form an exposed region 702 of the protective film. Next, as shown in FIG. 4A, the semiconductor wafer 1 is attached to the dicing tape 9, and the scribe lane of the semiconductor wafer 1 is cut by dicing. At this time, the semiconductor device may be completely separated by cutting up to the dicing tape 9, but by dicing the dicing tape 9 so as not to be cut, the shape of the semiconductor wafer is maintained, and subsequent processes can be easily performed. It can be carried out. Since cutting waste is generated during dicing, the cutting waste 801 on the bonding pad, the cutting waste 802 on the protective film, and the cutting waste 803 on the cutting side surface adhere. Next, as shown in FIG. 4B, the protective film 7 is developed using a dipping method, a spray method, a paddle method, or the like. By this development, the exposed region 702 of the protective film is removed, and an opening 703 of the protective film is formed. At this time, all the cutting waste adhering to the exposed region 702 of the protective film is removed together with the photosensitive resin.

以上のように半導体ウェーハのダイシングの際に、ダイシングの前に保護膜を形成し、ダイシング後に保護膜を除去することにより、ボンディングパッド上の切削屑やパシベーション膜上の切削屑が除去されるため、パシベーション膜上や保護膜上、ボンディングパッド開口部などのダイシング時の切削屑による不具合をなくすことができる。
（実施の形態３）
図５は実施の形態３における半導体装置の感光性樹脂膜形成工程を示す工程断面図、図６は実施の形態３における半導体装置のダイシング工程及び切削屑除去工程を示す工程断面図、図７は実施の形態３における半導体装置の個辺化工程を示す工程断面図、図８は実施の形態３における半導体装置の保護テープ剥離工程を示す工程断面図であり、図５（ａ）〜（ｃ），図６（ａ）〜（ｄ），図７（ａ）〜（ｃ），図８（ａ）〜（ｃ）において、１は半導体ウェーハ、２は半導体デバイス層、３１・３２・３３は第１〜第３層間絶縁膜、４１・４２・４３は第１〜第３コンタクトプラグ、５１・５２・５３は第１〜第３メタル配線層をそれぞれ示している。 As described above, when the semiconductor wafer is diced, the protective film is formed before dicing, and the protective film is removed after dicing, so that cutting chips on the bonding pad and cutting chips on the passivation film are removed. In addition, it is possible to eliminate problems caused by cutting waste during dicing on the passivation film, the protective film, and the bonding pad opening.
(Embodiment 3)
5 is a process cross-sectional view showing the photosensitive resin film forming process of the semiconductor device in the third embodiment, FIG. 6 is a process cross-sectional view showing the dicing process and the cutting waste removing process of the semiconductor device in the third embodiment, and FIG. FIG. 8 is a process cross-sectional view showing the individualization process of the semiconductor device according to the third embodiment, and FIG. 8 is a process cross-sectional view showing the protective tape peeling process of the semiconductor device according to the third embodiment. 6 (a) to 6 (d), 7 (a) to 7 (c), and 8 (a) to 8 (c), 1 is a semiconductor wafer, 2 is a semiconductor device layer, and 31, 32, and 33 are first layers. The first to third interlayer insulating films, 41, 42, and 43 are first to third contact plugs, and 51, 52, and 53 are first to third metal wiring layers, respectively.

図５（ａ）に示すように第３配線層上にパシベーション膜６を形成する。次に、図５（ｂ）に示すように、塗布法などを用いて感光性樹脂膜１２を形成する。次に、図５（ｃ）に示すように、半導体ウェーハ上の半導体デバイス層、配線層のパターンとフォトマスク１１を位置合わせし、フォトマスク１１のボンディングパッド部やダイシングレーン部の開口部にあたる感光性樹脂膜１２を選択的に露光し感光性樹脂の露光された領域１２１を形成する。次に、図６（ａ）に示すように、半導体ウェーハ１のスクライブレーンをダイシングにより切削する。このときダイシングの切削深さは、半導体ウェーハを最終薄加工する狙い厚みよりも深く、かつ半導体ウェーハの総厚より浅くする。これにより半導体ウェーハ１はこの時点では個片化されておらずウェーハ状態での加工取り扱いが可能である。ダイシングの際に切削屑が発生するため、ボンディングパッド上の切削屑８０１やパシベーション膜上の切削屑８０２、切削側面上の切削屑８０３が付着する。ただし、ダイシングテープを貼り付けていないため、テープの粘着剤を含んだ付着力の強い切削屑は発生しない。次に、図６（ｂ）に示すように、感光性樹脂膜１２をディップ法、スプレー法、パドル法などを用いて現像する。この現像により感光性樹脂の露光された領域１２１が除去され感光性樹脂の開口部１２２が形成される。このとき、感光性樹脂の露光された領域１２１に付着していた切削屑８０１は感光性樹脂１２と一緒に除去される。次に、図６（ｃ）に示すように、パターニングされた感光性樹脂膜１２をマスクとして感光性樹脂膜の開口部１２２下のパシベーション膜６をエッチング法などにより選択的に除去する。このときダイシングの切削溝も同時にエッチングされる。次に、図６（ｄ）に示すように、感光性樹脂膜１２を剥離液などにより除去する。このとき、感光性樹脂膜１２と一緒に半導体ウェーハ表面の切削屑はすべて除去される。次に、図７（ａ）に示すように、半導体ウェーハ１の表面に保護テープ１３を貼り合わせる。次に、図７（ｂ）に示すように、半導体ウェーハ１を裏返して、貼付した保護テープ１３の表面が接するように研削ステージ１５の上に載せ、研削砥石基台１４１に取り付けられた研削砥石１４で半導体ウェーハ１の裏面を研削し所望の厚みまで薄化する。これにより、図７（ｃ）に示すように半導体ウェーハ１が個々の半導体装置に個片分割される。次に、図８（ａ）に示すように半導体ウェーハ１の裏面、すなわち図７（ｂ）で研削した研削面にダイシングテープ９を貼り付ける。次に、図８（ｂ）に示すように、半導体ウェーハ１を裏返し、最後に、図８（ｃ）に示すように、保護テープ１３を剥離する。 As shown in FIG. 5A, a passivation film 6 is formed on the third wiring layer. Next, as shown in FIG. 5B, a photosensitive resin film 12 is formed using a coating method or the like. Next, as shown in FIG. 5C, the pattern of the semiconductor device layer and the wiring layer on the semiconductor wafer and the photomask 11 are aligned, and the photosensitive film corresponding to the bonding pad portion of the photomask 11 and the opening of the dicing lane portion. The photosensitive resin film 12 is selectively exposed to form an exposed region 121 of the photosensitive resin. Next, as shown in FIG. 6A, the scribe lane of the semiconductor wafer 1 is cut by dicing. At this time, the cutting depth of the dicing is deeper than the target thickness for final thinning of the semiconductor wafer and shallower than the total thickness of the semiconductor wafer. As a result, the semiconductor wafer 1 is not separated at this point and can be processed in the wafer state. Since cutting waste is generated at the time of dicing, the cutting waste 801 on the bonding pad, the cutting waste 802 on the passivation film, and the cutting waste 803 on the cutting side surface are attached. However, since the dicing tape is not attached, cutting waste with strong adhesion containing the tape adhesive is not generated. Next, as shown in FIG. 6B, the photosensitive resin film 12 is developed using a dipping method, a spray method, a paddle method, or the like. By this development, the exposed region 121 of the photosensitive resin is removed, and an opening 122 of the photosensitive resin is formed. At this time, the cutting waste 801 attached to the exposed region 121 of the photosensitive resin is removed together with the photosensitive resin 12. Next, as shown in FIG. 6C, the passivation film 6 under the opening 122 of the photosensitive resin film is selectively removed by an etching method or the like using the patterned photosensitive resin film 12 as a mask. At this time, the cutting grooves for dicing are also etched at the same time. Next, as shown in FIG. 6D, the photosensitive resin film 12 is removed with a stripping solution or the like. At this time, all cutting chips on the surface of the semiconductor wafer are removed together with the photosensitive resin film 12. Next, as shown in FIG. 7A, a protective tape 13 is bonded to the surface of the semiconductor wafer 1. Next, as shown in FIG. 7B, the semiconductor wafer 1 is turned over and placed on the grinding stage 15 so that the surface of the attached protective tape 13 is in contact with the grinding wheel mounted on the grinding wheel base 141. 14, the back surface of the semiconductor wafer 1 is ground and thinned to a desired thickness. As a result, the semiconductor wafer 1 is divided into individual semiconductor devices as shown in FIG. Next, as shown in FIG. 8A, a dicing tape 9 is attached to the back surface of the semiconductor wafer 1, that is, the ground surface ground in FIG. 7B. Next, as shown in FIG. 8B, the semiconductor wafer 1 is turned over, and finally the protective tape 13 is peeled off as shown in FIG. 8C.

以上のように半導体ウェーハのダイシングの際に、ダイシングの前にパシベーション膜および感光性樹脂膜を形成し、ダイシング後にパシベーション膜および感光性樹脂膜を除去することにより、ボンディングパッド上の切削屑やパシベーション膜上の切削屑が除去されるため、パシベーション膜上や保護膜上、ボンディングパッド開口部などのダイシング時の切削屑による不具合をなくすことができる。 As described above, when dicing a semiconductor wafer, a passivation film and a photosensitive resin film are formed before dicing, and after the dicing, the passivation film and the photosensitive resin film are removed, so that chips and passivation on the bonding pad are removed. Since the cutting waste on the film is removed, it is possible to eliminate problems caused by the cutting waste during dicing, such as on the passivation film, the protective film, and the bonding pad opening.

さらに、ダイシング後にパシベーション膜のエッチング加工を行うため、前記ドライエッチングの際にダイシング切削溝の側面も表面エッチングされ、表層の切削ダメージ層を除去することができるため、個片化された半導体装置の破壊強度を向上させることが可能となる。 Further, since the passivation film is etched after dicing, the side surface of the dicing cut groove is also etched during the dry etching, and the cut damage layer on the surface layer can be removed. It is possible to improve the breaking strength.

ここでは、ダイシングを半導体ウェーハ厚より浅く行い、最後に半導体ウェーハ裏面を研削して半導体装置を個辺化する例を用いて説明したが、実施の形態１，実施の形態２と同様に、ダイシングテープを貼り付けて、ダイシング時にダイシングテープを切り離さない程度に半導体ウェーハ厚全てを切削しても良い。
（実施の形態４）
図９は実施の形態４における半導体装置の保護膜形成工程を示す工程断面図、図１０は実施の形態４における半導体装置のダイシング工程及び切削屑除去工程を示す工程断面図、図１１は実施の形態４における半導体装置の個辺化工程を示す工程断面図、図１２は実施の形態４における半導体装置の保護テープ剥離工程を示す工程断面図であり、図９（ａ）〜（ｃ），図１０（ａ）〜（ｂ），図１１（ａ）〜（ｃ），図１２（ａ）〜（ｃ）において、１は半導体ウェーハ、２は半導体デバイス層、３１・３２・３３は第１〜第３層間絶縁膜、４１・４２・４３は第１〜第３コンタクトプラグ、５１・５２・５３は第１〜第３メタル配線層をそれぞれ示している。 Here, the dicing is performed shallower than the thickness of the semiconductor wafer, and finally, the backside of the semiconductor wafer is ground to singulate the semiconductor device. However, as in the first and second embodiments, the dicing is performed. The entire thickness of the semiconductor wafer may be cut to such an extent that the tape is attached and the dicing tape is not separated during dicing.
(Embodiment 4)
FIG. 9 is a process cross-sectional view showing the protective film forming process of the semiconductor device in the fourth embodiment, FIG. 10 is a process cross-sectional view showing the dicing process and the cutting waste removing process of the semiconductor device in the fourth embodiment, and FIG. FIG. 12 is a process cross-sectional view showing a step of separating the semiconductor device according to the fourth embodiment, and FIG. 12 is a process cross-sectional view showing a protective tape peeling process of the semiconductor device according to the fourth embodiment. 10 (a)-(b), FIGS. 11 (a)-(c), and FIGS. 12 (a)-(c), 1 is a semiconductor wafer, 2 is a semiconductor device layer, and 31, 32 and 33 are first to The third interlayer insulating film, 41, 42, and 43 are first to third contact plugs, and 51, 52, and 53 are first to third metal wiring layers, respectively.

まず、図９（ａ）に示すように、第３配線層上にパシベーション膜６を形成し、リソグラフィー法を用いてボンディングパッド部とスクライブレーン部のみを選択的に開口する。次に、図９（ｂ）に示すように、パシベーション膜６の表面に塗布法などを用いて保護膜７を形成する。次に、図９（ｃ）に示すように、半導体ウェーハ１上の半導体デバイス層２や配線層、パシベーション膜６のパターンとフォトマスク１１を位置合わせし、フォトマスク１１の開口部にあたる保護膜７のボンディングパッド部やスクライブレーン部を選択的に露光し、保護膜の露光された領域７０２を形成する。次に、図１０（ａ）に示すように、半導体ウェーハ１のスクライブレーンをダイシングにより切削する。このとき、ダイシングの切削深さは、半導体ウェーハを最終薄加工する狙い厚みよりも深く、かつ半導体ウェーハ１の総厚より浅くする。これにより半導体ウェーハ１はこの時点では個片化されておらずウェーハ状態での加工取り扱いが可能である。ダイシングの際に切削屑が発生するためボンディングパッド上の切削屑８０１や保護膜上の切削屑８０２、切削側面上の切削屑８０３が付着する。ただし、ダイシングテープを貼り付けていないためテープの粘着剤を含んだ付着力の強い切削屑は発生しない。次に、図１０（ｂ）に示すように、保護膜７をディップ法、スプレー法、パドル法などを用いて現像する。この現像により保護膜の露光された領域７０２が除去され保護膜の開口部７０３が形成される。このとき、保護膜の露光された領域７０２に付着していた切削屑は保護膜７と一緒にすべて除去される。次に、図１１（ａ）に示すように、半導体ウェーハ１の表面に保護テープ１３を貼り合わせる。次に、図１１（ｂ）に示すように、半導体ウェーハ１を裏返して、貼付した保護テープ１３の表面が接するように研削ステージ１５の上に載せ、研削砥石基台１４１に取り付けられた研削砥石１４で半導体ウェーハ１の裏面を研削し所望の厚みまで薄化する。これにより図１１（ｃ）に示すように半導体ウェーハ１が個々の半導体装置に個片分割される。次に、図１２（ａ）に示すように半導体ウェーハ１の裏面、すなわち図１１（ｂ）で研削した研削面にダイシングテープ９を貼り付ける。次に、図１２（ｂ）に示すように、半導体ウェーハ１を裏返し、最後に、図１２（ｃ）に示すように、保護テープ１３を剥離する。 First, as shown in FIG. 9A, a passivation film 6 is formed on the third wiring layer, and only the bonding pad portion and the scribe lane portion are selectively opened using a lithography method. Next, as shown in FIG. 9B, a protective film 7 is formed on the surface of the passivation film 6 using a coating method or the like. Next, as shown in FIG. 9C, the pattern of the semiconductor device layer 2, the wiring layer, and the passivation film 6 on the semiconductor wafer 1 is aligned with the photomask 11, and the protective film 7 corresponding to the opening of the photomask 11 is aligned. The bonding pad portion and the scribe lane portion are selectively exposed to form an exposed region 702 of the protective film. Next, as shown in FIG. 10A, the scribe lane of the semiconductor wafer 1 is cut by dicing. At this time, the cutting depth of dicing is set to be deeper than the target thickness for final thinning of the semiconductor wafer and shallower than the total thickness of the semiconductor wafer 1. As a result, the semiconductor wafer 1 is not separated at this point and can be processed in the wafer state. Since cutting waste is generated during dicing, the cutting waste 801 on the bonding pad, the cutting waste 802 on the protective film, and the cutting waste 803 on the cutting side surface adhere. However, since the dicing tape is not pasted, cutting waste with strong adhesion containing the tape adhesive is not generated. Next, as shown in FIG. 10B, the protective film 7 is developed using a dipping method, a spray method, a paddle method, or the like. By this development, the exposed region 702 of the protective film is removed, and an opening 703 of the protective film is formed. At this time, all the cutting waste adhering to the exposed region 702 of the protective film is removed together with the protective film 7. Next, as shown in FIG. 11A, a protective tape 13 is bonded to the surface of the semiconductor wafer 1. Next, as shown in FIG. 11 (b), the semiconductor wafer 1 is turned over and placed on the grinding stage 15 so that the surface of the attached protective tape 13 is in contact with the grinding wheel mounted on the grinding wheel base 141. 14, the back surface of the semiconductor wafer 1 is ground and thinned to a desired thickness. As a result, the semiconductor wafer 1 is divided into individual semiconductor devices as shown in FIG. Next, as shown in FIG. 12A, the dicing tape 9 is attached to the back surface of the semiconductor wafer 1, that is, the ground surface ground in FIG. Next, as shown in FIG. 12B, the semiconductor wafer 1 is turned over, and finally the protective tape 13 is peeled off as shown in FIG.

以上のように半導体ウェーハのダイシングの際に、ダイシングの前に保護膜を形成し、ダイシング後に保護膜を除去することにより、ボンディングパッド上の切削屑やパシベーション膜上の切削屑が除去されるため、パシベーション膜上や保護膜上、ボンディングパッド開口部などのダイシング時の切削屑による不具合をなくすことができる。 As described above, when the semiconductor wafer is diced, the protective film is formed before dicing, and the protective film is removed after dicing, so that cutting chips on the bonding pad and cutting chips on the passivation film are removed. In addition, it is possible to eliminate problems caused by cutting waste during dicing on the passivation film, the protective film, and the bonding pad opening.

ここでは、ダイシングを半導体ウェーハ厚より浅く行い、最後に半導体ウェーハ裏面を研削して半導体装置を個辺化する例を用いて説明したが、実施の形態１，実施の形態２と同様に、ダイシングテープを貼り付けて、ダイシング時にダイシングテープを切り離さない程度に半導体ウェーハ厚全てを切削しても良い。 Here, the dicing is performed shallower than the thickness of the semiconductor wafer, and finally, the backside of the semiconductor wafer is ground to singulate the semiconductor device. However, as in the first and second embodiments, the dicing is performed. The entire thickness of the semiconductor wafer may be cut to such an extent that the tape is attached and the dicing tape is not separated during dicing.

実施の形態１，実施の形態２においては、ダイシングテープを用いて半導体装置を個辺化する例を用いて説明したが、実施の形態１，実施の形態２においても、実施の形態３，実施の形態４の様に、半導体ウェーハの裏面を研削することにより半導体装置の個辺化を行っても良い。 In the first and second embodiments, the example in which the semiconductor device is singulated using a dicing tape has been described. However, in the first and second embodiments, the third and third embodiments are also described. As in Embodiment 4, the semiconductor device may be singulated by grinding the back surface of the semiconductor wafer.

本発明に係る半導体装置の製造方法によれば、パシベーション膜上や保護膜上、ボンディングパッド開口部などのダイシング時の切削屑による不具合をなくすことができ、半導体ウェーハ上に形成された複数の半導体装置を個辺化して成る半導体装置の製造方法等に有用である。 According to the method for manufacturing a semiconductor device according to the present invention, it is possible to eliminate defects caused by cutting chips during dicing, such as on a passivation film, a protective film, and a bonding pad opening, and a plurality of semiconductors formed on a semiconductor wafer. This is useful for a method of manufacturing a semiconductor device formed by individualizing the device.

実施の形態１における半導体装置の感光性樹脂膜形成工程を示す工程断面図Process sectional drawing which shows the photosensitive resin film formation process of the semiconductor device in Embodiment 1 実施の形態１における半導体装置のダイシング工程を示す工程断面図Process sectional drawing which shows the dicing process of the semiconductor device in Embodiment 1 実施の形態２における半導体装置の保護膜形成工程を示す工程断面図Process sectional drawing which shows the protective film formation process of the semiconductor device in Embodiment 2 実施の形態２における半導体装置のダイシング工程を示す工程断面図Process sectional drawing which shows the dicing process of the semiconductor device in Embodiment 2 実施の形態３における半導体装置の感光性樹脂膜形成工程を示す工程断面図Process sectional drawing which shows the photosensitive resin film formation process of the semiconductor device in Embodiment 3 実施の形態３における半導体装置のダイシング工程及び切削屑除去工程を示す工程断面図Process sectional drawing which shows the dicing process and cutting waste removal process of the semiconductor device in Embodiment 3 実施の形態３における半導体装置の個辺化工程を示す工程断面図Process sectional drawing which shows the individualization process of the semiconductor device in Embodiment 3 実施の形態３における半導体装置の保護テープ剥離工程を示す工程断面図Process sectional drawing which shows the protective tape peeling process of the semiconductor device in Embodiment 3 実施の形態４における半導体装置の保護膜形成工程を示す工程断面図Process sectional drawing which shows the protective film formation process of the semiconductor device in Embodiment 4 実施の形態４における半導体装置のダイシング工程及び切削屑除去工程を示す工程断面図Process sectional drawing which shows the dicing process and cutting waste removal process of the semiconductor device in Embodiment 4 実施の形態４における半導体装置の個辺化工程を示す工程断面図Process sectional drawing which shows the individualization process of the semiconductor device in Embodiment 4 実施の形態４における半導体装置の保護テープ剥離工程を示す工程断面図Process sectional drawing which shows the protective tape peeling process of the semiconductor device in Embodiment 4 従来の半導体装置の製造方法を示す工程断面図Process sectional view showing a conventional method of manufacturing a semiconductor device 従来の半導体装置の製造方法における保護膜を形成する工程及びダイシング工程を示す工程断面図Process sectional drawing which shows the process of forming the protective film in the manufacturing method of the conventional semiconductor device, and a dicing process 従来の半導体ウェーハの構成を示す平面図Plan view showing the structure of a conventional semiconductor wafer 従来の半導体装置の個辺化におけるメタルパターンの状況を示す要部断面図Cross-sectional view of the main part showing the state of the metal pattern in the individualization of the conventional semiconductor device

Explanation of symbols

１：半導体ウェーハ
２：半導体デバイス層
３１：第１層間絶縁膜
３２：第２層間絶縁膜
３３：第３層間絶縁膜
４１：第１コンタクトプラグ
４２：第２コンタクトプラグ
４３：第３コンタクトプラグ
５１：第１メタル配線層
５２：第２メタル配線層
５３：第３メタル配線層
６：パシベーション膜
７：保護膜
７０２：保護膜の露光された領域
７０３：保護膜の開口部
８０１：ボンディングパッド上の切削屑
８０２：保護膜上の切削屑
８０３：切削側面上の切削屑
９：ダイシングテープ
１０：切削溝
１１：フォトマスク
１２：感光性樹脂膜
１２１：感光性樹脂の露光された領域
１２２：感光性樹脂膜の開口部
１３：保護テープ
１４：研削砥石
１４１：研削砥石基台
１５：研削ステージ
１６：スクライブレーン
１７：アクセサリパターン
１８：ＴＥＧパターン
１９：メタルパターン 1: Semiconductor wafer 2: Semiconductor device layer 31: First interlayer insulating film 32: Second interlayer insulating film 33: Third interlayer insulating film 41: First contact plug 42: Second contact plug 43: Third contact plug 51: First metal wiring layer 52: Second metal wiring layer 53: Third metal wiring layer 6: Passivation film 7: Protective film 702: Exposed region of protective film 703: Opening of protective film 801: Cutting on bonding pad Waste 802: Cutting waste on the protective film 803: Cutting waste on the cutting side 9: Dicing tape 10: Cutting groove 11: Photomask 12: Photosensitive resin film 121: Exposed region of the photosensitive resin 122: Photosensitive resin Membrane opening 13: protective tape 14: grinding wheel 141: grinding wheel base 15: grinding stage 16: scribe lane 17: accessory Turn 18: TEG pattern 19: Metal pattern

Claims

A method for manufacturing a semiconductor device, in which a semiconductor wafer on which a plurality of semiconductor devices are formed is singulated,
Forming a film on the surface of the semiconductor wafer forming the semiconductor device;
Dicing to singulate the semiconductor device;
And a step of removing the film after dicing.

A method for manufacturing a semiconductor device, in which a semiconductor wafer on which a plurality of semiconductor devices are formed is singulated,
Forming a passivation film on the surface of the semiconductor wafer forming the semiconductor device;
Dicing to singulate the semiconductor device;
And a step of opening a portion on the bonding pad of the passivation film after dicing.

A method for manufacturing a semiconductor device, in which a semiconductor wafer on which a plurality of semiconductor devices are formed is singulated,
Forming a passivation film on the surface of the semiconductor wafer forming the semiconductor device;
Opening a bonding pad upper portion of the passivation film;
Forming a protective film on the passivation film and on the opening of the passivation film;
Dicing to singulate the semiconductor device;
And a step of removing the protective film on the opening of the passivation film after dicing.

A method for manufacturing a semiconductor device, in which a semiconductor wafer on which a plurality of semiconductor devices are formed is singulated,
Forming a passivation film on the surface of the semiconductor wafer forming the semiconductor device;
Forming a photosensitive resin film on the passivation film;
Dicing to singulate the semiconductor device;
Opening the bonding pad upper portion of the photosensitive resin film after dicing;
Selectively opening a portion on the bonding pad of the passivation film using the photosensitive resin film as a mask;
And a step of removing the photosensitive resin film.

5. The semiconductor according to claim 1, wherein a dicing tape is applied during the dicing, and cutting is performed so as to leave at least a part of the dicing tape. Device manufacturing method.

3. The semiconductor device is singulated by performing dicing less than the thickness of the semiconductor wafer and grinding the semiconductor wafer from the back surface after forming the semiconductor device. A method for manufacturing a semiconductor device according to claim 3.