JP2006172266A - ダイレクトメモリアクセスシステム - Google Patents

ダイレクトメモリアクセスシステム Download PDF

Info

Publication number
JP2006172266A
JP2006172266A JP2004365727A JP2004365727A JP2006172266A JP 2006172266 A JP2006172266 A JP 2006172266A JP 2004365727 A JP2004365727 A JP 2004365727A JP 2004365727 A JP2004365727 A JP 2004365727A JP 2006172266 A JP2006172266 A JP 2006172266A
Authority
JP
Japan
Prior art keywords
data transfer
dma
dma data
clock
clock supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004365727A
Other languages
English (en)
Inventor
Shuji Mochizuki
修司 望月
Kazuyuki Hayashi
和志 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004365727A priority Critical patent/JP2006172266A/ja
Priority to US11/303,022 priority patent/US20060161695A1/en
Publication of JP2006172266A publication Critical patent/JP2006172266A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

【課題】 ダイレクトメモリアクセスシステムにおいてＤＭＡデータ転送を行う際の不要な電力消費を抑えて消費電力を低減する。
【解決手段】 ＤＭＡコントローラ２に設定される情報からデータ転送長およびデータ転送対象を含む各種のＤＭＡデータ転送制御情報を取得し、このＤＭＡデータ転送制御情報に基づき当該ＤＭＡデータ転送に関与しない動作不要回路部を判定するＤＭＡ設定デコード部１７と、動作不要回路部に対するＤＭＡデータ転送開始時のクロック供給停止とＤＭＡデータ転送終了時のクロック供給再開を制御するＤＭＡ時クロック／リセット制御部１８とを備え、ＤＭＡ設定デコード部１７においてはＤＭＡデータ転送の開始を検知し、クロック供給停止においてはＤＭＡデータ転送制御情報に基づきクロック供給再開のタイミングを計算してクロック供給タイミングを制御する。
【選択図】 図２

Description

本発明はダイレクトメモリアクセス（ＤＭＡ）によりデータ転送を行うダイレクトメモリアクセスシステムに関し、特にＤＭＡデータ転送中のシステム消費電力を低減する技術に関するものである。
従来、ダイレクトメモリアクセスシステムの構成においては、ＤＭＡデータ転送中にデータ転送に関与しない回路についてもクロックが供給され、システムとして不要な電力を消費していた。図１は従来のダイレクトメモリアクセスシステムの構成例を示すブロック図である。図１を参照してＤＭＡ処理の基本的動作を説明する。
図１に示すダイレクトメモリアクセスシステム１おいては、ＣＰＵ３、ＤＭＡコントローラ２、メモリ４、クロック発生／リセット制御部（ＣＬＫＧＥＮ／ＲＥＳＥＴＣ）５、システムＩＯ部９、および複数のペリフェラルとしてペリフェラル６、ペリフェラル７、ペリフェラル８がデータバス１０、クロック信号１１、リセット信号１２によって相互に接続されている。
各ブロックへのクロック信号１１とリセット信号１２の供給は全てＣＬＫＧＥＮ／ＲＥＳＥＴＣ５により制御される。このとき、ペリフェラル６とメモリ間のＤＭＡデータ転送が実行され、他のペリフェラル７〜ペリフェラル８およびシステムＩＯ部９の間のデータ転送は無いものとすると、ＤＭＡ処理は以下の手順に沿って実行される。
まず、ＣＰＵ３がＤＭＡデータ転送に必要な制御情報をＤＭＡコントローラ２にセットする。このとき、ペリフェラル６とメモリ４間のデータ転送が必要なため、ＣＰＵ３はＤＭＡコントローラ２に対してＤＭＡ要求信号１３を送り、ＤＭＡデータ転送に必要な制御情報をデータバス１０を通してＤＭＡコントローラ２転送する。
ＤＭＡコントローラ２はＤＭＡ要求信号１３を受けるとＣＰＵ３に対してバス使用の許可を要求するホールド要求信号１４を送る。ＣＰＵ３はホールド要求信号１４を受け付けるとバス使用を許可するホールドアクノリッジ信号１５をＤＭＡコントローラ２に送りデータバス１０を開放する。ＤＭＡコントローラ２は開放されたバスを使ってペリフェラル６とメモリ４の間のデータ転送をＣＰＵ３に代わって実行する。
以上の手順に従ってＤＭＡデータ転送が終了すると、ＤＭＡコントローラ２はＤＭＡ終了信号１６をＣＰＵ３に送る。ＣＰＵ３はＤＭＡ終了信号１６を受けると、開放していたデータバス１０を取り戻してプログラム処理を続行する。
以上のように、ＤＭＡデータ転送はペリフェラル６とメモリ４の間のデータ転送であるにも拘わらず、ＣＬＫＧＥＮ／ＲＥＳＥＴＣ５からのクロック信号１１がペリフェラル７〜ペリフェラル８とシステムＩＯ部９に供給され続けているため、不要な電力が絶えず消費されるという欠点がある。
この問題に対して、ＤＭＡデータ転送中のシステム消費電力を低減する技術として、ＤＭＡデータ転送を行う前に必要な回路にのみクロックを供給することで、動作させる回路を限定し、全体の消費電力を抑えているものがある（例えば、特許文献１参照）。
特開平３−１００７１０号公報
上記従来のダイレクトメモリアクセスシステム構成では、メモリとペリフェラル間またはメモリとシステムＩＯ部間でＤＭＡデータ転送を行う際に、データ転送に関与しないブロックについてもクロック信号が供給され続けているため、不要な電力を絶えず消費するという欠点があった。
また、ＤＭＡデータ転送を行う前に必要な回路にのみクロックを供給する特許文献１の手法は、転送前後で余計なサイクルを必要とし、頻繁にＤＭＡデータ転送を行うシステムではオーバーヘッドが大きくなるという欠点があった。
本発明は、ＤＭＡデータ転送を行う際の不要な電力消費を抑え、システムの消費電力を低減することができるダイレクトメモリアクセスシステムを提供することを目的とする。
本発明のダイレクトメモリアクセスシステムは、ダイレクトメモリアクセスによるＤＭＡデータ転送を制御するＤＭＡコントローラに内蔵され、前記ＤＭＡコントローラに設定される情報からデータ転送長およびデータ転送対象を含む各種のＤＭＡデータ転送制御情報を取得し、前記ＤＭＡデータ転送制御情報に基づき当該ＤＭＡデータ転送に関与しない動作不要回路部を判定するＤＭＡ設定デコード部と、システムクロックを供給するクロック発生部に内蔵され、前記動作不要回路部に対するＤＭＡデータ転送開始時のクロック供給停止とＤＭＡデータ転送終了時のクロック供給再開を制御するＤＭＡ時クロック／リセット制御部とを備えたものである。
本発明において、前記ＤＭＡ設定デコード部は、ＤＭＡデータ転送の発生時にＤＭＡデータ転送の開始コマンドの発行タイミングを認識してＤＭＡデータ転送の開始を検知するコマンド発行タイミング検知部と、前記ＤＭＡコントローラに設定される情報をデコードして前記ＤＭＡデータ転送制御情報を取得するするＤＭＡパラメータデコード部と、ＤＭＡデータ転送対象のアドレス空間が設定される転送対象空間設定部とを備えたものである。
本発明において、前記ＤＭＡ時クロック／リセット制御部は、前記ＤＭＡ設定デコード部から取得した前記ＤＭＡデータ転送制御情報に基づき前記動作不要回路部に対するクロック供給停止の妥当性を判定し、クロック供給停止が妥当と判定した前記動作不要回路部に対するＤＭＡデータ転送開始時のクロック供給停止とＤＭＡデータ転送終了直前のクロック供給再開およびリセット信号の発行を制御するものである。
上記構成によれば、ＤＭＡデータ転送を行う際にＤＭＡコントローラにおいてデータ転送対象を特定し、ＤＭＡデータ転送が行われている間、これに関与しない回路部に対するクロック供給を停止することができるため、ＤＭＡデータ転送時の消費電力を低減することが可能となる。
また、ＤＭＡデータ転送の開始と終了のタイミングを正確に取得することができ、当該ＤＭＡデータ転送の開始前にこれに関与しない回路部に対するクロック供給を停止し、当該ＤＭＡデータ転送の終了直前にクロック供給を再開することができるため、転送前後で余計なサイクルを発生させることがなく、ＤＭＡデータ転送時の消費電力を低減することが可能となる。
本発明のダイレクトメモリアクセス方法は、ダイレクトメモリアクセスによるＤＭＡデータ転送を行うダイレクトメモリアクセス方法であって、前記ＤＭＡデータ転送を制御するＤＭＡコントローラに設定される情報からデータ転送長およびデータ転送対象を含む各種のＤＭＡデータ転送制御情報を取得し、前記ＤＭＡデータ転送制御情報に基づき当該ＤＭＡデータ転送に関与しない動作不要回路部を判定し、前記動作不要回路部に対してＤＭＡデータ転送開始時にクロック供給を停止しＤＭＡデータ転送終了直前にクロック供給を再開するものである。
本発明において、ＤＭＡデータ転送の発生時にＤＭＡデータ転送の開始コマンドの発行タイミングを認識してＤＭＡデータ転送の開始を検知し、前記ＤＭＡデータ転送制御情報に基づき前記動作不要回路部に対するクロック供給停止とクロック供給再開のタイミングを計算するものである。
上記構成によれば、ＤＭＡデータ転送を行う際にＤＭＡコントローラにおいてデータ転送対象を特定し、ＤＭＡデータ転送が行われている間、これに関与しない回路部に対するクロック供給の停止することができ、さらに、その回路部に対するクロック供給停止とクロック供給再開のタイミングを正確に決定することができるため、転送前後で余計なサイクルを発生させることもなく、ＤＭＡデータ転送時の消費電力を低減することが可能となる。
本発明によれば、ＤＭＡデータ転送が行われている間、これに関与しない回路部に対するクロック供給停止とクロック供給再開を正確なタイミングで制御することができるため、ＤＭＡデータ転送動作の処理時間に関してオーバーヘッドを加えることなく消費電力を低減することができる。
以下、本発明の実施形態について図面を参照しながら説明する。図２は本発明の一実施の形態に係るダイレクトメモリアクセスシステムの構成を示すブロック図である。
図２のダイレクトメモリアクセスシステムの構成は、図１に示した従来のダイレクトメモリアクセスシステムの構成に対して、ＤＭＡコントローラ２に内蔵されるＤＭＡ設定デコード部１７と、ＣＬＫＧＥＮ／ＲＥＳＥＴＣ５に内蔵されるＤＭＡ時クロック／リセット制御部１８とを設け、ＤＭＡ設定デコード部１７からＤＭＡ時クロック／リセット制御部１８への情報伝達路としてＤＭＡデータ転送設定情報１９を追加した構成となっている。
図３はＤＭＡコントローラ２に内蔵されるＤＭＡ設定デコード部１７およびＤＭＡコントローラ制御部２６の詳細構成と、ＣＬＫＧＥＮ／ＲＥＳＥＴＣ５に内蔵されるＤＭＡ時クロック／リセット制御部１８の詳細構成を示すブロック図である。
ＤＭＡコントローラ制御部２６はデータバスに対するリード／ライトデータ制御回路と、ＣＰＵからのＤＭＡデータ転送制御情報を受け取るＤＭＡパラメータ格納レジスタ２０と、ＤＭＡ要求受信２７、ＤＭＡ要求解読２８、ＤＭＡパラメータ解析２９、アドレス生成３０、コマンド生成・発行３１の一連の処理機能を有する。
ＤＭＡ設定デコード部１７はＤＭＡパラメータデコード部２１とコマンド発行タイミング検知部２２と転送対象空間設定部２３で構成され、ＤＭＡ時クロック／リセット制御部１８はクロック制御部２４とリセット制御部２５から構成される。
ＤＭＡパラメータデコード部２１はＤＭＡパラメータ格納レジスタ２０からＤＭＡデータ転送時のクロック／リセット制御に必要な各種設定情報を取得する。コマンド発行タイミング検知部２２はＤＭＡコントローラ２内部のＤＭＡデータ転送開始のコマンド発行を観測する。転送対象空間設定部２３はＣＰＵ３から設定されるＤＭＡデータ転送対象のアドレス空間を保持する。
クロック制御部２４はコマンド発行タイミング検知部２２からの信号を取得し、システム固有のリセット・クロック供給時間からクロック停止要否の判断を行い、判断結果に基づいてクロックを停止し、ＤＭＡパラメータデコード部２１の設定情報に基づいてクロックの供給を再開する。
リセット制御部２５はクロック制御部２４とＤＭＡパラメータデコード部２１の設定情報によりクロック停止したブロックへのリセット解除を行う。
ＤＭＡデータ転送を開始するには、ＤＭＡデータ転送に必要な制御情報として、ＣＰＵ３からＤＭＡパラメータ格納レジスタ２０に対してスタートアドレスおよび転送長の設定を行う。また、転送対象のアドレス空間領域が転送対象空間設定部２３に対してＣＰＵから予め設定される。
ＤＭＡ設定デコード部１７は、この設定されたスタートアドレスと予め設定されている転送対象空間情報２３から、ＤＭＡデータ転送を行う対象外となるためクロックを停止することが可能なブロックを特定する。また、転送長からクロックを停止したブロックの復帰時期の情報を取得する。
ＣＰＵ３からのＤＭＡ要求信号１３を受け、ＤＭＡコントローラ２ではＤＭＡ要求受信２７、ＤＭＡ要求解読２８、ＤＭＡパラメータ解析２９、アドレス生成３０の手順で処理が行われ、データバス１０に対してコマンド生成・発行３１を行う。
ＤＭＡ設定デコード部１７ではこのコマンド生成・発行３１のタイミングを検知し、ＤＭＡパラメータデコード部２１からの停止するペリフェラルへのクロック停止要求をクロック制御部２４へ転送する。ここで、ＤＭＡ時クロック／リセット制御部１８において、ハードウェアで設定されたシステム固有のリセット・クロック供給時間からクロック停止要否の判断を行う。
また、リセット解除とクロック再供給のタイミングを転送長情報から判断し、これをリセット制御部２５とクロック制御部２４へ転送する。クロック制御部２４とリセット制御部２５からは各ブロックへクロック信号１１とリセット信号１２が接続されており、ＤＭＡデータ転送時の不使用ブロックへのクロック停止と、リセット解除、クロック再供給を行うことで、ＤＭＡデータ転送完了時に停止したブロックが復帰される。
クロック供給の再開においては、スタートアドレスと転送長から判定したクロック再供給とリセット復帰の時間に基づき、ＤＭＡデータ転送終了前に停止したブロックに対してクロック再供給を行い、ＤＭＡデータ転送終了時にはＤＭＡデータ転送対象となる全ての回路が動作状態に戻るようにする。
また、ＤＭＡデータ転送開始時にクロック停止から復帰までの総時間とスタートアドレスと転送長から判定したＤＭＡデータ転送時間との比較を行い、ＤＭＡデータ転送時間が短い場合にはクロック供給の停止は行わない。図４および図５はＤＭＡデータ転送時間とクロック再供給・リセット復帰時間の比較を説明する図である。
図４はクロック再供給・リセット復帰時間３２よりＤＭＡデータ転送時間３３が長いケースであり、この場合はクロック供給を停止するクロック供給停止時間３４が発生し、ＤＭＡ時クロック／リセット制御部１８においてＤＭＡデータ転送中にクロック供給を停止させる。
図５はクロック再供給・リセット復帰時間３２よりＤＭＡデータ転送時間３３が短いケースであり、この場合はクロック供給を停止するとシステムと動作全体の性能が低下するため、ＤＭＡ時クロック／リセット制御部１８ではクロック供給を停止させない。
本発明のダイレクトアクセスシステムは、ＤＭＡデータ転送が行われている間、これに関与しない回路部に対するクロック供給停止とクロック供給再開を正確なタイミングで制御することができるため、ＤＭＡデータ転送動作の処理時間に関してオーバーヘッドを加えることなく消費電力を低減することができるという効果を有し、ＤＭＡデータ転送中のシステム消費電力を低減する技術等として有用である。
従来のダイレクトメモリアクセスシステムの構成例を示すブロック図。 本発明の一実施の形態に係るダイレクトメモリアクセスシステムの構成を示すブロック図。 本発明の一実施の形態に係るダイレクトメモリアクセスシステムにおける各制御部の詳細構成を示すブロック図。 ＤＭＡデータ転送時間がクロック再供給・リセット復帰時間より長い場合を説明する図。 ＤＭＡデータ転送時間がクロック再供給・リセット復帰時間より短い場合を説明する図。
符号の説明
１ ダイレクトメモリアクセスシステム
２ ＤＭＡコントローラ
３ ＣＰＵ
４ メモリ
５ ＣＬＫＧＥＮ／ＲＥＳＥＴＣ
６、７、８ ペリフェラル
９ システムＩＯ部
１０ データバス
１１ クロック信号
１２ リセット信号
１３ ＤＭＡ要求信号
１４ ホールド要求信号
１５ ホールドアクノリッジ信号
１６ ＤＭＡ終了信号
１７ ＤＭＡ設定デコード部
１８ ＤＭＡ時クロック／リセット制御部
１９ ＤＭＡデータ転送設定情報
２０ ＤＭＡパラメータ格納レジスタ
２１ ＤＭＡパラメータデコード部
２２ コマンド発行タイミング検知部
２３ 転送対象空間設定部
２４ クロック制御部
２５ リセット制御部
２６ ＤＭＡコントローラ制御部
２７ ＤＭＡ要求受信
２８ ＤＭＡ要求解読
２９ ＤＭＡパラメータ解析
３０ アドレス生成
３１ コマンド生成・発行
３２ クロック再供給・リセット復帰時間
３３ ＤＭＡデータ転送時間
３４ クロック供給停止時間

Claims (5)

  1. ダイレクトメモリアクセス（ＤＭＡ）によるＤＭＡデータ転送を制御するＤＭＡコントローラに内蔵され、前記ＤＭＡコントローラに設定される情報からデータ転送長およびデータ転送対象を含む各種のＤＭＡデータ転送制御情報を取得し、前記ＤＭＡデータ転送制御情報に基づき当該ＤＭＡデータ転送に関与しない動作不要回路部を判定するＤＭＡ設定デコード部と、
    システムクロックを供給するクロック発生部に内蔵され、前記動作不要回路部に対するＤＭＡデータ転送開始時のクロック供給停止とＤＭＡデータ転送終了時のクロック供給再開を制御するＤＭＡ時クロック／リセット制御部と、
    を備えるダイレクトメモリアクセスシステム。
  2. 前記ＤＭＡ設定デコード部は、ＤＭＡデータ転送の発生時にＤＭＡデータ転送の開始コマンドの発行タイミングを認識してＤＭＡデータ転送の開始を検知するコマンド発行タイミング検知部と、
    前記ＤＭＡコントローラに設定される情報をデコードして前記ＤＭＡデータ転送制御情報を取得するするＤＭＡパラメータデコード部と、
    ＤＭＡデータ転送対象のアドレス空間が設定される転送対象空間設定部と、
    を備える請求項１記載のダイレクトメモリアクセスシステム。
  3. 前記ＤＭＡ時クロック／リセット制御部は、前記ＤＭＡ設定デコード部から取得した前記ＤＭＡデータ転送制御情報に基づき前記動作不要回路部に対するクロック供給停止の妥当性を判定し、クロック供給停止が妥当と判定した前記動作不要回路部に対するＤＭＡデータ転送開始時のクロック供給停止とＤＭＡデータ転送終了直前のクロック供給再開およびリセット信号の発行を制御する請求項１記載のダイレクトメモリアクセスシステム。
  4. ダイレクトメモリアクセス（ＤＭＡ）によるＤＭＡデータ転送を行うダイレクトメモリアクセス方法であって、
    前記ＤＭＡデータ転送を制御するＤＭＡコントローラに設定される情報からデータ転送長およびデータ転送対象を含む各種のＤＭＡデータ転送制御情報を取得し、前記ＤＭＡデータ転送制御情報に基づき当該ＤＭＡデータ転送に関与しない動作不要回路部を判定し、前記動作不要回路部に対してＤＭＡデータ転送開始時にクロック供給を停止しＤＭＡデータ転送終了直前にクロック供給を再開するダイレクトメモリアクセス方法。
  5. ＤＭＡデータ転送の発生時にＤＭＡデータ転送の開始コマンドの発行タイミングを認識してＤＭＡデータ転送の開始を検知し、前記ＤＭＡデータ転送制御情報に基づき前記動作不要回路部に対するクロック供給停止とクロック供給再開のタイミングを計算する請求項４記載のダイレクトメモリアクセス方法。
JP2004365727A 2004-12-17 2004-12-17 ダイレクトメモリアクセスシステム Pending JP2006172266A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004365727A JP2006172266A (ja) 2004-12-17 2004-12-17 ダイレクトメモリアクセスシステム
US11/303,022 US20060161695A1 (en) 2004-12-17 2005-12-16 Direct memory access system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004365727A JP2006172266A (ja) 2004-12-17 2004-12-17 ダイレクトメモリアクセスシステム

Publications (1)

Publication Number Publication Date
JP2006172266A true JP2006172266A (ja) 2006-06-29

Family

ID=36672936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004365727A Pending JP2006172266A (ja) 2004-12-17 2004-12-17 ダイレクトメモリアクセスシステム

Country Status (2)

Country Link
US (1) US20060161695A1 (ja)
JP (1) JP2006172266A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008262349A (ja) * 2007-04-11 2008-10-30 Rohm Co Ltd データ処理装置及びこれに用いるデータ制御回路
JP2011081481A (ja) * 2009-10-05 2011-04-21 Kyocera Mita Corp 情報処理装置および画像形成装置
US8046635B2 (en) 2007-04-11 2011-10-25 Rohm Co., Ltd. Data processing device and data control circuit for use therein
CN111782154A (zh) * 2020-07-13 2020-10-16 北京四季豆信息技术有限公司 数据搬移方法、装置及系统

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9436629B2 (en) * 2011-11-15 2016-09-06 Marvell World Trade Ltd. Dynamic boot image streaming

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2636691B2 (ja) * 1993-07-12 1997-07-30 日本電気株式会社 マイクロコンピュータ
US5826106A (en) * 1995-05-26 1998-10-20 National Semiconductor Corporation High performance multifunction direct memory access (DMA) controller
US6047336A (en) * 1998-03-16 2000-04-04 International Business Machines Corporation Speculative direct memory access transfer between slave devices and memory
US6202104B1 (en) * 1998-07-28 2001-03-13 Siemens Aktiengesellschaft Processor having a clock driven CPU with static design
JP2002041445A (ja) * 2000-05-19 2002-02-08 Matsushita Electric Ind Co Ltd 高性能ｄｍａコントローラ
KR100481873B1 (ko) * 2003-02-04 2005-04-11 삼성전자주식회사 절전모드를 갖는 매체 엑세스 제어기

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008262349A (ja) * 2007-04-11 2008-10-30 Rohm Co Ltd データ処理装置及びこれに用いるデータ制御回路
US8046635B2 (en) 2007-04-11 2011-10-25 Rohm Co., Ltd. Data processing device and data control circuit for use therein
JP2011081481A (ja) * 2009-10-05 2011-04-21 Kyocera Mita Corp 情報処理装置および画像形成装置
CN111782154A (zh) * 2020-07-13 2020-10-16 北京四季豆信息技术有限公司 数据搬移方法、装置及系统
CN111782154B (zh) * 2020-07-13 2023-07-04 芯象半导体科技(北京)有限公司 数据搬移方法、装置及系统

Also Published As

Publication number Publication date
US20060161695A1 (en) 2006-07-20

Similar Documents

Publication Publication Date Title
JP4660591B2 (ja) アイドル同期による計算システム電力の低減
TWI400604B (zh) 基於延遲引導的平台電源管理
CN101495958B (zh) 用于控制处理器低功率状态的系统和方法
TWI432949B (zh) 經由微架構頻寬節流之處理器電力消耗控制及電壓降
TW200422819A (en) Method and apparatus for controlling a data processing system during debug
TW201011524A (en) Method and controller for power management
JPH06139189A (ja) 共有バス調停機構
JP2019133623A (ja) メモリモジュール内のデータを保全するコンピュータシステムおよびそれを用いたコンピュータ実装方法
JP3665030B2 (ja) バス制御方法及び情報処理装置
EP1300852A2 (en) Apparatus for controlling card device and clock control method
US20140095911A1 (en) Controlling Power Consumption By Power Management Link
US20060161695A1 (en) Direct memory access system
CN101281416A (zh) 确保系统关机完成的方法
US6370651B1 (en) Synchronizing user commands to a microcontroller in a memory device
WO2012126345A1 (zh) 计算机的启动方法、启动装置、状态转换方法和状态转换装置
KR101285665B1 (ko) 수면 모드를 지원하는 멀티 코어 시스템 온 칩
US7903502B2 (en) Automatic read of current time when exiting low-power state utility
JP2701752B2 (ja) マイクロプロセッサのクロック供給制御回路
US20060215288A1 (en) Image forming apparatus with power-saving mode
JP4586645B2 (ja) 制御回路、情報処理装置、及び制御方法
JP2006018388A (ja) 情報処理装置、記憶装置およびパワーマネージメント方法
JP2005267255A (ja) クロックオートストップ制御装置およびこの制御装置を有する電子機器又は画像処理装置
JPH0883133A (ja) コンピュータシステム及びそのクロック制御方法
JP2003058272A (ja) 半導体装置およびそれに用いられる半導体チップ
JP4107278B2 (ja) プロセッサ制御回路および情報処理装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071113

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080326

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080519

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080611