JP2006165830A - Electronic equipment, low pass filter and method for manufacturing electronic equipment - Google Patents

Electronic equipment, low pass filter and method for manufacturing electronic equipment Download PDF

Info

Publication number
JP2006165830A
JP2006165830A JP2004352168A JP2004352168A JP2006165830A JP 2006165830 A JP2006165830 A JP 2006165830A JP 2004352168 A JP2004352168 A JP 2004352168A JP 2004352168 A JP2004352168 A JP 2004352168A JP 2006165830 A JP2006165830 A JP 2006165830A
Authority
JP
Japan
Prior art keywords
pass filter
low
inductor
electronic device
integrated passive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004352168A
Other languages
Japanese (ja)
Inventor
Masayoshi Shinoda
政佳 篠田
Tsuneo Endo
恒雄 遠藤
Kaoru Ideno
馨 井手野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2004352168A priority Critical patent/JP2006165830A/en
Publication of JP2006165830A publication Critical patent/JP2006165830A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To attain the scale reduction and performance improvement of electronic equipment having a power amplifier circuit and a low pass filter circuit. <P>SOLUTION: A semiconductor chip 2, a passive component 4, an integrated passive component 5 and an air core coil 6 are mounted on a wiring board 3, and sealed by sealing resin 7 so that an RF power module 1 is formed. The low pass filter circuit of the RF power module 1 is formed by the integrated passive component 5 and the air core coil 6. A capacitive element configuring the low pass filter circuit is formed in the integrated passive component 5, and an inductor element configuring the parallel resonance circuit of the low pass filter circuit is formed by the air core coil 6, and the inductor element configuring the serial resonance circuit of the low pass filter circuit is formed by the spiral pattern of wiring in the integrated passive component 5. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、電子装置、ローパスフィルタおよび電子装置の製造方法に関し、特に、移動体通信装置に搭載される電子装置およびそれに用いられるローパスフィルタに適用して有効な技術に関する。   The present invention relates to an electronic device, a low-pass filter, and an electronic device manufacturing method, and more particularly, to a technique effective when applied to an electronic device mounted on a mobile communication device and a low-pass filter used therefor.

近年、GSM(Global System for Mobile Communications)方式、PCS(Personal Communication Systems)方式、PDC(Personal Digital Cellular)方式、CDMA(Code Division Multiple Access)方式といった通信方式に代表される移動体通信装置(いわゆる携帯電話)が世界的に普及している。   In recent years, mobile communication devices (so-called mobile phones) represented by communication methods such as GSM (Global System for Mobile Communications), PCS (Personal Communication Systems), PDC (Personal Digital Cellular), and CDMA (Code Division Multiple Access) Phone) is widespread worldwide.

一般に、この種の移動体通信装置は、電波の放射と受信をするアンテナ、電力変調された高周波信号を増幅してアンテナへ供給する高周波電力増幅器(電力増幅モジュール)、アンテナで受信した高周波信号を信号処理する受信部、これらの制御を行う制御部、そしてこれらに電源電圧を供給する電池(バッテリー)で構成される。   In general, this type of mobile communication device includes an antenna that emits and receives radio waves, a high-frequency power amplifier (power amplification module) that amplifies a power-modulated high-frequency signal and supplies the signal to the antenna, and a high-frequency signal received by the antenna. A receiving unit that performs signal processing, a control unit that performs these controls, and a battery (battery) that supplies a power supply voltage thereto are configured.

国際公開第02/052589号パンフレット(特許文献1)には、2つの増幅系を有し、増幅系は、複数の増幅段を従属接続した構成になり、各増幅系の最終増幅段と電源電圧端子との間に、空芯コイルが直列に接続された高周波電力増幅装置に関する技術が記載されている。
国際公開第02/052589号パンフレット
International Publication No. 02/052589 (Patent Document 1) has two amplification systems, and the amplification system has a configuration in which a plurality of amplification stages are connected in cascade, and the final amplification stage and the power supply voltage of each amplification system A technique related to a high-frequency power amplifying device in which air-core coils are connected in series between terminals is described.
International Publication No. 02/052589 pamphlet

本発明者の検討によれば、次のことが分かった。   According to the study of the present inventor, the following has been found.

近年、移動体通信装置の小型化、薄型化および高性能化などの要求に伴い、そこに搭載する電力増幅モジュールのような電子装置にも、小型化、薄型化および高性能化が要求されている。電力増幅モジュールは、配線基板に半導体増幅素子チップや受動部品のような電子部品を実装した構造を有しており、各電子部品の小型化や薄型化が望まれる。   In recent years, along with demands for mobile communication devices that are smaller, thinner, and higher performance, electronic devices such as power amplification modules mounted on them are also required to be smaller, thinner, and higher performance. Yes. The power amplification module has a structure in which an electronic component such as a semiconductor amplification element chip or a passive component is mounted on a wiring board, and it is desired to reduce the size and thickness of each electronic component.

半導体基板上に複数の受動素子を形成した集積受動素子を電力増幅モジュールに用いた場合、個々の受動素子を個別のチップ部品として使用する場合に比較して、電力増幅モジュールの小型化が可能になるが、集積受動素子を適用しただけでは、電力増幅モジュールの性能を十分に向上させることはできない。   When an integrated passive element in which multiple passive elements are formed on a semiconductor substrate is used in a power amplification module, the power amplification module can be made smaller than when individual passive elements are used as individual chip components. However, the performance of the power amplifying module cannot be sufficiently improved only by applying the integrated passive element.

本発明の目的は、電子装置を小型化できる技術を提供することにある。   An object of the present invention is to provide a technique capable of downsizing an electronic device.

また、本発明の他の目的は、電子装置を高性能化できる技術を提供することにある。   Another object of the present invention is to provide a technique capable of improving the performance of an electronic device.

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。   Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.

本発明は、電力増幅回路とローパスフィルタ回路とを有する電子装置のローパスフィルタ回路を、空芯コイルと集積受動素子により形成したものである。   According to the present invention, a low pass filter circuit of an electronic device having a power amplifier circuit and a low pass filter circuit is formed by an air core coil and an integrated passive element.

また、本発明は、複数のインダクタ素子および容量素子からなるローパスフィルタを、空芯コイルと集積受動素子により形成したものである。   In the present invention, a low-pass filter including a plurality of inductor elements and capacitive elements is formed by an air-core coil and an integrated passive element.

また、本発明は、導体線を巻芯に巻きつけ、導体線を切断して空芯コイルを形成し、空芯コイルから巻芯を引き抜いた後、複数の空芯コイルが絡み合う状態で空芯コイルを備蓄することなく、空芯コイルを電子装置に実装し、電力増幅回路とローパスフィルタ回路とを有する電子装置のローパスフィルタ回路を空芯コイルと集積受動素子により形成するものである。   The present invention also provides a method of winding a conductor wire around a core, cutting the conductor wire to form an air core coil, pulling out the core from the air core coil, and then in a state where a plurality of air core coils are intertwined. An air core coil is mounted on an electronic device without stocking the coil, and a low pass filter circuit of the electronic device having a power amplification circuit and a low pass filter circuit is formed by the air core coil and an integrated passive element.

また、本発明は、配線基板の導体層により形成されたスパイラルパターンからなる第1インダクタ素子と、前記配線基板上に搭載された集積受動素子とにより、電子装置のローパスフィルタ回路を形成したものである。   According to the present invention, a low-pass filter circuit of an electronic device is formed by a first inductor element having a spiral pattern formed by a conductor layer of a wiring board and an integrated passive element mounted on the wiring board. is there.

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。   Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.

電子装置を小型化することができる。また、電子装置およびローパスフィルタの性能を向上させることができる。   The electronic device can be downsized. In addition, the performance of the electronic device and the low-pass filter can be improved.

以下の実施の形態においては便宜上その必要があるときは、複数のセクションに分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。   In the following embodiment, when it is necessary for the sake of convenience, the description will be divided into a plurality of sections. However, unless otherwise specified, they are not irrelevant to each other, and one is a part of the other or All the modifications, details, supplementary explanations, and the like are related. Further, in the following embodiments, when referring to the number of elements (including the number, numerical value, quantity, range, etc.), especially when clearly indicated and when clearly limited to a specific number in principle, etc. Except, it is not limited to the specific number, and may be more or less than the specific number. Further, in the following embodiments, the constituent elements (including element steps and the like) are not necessarily indispensable unless otherwise specified and apparently essential in principle. Needless to say. Similarly, in the following embodiments, when referring to the shapes, positional relationships, etc. of the components, etc., the shapes are substantially the same unless otherwise specified, or otherwise apparent in principle. And the like are included. The same applies to the above numerical values and ranges.

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments, and the repetitive description thereof will be omitted. In the following embodiments, the description of the same or similar parts will not be repeated in principle unless particularly necessary.

また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。   In the drawings used in the embodiments, hatching may be omitted even in a cross-sectional view so as to make the drawings easy to see. Further, even a plan view may be hatched to make the drawing easy to see.

(実施の形態1)
本実施の形態は、例えばGSM方式などのネットワークを利用して情報を伝送するデジタル携帯電話(移動体通信装置)に使用(搭載)されるRF(Radio Frequency)パワーモジュールなどの電力増幅モジュール(電子装置)である。
(Embodiment 1)
In this embodiment, for example, a power amplification module (electronic) such as an RF (Radio Frequency) power module used (installed) in a digital cellular phone (mobile communication device) that transmits information using a network such as the GSM system. Device).

ここで、GSM(Global System for Mobile Communication)は、デジタル携帯電話に使用されている無線通信方式の1つまたは規格をいう。GSMには、使用する電波の周波数帯が3つあり、900MHz帯をGSM900または単にGSM、1800MHz帯をGSM1800またはDCS(Digital Cellular System)1800若しくはPCN、1900MHz帯をGSM1900またはDCS1900若しくはPCS(Personal Communication Services)という。なお、GSM1900は主に北米で使用されている。北米ではその他に850MHz帯のGSM850を使用する場合もある。本実施の形態のRFパワーモジュール(電子装置)1は、例えばこれらの周波数帯(高周波帯)で使用されるRFパワーモジュール(高周波電力増幅装置、電力増幅モジュール、電力増幅器モジュール、半導体装置、電子装置)である。   Here, GSM (Global System for Mobile Communication) refers to one or standard of a wireless communication method used for digital mobile phones. GSM has three frequency bands of radio waves to be used: 900 MHz band is GSM900 or simply GSM, 1800 MHz band is GSM1800 or DCS (Digital Cellular System) 1800 or PCN, 1900 MHz band is GSM1900 or DCS1900 or PCS (Personal Communication Services) ). GSM1900 is mainly used in North America. In North America, GSM850 in the 850 MHz band may also be used. An RF power module (electronic device) 1 according to the present embodiment includes, for example, an RF power module (high frequency power amplification device, power amplification module, power amplifier module, semiconductor device, electronic device) used in these frequency bands (high frequency bands). ).

図1は、本実施の形態のRFパワーモジュール(高周波電力増幅装置、電力増幅モジュール、電力増幅器モジュール、半導体装置、電子装置)1を構成する増幅回路の回路ブロック図を示している。この図には、例えばGSM900とDCS1800との2つの周波数帯が使用可能(デュアルバンド方式)で、それぞれの周波数帯でGMSK(Gaussian filtered Minimum Shift Keying)変調方式とEDGE(Enhanced Data GSM Environment)変調方式との2つの通信方式を使用可能なRFパワーモジュールの回路ブロック図(増幅回路)が示されている。なお、GMSK変調方式は、音声信号の通信に用いる方式で搬送波の位相を送信データに応じて位相シフトする方式である。また、EDGE変調方式は、データ通信に用いる方式でGMSK変調の位相シフトにさらに振幅シフトを加えた方式である。   FIG. 1 shows a circuit block diagram of an amplifier circuit constituting an RF power module (high-frequency power amplifier, power amplifier module, power amplifier module, semiconductor device, electronic device) 1 of the present embodiment. In this figure, for example, two frequency bands of GSM900 and DCS1800 can be used (dual band system), and GMSK (Gaussian filtered Minimum Shift Keying) modulation system and EDGE (Enhanced Data GSM Environment) modulation system in each frequency band. The circuit block diagram (amplifier circuit) of the RF power module which can use two communication systems is shown. Note that the GMSK modulation method is a method used for communication of audio signals, and is a method of shifting the phase of a carrier wave according to transmission data. The EDGE modulation method is a method used for data communication and is a method in which an amplitude shift is further added to the phase shift of GMSK modulation.

図1に示されるように、RFパワーモジュール1の回路構成は、3つの増幅段102A1,102A2,102A3からなるGSM900(824〜915MHz)用の電力増幅回路102Aと、3つの増幅段102B1,102B2,102B3からなるDCS1800(1710〜1910MHz)用の電力増幅回路102Bと、それら電力増幅回路102A,102Bの増幅動作の制御や補佐などを行う周辺回路103と、GSM900用の入力端子104aおよび電力増幅回路102A(1段目の増幅段102A1)間の整合回路(入力整合回路)105Aと、DCS1800用の入力端子104bおよび電力増幅回路102B(1段目の増幅段102B1)間の整合回路(入力整合回路)105Bと、GSM900用の出力端子106aおよび電力増幅回路102A(3段目の増幅段102A3)間の整合回路(出力整合回路)107Aおよびローパスフィルタ(Low Pass Filter)108Aと、DCS1800用の出力端子106bおよび電力増幅回路102B(3段目の増幅段102B3)間の整合回路(出力整合回路)107Bおよびローパスフィルタ(Low Pass Filter)108Bとを有している。   As shown in FIG. 1, the circuit configuration of the RF power module 1 includes a power amplifier circuit 102A for GSM900 (824 to 915 MHz) including three amplifier stages 102A1, 102A2, and 102A3, and three amplifier stages 102B1, 102B2, and 102A2. A power amplifier circuit 102B for DCS1800 (1710 to 1910 MHz) comprising 102B3, a peripheral circuit 103 for controlling and assisting the amplification operation of these power amplifier circuits 102A and 102B, an input terminal 104a for GSM900, and a power amplifier circuit 102A A matching circuit (input matching circuit) 105A between the first amplification stage 102A1 and a matching circuit (input matching circuit) between the DCS 1800 input terminal 104b and the power amplification circuit 102B (first amplification stage 102B1) 105B and output terminal 1 for GSM900 6a and a power amplifier circuit 102A (third amplifier stage 102A3), a matching circuit (output matching circuit) 107A and a low-pass filter 108A, an output terminal 106b for DCS 1800, and a power amplifier circuit 102B (three stages) A matching circuit (output matching circuit) 107B and a low-pass filter (Low Pass Filter) 108B between the amplification stages 102B3) of the eye are provided.

GSM900用のローパスフィルタ108Aは、整合回路107Aと出力端子106aの間に設けられ、電力増幅回路102Aの出力が整合回路107Aを経てローパスフィルタ108Aに入力されるようになっている。DCS1800用のローパスフィルタ108Bは、整合回路107Bと出力端子106bの間に設けられ、電力増幅回路102Bの出力が整合回路107Bを経てローパスフィルタ108Bに入力されるようになっている。また、GSM900用の電力増幅回路102Aの増幅段102A1と増幅段102A2の間には段間用の整合回路(段間整合回路)102AM1が設けられ、増幅段102A2と増幅段102A3の間には段間用の整合回路(段間整合回路)102AM2が設けられ、DCS1800用の電力増幅回路102Bの増幅段102B1と増幅段102B2の間には段間用の整合回路(段間整合回路)102BM1が設けられ、増幅段102B2と増幅段102B3の間には段間用の整合回路(段間整合回路)102BM2が設けられている。   The low-pass filter 108A for GSM900 is provided between the matching circuit 107A and the output terminal 106a, and the output of the power amplifier circuit 102A is input to the low-pass filter 108A via the matching circuit 107A. The low-pass filter 108B for DCS 1800 is provided between the matching circuit 107B and the output terminal 106b, and the output of the power amplifier circuit 102B is input to the low-pass filter 108B via the matching circuit 107B. Further, an interstage matching circuit (interstage matching circuit) 102AM1 is provided between the amplification stage 102A1 and the amplification stage 102A2 of the power amplification circuit 102A for GSM900, and a stage is provided between the amplification stage 102A2 and the amplification stage 102A3. An inter-stage matching circuit (inter-stage matching circuit) 102AM2 is provided, and an inter-stage matching circuit (inter-stage matching circuit) 102BM1 is provided between the amplification stage 102B1 and the amplification stage 102B2 of the power amplification circuit 102B for the DCS 1800. An interstage matching circuit (interstage matching circuit) 102BM2 is provided between the amplification stage 102B2 and the amplification stage 102B3.

このうち、GSM900用の電力増幅回路102A(増幅段102A1〜102A3)と、DCS1800用の電力増幅回路102B(102B1〜102B3)と、周辺回路103とは、1つの半導体チップ(半導体増幅素子チップ、高周波用電力増幅素子チップ)2内に形成されている。他の形態として、GSM900用の電力増幅回路102A、DCS1800用の電力増幅回路102Bおよび周辺回路103を、複数の半導体チップにより形成することもでき、例えば、増幅段102A1,102B1が形成された半導体チップと、増幅段102A2,102B2が形成された半導体チップと、増幅段102A3,102B3が形成された半導体チップとを個別に形成することもできる。   Among these, the power amplification circuit 102A (amplification stages 102A1 to 102A3) for GSM900, the power amplification circuit 102B (102B1 to 102B3) for DCS1800, and the peripheral circuit 103 are one semiconductor chip (semiconductor amplification element chip, high frequency) Power amplifying element chip) 2. As another form, the power amplifying circuit 102A for GSM900, the power amplifying circuit 102B for DCS1800, and the peripheral circuit 103 can be formed by a plurality of semiconductor chips, for example, a semiconductor chip in which amplification stages 102A1 and 102B1 are formed. Alternatively, the semiconductor chip on which the amplification stages 102A2 and 102B2 are formed and the semiconductor chip on which the amplification stages 102A3 and 102B3 are formed can be formed individually.

周辺回路103は、制御回路103Aと、上記増幅段102A1〜102A3,102B1〜102B3にバイアス電圧を印加するバイアス回路103Bなどを有している。制御回路103Aは、上記電力増幅回路102A,102Bに印加する所望の電圧を発生する回路であり、電源制御回路103A1およびバイアス電圧生成回路103A2を有している。電源制御回路103A1は、上記増幅段102A1〜102A3,102B1〜102B3の各々の出力用の増幅素子(例えばMISFET)のドレイン端子に印加される第1電源電圧を生成する回路である。また、上記バイアス電圧生成回路103A2は、上記バイアス回路103Bを制御するための第1制御電圧を生成する回路である。ここでは、電源制御回路103A1が外部のベースバンド回路から供給される出力レベル指定信号に基づいて上記第1電源電圧を生成すると、バイアス電圧生成回路103A2が電源制御回路103A1で生成された上記第1電源電圧に基づいて、上記第1制御電圧を生成するようになっている。上記ベースバンド回路は、上記出力レベル指定信号を生成する回路である。この出力レベル指定信号は、電力増幅回路102A、102Bの出力レベルを指定する信号で、携帯電話と基地局との間の距離、すなわち、電波の強弱に応じた出力レベルに基づいて生成されているようになっている。   The peripheral circuit 103 includes a control circuit 103A and a bias circuit 103B for applying a bias voltage to the amplification stages 102A1 to 102A3 and 102B1 to 102B3. The control circuit 103A is a circuit that generates a desired voltage to be applied to the power amplifier circuits 102A and 102B, and includes a power supply control circuit 103A1 and a bias voltage generation circuit 103A2. The power supply control circuit 103A1 is a circuit that generates a first power supply voltage to be applied to the drain terminal of the output amplification element (for example, MISFET) of each of the amplification stages 102A1 to 102A3 and 102B1 to 102B3. The bias voltage generation circuit 103A2 is a circuit that generates a first control voltage for controlling the bias circuit 103B. Here, when the power supply control circuit 103A1 generates the first power supply voltage based on the output level designation signal supplied from the external baseband circuit, the bias voltage generation circuit 103A2 is generated by the power supply control circuit 103A1. The first control voltage is generated based on the power supply voltage. The baseband circuit is a circuit that generates the output level designation signal. This output level designation signal is a signal that designates the output level of the power amplifier circuits 102A and 102B, and is generated based on the distance between the mobile phone and the base station, that is, the output level corresponding to the strength of the radio wave. It is like that.

RFパワーモジュール1のGSM900用の入力端子104aに入力されたRF入力信号は、整合回路105Aを経て半導体チップ2に入力され、半導体チップ2内の電力増幅回路102A、すなわち3つの増幅段102A1〜102A3で増幅されて半導体チップ2から出力され、整合回路107Aおよびローパスフィルタ108Aを経てGSM900用の出力端子106aからRF出力信号として出力される。また、RFパワーモジュール1のDCS1800用の入力端子104bに入力されたRF入力信号は、整合回路105Bを経て半導体チップ2に入力され、半導体チップ2内の電力増幅回路102B、すなわち3つの増幅段102B1〜102B3で増幅されて半導体チップ2から出力され、整合回路107Bおよびローパスフィルタ108Bを経てDCS1800用の出力端子106bからRF出力信号として出力される。   The RF input signal input to the GSM 900 input terminal 104a of the RF power module 1 is input to the semiconductor chip 2 via the matching circuit 105A, and the power amplifier circuit 102A in the semiconductor chip 2, that is, the three amplification stages 102A1 to 102A3. And is output from the semiconductor chip 2 and output as an RF output signal from the output terminal 106a for GSM900 through the matching circuit 107A and the low-pass filter 108A. Further, the RF input signal input to the DCS 1800 input terminal 104b of the RF power module 1 is input to the semiconductor chip 2 via the matching circuit 105B, and the power amplifier circuit 102B in the semiconductor chip 2, that is, the three amplification stages 102B1. Is amplified by ˜102B3, outputted from the semiconductor chip 2, and outputted as an RF output signal from the output terminal 106b for DCS1800 through the matching circuit 107B and the low-pass filter 108B.

各整合回路はインピーダンスの整合を行う回路であり、ローパスフィルタ(ローパスフィルタ回路、バンドパスフィルタ、バンドパスフィルタ回路)108A,108Bは高調波を減衰させる回路である。電力増幅回路102A,102Bで高調波(2倍波や3倍波)成分が発生するが、電力増幅回路102A,102Bと出力端子106a,106bとの間にローパスフィルタ108A,108Bを介在させることで、増幅されたRF信号に含まれる高調波成分をローパスフィルタ108A,108Bで減衰させ、出力端子106a,106bから出力されるRF出力信号に高調波成分が含まれないようにすることができる。   Each matching circuit is a circuit that performs impedance matching, and low-pass filters (low-pass filter circuit, band-pass filter, band-pass filter circuit) 108A and 108B are circuits that attenuate harmonics. Harmonics (second harmonic and third harmonic) components are generated in the power amplifier circuits 102A and 102B, but low-pass filters 108A and 108B are interposed between the power amplifier circuits 102A and 102B and the output terminals 106a and 106b. The harmonic components included in the amplified RF signal can be attenuated by the low-pass filters 108A and 108B so that the RF output signals output from the output terminals 106a and 106b do not include harmonic components.

GSM900用の出力端子106aとGSM900用の電力増幅回路102Aとの間のGSM900用のローパスフィルタ(バンドパスフィルタ)108Aは、824〜915MHzの周波数帯の信号は通過させ、その周波数の2倍帯(1648〜1830MHz)や3倍帯(2472〜2745MHz)をカット(減衰)して通過させないように機能することができる。また、DCS1800用の出力端子106bとDCS1800用の電力増幅回路102Bとの間のDCS1800用のローパスフィルタ(バンドパスフィルタ)108Bは、1710〜1910MHzの周波数帯の信号は通過させ、その周波数の2倍帯(3420〜3820MHz)や3倍帯(5130〜5730MHz)をカット(減衰)して通過させないように機能することができる。従って、ローパスフィルタ108A,108Bは、所定の周波数帯の信号は通過させ、他の周波数帯の信号を減衰させるバンドパスフィルタとして機能することができる。   A GSM900 low-pass filter (bandpass filter) 108A between the GSM900 output terminal 106a and the GSM900 power amplifier circuit 102A passes a signal in the frequency band of 824 to 915 MHz, and doubles the frequency ( 1648 to 1830 MHz) and triple band (2472 to 2745 MHz) can be cut (attenuated) so as not to pass. The DCS1800 low-pass filter (bandpass filter) 108B between the DCS1800 output terminal 106b and the DCS1800 power amplifier circuit 102B passes a signal in the frequency band of 1710 to 1910 MHz and doubles the frequency. A band (3420 to 3820 MHz) or a triple band (5130 to 5730 MHz) can be cut (attenuated) so as not to pass. Therefore, the low-pass filters 108A and 108B can function as band-pass filters that pass signals in a predetermined frequency band and attenuate signals in other frequency bands.

このように、本実施の形態のRFパワーモジュール1は2系統(すなわちGSM900用およびDCS1800用)の電力増幅回路102A,102Bを有し、2系統の電力増幅回路102A,102Bのそれぞれにローパスフィルタ回路が接続(電気的に接続)されており、2系統の電力増幅回路102A,102Bの送信周波数帯は、それぞれ0.9GHz帯と1.8GHz帯である。   As described above, the RF power module 1 of the present embodiment has two systems (that is, for GSM900 and DCS1800) of power amplification circuits 102A and 102B, and each of the two systems of power amplification circuits 102A and 102B has a low-pass filter circuit. Are connected (electrically connected), and the transmission frequency bands of the two power amplifier circuits 102A and 102B are a 0.9 GHz band and a 1.8 GHz band, respectively.

図2は、ローパスフィルタ108A,108Bの回路構成例を示す回路図(等価回路図)である。各ローパスフィルタ108A,108Bは、複数のインダクタ素子111a,111b,111cおよび容量素子112a,112b,112cにより構成される。   FIG. 2 is a circuit diagram (equivalent circuit diagram) showing a circuit configuration example of the low-pass filters 108A and 108B. Each of the low-pass filters 108A and 108B includes a plurality of inductor elements 111a, 111b, and 111c and capacitive elements 112a, 112b, and 112c.

図2に示されるように、1つの並列共振回路(LC並列共振回路、並列共振器)113と2つの直列共振回路(LC直列共振回路、直列共振器)114,115とによって、各ローパスフィルタ108A,108Bが構成されている。本実施の形態では、インダクタ素子と容量素子が並列接続されたものを並列共振回路(並列共振器)といい、インダクタ素子と容量素子が直列接続されたものを直列共振回路(直列共振器)という。電力増幅回路102A,102Bの出力が整合回路107A,107Bを経てローパスフィルタ108A,108Bに接続(電気的に接続)されているので、電力増幅回路102A,102Bで増幅されたRF信号は、整合回路107A,107Bを経てローパスフィルタ108A,108Bの入力端子116に入力され、高調波成分を減衰してローパスフィルタ108A,108Bの出力端子117から出力される。   As shown in FIG. 2, each low-pass filter 108A includes one parallel resonance circuit (LC parallel resonance circuit, parallel resonator) 113 and two series resonance circuits (LC series resonance circuit, series resonator) 114, 115. , 108B are configured. In the present embodiment, an inductor element and a capacitor element connected in parallel is called a parallel resonance circuit (parallel resonator), and an inductor element and a capacitor element connected in series is called a series resonance circuit (series resonator). . Since the outputs of the power amplifier circuits 102A and 102B are connected (electrically connected) to the low-pass filters 108A and 108B via the matching circuits 107A and 107B, the RF signals amplified by the power amplifier circuits 102A and 102B The signals are input to the input terminal 116 of the low-pass filters 108A and 108B via 107A and 107B, and the harmonic components are attenuated and output from the output terminal 117 of the low-pass filters 108A and 108B.

並列共振回路113は、ローパスフィルタの入力端子116と出力端子117の間に並列に接続されたインダクタ素子111aと容量素子112aとによって形成されている。直列共振回路114は、ローパスフィルタの入力端子116とグランド端子118の間に直列に接続されたインダクタ素子111bと容量素子112bとによって形成されている。直列共振回路115は、ローパスフィルタの出力端子117とグランド端子119の間に直列に接続されたインダクタ素子111cと容量素子112cとによって形成されている。従って、入力端子116と出力端子117の間にインダクタ素子111aと容量素子112aが並列に接続され、入力端子116とグランド端子118の間にインダクタ素子111bと容量素子112bが直列に接続され、出力端子117とグランド端子119の間にインダクタ素子111cと容量素子112cが直列に接続されて、各ローパスフィルタ108A,108Bが形成されている。   The parallel resonant circuit 113 is formed by an inductor element 111a and a capacitive element 112a connected in parallel between the input terminal 116 and the output terminal 117 of the low-pass filter. The series resonant circuit 114 is formed by an inductor element 111b and a capacitive element 112b connected in series between the input terminal 116 and the ground terminal 118 of the low-pass filter. The series resonant circuit 115 is formed by an inductor element 111c and a capacitive element 112c connected in series between the output terminal 117 and the ground terminal 119 of the low-pass filter. Therefore, the inductor element 111a and the capacitive element 112a are connected in parallel between the input terminal 116 and the output terminal 117, and the inductor element 111b and the capacitive element 112b are connected in series between the input terminal 116 and the ground terminal 118, and the output terminal. Inductor element 111c and capacitive element 112c are connected in series between 117 and ground terminal 119 to form low-pass filters 108A and 108B.

なお、ローパスフィルタ108Aとローパスフィルタ108Bとは同様の回路構成を有しているが、インダクタ素子111a,111b,111cのインダクタンス値と容量素子112a,112b,112cの容量値は、ローパスフィルタ108Aとローパスフィルタ108Bとでは異なっている。各ローパスフィルタ108A,108Bで通過させる周波数帯、減衰させる周波数帯および減衰率などを考慮して、ローパスフィルタ108Aのインダクタ素子111a,111b,111cのインダクタンス値および容量素子112a,112b,112cの容量値と、ローパスフィルタ108Bのインダクタ素子111a,111b,111cのインダクタンス値および容量素子112a,112b,112cの容量値とを独立に設計することができる。   The low-pass filter 108A and the low-pass filter 108B have the same circuit configuration, but the inductance values of the inductor elements 111a, 111b, and 111c and the capacitance values of the capacitive elements 112a, 112b, and 112c are the same as those of the low-pass filter 108A. It is different from the filter 108B. Considering the frequency band to be passed by each low-pass filter 108A, 108B, the frequency band to be attenuated, the attenuation factor, etc., the inductance value of the inductor elements 111a, 111b, 111c of the low-pass filter 108A and the capacitance value of the capacitive elements 112a, 112b, 112c. In addition, the inductance values of the inductor elements 111a, 111b, and 111c of the low-pass filter 108B and the capacitance values of the capacitive elements 112a, 112b, and 112c can be designed independently.

本実施の形態では、ローパスフィルタ108A,108bのインダクタ素子111b,111cおよび容量素子112a,112b,112cは集積受動素子(IPD:Integrated Passive Device、後述する集積受動部品5に対応)からなり、集積受動素子内に上記インダクタ素子111b,111cおよび容量素子112a,112b,112cが形成される。ローパスフィルタ108A,108bのインダクタ素子111aは、空芯コイル(後述する空芯コイル6に対応)からなる。すなわち、インダクタ素子111b,111cおよび容量素子112a,112b,112cが形成された集積受動素子(集積受動部品5)と、インダクタ素子111aを構成する空芯コイル(空芯コイル6)とにより、ローパスフィルタ108Aまたはローパスフィルタ108Bが形成される。   In the present embodiment, the inductor elements 111b and 111c and the capacitive elements 112a, 112b, and 112c of the low-pass filters 108A and 108b are integrated passive elements (IPD: Integrated Passive Device, corresponding to an integrated passive component 5 described later), and are integrated passive. The inductor elements 111b and 111c and the capacitive elements 112a, 112b and 112c are formed in the element. The inductor element 111a of the low-pass filters 108A and 108b includes an air-core coil (corresponding to an air-core coil 6 described later). That is, the low-pass filter includes an integrated passive element (integrated passive component 5) in which the inductor elements 111b and 111c and the capacitive elements 112a, 112b, and 112c are formed, and an air-core coil (air-core coil 6) that constitutes the inductor element 111a. 108A or low-pass filter 108B is formed.

次に、図3は、本実施の形態のRFパワーモジュール1を用いたデジタル携帯電話機システムDPS(電子装置)の一例を示している。図3の符号ANTは信号電波の送受信用のアンテナ、符号151はフロントエンド・モジュール、符号152は音声信号をベースバンド信号に変換したり、受信信号を音声信号に変換したり、変調方式切換信号やバンド切換信号を生成したりするベースバンド回路、符号153は受信信号をダウンコンバートして復調しベースバンド信号を生成したり送信信号を変調したりする変復調用回路、FLT1,FLT2は受信信号からノイズや妨害波を除去するフィルタである。フィルタFLT1はGSM用、フィルタFLT2はDCS用である。ベースバンド回路152は、DSP(Digital Signal Processor)やマイクロプロセッサ、半導体メモリ等の複数の半導体集積回路で構成されている。フロントエンド・モジュール151は、スイッチ回路(アンテナスイッチ、アンテナスイッチ回路)154a,154b、コンデンサC5,C6および分波器156を有している。スイッチ回路154a,154bは送受信切り換え用のスイッチ回路、コンデンサC5,C6は受信信号から直流成分をカットする素子、分波器156は、GSM900帯の信号と、DCS1800帯の信号とを分波する回路であり、これら回路および素子は1つの配線基板上に搭載されてモジュールとされている。なお、スイッチ回路154a,154bの切換信号CNT1,CNT2は上記ベースバンド回路152から供給される。図3からも分かるように、電力増幅回路102A,102Bの出力が整合回路107A,107Bを経てローパスフィルタ108A,108Bに接続され、ローパスフィルタ108A,108Bの出力がスイッチ回路(アンテナスイッチ、アンテナスイッチ回路)154a,154bに接続されている。   Next, FIG. 3 shows an example of a digital cellular phone system DPS (electronic device) using the RF power module 1 of the present embodiment. Reference numeral ANT in FIG. 3 is an antenna for transmitting and receiving signal radio waves, reference numeral 151 is a front-end module, reference numeral 152 is a voice signal converted into a baseband signal, a received signal is converted into a voice signal, and a modulation system switching signal. And a baseband circuit for generating a band switching signal, 153 is a modulation / demodulation circuit for down-converting and demodulating the received signal to generate a baseband signal and modulating the transmitted signal, and FLT1 and FLT2 are received from the received signal This filter removes noise and interference. The filter FLT1 is for GSM, and the filter FLT2 is for DCS. The baseband circuit 152 includes a plurality of semiconductor integrated circuits such as a DSP (Digital Signal Processor), a microprocessor, and a semiconductor memory. The front end module 151 includes switch circuits (antenna switches and antenna switch circuits) 154a and 154b, capacitors C5 and C6, and a duplexer 156. The switch circuits 154a and 154b are switch circuits for switching between transmission and reception, the capacitors C5 and C6 are elements for cutting a DC component from the received signal, and the demultiplexer 156 is a circuit for demultiplexing a signal in the GSM900 band and a signal in the DCS1800 band These circuits and elements are mounted on one wiring board to form a module. The switching signals CNT1 and CNT2 of the switch circuits 154a and 154b are supplied from the baseband circuit 152. As can be seen from FIG. 3, the outputs of the power amplifier circuits 102A and 102B are connected to the low-pass filters 108A and 108B via the matching circuits 107A and 107B, and the outputs of the low-pass filters 108A and 108B are switched circuits (antenna switch, antenna switch circuit). 154a and 154b.

図4は、本実施の形態のRFパワーモジュール1の構造を示す概念的な上面図(平面図)であり、図5は本実施の形態のRFパワーモジュール1の概念的な断面図であり、図6は本実施の形態のRFパワーモジュール1の概念的な斜視図である。図4および図6は、封止樹脂7を透視した状態が示されている。また、図5は断面図(側面断面図)に対応するが、RFパワーモジュール1の概念的な構造が示されており、図4や図6の構造を所定の位置で切断した断面とは完全には一致していない。また、図4および図6はRFパワーモジュール1の概念的な構造が示されたものであり、図4の上面図と図6の斜視図とでは、配線基板3の上面3aでの各部品の配置位置は完全には一致していない。   FIG. 4 is a conceptual top view (plan view) showing the structure of the RF power module 1 of the present embodiment, and FIG. 5 is a conceptual cross-sectional view of the RF power module 1 of the present embodiment. FIG. 6 is a conceptual perspective view of the RF power module 1 of the present embodiment. 4 and 6 show a state in which the sealing resin 7 is seen through. 5 corresponds to a cross-sectional view (side cross-sectional view), but shows a conceptual structure of the RF power module 1 and is completely different from a cross-section obtained by cutting the structure of FIGS. 4 and 6 at a predetermined position. Does not match. 4 and 6 show the conceptual structure of the RF power module 1. In the top view of FIG. 4 and the perspective view of FIG. 6, the components on the top surface 3a of the wiring board 3 are shown. The arrangement position is not completely coincident.

図4〜図6に示される本実施の形態のRFパワーモジュール1は、配線基板(多層基板、多層配線基板、モジュール基板)3と、配線基板3上に搭載(実装)された半導体チップ(半導体素子、能動素子)2と、配線基板3上に搭載(実装)された受動部品(受動素子、チップ部品)4と、配線基板3上に搭載(実装)された集積受動部品(集積受動素子、IPD)5と、配線基板3上に搭載(実装)された空芯コイル6と、半導体チップ2、受動部品4、集積受動部品5および空芯コイル6を含む配線基板3の上面を覆う封止樹脂(封止樹脂部、封止部、封止体)7とを有している。半導体チップ2、受動部品4、集積受動部品5および空芯コイル6は、配線基板3の導体層(伝送線路)に電気的に接続されている。また、RFパワーモジュール1は、例えば図示しない外部回路基板またはマザーボードなどに実装することもできる。   The RF power module 1 of the present embodiment shown in FIGS. 4 to 6 includes a wiring board (multilayer board, multilayer wiring board, module board) 3 and a semiconductor chip (semiconductor) mounted (mounted) on the wiring board 3. Element, active element) 2, passive component (passive element, chip component) 4 mounted (mounted) on wiring substrate 3, and integrated passive component (integrated passive element, mounted) mounted on wiring substrate 3. IPD) 5, an air core coil 6 mounted (mounted) on the wiring substrate 3, and a sealing covering the upper surface of the wiring substrate 3 including the semiconductor chip 2, the passive component 4, the integrated passive component 5 and the air core coil 6. And a resin (sealing resin portion, sealing portion, sealing body) 7. The semiconductor chip 2, the passive component 4, the integrated passive component 5, and the air core coil 6 are electrically connected to the conductor layer (transmission line) of the wiring board 3. The RF power module 1 can also be mounted on, for example, an external circuit board (not shown) or a mother board.

配線基板3は、例えば、複数の絶縁体層(誘電体層)11と、複数の導体層または配線層(図示せず)とを積層して一体化した多層基板(多層配線基板)である。図5では、4つの絶縁体層11が積層されて配線基板3が形成されているが、積層される絶縁体層11の数はこれに限定されるものではなく種々変更可能である。配線基板3の絶縁体層11を形成する材料としては、例えばアルミナ(酸化アルミニウム、Al)などのようなセラミック材料を用いることができる。この場合、配線基板3はセラミック多層基板である。配線基板3の絶縁体層11の材料は、セラミック材料に限定されるものではなく種々変更可能であり、例えばガラスエポキシ樹脂などを用いても良い。 The wiring substrate 3 is, for example, a multilayer substrate (multilayer wiring substrate) in which a plurality of insulator layers (dielectric layers) 11 and a plurality of conductor layers or wiring layers (not shown) are stacked and integrated. In FIG. 5, four insulating layers 11 are laminated to form the wiring board 3, but the number of laminated insulating layers 11 is not limited to this and can be variously changed. As a material for forming the insulator layer 11 of the wiring board 3, for example, a ceramic material such as alumina (aluminum oxide, Al 2 O 3 ) can be used. In this case, the wiring board 3 is a ceramic multilayer board. The material of the insulator layer 11 of the wiring board 3 is not limited to a ceramic material and can be variously changed. For example, a glass epoxy resin may be used.

配線基板3の上面(表面、主面)3a上と下面(裏面、主面)3b上と絶縁体層11間とには、配線形成用の導体層(配線層、配線パターン、導体パターン)が形成されている。配線基板3の最上層の導体層によって、配線基板3の上面3aに導電体からなる基板側端子(端子、電極、伝送線路、配線パターン)12aが形成され、配線基板3の最下層の導体層によって、配線基板3の下面3bに導電体からなる外部接続端子(端子、電極、モジュール電極)12bが形成されている。外部接続端子12bは、例えば、図1における入力端子104a,104b、出力端子106a,106bなどに対応するものである。配線基板3の内部、すなわち絶縁体層11の間にも導体層(配線層、配線パターン、導体パターン)が形成されているが、図5では簡略化のために図示を省略している。また、配線基板3の導体層により形成される配線パターンのうち、基準電位供給用の配線パターン(例えば配線基板3の下面3bの基準電位供給用端子12cなど)は、絶縁体層11の配線形成面の大半の領域を覆うような矩形パターンで形成し、伝送線路用の配線パターンは帯状のパターンで形成することができる。   Between the upper surface (front surface, main surface) 3a and the lower surface (back surface, main surface) 3b of the wiring substrate 3 and between the insulator layers 11, there are wiring forming conductor layers (wiring layers, wiring patterns, conductor patterns). Is formed. By the uppermost conductor layer of the wiring board 3, a board-side terminal (terminal, electrode, transmission line, wiring pattern) 12 a made of a conductor is formed on the upper surface 3 a of the wiring board 3, and the lowermost conductor layer of the wiring board 3. Thus, an external connection terminal (terminal, electrode, module electrode) 12b made of a conductor is formed on the lower surface 3b of the wiring board 3. The external connection terminal 12b corresponds to, for example, the input terminals 104a and 104b and the output terminals 106a and 106b in FIG. A conductor layer (wiring layer, wiring pattern, conductor pattern) is also formed inside the wiring board 3, that is, between the insulator layers 11, but is not shown in FIG. 5 for simplification. Among the wiring patterns formed by the conductor layer of the wiring board 3, the wiring pattern for supplying the reference potential (for example, the reference potential supplying terminal 12 c on the lower surface 3 b of the wiring board 3) is used for forming the wiring of the insulator layer 11. The wiring pattern for the transmission line can be formed as a belt-like pattern so as to cover the most area of the surface.

配線基板3を構成する各導体層(配線層)は、必要に応じて絶縁体層11に形成されたビアホール(スルーホール)13内の導体または導体膜を通じて電気的に接続されている。従って、配線基板3の上面3aの基板側端子12aは、必要に応じて、配線基板3の上面3aおよび/または内部の配線層(絶縁体層11間の配線層)やビアホール13内の導体膜などを介して、配線基板3の下面3bの外部接続端子12bに電気的に接続されている。なお、ビアホール13のうち、半導体チップ2の下方に設けられたビアホール13aは、半導体チップ2で生じた熱を配線基板3の下面3b側に伝導させるためのサーマルビアとして機能することもできる。   Each conductor layer (wiring layer) constituting the wiring board 3 is electrically connected through a conductor or a conductor film in a via hole (through hole) 13 formed in the insulator layer 11 as necessary. Accordingly, the board-side terminal 12a on the upper surface 3a of the wiring board 3 is formed on the upper surface 3a of the wiring board 3 and / or an internal wiring layer (wiring layer between the insulator layers 11) or a conductor film in the via hole 13 as necessary. Etc., and electrically connected to the external connection terminal 12b on the lower surface 3b of the wiring board 3. Of the via holes 13, the via holes 13 a provided below the semiconductor chip 2 can also function as thermal vias for conducting heat generated in the semiconductor chip 2 to the lower surface 3 b side of the wiring substrate 3.

半導体チップ2は、図1の回路ブロック図において半導体チップ2を示す点線で囲まれた回路構成に対応する半導体集積回路が形成された半導体チップ2である。従って、半導体チップ2は増幅回路(電力増幅回路)を含んでおり、半導体チップ2内(または表層部分)には、電力増幅回路102A,102B(の増幅段102A1〜102A3,102B1〜102B3)を構成する半導体増幅素子(例えばMISFET(Metal Insulator Semiconductor Field Effect Transistor)、ヘテロ接合バイポーラトランジスタまたはHEMT(High Electron Mobility Transistor)など)、周辺回路103を構成する半導体素子および整合回路(段間整合回路)102AM1,102AM2,102BM1,102BM1を構成する受動素子などが形成されている。このように、RFパワーモジュール(電子装置)1は電力増幅回路(102A,102B)を有し、半導体チップ2はその電力増幅回路(102A,102B)を構成する能動素子である。半導体チップ2は、例えば、単結晶シリコンなどからなる半導体基板(半導体ウエハ)に半導体集積回路を形成した後、必要に応じて半導体基板の裏面研削を行ってから、ダイシングなどにより半導体基板を各半導体チップ2に分離したものである。   The semiconductor chip 2 is a semiconductor chip 2 on which a semiconductor integrated circuit corresponding to a circuit configuration surrounded by a dotted line indicating the semiconductor chip 2 in the circuit block diagram of FIG. 1 is formed. Therefore, the semiconductor chip 2 includes an amplifier circuit (power amplifier circuit), and the power amplifier circuits 102A and 102B (the amplifier stages 102A1 to 102A3 and 102B1 to 102B3) are configured in the semiconductor chip 2 (or the surface layer portion). Semiconductor amplifying elements (for example, MISFET (Metal Insulator Semiconductor Field Effect Transistor), heterojunction bipolar transistor or HEMT (High Electron Mobility Transistor)), semiconductor elements constituting the peripheral circuit 103 and matching circuit (interstage matching circuit) 102AM1, Passive elements constituting 102AM2, 102BM1, and 102BM1 are formed. As described above, the RF power module (electronic device) 1 includes the power amplification circuits (102A and 102B), and the semiconductor chip 2 is an active element constituting the power amplification circuit (102A and 102B). For example, the semiconductor chip 2 is formed by forming a semiconductor integrated circuit on a semiconductor substrate (semiconductor wafer) made of, for example, single crystal silicon, and then grinding the back surface of the semiconductor substrate as necessary, and then dicing or the like. The chip 2 is separated.

図7は、一例として、上記電力増幅回路102A,102B(の増幅段102A1〜102A3,102B1〜102B3)を構成する半導体増幅素子をLDMOSFET(Laterally Diffused Metal-Oxide-Semiconductor Field Effect Transistor、横方向拡散MOSFET)により形成した場合の半導体チップ2の要部断面図である。   FIG. 7 shows, as an example, an LDMOSFET (Laterally Diffused Metal-Oxide-Semiconductor Field Effect Transistor), a lateral diffusion MOSFET. 2 is a cross-sectional view of the main part of the semiconductor chip 2 when formed by (1).

図7に示されるように、p型単結晶シリコンからなる半導体基板201の主面には、p型単結晶シリコンからなるエピタキシャル層202が形成され、エピタキシャル層202の主面の一部には、LDMOSFETのドレインからソースへの空乏層の延びを抑えるパンチスルーストッパとしての機能するp型ウエル203が形成されている。p型ウエル203の表面には、酸化シリコンなどからなるゲート絶縁膜204を介してLDMOSFETのゲート電極205が形成されている。ゲート電極205は、例えばn型の多結晶シリコン膜と金属シリサイド膜の積層膜などからなり、ゲート電極205の側壁には、酸化シリコンなどからなるサイドウォールスペーサ206が形成されている。 As shown in FIG. 7, an epitaxial layer 202 made of p type single crystal silicon is formed on the main surface of a semiconductor substrate 201 made of p + type single crystal silicon, and a part of the main surface of the epitaxial layer 202 is formed. Is formed with a p-type well 203 that functions as a punch-through stopper that suppresses the extension of the depletion layer from the drain to the source of the LDMOSFET. On the surface of the p-type well 203, a gate electrode 205 of the LDMOSFET is formed via a gate insulating film 204 made of silicon oxide or the like. The gate electrode 205 is made of, for example, a laminated film of an n-type polycrystalline silicon film and a metal silicide film, and sidewall spacers 206 made of silicon oxide or the like are formed on the side walls of the gate electrode 205.

エピタキシャル層202の内部のチャネル形成領域を挟んで互いに離間する領域には、LDMOSFETのソース、ドレインが形成されている。ドレインは、チャネル形成領域に接するn型オフセットドレイン領域207と、n型オフセットドレイン領域207に接し、チャネル形成領域から離間して形成されたn型オフセットドレイン領域208と、n型オフセットドレイン領域208に接し、チャネル形成領域からさらに離間して形成されたn型ドレイン領域209とからなる。これらn型オフセットドレイン領域207、n型オフセットドレイン領域208およびn型ドレイン領域209のうち、ゲート電極205に最も近いn型オフセットドレイン領域207は不純物濃度が最も低く、ゲート電極205から最も離間したn型ドレイン領域209は不純物濃度が最も高い。 The source and drain of the LDMOSFET are formed in regions separated from each other across the channel formation region inside the epitaxial layer 202. Drain, n contact with the channel forming region - -type offset drain region 207, n - -type contact offset drain region 207, an n-type offset drain region 208 formed apart from the channel forming region, n-type offset drain region And an n + -type drain region 209 formed in contact with 208 and further away from the channel formation region. Of these n type offset drain region 207, n type offset drain region 208 and n + type drain region 209, n type offset drain region 207 closest to gate electrode 205 has the lowest impurity concentration and is the lowest from gate electrode 205. The separated n + -type drain region 209 has the highest impurity concentration.

LDMOSFETのソースは、チャネル形成領域に接するn型ソース領域210と、n型ソース領域210に接し、チャネル形成領域から離間して形成され、n型ソース領域210よりも不純物濃度が高いn型ソース領域211とからなる。n型ソース領域210の下部には、p型ハロー領域212が形成されている。 The source of the LDMOSFET, n contact with the channel forming region - -type source region 210, n - -type source region 210 in contact, are formed apart from the channel forming region, n - impurity concentration than -type source region 210 higher n And a + type source region 211. A p-type halo region 212 is formed below the n -type source region 210.

型ソース領域211の端部(n型ソース領域210と接する側と反対側の端部)には、n型ソース領域211と接するp型打抜き層214が形成されている。p型打抜き層214の表面近傍には、p型半導体領域215が形成されている。p型打抜き層214は、LDMOSFETのソースと半導体基板201とを電気的に接続するための導電層であり、例えばエピタキシャル層202に形成した溝213の内部に埋め込んだp型多結晶シリコン膜によって形成される。 A p-type punching layer 214 in contact with the n + -type source region 211 is formed at the end of the n + -type source region 211 (the end opposite to the side in contact with the n -type source region 210). A p + type semiconductor region 215 is formed near the surface of the p type punching layer 214. The p-type punching layer 214 is a conductive layer for electrically connecting the source of the LDMOSFET and the semiconductor substrate 201, and is formed by, for example, a p-type polycrystalline silicon film embedded in the groove 213 formed in the epitaxial layer 202. Is done.

LDMOSFETのp型打抜き層214(p型半導体領域215)、ソース(n型ソース領域211)およびドレイン(n型ドレイン領域209)のそれぞれの上部には、窒化シリコン膜221と酸化シリコン膜222とに形成されたコンタクトホール223内のプラグ224が接続されている。p型打抜き層214(p型半導体領域215)およびソース(n型ソース領域211)には、プラグ224を介してソース電極225が接続され、ドレイン(n型ドレイン領域209)には、プラグ224を介してドレイン電極226が接続されている。 A silicon nitride film 221 and a silicon oxide film are formed on the p-type punching layer 214 (p + -type semiconductor region 215), source (n + -type source region 211), and drain (n + -type drain region 209) of the LDMOSFET. A plug 224 in a contact hole 223 formed at 222 is connected. A source electrode 225 is connected to the p-type punching layer 214 (p + -type semiconductor region 215) and the source (n + -type source region 211) through a plug 224, and the drain (n + -type drain region 209) is connected to A drain electrode 226 is connected through a plug 224.

ドレイン電極226およびソース電極225のそれぞれには、ドレイン電極226およびソース電極225を覆う酸化シリコン膜227に形成されたスルーホール228を介して配線229が接続されている。配線229の上部には、酸化シリコン膜と窒化シリコン膜の積層膜からなる表面保護膜230が形成されている。また、半導体基板201の裏面にはソース裏面電極231が形成されている。   A wiring 229 is connected to each of the drain electrode 226 and the source electrode 225 through a through hole 228 formed in the silicon oxide film 227 that covers the drain electrode 226 and the source electrode 225. A surface protection film 230 made of a laminated film of a silicon oxide film and a silicon nitride film is formed on the wiring 229. A source back electrode 231 is formed on the back surface of the semiconductor substrate 201.

図8は、他の一例として、上記電力増幅回路102A,102B(の増幅段102A1〜102A3,102B1〜102B3)を構成する半導体増幅素子をヘテロ接合型バイポーラトランジスタ(HBT:Heterojunction Bipolar Transistor)により形成した場合の半導体チップ2の要部断面図である。   In FIG. 8, as another example, the semiconductor amplifying elements constituting the power amplifier circuits 102A and 102B (amplification stages 102A1 to 102A3 and 102B1 to 102B3) are formed by heterojunction bipolar transistors (HBTs). It is principal part sectional drawing of the semiconductor chip 2 in the case.

図8に示されるように、半絶縁性のGaAs基板(半導体基板)251上にn型GaAs層よりなるサブコレクタ層252が形成され、サブコレクタ層252上にHBT253が形成されている。 As shown in FIG. 8, a subcollector layer 252 made of an n + -type GaAs layer is formed on a semi-insulating GaAs substrate (semiconductor substrate) 251, and an HBT 253 is formed on the subcollector layer 252.

各HBT253は、サブコレクタ層252上に形成された金などからなるコレクタ電極254と、このコレクタ電極254とは所定間隔だけ離間して形成されたコレクタメサ255を有している。コレクタメサ255は、例えばn型GaAs層より形成され、コレクタメサ255とコレクタ電極254はサブコレクタ層252を介して電気的に接続されている。   Each HBT 253 has a collector electrode 254 made of gold or the like formed on the sub-collector layer 252 and a collector mesa 255 formed at a predetermined distance from the collector electrode 254. The collector mesa 255 is formed of, for example, an n-type GaAs layer, and the collector mesa 255 and the collector electrode 254 are electrically connected via the subcollector layer 252.

コレクタメサ255上には、例えばp型GaAs層よりなるベースメサ256が形成されている。ベースメサ256上の周辺領域には金等よりなるベース電極257が形成されている。ベースメサ256の略中央部上にエミッタ層258が形成され、エミッタ層258上にエミッタ電極259が形成されている。エミッタ層258は、例えばn型InGaP層、GaAs層およびInGaAs層を積層した層より形成され、エミッタ電極259は、例えばタングステンシリサイドから形成されている。このように、ベースメサ(p型GaAs層)256とエミッタ層(n型InGaP層)258との間には異種半導体接合(ヘテロ接合)が形成されている。   A base mesa 256 made of, for example, a p-type GaAs layer is formed on the collector mesa 255. A base electrode 257 made of gold or the like is formed in the peripheral region on the base mesa 256. An emitter layer 258 is formed on a substantially central portion of the base mesa 256, and an emitter electrode 259 is formed on the emitter layer 258. The emitter layer 258 is formed of, for example, an n-type InGaP layer, a GaAs layer, and an InGaAs layer, and the emitter electrode 259 is formed of, for example, tungsten silicide. As described above, a heterogeneous semiconductor junction (heterojunction) is formed between the base mesa (p-type GaAs layer) 256 and the emitter layer (n-type InGaP layer) 258.

コレクタ電極254には、絶縁膜261に形成されたコンタクトホール262を介してコレクタ配線263が接続されている。エミッタ電極259には、絶縁膜264,261に形成されたスルーホール265を介してエミッタ配線266が接続されている。エミッタ配線266よりも上層の構造については、ここでは図示およびその説明を省略する。   A collector wiring 263 is connected to the collector electrode 254 through a contact hole 262 formed in the insulating film 261. An emitter wiring 266 is connected to the emitter electrode 259 via a through hole 265 formed in the insulating films 264 and 261. Illustration and description of the structure above the emitter wiring 266 is omitted here.

図4〜図6に示されるように、半導体チップ2は配線基板3の上面3aの導体層14に、例えば半田15などの接合材(接着剤)によりフェイスアップでダイボンディングされている。半導体チップ2のダイボンディングには、半田15の代わりに銀ペーストなどを用いることもできる。半導体チップ2の表面(上面)に形成された電極(ボンディングパッド)2aは、ボンディングワイヤ8を介して配線基板3の上面3aの基板側端子12aに電気的に接続されている。また、半導体チップ2の裏面には裏面電極2bが形成されており、この半導体チップ2の裏面電極2bは、配線基板3の上面3aの導体層14に半田15などの接合材により接続(接合)され、更にビアホール13内の導体膜などを介して、配線基板3の下面3bの基準電位供給用端子12cに電気的に接続されている。   As shown in FIGS. 4 to 6, the semiconductor chip 2 is die-bonded to the conductor layer 14 on the upper surface 3 a of the wiring substrate 3 with a bonding material (adhesive) such as solder 15 face up. For die bonding of the semiconductor chip 2, silver paste or the like can be used instead of the solder 15. An electrode (bonding pad) 2 a formed on the surface (upper surface) of the semiconductor chip 2 is electrically connected to a substrate-side terminal 12 a on the upper surface 3 a of the wiring substrate 3 via a bonding wire 8. Further, a back electrode 2 b is formed on the back surface of the semiconductor chip 2, and the back electrode 2 b of the semiconductor chip 2 is connected (bonded) to the conductor layer 14 on the top surface 3 a of the wiring substrate 3 by a bonding material such as solder 15. Further, it is electrically connected to the reference potential supply terminal 12 c on the lower surface 3 b of the wiring substrate 3 through a conductor film in the via hole 13.

受動部品4は、抵抗素子(例えばチップ抵抗)、容量素子(例えばチップコンデンサ)またはインダクタ素子(例えばチップインダクタ)などの受動素子からなり、例えばチップ部品からなる。受動部品4は、例えば整合回路(入力整合回路)105A,105Bや整合回路(出力整合回路)107A,107Bなどを構成する受動部品である。また、整合回路(段間整合回路)102AM1,102AM2,102BM1,102BM1を構成する受動素子は、半導体チップ2内に形成しても、あるいは半導体チップ2内に形成せずに、受動部品4により形成してもよい。受動部品4は、配線基板3の上面3aの基板側端子12aに半田17などの導電性の良い接合材により実装されている。   The passive component 4 includes a passive element such as a resistance element (for example, a chip resistor), a capacitance element (for example, a chip capacitor), or an inductor element (for example, a chip inductor), and includes, for example, a chip component. The passive component 4 is a passive component that constitutes, for example, matching circuits (input matching circuits) 105A and 105B and matching circuits (output matching circuits) 107A and 107B. The passive elements constituting the matching circuits (interstage matching circuits) 102AM1, 102AM2, 102BM1, and 102BM1 are formed by the passive component 4 either in the semiconductor chip 2 or not in the semiconductor chip 2. May be. The passive component 4 is mounted on a board-side terminal 12 a on the upper surface 3 a of the wiring board 3 by a bonding material having good conductivity such as solder 17.

集積受動部品5は、上記ローパスフィルタ108A,108Bの一部を構成する集積受動素子(IPD:Integrated Passive Device)であり、集積受動部品5内に、上記インダクタ素子111b,111cおよび容量素子112a,112b,112cが形成されている。本実施の形態では、集積受動素子(集積受動部品、IPD)とは、基板上に複数の受動素子が形成され、能動素子は形成されていないものをいう。基板上の導電体層および/または絶縁体層により複数の受動素子が形成されて集積受動素子が形成される。集積受動素子を構成する基板としては、主としてシリコン単結晶などからなる半導体基板が用いられるが、他の形態としてGaAs(ガリウムヒ素)基板や、サファイア基板またはガラス基板などの絶縁性の基板などを用いることもできる。   The integrated passive component 5 is an integrated passive device (IPD) that forms part of the low-pass filters 108A and 108B. The integrated passive component 5 includes the inductor elements 111b and 111c and the capacitive elements 112a and 112b. , 112c are formed. In the present embodiment, an integrated passive element (integrated passive component, IPD) refers to an element in which a plurality of passive elements are formed on a substrate and no active element is formed. A plurality of passive elements are formed by the conductor layer and / or the insulator layer on the substrate to form an integrated passive element. As a substrate constituting the integrated passive element, a semiconductor substrate mainly made of a silicon single crystal or the like is used. As other forms, a GaAs (gallium arsenide) substrate, an insulating substrate such as a sapphire substrate or a glass substrate, or the like is used. You can also.

集積受動部品5の表面(受動素子形成側の主面)5aには、複数のバンプ電極(突起状電極)18(後述するバンプ電極64に対応)が形成されている。バンプ電極18は、例えば半田バンプなどである。バンプ電極18として金バンプなどを用いることもできる。バンプ電極18は、集積受動部品5内に形成された受動素子(インダクタ素子111b,111cおよび容量素子112a,112b,112c)に電気的に接続されている。   A plurality of bump electrodes (projection electrodes) 18 (corresponding to bump electrodes 64 to be described later) are formed on the surface (main surface on the passive element forming side) 5a of the integrated passive component 5. The bump electrode 18 is, for example, a solder bump. A gold bump or the like can be used as the bump electrode 18. The bump electrode 18 is electrically connected to passive elements (inductor elements 111b and 111c and capacitive elements 112a, 112b and 112c) formed in the integrated passive component 5.

集積受動部品5は、配線基板3の上面3aにフリップチップ接続されている。すなわち、集積受動部品5は、その裏面(受動素子形成側の主面とは逆側の主面)5bが上方を向き、その表面(受動素子形成側の主面)5aが配線基板3の上面3aに対向する向きで、配線基板3の上面3aに搭載(実装)されている。このため、集積受動部品5は配線基板3の上面3aにフェースダウンで実装されている。集積受動部品5の表面5aのバンプ電極18は、配線基板3の上面3aの基板側端子12aに接合され、電気的に接続されている。従って、集積受動部品5に形成された複数の受動素子(インダクタ素子111b,111cおよび容量素子112a,112b,112c)は、バンプ電極18を介して配線基板3の上面3aの基板側端子12aに電気的に接続される。   The integrated passive component 5 is flip-chip connected to the upper surface 3 a of the wiring board 3. That is, the integrated passive component 5 has its back surface (main surface opposite to the main surface on the passive element formation side) 5b facing upward, and its surface (main surface on the passive element formation side) 5a is the upper surface of the wiring board 3. It is mounted (mounted) on the upper surface 3a of the wiring board 3 in a direction facing the 3a. Therefore, the integrated passive component 5 is mounted face down on the upper surface 3 a of the wiring board 3. The bump electrode 18 on the surface 5 a of the integrated passive component 5 is joined to and electrically connected to the board-side terminal 12 a on the upper surface 3 a of the wiring board 3. Therefore, a plurality of passive elements (inductor elements 111b and 111c and capacitive elements 112a, 112b, and 112c) formed in the integrated passive component 5 are electrically connected to the board-side terminal 12a on the upper surface 3a of the wiring board 3 via the bump electrodes 18. Connected.

本実施の形態では、半導体基板上に複数の受動素子(複数のインダクタ素子111b,111cおよび複数の容量素子112a,112b,112c)を形成した集積受動部品5を配線基板3上に実装してRFパワーモジュール1を形成しているので、個々の受動素子(インダクタ素子111b,111cおよび容量素子112a,112b,112c)を個別のチップ部品として配線基板3上に実装した場合に比較して、RFパワーモジュール1の小型化が可能になる。   In the present embodiment, an integrated passive component 5 in which a plurality of passive elements (a plurality of inductor elements 111b and 111c and a plurality of capacitive elements 112a, 112b, and 112c) are formed on a semiconductor substrate is mounted on the wiring board 3 and RF. Since the power module 1 is formed, compared with the case where individual passive elements (inductor elements 111b and 111c and capacitive elements 112a, 112b and 112c) are mounted on the wiring board 3 as individual chip components, the RF power The module 1 can be downsized.

空芯コイル6は、上記ローパスフィルタ108A,108Bの一部を構成するインダクタ素子であり、上記インダクタ素子111aに対応するインダクタ素子である。空芯コイル6は、絶縁被膜で覆われた導体線(例えば銅線)を螺旋状に複数回巻くことにより形成されており、その導体線の両端部は絶縁被膜が除去されて、半田などの接合材により配線基板3の上面3aの基板側端子12aに接合され、電気的に接続されている。   The air-core coil 6 is an inductor element that constitutes a part of the low-pass filters 108A and 108B, and is an inductor element corresponding to the inductor element 111a. The air-core coil 6 is formed by winding a conductor wire (for example, a copper wire) covered with an insulating film a plurality of times in a spiral shape. The bonding material is bonded to and electrically connected to the board-side terminal 12 a on the upper surface 3 a of the wiring board 3.

本実施の形態では、インダクタ素子111aを構成する空芯コイル6と、内部に複数のインダクタ素子111b,111cおよび容量素子112a,112b,112cが形成された集積受動部品5とにより、上記各ローパスフィルタ108A,108Bが形成されている。   In the present embodiment, each of the low-pass filters is formed by the air-core coil 6 constituting the inductor element 111a and the integrated passive component 5 in which a plurality of inductor elements 111b and 111c and capacitive elements 112a, 112b, and 112c are formed. 108A and 108B are formed.

半導体チップ2、受動部品4、集積受動部品5または空芯コイル6が電気的に接続された配線基板3の上面3aの基板側端子12a間は、必要に応じて配線基板3の上面または内部の配線層やビアホール13内の導体膜などを介して結線され、配線基板3の下面3bの外部接続端子12bまたは基準電位供給用端子12cに電気的に接続されている。   Between the substrate-side terminals 12a of the upper surface 3a of the wiring substrate 3 to which the semiconductor chip 2, the passive component 4, the integrated passive component 5 or the air-core coil 6 is electrically connected, the upper surface of the wiring substrate 3 or the inside of the wiring substrate 3 as necessary. The wiring is connected through a wiring layer, a conductor film in the via hole 13, and the like, and is electrically connected to the external connection terminal 12 b or the reference potential supply terminal 12 c on the lower surface 3 b of the wiring board 3.

封止樹脂7は、半導体チップ2、受動部品4、集積受動部品5およびボンディングワイヤ8を覆うように配線基板3上に形成されている。封止樹脂7は、例えばエポキシ樹脂などの樹脂材料からなり、フィラーなどを含有することもできる。   The sealing resin 7 is formed on the wiring substrate 3 so as to cover the semiconductor chip 2, the passive component 4, the integrated passive component 5, and the bonding wire 8. The sealing resin 7 is made of, for example, a resin material such as an epoxy resin, and can contain a filler.

次に、本実施の形態で用いられる集積受動部品5について、より詳細に説明する。まず、本実施の形態の集積受動部品5の製造工程の一例を図面を参照して説明する。   Next, the integrated passive component 5 used in the present embodiment will be described in more detail. First, an example of the manufacturing process of the integrated passive component 5 of the present embodiment will be described with reference to the drawings.

図9〜図16は、本実施の形態の集積受動部品5の製造工程中の要部断面図である。本実施の形態の集積受動部品5は、例えば次のようにして製造することができる。   9-16 is principal part sectional drawing in the manufacturing process of the integrated passive component 5 of this Embodiment. The integrated passive component 5 of the present embodiment can be manufactured, for example, as follows.

まず、図9に示されるように、例えばシリコン単結晶などからなる半導体基板(半導体ウエハ)31(以下基板31という)を準備する。基板31としてシリコン単結晶などからなる半導体基板を用いれば、後述するように、例えばウエハプロセスを経てウエハに形成された複数のIPDチップに対して、ウエハの状態のまま一括してパッケージ・プロセスを施す、いわゆるウエハプロセスパッケージ(Wafer Process Package;以下、WPPと略す)技術により集積受動部品5を製造するのが容易である。他の形態として、GaAs(ガリウムヒ素)基板や、サファイア基板またはガラス基板などの絶縁性の基板などを基板31に用いることも可能である。   First, as shown in FIG. 9, a semiconductor substrate (semiconductor wafer) 31 (hereinafter referred to as a substrate 31) made of, for example, a silicon single crystal is prepared. If a semiconductor substrate made of a silicon single crystal or the like is used as the substrate 31, as will be described later, for example, a plurality of IPD chips formed on the wafer through the wafer process can be collectively packaged in the wafer state. It is easy to manufacture the integrated passive component 5 by a so-called wafer process package (hereinafter referred to as WPP) technology. As another form, an insulating substrate such as a GaAs (gallium arsenide) substrate, a sapphire substrate, or a glass substrate can be used for the substrate 31.

次に、例えば熱酸化法またはCVD(Chemical Vapor Deposition)などを用いて、基板31の表面に絶縁膜(酸化膜、酸化シリコン膜)32を形成する。なお、基板31として絶縁性の基板(例えばガラス基板)を用いた場合などは、絶縁膜32の形成を省略することもできる。   Next, an insulating film (oxide film, silicon oxide film) 32 is formed on the surface of the substrate 31 using, for example, a thermal oxidation method or CVD (Chemical Vapor Deposition). In addition, when an insulating substrate (for example, a glass substrate) is used as the substrate 31, the formation of the insulating film 32 can be omitted.

次に、絶縁膜32上に、例えばアルミニウム(Al)合金膜を主体とする導電体膜(導電体層)を形成し、フォトリソグラフィ技術およびドライエッチング技術を用いてこの導電体膜をパターニングすることで、パターニングされた導電体膜(導電体層、アルミニウム合金膜)からなる配線(第1層配線、アルミニウム配線)33を形成する。後述するように、この配線33により、MIM(Metal Insulator Metal)型の容量素子(MIMキャパシタ)34の下部電極34aが形成される。   Next, a conductor film (conductor layer) mainly composed of, for example, an aluminum (Al) alloy film is formed on the insulating film 32, and this conductor film is patterned using a photolithography technique and a dry etching technique. Thus, a wiring (first layer wiring, aluminum wiring) 33 made of the patterned conductor film (conductor layer, aluminum alloy film) is formed. As will be described later, the wiring 33 forms a lower electrode 34 a of a MIM (Metal Insulator Metal) type capacitive element (MIM capacitor) 34.

次に、図10に示されるように、基板31(絶縁膜32)上に配線33を覆うように絶縁膜(層間絶縁膜)35を形成する。絶縁膜35は、層間絶縁膜として機能し、例えば酸化シリコン膜などからなる。   Next, as illustrated in FIG. 10, an insulating film (interlayer insulating film) 35 is formed on the substrate 31 (insulating film 32) so as to cover the wiring 33. The insulating film 35 functions as an interlayer insulating film, and is made of, for example, a silicon oxide film.

次に、絶縁膜35上に形成したフォトレジストパターン(図示せず)をエッチングマスクとして絶縁膜35をドライエッチングすることにより、絶縁膜35に開口部(スルーホール)36を形成する。開口部36の底部では配線33(下部電極34a)が露出する。   Next, the insulating film 35 is dry-etched using a photoresist pattern (not shown) formed on the insulating film 35 as an etching mask, thereby forming an opening (through hole) 36 in the insulating film 35. At the bottom of the opening 36, the wiring 33 (lower electrode 34a) is exposed.

次に、図11に示されるように、開口部36の底部および側壁上を含む絶縁膜35上に、キャパシタの容量絶縁膜としての絶縁膜37(例えば窒化シリコン膜など)を形成し、フォトリソグラフィ法およびドライエッチング法を用いてこの絶縁膜37をパターニングする。パターニングされた絶縁膜37が開口部36の底部の下部電極34a(配線33)上に残存し、MIM型の容量素子34の容量絶縁膜34bとなる。それから、図12に示されるように、フォトレジストパターン(図示せず)をエッチングマスクとして絶縁膜35をドライエッチングすることにより、開口部(スルーホール)38を形成する。開口部38の底部では配線33が露出する。   Next, as shown in FIG. 11, an insulating film 37 (for example, a silicon nitride film) as a capacitor insulating film of the capacitor is formed on the insulating film 35 including the bottom and side walls of the opening 36, and photolithography is performed. The insulating film 37 is patterned using a method and a dry etching method. The patterned insulating film 37 remains on the lower electrode 34 a (wiring 33) at the bottom of the opening 36, and becomes a capacitive insulating film 34 b of the MIM type capacitive element 34. Then, as shown in FIG. 12, an opening (through hole) 38 is formed by dry etching the insulating film 35 using a photoresist pattern (not shown) as an etching mask. The wiring 33 is exposed at the bottom of the opening 38.

次に、基板31(絶縁膜35)上に、開口部36,38内を埋めるように、例えばアルミニウム(Al)合金膜を主体とする導電体膜(導電体層)を形成し、フォトリソグラフィ法およびドライエッチング法を用いてこの導電体膜をパターニングすることで、パターニングされた導電体膜(導電体層、アルミニウム合金膜)により配線(第2層配線、アルミニウム配線)41を形成する。配線41は開口部38の底部で配線33に電気的に接続される。キャパシタ形成領域では、配線33からなる下部電極34a上に容量絶縁膜34b(絶縁膜37)を介して形成された配線41により、MIM型の容量素子34の上部電極34cが形成される。従って、下部電極34a(配線33)、容量絶縁膜34b(絶縁膜37)および上部電極34c(配線41)により、上記容量素子112a,112b,112cを構成するMIM(Metal Insulator Metal)型の容量素子(MIMキャパシタ)34が形成される。   Next, a conductor film (conductor layer) mainly composed of, for example, an aluminum (Al) alloy film is formed on the substrate 31 (insulating film 35) so as to fill the openings 36 and 38, and photolithography is performed. Then, by patterning this conductor film using a dry etching method, a wiring (second layer wiring, aluminum wiring) 41 is formed from the patterned conductor film (conductor layer, aluminum alloy film). The wiring 41 is electrically connected to the wiring 33 at the bottom of the opening 38. In the capacitor formation region, the upper electrode 34c of the MIM type capacitive element 34 is formed by the wiring 41 formed on the lower electrode 34a made of the wiring 33 via the capacitive insulating film 34b (insulating film 37). Accordingly, the MIM (Metal Insulator Metal) type capacitive element that constitutes the capacitive elements 112a, 112b, 112c by the lower electrode 34a (wiring 33), the capacitive insulating film 34b (insulating film 37) and the upper electrode 34c (wiring 41). (MIM capacitor) 34 is formed.

次に、図13に示されるように、基板31(絶縁膜35)上に配線41を覆うように、酸化シリコン膜、窒化シリコン膜またはこれらの積層膜などからなる相対的に薄い絶縁膜43aを形成してから、絶縁膜43a上に相対的に厚い表面保護膜としての絶縁膜(保護膜、保護樹脂膜、樹脂材料膜)43を形成する。絶縁膜43は、例えばポリイミド樹脂(樹脂材料)などの樹脂材料膜からなる。それから、絶縁膜43,43aの一部を選択的に除去して開口部44を形成し、開口部44の底部で配線41の一部を露出して配線41からなるパッド部(パッド電極)45を形成する。   Next, as shown in FIG. 13, a relatively thin insulating film 43a made of a silicon oxide film, a silicon nitride film, or a laminated film thereof is formed on the substrate 31 (insulating film 35) so as to cover the wiring 41. After the formation, an insulating film (protective film, protective resin film, resin material film) 43 as a relatively thick surface protective film is formed on the insulating film 43a. The insulating film 43 is made of a resin material film such as polyimide resin (resin material). Then, a part of the insulating films 43, 43 a is selectively removed to form an opening 44, and a part of the wiring 41 is exposed at the bottom of the opening 44 to make a pad part (pad electrode) 45 made of the wiring 41. Form.

このように、図9〜図13のようにして、基板31に対してウエハ・プロセスを施す。ここでウエハ・プロセスは、前工程とも呼ばれ、一般的に、半導体ウエハ(基板31)の主面上に種々の素子(ここでは受動素子)や配線層(およびパッド電極)を形成し、表面保護膜を形成した後、半導体ウエハに形成された複数のチップ領域(各チップ領域からIPDが形成される)の各々の電気的試験をプローブ等により行える状態にするまでの工程を言う。なお、上記絶縁膜43は、ウエハ・プロセスを施した半導体ウエハにおいては、最上層となる。   In this way, the wafer process is performed on the substrate 31 as shown in FIGS. Here, the wafer process is also called a pre-process, and generally, various elements (passive elements here) and wiring layers (and pad electrodes) are formed on the main surface of the semiconductor wafer (substrate 31), and the surface This refers to the process from the formation of the protective film until the electrical test of each of a plurality of chip regions (IPDs are formed from the respective chip regions) formed on the semiconductor wafer can be performed with a probe or the like. The insulating film 43 is the uppermost layer in a semiconductor wafer subjected to a wafer process.

上記のようなウエハ・プロセス(前処理)工程によって図13の構造が得られた後、図14に示されるように、基板31(の受動素子を形成した側の主面)上にシード膜51を形成する。シード膜51は、例えばクロム(Cr)膜などからなり、例えばスパッタリング法によって形成することができる。これにより、開口部44で露出するパッド部45(配線41)上を含む絶縁膜43上にシード膜51が形成される。それから、シード膜51上にフォトレジストパターン(図示せず)を形成する。このフォトレジストパターンは、後述する配線53を形成すべき領域以外の領域に形成され、配線53を形成すべき領域では、シード膜51が露出する。   After the structure of FIG. 13 is obtained by the wafer process (pretreatment) process as described above, as shown in FIG. 14, the seed film 51 is formed on the substrate 31 (the main surface on which the passive elements are formed). Form. The seed film 51 is made of, for example, a chromium (Cr) film or the like, and can be formed by, for example, a sputtering method. As a result, the seed film 51 is formed on the insulating film 43 including the pad portion 45 (wiring 41) exposed at the opening 44. Then, a photoresist pattern (not shown) is formed on the seed film 51. This photoresist pattern is formed in a region other than the region where the wiring 53 to be described later is to be formed, and the seed film 51 is exposed in the region where the wiring 53 is to be formed.

次に、例えばめっき法を用いて配線(再配置配線層、再配線)53を形成する。例えば、上記レジストパターンから露出するシード膜51上に、銅(Cu)膜を形成することで、銅膜(導電体層)からなる配線(第3層配線、銅配線)53を形成することができる。配線53は、絶縁膜43,43aの開口部44の底部で配線41(パッド部45)に電気的に接続される。この配線53を絶縁膜43上に渦巻状のパターン(スパイラルパターン)に形成することにより、上記インダクタ素子111b,111cを構成するスパイラルインダクタ(スパイラルコイル)が形成される。配線53の厚み(膜厚)は、ウエハ・プロセス(前処理)工程で形成される配線33の厚み(膜厚)および配線41の厚み(膜厚)よりも相対的に厚い。配線33,41,53は導電体材料からなるが、配線53の材料は、ウエハ・プロセス(前処理)工程で形成される配線33,41の材料とは異なっており、上記のように配線53は銅(Cu)を主成分とし、配線33,41はアルミニウム(Al)を主成分としている。   Next, the wiring (rearranged wiring layer, rewiring) 53 is formed by using, for example, a plating method. For example, by forming a copper (Cu) film on the seed film 51 exposed from the resist pattern, a wiring (third layer wiring, copper wiring) 53 made of a copper film (conductor layer) can be formed. it can. The wiring 53 is electrically connected to the wiring 41 (pad portion 45) at the bottom of the opening 44 of the insulating films 43 and 43a. By forming the wiring 53 in a spiral pattern (spiral pattern) on the insulating film 43, spiral inductors (spiral coils) constituting the inductor elements 111b and 111c are formed. The thickness (film thickness) of the wiring 53 is relatively larger than the thickness (film thickness) of the wiring 33 and the thickness (film thickness) of the wiring 41 formed in the wafer process (pretreatment) step. The wirings 33, 41, and 53 are made of a conductive material. However, the material of the wiring 53 is different from the material of the wirings 33 and 41 formed in the wafer process (pretreatment) process, and the wiring 53 is formed as described above. Is mainly composed of copper (Cu), and the wirings 33 and 41 are mainly composed of aluminum (Al).

また、上記のように配線41上には、酸化シリコン膜、窒化シリコン膜またはこれらの積層膜などからなる絶縁膜43aと、例えばポリイミド樹脂などの樹脂材料膜からなる絶縁膜43とが形成されており、この樹脂材料膜からなる絶縁膜43上に配線53が形成される。従って、基板31上に形成された配線(第1導体層)33、と、配線(第1導体層)33よりも上層の配線(第2導体層)41と、配線33および配線41間の絶縁膜37(容量絶縁膜34b)とにより上記容量素子112a,112b,112cを構成する容量素子34が形成され、配線41上には絶縁膜43a(下層側)と絶縁膜43(上層側)とからなる層間絶縁膜が形成され、この層間絶縁膜(絶縁膜43a、樹脂材料膜)上に形成された配線(第3導体層、銅配線)53により上記インダクタ素子111b,111cを構成するスパイラルインダクタが形成される。   Further, as described above, the insulating film 43a made of a silicon oxide film, a silicon nitride film, or a laminated film thereof, and the insulating film 43 made of a resin material film such as polyimide resin are formed on the wiring 41 as described above. A wiring 53 is formed on the insulating film 43 made of this resin material film. Accordingly, the wiring (first conductor layer) 33 formed on the substrate 31, the wiring (second conductor layer) 41 above the wiring (first conductor layer) 33, and the insulation between the wiring 33 and the wiring 41. The capacitor 37 constituting the capacitor elements 112a, 112b, and 112c is formed by the film 37 (capacitor insulating film 34b). On the wiring 41, the insulating film 43a (lower layer side) and the insulating film 43 (upper layer side) are formed. A spiral inductor constituting the inductor elements 111b and 111c is formed by wiring (third conductor layer, copper wiring) 53 formed on the interlayer insulating film (insulating film 43a, resin material film). It is formed.

その後、上記レジストパターンを除去し、それから軽いエッチングを行うことで、シード膜51の配線53で覆われていない部分(すなわち除去前のレジストパターンによって覆われていた部分)を除去する。これにより、図14の構造が得られる。   Thereafter, the resist pattern is removed, and then light etching is performed to remove a portion of the seed film 51 not covered with the wiring 53 (that is, a portion covered with the resist pattern before removal). Thereby, the structure of FIG. 14 is obtained.

上記シード膜51は、銅の拡散防止機能や、ポリイミド樹脂(絶縁膜43)と配線53の接着性を向上させる機能などを有しており、クロム(Cr)に限定されるものではなく種々変更可能であり、例えばチタン、チタンタングステン、窒化チタンまたはタングステンなどを用いることもできる。   The seed film 51 has a copper diffusion preventing function and a function of improving the adhesion between the polyimide resin (insulating film 43) and the wiring 53, and is not limited to chromium (Cr) but can be variously changed. For example, titanium, titanium tungsten, titanium nitride, tungsten, or the like can be used.

次に、図15に示されるように、開口部を有するレジストパターン(図示せず)を絶縁膜43上に形成し、レジストパターンの開口部の底部で露出する配線53上にニッケル(Ni)膜54を例えばめっき法などを用いて形成する。ニッケル膜54の形成後、上記レジストパターンは除去する。   Next, as shown in FIG. 15, a resist pattern (not shown) having an opening is formed on the insulating film 43, and a nickel (Ni) film is formed on the wiring 53 exposed at the bottom of the opening of the resist pattern. 54 is formed using, for example, a plating method. After the nickel film 54 is formed, the resist pattern is removed.

次に、基板31(絶縁膜43)上に、配線53およびニッケル膜54を覆うように、表面保護膜として例えばポリイミド樹脂などの樹脂材料膜からなる絶縁膜(保護膜、保護樹脂膜、パッシベーション膜)61を形成する。これにより、配線53が表面保護膜としての絶縁膜61により被覆される。最上層の絶縁膜61をポリイミド樹脂などのような有機系絶縁膜とすることで、比較的軟らかい有機系絶縁膜を最上層としてチップ(集積受動部品)の取り扱いを容易にすることができる。また、最上層の絶縁膜61を酸化シリコン膜、窒化シリコン膜あるいはそれらの積層膜により形成することもでき、これにより、配線53により形成されるスパイラルインダクタ(インダクタ素子111b,111cに対応)の放熱特性を向上させることができる。   Next, an insulating film (protective film, protective resin film, passivation film) made of a resin material film such as a polyimide resin is used as a surface protective film so as to cover the wiring 53 and the nickel film 54 on the substrate 31 (insulating film 43). ) 61 is formed. Thereby, the wiring 53 is covered with the insulating film 61 as a surface protective film. By using an organic insulating film such as polyimide resin as the uppermost insulating film 61, it is possible to easily handle a chip (integrated passive component) with a relatively soft organic insulating film as the uppermost layer. In addition, the uppermost insulating film 61 can be formed of a silicon oxide film, a silicon nitride film, or a laminated film thereof, and thereby heat radiation of a spiral inductor (corresponding to the inductor elements 111b and 111c) formed by the wiring 53. Characteristics can be improved.

次に、絶縁膜61に、配線53の一部を露出する開口部62を形成する。開口部62の底部では、ニッケル膜54が露出する。   Next, an opening 62 exposing a part of the wiring 53 is formed in the insulating film 61. At the bottom of the opening 62, the nickel film 54 is exposed.

次に、図16に示されるように、例えばめっき法などを用いて、開口部62で露出する配線53(上のニッケル膜54)上に端子表面膜(バンプ下地金属層)としての金(Au)膜63を形成する。また、開口部62の形成後に、開口部62で露出する配線53上に上記ニッケル膜54を形成し、このニッケル膜54上に金(Au)膜63を形成することもできる。   Next, as shown in FIG. 16, gold (Au) as a terminal surface film (bump base metal layer) is formed on the wiring 53 (the upper nickel film 54) exposed in the opening 62 by using, for example, a plating method. ) A film 63 is formed. Further, after the opening 62 is formed, the nickel film 54 may be formed on the wiring 53 exposed in the opening 62, and the gold (Au) film 63 may be formed on the nickel film 54.

次に、開口部62で露出する配線53上の金膜63上にバンプ電極64(上記バンプ電極18に対応)を形成する。バンプ電極64は、例えば半田バンプなどからなり、例えば、印刷法などにより半田ペーストを印刷した後、熱処理を施すことにより、バンプ電極64を形成することができる。バンプ電極64(すなわち上記バンプ電極18)は、集積受動部品5の端子(外部接続端子)であり、上記ローパスフィルタ108A,108Bの入力端子116、出力端子117またはグランド端子118,119に対応する。   Next, a bump electrode 64 (corresponding to the bump electrode 18) is formed on the gold film 63 on the wiring 53 exposed at the opening 62. The bump electrode 64 is made of, for example, a solder bump. For example, the bump electrode 64 can be formed by printing a solder paste by a printing method or the like and then performing a heat treatment. The bump electrode 64 (that is, the bump electrode 18) is a terminal (external connection terminal) of the integrated passive component 5, and corresponds to the input terminal 116, the output terminal 117, or the ground terminals 118 and 119 of the low-pass filters 108A and 108B.

次に、必要に応じて基板31の裏面を研削した後、基板31をダイシング(切断)する。ダイシングにより半導体ウエハとしての基板31は、個々のチップ領域に分離され、個片化された集積受動部品5となる。   Next, after grinding the back surface of the substrate 31 as necessary, the substrate 31 is diced (cut). The substrate 31 as a semiconductor wafer is separated into individual chip regions by dicing, and the integrated passive component 5 is separated into individual pieces.

このようにして、本実施の形態の集積受動部品5が用意(製造)される。従って、集積受動部品5は、上記のようにウエハ・プロセスを経てウエハに形成された複数の集積受動部品チップに対して、ウエハの状態のまま一括してパッケージ・プロセスを施した、いわゆるウエハプロセスパッケージ(Wafer Process Package:WPP)である。   In this way, the integrated passive component 5 of the present embodiment is prepared (manufactured). Therefore, the integrated passive component 5 is a so-called wafer process in which a plurality of integrated passive component chips formed on the wafer through the wafer process as described above are collectively packaged in the wafer state. Package (Wafer Process Package: WPP).

図17および図18は、本実施の形態の集積受動部品5の構造を示す平面図(上面図)である。図17は、各種絶縁膜を透視(図示を省略)し、配線33,41,53、開口部38,44およびバンプ電極64のレイアウトが示されている。なお、図17では、図面を見やすくするために、配線41を点線で示し、配線33,53、開口部38,44およびバンプ電極64を実線で示してある。図18は、図17と同じ領域の平面図であるが、図面を見やすくするために、配線53およびバンプ電極64をハッチングを付して示したものであり、配線53およびバンプ電極64以外の構成要素は図示を省略している。また、上記図16の断面図は集積受動部品5の概念的な構造が示されており、図17の構造を所定の位置で切断した断面とは完全には一致していない。また、図17では、理解を簡単にするために、インダクタ素子111aを構成する空芯コイル6と集積受動部品5のバンプ電極64との接続関係が一点鎖線で示されている。   17 and 18 are plan views (top views) showing the structure of the integrated passive component 5 according to the present embodiment. FIG. 17 shows the layout of wirings 33, 41, 53, openings 38, 44, and bump electrodes 64 through various insulating films (not shown). In FIG. 17, in order to make the drawing easy to see, the wiring 41 is indicated by a dotted line, and the wirings 33 and 53, the openings 38 and 44, and the bump electrode 64 are indicated by a solid line. FIG. 18 is a plan view of the same region as FIG. 17, but the wiring 53 and the bump electrode 64 are indicated by hatching in order to make the drawing easier to see, and the configuration other than the wiring 53 and the bump electrode 64 is shown. Elements are not shown. Further, the cross-sectional view of FIG. 16 shows a conceptual structure of the integrated passive component 5 and does not completely coincide with a cross section obtained by cutting the structure of FIG. 17 at a predetermined position. In FIG. 17, for easy understanding, the connection relationship between the air-core coil 6 constituting the inductor element 111 a and the bump electrode 64 of the integrated passive component 5 is indicated by a one-dot chain line.

本実施の形態の集積受動部品5は、上記のように、RFパワーモジュール1のローパスフィルタ108A,108Bの一部を構成している。配線基板3上には、2つの集積受動部品5と2つの空芯コイル6とが搭載され、一方の集積受動部品5と一方の空芯コイル6とがGSM900用のローパスフィルタ108Aを構成し、他方の集積受動部品5と他方の空芯コイル6とがDCS1800用のローパスフィルタ108Bを構成している。すなわち一対(一組)の集積受動部品5と空芯コイル6とにより、各ローパスフィルタ108A,108Bが形成されている。空芯コイル6は、ローパスフィルタ108A,108Bのインダクタ素子111aを形成するインダクタ素子である。   The integrated passive component 5 of the present embodiment constitutes a part of the low-pass filters 108A and 108B of the RF power module 1 as described above. Two integrated passive components 5 and two air-core coils 6 are mounted on the wiring board 3, and one integrated passive component 5 and one air-core coil 6 constitute a low-pass filter 108A for GSM900, The other integrated passive component 5 and the other air-core coil 6 constitute a low-pass filter 108B for DCS1800. That is, the low-pass filters 108 </ b> A and 108 </ b> B are formed by the pair (one set) of integrated passive components 5 and the air-core coil 6. The air-core coil 6 is an inductor element that forms the inductor element 111a of the low-pass filters 108A and 108B.

ローパスフィルタ108Aまたはローパスフィルタ108Bの一部を構成する集積受動部品5内には、2つのインダクタ素子111b,111cと3つの容量素子112a,112b,112cとが形成されている。このうちインダクタ素子111b,111cは、配線53を渦巻状に形成することにより形成されたスパイラルインダクタであり、容量素子112a,112b,112cは、配線33からなる下部電極34a、絶縁膜37からなる容量絶縁膜34bおよび配線41からなる上部電極34cにより形成されたMIM型の容量素子(34)である。容量素子112a,112b,112c間、インダクタ素子111bと容量素子112bとの間、およびインダクタ素子111cと容量素子112cとの間は、配線33、配線41および/または配線53によって電気的に接続されている。   In the integrated passive component 5 constituting part of the low-pass filter 108A or the low-pass filter 108B, two inductor elements 111b and 111c and three capacitor elements 112a, 112b, and 112c are formed. Among these, the inductor elements 111b and 111c are spiral inductors formed by forming the wiring 53 in a spiral shape, and the capacitive elements 112a, 112b, and 112c are capacitances formed of the lower electrode 34a formed of the wiring 33 and the insulating film 37. This is an MIM type capacitive element (34) formed by an upper electrode 34 c composed of an insulating film 34 b and wiring 41. The capacitive elements 112a, 112b, and 112c, the inductor element 111b and the capacitive element 112b, and the inductor element 111c and the capacitive element 112c are electrically connected by the wiring 33, the wiring 41, and / or the wiring 53. Yes.

図17および図18に示されるように、インダクタ素子(スパイラルインダクタ)111b,111cは、配線53の渦巻状のパターン(スパイラルパターン)により形成されており、本実施の形態のインダクタ素子111b,111cはスパイラルインダクタ(spiral inductor)素子である。なお、本実施の形態では、渦巻(スパイラル)状の導体パターン(導体層パターン、配線パターン)により形成されたインダクタ素子をスパイラルインダクタという。インダクタ素子111b,111cは、それぞれ、同じ(一つの)導電体層(すなわち配線53)の渦巻状のパターンにより形成されたスパイラルインダクタ素子である。また、図17および図18では、外形(渦巻状パターンの外形)が四角形状である方形スパイラルインダクタ(square spiral inductor)としてインダクタ素子111b,111cを形成しているが、他の形態として、外形(渦巻状パターンの外形)が円形状である円形スパイラルインダクタ(circular spiral inductor)としてインダクタ素子111b,111cを形成することもできる。   As shown in FIGS. 17 and 18, the inductor elements (spiral inductors) 111b and 111c are formed by a spiral pattern (spiral pattern) of the wiring 53, and the inductor elements 111b and 111c of the present embodiment are It is a spiral inductor element. In the present embodiment, an inductor element formed by a spiral conductor pattern (conductor layer pattern, wiring pattern) is referred to as a spiral inductor. Each of the inductor elements 111b and 111c is a spiral inductor element formed by a spiral pattern of the same (one) conductor layer (that is, the wiring 53). In FIGS. 17 and 18, the inductor elements 111b and 111c are formed as square spiral inductors whose outer shape (outer shape of the spiral pattern) is a square shape. However, as other forms, outer shapes ( Inductor elements 111b and 111c may be formed as circular spiral inductors having a circular outer shape).

本実施の形態では、ローパスフィルタ108A,108Bを構成するインダクタ素子111a,111b,111cのうち、並列共振回路113を形成するためのインダクタ素子111aは、集積受動部品5内には形成されずに、集積受動部品5外部の空芯コイル6によって形成され、直列共振回路114を形成するためのインダクタ素子111bと直列共振回路115を形成するためのインダクタ素子111cとは、集積受動部品5内に配線53の渦巻状のパターン(スパイラルパターン)により形成されている。   In the present embodiment, among the inductor elements 111a, 111b, and 111c constituting the low-pass filters 108A and 108B, the inductor element 111a for forming the parallel resonant circuit 113 is not formed in the integrated passive component 5, The inductor element 111b for forming the series resonance circuit 114 and the inductor element 111c for forming the series resonance circuit 115, which are formed by the air-core coil 6 outside the integrated passive component 5, are connected to the wiring 53 in the integrated passive component 5. It is formed by the spiral pattern (spiral pattern).

集積受動部品5に形成された容量素子112a,112b,112cのうち、並列共振回路113を形成するための容量素子112aは、その一端(すなわち容量素子112aを構成する上部電極34cまたは下部電極34aの一方)が配線53を介してバンプ電極64aに電気的に接続され、その他端(すなわち容量素子112aを構成する上部電極34cまたは下部電極34aの他方)が配線53を介してバンプ電極64bに電気的に接続されている。また、集積受動部品5のバンプ電極64aと空芯コイル6(すなわちインダクタ素子111a)の一端とは、配線基板3の上面3aの基板側端子12aや配線基板3の上面3aまたは内部の配線層(導体層)を介して電気的に接続され、集積受動部品5のバンプ電極64bと空芯コイル6(すなわちインダクタ素子111a)の他端とは、配線基板3の上面3aの基板側端子12aや配線基板3の上面3aまたは内部の配線層(導体層)を介して電気的に接続されている。このため、空芯コイル6(すなわちインダクタ素子111a)と容量素子112aとは並列接続されてローパスフィルタの並列共振回路113を形成する。   Among the capacitive elements 112a, 112b, and 112c formed in the integrated passive component 5, the capacitive element 112a for forming the parallel resonant circuit 113 is one end thereof (that is, the upper electrode 34c or the lower electrode 34a constituting the capacitive element 112a). One side is electrically connected to the bump electrode 64 a via the wiring 53, and the other end (that is, the other of the upper electrode 34 c or the lower electrode 34 a constituting the capacitive element 112 a) is electrically connected to the bump electrode 64 b via the wiring 53. It is connected to the. Further, the bump electrode 64a of the integrated passive component 5 and one end of the air-core coil 6 (that is, the inductor element 111a) are connected to the substrate-side terminal 12a on the upper surface 3a of the wiring substrate 3, the upper surface 3a of the wiring substrate 3, or the internal wiring layer ( The bump electrode 64b of the integrated passive component 5 and the other end of the air-core coil 6 (that is, the inductor element 111a) are electrically connected via the conductor layer), and the board-side terminal 12a and the wiring on the upper surface 3a of the wiring board 3 They are electrically connected via the upper surface 3a of the substrate 3 or an internal wiring layer (conductor layer). For this reason, the air-core coil 6 (that is, the inductor element 111a) and the capacitive element 112a are connected in parallel to form a parallel resonance circuit 113 of a low-pass filter.

集積受動部品5に形成されたインダクタ素子111b,111cのうち、直列共振回路114を形成するためのインダクタ素子111bは、その一端がグランド端子118に対応するバンプ電極64cに電気的に接続され、他端は直列共振回路114を形成するための容量素子112bを構成する容量素子34の上部電極34cまたは下部電極34aの一方に電気的に接続されている。容量素子112bを構成する容量素子34の上部電極34cまたは下部電極34aの他方は、配線53を介してバンプ電極64aに電気的に接続されている。このため、容量素子112bとインダクタ素子111bとは、バンプ電極64aとバンプ電極64cとの間に直列接続されてローパスフィルタの直列共振回路114を形成する。   Of the inductor elements 111b and 111c formed in the integrated passive component 5, the inductor element 111b for forming the series resonant circuit 114 has one end electrically connected to the bump electrode 64c corresponding to the ground terminal 118, and the like. The end is electrically connected to one of the upper electrode 34c or the lower electrode 34a of the capacitive element 34 constituting the capacitive element 112b for forming the series resonant circuit 114. The other of the upper electrode 34 c or the lower electrode 34 a of the capacitive element 34 constituting the capacitive element 112 b is electrically connected to the bump electrode 64 a via the wiring 53. For this reason, the capacitive element 112b and the inductor element 111b are connected in series between the bump electrode 64a and the bump electrode 64c to form a series resonance circuit 114 of a low-pass filter.

集積受動部品5に形成されたインダクタ素子111b,111cのうち、直列共振回路115を形成するためのインダクタ素子111cは、その一端がグランド端子119に対応するバンプ電極64dに電気的に接続され、他端は直列共振回路115を形成するための容量素子112cを構成する容量素子34の上部電極34cまたは下部電極34aの一方に電気的に接続されている。容量素子112cを構成する容量素子34の上部電極34cまたは下部電極34aの他方は、配線53を介してバンプ電極64bに電気的に接続されている。このため、容量素子112cとインダクタ素子111cとは、バンプ電極64bとバンプ電極64dとの間に直列接続されてローパスフィルタの直列共振回路115を形成する。   Of the inductor elements 111b and 111c formed in the integrated passive component 5, the inductor element 111c for forming the series resonant circuit 115 has one end electrically connected to the bump electrode 64d corresponding to the ground terminal 119, and the like. The end is electrically connected to one of the upper electrode 34c or the lower electrode 34a of the capacitive element 34 constituting the capacitive element 112c for forming the series resonant circuit 115. The other of the upper electrode 34 c or the lower electrode 34 a of the capacitive element 34 constituting the capacitive element 112 c is electrically connected to the bump electrode 64 b through the wiring 53. For this reason, the capacitive element 112c and the inductor element 111c are connected in series between the bump electrode 64b and the bump electrode 64d to form a series resonance circuit 115 of a low-pass filter.

集積受動部品5を配線基板3に実装したRFパワーモジュール1では、集積受動部品5のバンプ電極64a,64b,64c,64d(バンプ電極18に対応)は、配線基板3の基板側端子12aに電気的に接続される。バンプ電極64a,64b,64c,64dのうち、グランド用のバンプ電極64c,64dは、配線基板3のグランド用の(接地電位または固定電位を供給可能な)基板側端子12aに電気的に接続され、バンプ電極64c,64dには接地電位または固定電位が供給される。また、空芯コイル6(すなわちインダクタ素子111a)の両端部は、配線基板3の上面3aの基板側端子12aに電気的に接続される。空芯コイル6の一端が接続された基板側端子12aと集積受動部品5のバンプ電極64aが接続された基板側端子12aとは、配線基板3の上面3aまたは内部の配線層(導体層)を介して電気的に接続され、空芯コイル6の他端が接続された基板側端子12aと集積受動部品5のバンプ電極64bが接続された基板側端子12aとは、配線基板3の上面3aまたは内部の配線層(導体層)を介して電気的に接続される。   In the RF power module 1 in which the integrated passive component 5 is mounted on the wiring board 3, the bump electrodes 64 a, 64 b, 64 c and 64 d (corresponding to the bump electrode 18) of the integrated passive component 5 are electrically connected to the board-side terminal 12 a of the wiring board 3. Connected. Among the bump electrodes 64a, 64b, 64c, and 64d, the ground bump electrodes 64c and 64d are electrically connected to the substrate-side terminal 12a for grounding (which can supply a ground potential or a fixed potential) of the wiring board 3. The bump electrodes 64c and 64d are supplied with a ground potential or a fixed potential. Further, both ends of the air-core coil 6 (that is, the inductor element 111a) are electrically connected to the board-side terminal 12a on the upper surface 3a of the wiring board 3. The substrate-side terminal 12a to which one end of the air-core coil 6 is connected and the substrate-side terminal 12a to which the bump electrode 64a of the integrated passive component 5 is connected include the upper surface 3a of the wiring substrate 3 or an internal wiring layer (conductor layer). The board-side terminal 12a to which the other end of the air-core coil 6 is connected and the board-side terminal 12a to which the bump electrode 64b of the integrated passive component 5 is connected are the upper surface 3a of the wiring board 3 or It is electrically connected via an internal wiring layer (conductor layer).

半導体チップ2内の電力増幅回路102A(102B)で増幅されたRF信号は、整合回路107A(107B)を経て、集積受動部品5および空芯コイル6によって形成されたローパスフィルタ回路108A(108B)に入力される。すなわち、半導体チップ2内の電力増幅回路102A(102B)で増幅されたRF信号は、整合回路107A(107B)を経て、集積受動部品5のバンプ電極64aと空芯コイル6の一端とに入力される。入力されたRF信号は、集積受動部品5および空芯コイル6によって形成されたローパスフィルタ回路108A(108B)を経て所定の周波数成分(高調波成分)が減衰され、集積受動部品5および空芯コイル6によって形成されたローパスフィルタ回路108A(108B)から出力される(すなわち、集積受動部品5のバンプ電極64bおよび空芯コイル6の他端から出力される)。集積受動部品5および空芯コイル6によって形成されたローパスフィルタ回路108A(108B)から出力されたRF信号は、配線基板3の上面3aおよび/または内部の配線層(導体層)やビアホール13内の導体膜などを介して、配線基板3の下面3bの外部接続端子12bから取り出す(出力する)ことができる。   The RF signal amplified by the power amplifying circuit 102A (102B) in the semiconductor chip 2 passes through the matching circuit 107A (107B) to the low-pass filter circuit 108A (108B) formed by the integrated passive component 5 and the air-core coil 6. Entered. That is, the RF signal amplified by the power amplifier circuit 102A (102B) in the semiconductor chip 2 is input to the bump electrode 64a of the integrated passive component 5 and one end of the air-core coil 6 via the matching circuit 107A (107B). The The input RF signal is attenuated by a predetermined frequency component (harmonic component) through a low-pass filter circuit 108A (108B) formed by the integrated passive component 5 and the air core coil 6, and the integrated passive component 5 and the air core coil are attenuated. 6 is output from the low-pass filter circuit 108A (108B) formed by 6 (that is, output from the bump electrode 64b of the integrated passive component 5 and the other end of the air-core coil 6). The RF signal output from the low-pass filter circuit 108A (108B) formed by the integrated passive component 5 and the air-core coil 6 is transmitted from the upper surface 3a of the wiring board 3 and / or the internal wiring layer (conductor layer) and the via hole 13. It can be taken out (output) from the external connection terminal 12b on the lower surface 3b of the wiring board 3 through a conductor film or the like.

本実施の形態とは異なり、ローパスフィルタ108A,108Bを構成するインダクタ素子111a,111b,111cおよび容量素子112a,112b,112cを個別の受動部品(例えば3つのチップインダクタと3つのチップコンデンサ)で形成した場合、配線基板3の上面3a上にこれら受動部品を実装するための実装面積が増大し、RFパワーモジュール1が大型化(大面積化)してしまう。このため、ローパスフィルタ108A,108Bを構成するインダクタ素子111a,111b,111cおよび容量素子112a,112b,112cに集積受動部品を適用することが考えられる。これにより、配線基板3の上面3a上への受動部品を実装するための実装面積を減少し、RFパワーモジュール1を小型化(小面積化)することができる。   Unlike the present embodiment, the inductor elements 111a, 111b, and 111c and the capacitive elements 112a, 112b, and 112c constituting the low-pass filters 108A and 108B are formed by individual passive components (for example, three chip inductors and three chip capacitors). In this case, the mounting area for mounting these passive components on the upper surface 3a of the wiring board 3 increases, and the RF power module 1 becomes larger (larger area). Therefore, it is conceivable to apply integrated passive components to the inductor elements 111a, 111b, and 111c and the capacitive elements 112a, 112b, and 112c that constitute the low-pass filters 108A and 108B. Thereby, the mounting area for mounting the passive component on the upper surface 3a of the wiring board 3 can be reduced, and the RF power module 1 can be reduced in size (reduced area).

図19および図20は、比較例の集積受動部品305の構造を示す平面図(上面図)であり、それぞれ上記図17および図18に対応する。   FIGS. 19 and 20 are plan views (top views) showing the structure of the integrated passive component 305 of the comparative example, and correspond to FIGS. 17 and 18, respectively.

図19および図20に示される比較例の集積受動部品305では、ローパスフィルタ108A(108B)を構成する全てのインダクタ素子111a,111b,111cおよび容量素子112a,112b,112cが同じ集積受動部品305内に形成されている。すなわち、比較例の集積受動部品305では、インダクタ素子111b,111cと同様にインダクタ素子111aも、集積受動部品5内の配線53の渦巻状のパターン(スパイラルパターン)により形成されている。集積受動部品305内では、インダクタ素子111aの一端がバンプ電極64aに電気的に接続され、他端がバンプ電極64bに電気的に接続され、インダクタ素子111aと容量素子112aとが並列接続されている。このように、比較例の集積受動部品305では、ローパスフィルタの並列共振回路113を形成するためのインダクタ素子111aも、集積受動部品305内に配線53の渦巻状のパターン(スパイラルパターン)として形成されている。   In the integrated passive component 305 of the comparative example shown in FIGS. 19 and 20, all the inductor elements 111a, 111b, 111c and the capacitive elements 112a, 112b, 112c constituting the low-pass filter 108A (108B) are in the same integrated passive component 305. Is formed. That is, in the integrated passive component 305 of the comparative example, the inductor element 111a is also formed by a spiral pattern (spiral pattern) of the wiring 53 in the integrated passive component 5 in the same manner as the inductor elements 111b and 111c. In the integrated passive component 305, one end of the inductor element 111a is electrically connected to the bump electrode 64a, the other end is electrically connected to the bump electrode 64b, and the inductor element 111a and the capacitive element 112a are connected in parallel. . Thus, in the integrated passive component 305 of the comparative example, the inductor element 111a for forming the parallel resonant circuit 113 of the low pass filter is also formed in the integrated passive component 305 as a spiral pattern (spiral pattern) of the wiring 53. ing.

比較例の受動部品305では、ローパスフィルタ108A(108B)を構成するインダクタ素子111a,111b,111cおよび容量素子112a,112b,112cが全て集積受動部品305内に形成されている。ローパスフィルタを構成するインダクタ素子111a,111b,111cのうち、ローパスフィルタの並列共振回路113を形成するためのインダクタ素子111aは、発熱量が比較的大きい。このため、集積受動部品305内にインダクタ素子111aを形成した場合、半導体チップ2内の電力増幅回路102A(102B)で増幅された大電力がローパスフィルタ108A(108B)としての集積受動部品305に入力されると、集積受動部品305の発熱量が大きくなり、半田バンプなどからなるバンプ電極64(バンプ電極18)の合金拡散が進行し、バンプ電極64と配線基板3の基板側端子12aとの間の半田接続の強度が低下する可能性がある。また、集積受動部品305のインダクタ素子111aを形成する配線(配線53)の上下は、熱伝導率が比較的低いポリイミド樹脂膜(絶縁膜43および絶縁膜61)などによって挟まれているので、集積受動部品305内のインダクタ素子111aで発生した熱の放熱特性を向上させるのは容易ではない。   In the passive component 305 of the comparative example, the inductor elements 111a, 111b, and 111c and the capacitive elements 112a, 112b, and 112c constituting the low-pass filter 108A (108B) are all formed in the integrated passive component 305. Of the inductor elements 111a, 111b, and 111c constituting the low-pass filter, the inductor element 111a for forming the parallel resonant circuit 113 of the low-pass filter generates a relatively large amount of heat. Therefore, when the inductor element 111a is formed in the integrated passive component 305, the large power amplified by the power amplifier circuit 102A (102B) in the semiconductor chip 2 is input to the integrated passive component 305 as the low-pass filter 108A (108B). Then, the heat generation amount of the integrated passive component 305 is increased, and the alloy diffusion of the bump electrode 64 (bump electrode 18) made of a solder bump or the like proceeds, and between the bump electrode 64 and the board side terminal 12a of the wiring board 3. There is a possibility that the strength of the solder connection will be reduced. Further, since the upper and lower sides of the wiring (wiring 53) forming the inductor element 111a of the integrated passive component 305 are sandwiched between polyimide resin films (insulating film 43 and insulating film 61) having a relatively low thermal conductivity, the integrated passive component 305 is integrated. It is not easy to improve the heat dissipation characteristics of the heat generated by the inductor element 111a in the passive component 305.

また、比較例の集積受動部品305のように、集積受動部品305内に形成した配線(配線53)のスパイラルパターンによってインダクタ素子111aを形成した場合、インダクタ素子111aを構成する配線(配線53)の配線幅や配線厚みが比較的小さい(例えば配線幅が20μm程度、配線厚みが8μm程度)ため、インダクタ素子としての特性を十分に発揮しづらく、インダクタ素子111aのQ値が不足してしまう可能性がある。例えば、インダクタ素子111aのQ値が30程度以下になってしまう。集積受動部品305内の配線(配線53)のスパイラルパターンによって形成されたインダクタ素子111aのQ値を高くすることは、容易ではない。   Further, when the inductor element 111a is formed by the spiral pattern of the wiring (wiring 53) formed in the integrated passive component 305 like the integrated passive component 305 of the comparative example, the wiring (wiring 53) of the inductor element 111a is formed. Since the wiring width and wiring thickness are relatively small (for example, the wiring width is about 20 μm and the wiring thickness is about 8 μm), it is difficult to sufficiently exhibit the characteristics as the inductor element, and the Q value of the inductor element 111a may be insufficient. There is. For example, the Q value of the inductor element 111a is about 30 or less. It is not easy to increase the Q value of the inductor element 111a formed by the spiral pattern of the wiring (wiring 53) in the integrated passive component 305.

それに対して、本実施の形態では、ローパスフィルタ108A(108B)を構成するインダクタ素子111a,111b,111cおよび容量素子112a,112b,112cのうち、インダクタ素子111aを集積受動部品5外部の空芯コイル6によって構成し、それ以外の全てのインダクタ素子111b,111cおよび容量素子112a,112b,112cを集積受動部品5内に形成している。インダクタ素子111aとしての空芯コイル6は、導体線(例えば銅線)を複数回巻くことにより形成されており、その導体線の線径を比較的大きく(例えば導体線の直径が80μm程度)することができるので、低抵抗化が可能であり、空芯コイル6のQ値を容易に大きくすることができる。例えば空芯コイル6からなるインダクタ素子111aのQ値を50程度以上にすることができる。   In contrast, in the present embodiment, of the inductor elements 111a, 111b, and 111c and the capacitive elements 112a, 112b, and 112c constituting the low-pass filter 108A (108B), the inductor element 111a is an air core coil outside the integrated passive component 5. 6, all other inductor elements 111 b and 111 c and capacitive elements 112 a, 112 b and 112 c are formed in the integrated passive component 5. The air-core coil 6 as the inductor element 111a is formed by winding a conductor wire (for example, a copper wire) a plurality of times, and the conductor wire has a relatively large wire diameter (for example, the conductor wire has a diameter of about 80 μm). Therefore, the resistance can be reduced, and the Q value of the air-core coil 6 can be easily increased. For example, the Q value of the inductor element 111a composed of the air-core coil 6 can be set to about 50 or more.

また、ローパスフィルタを構成するインダクタ素子111a,111b,111cのうち、ローパスフィルタの並列共振回路113を形成するためのインダクタ素子111aは、発熱量が比較的大きいが、本実施の形態では、このインダクタ素子111aを空芯コイル6によって形成している。この空芯コイル6(インダクタ素子111a)は、配線基板3の基板側端子12aに直接的に半田接合され、また封止樹脂7で直接的に覆われているので、空芯コイル6(インダクタ素子111a)で生じた熱を配線基板3や封止樹脂7に放熱することができる。このため、集積受動部品305内にインダクタ素子111aを形成した上記比較例の場合と比べて、インダクタ素子111aの放熱特性を向上でき、RFパワーモジュールの性能や信頼性を向上することができる。また、封止樹脂7の熱伝導率はポリイミド樹脂膜(絶縁膜43および絶縁膜61)の熱伝導率よりも相対的に高い(例えば数倍高い)ので、インダクタ素子111aの上下がポリイミド樹脂膜(絶縁膜43および絶縁膜61)で挟まれた構造の比較例の集積受動部品305に比べて、本実施の形態のようにインダクタ素子111aを空芯コイル6で構成して封止樹脂7で直接的に覆うことにより、インダクタ素子111aの放熱特性をより向上させることができる。   Of the inductor elements 111a, 111b, and 111c constituting the low-pass filter, the inductor element 111a for forming the parallel resonant circuit 113 of the low-pass filter generates a relatively large amount of heat. In the present embodiment, this inductor element The element 111a is formed by the air-core coil 6. Since the air-core coil 6 (inductor element 111a) is directly solder-bonded to the board-side terminal 12a of the wiring board 3 and directly covered with the sealing resin 7, the air-core coil 6 (inductor element 111a). The heat generated in 111a) can be dissipated to the wiring board 3 and the sealing resin 7. Therefore, compared to the comparative example in which the inductor element 111a is formed in the integrated passive component 305, the heat dissipation characteristics of the inductor element 111a can be improved, and the performance and reliability of the RF power module can be improved. Further, since the thermal conductivity of the sealing resin 7 is relatively higher (for example, several times higher) than the thermal conductivity of the polyimide resin film (the insulating film 43 and the insulating film 61), the upper and lower sides of the inductor element 111a are placed on the polyimide resin film. Compared to the integrated passive component 305 of the comparative example having a structure sandwiched between the insulating film 43 and the insulating film 61, the inductor element 111a is configured by the air-core coil 6 as in the present embodiment, and the sealing resin 7 is used. By directly covering, the heat dissipation characteristics of the inductor element 111a can be further improved.

ローパスフィルタ108A,108Bを形成するインダクタ素子111a,111b,111cのうち、並列共振回路113を形成するインダクタ素子111aは、ローパスフィルタ108A,108Bの特性を大きく左右するため、インダクタ素子111aのQ値は大きいことが好ましい。このため、本実施の形態とは異なり、比較例の集積受動部品305のようにインダクタ素子111aを集積受動部品305内の配線53のスパイラルパターンにより形成した場合、インダクタ素子111aのQ値が低減し、ローパスフィルタ108A,108Bの特性を十分に向上できない可能性があるが、本実施の形態では、Q値を高くすることが容易な空芯コイル6によってインダクタ素子111aを形成することで、インダクタ素子111aの高いQ値を確保し、ローパスフィルタ108A,108Bの特性を十分に向上させることができる。従って、ローパスフィルタ108A,108Bおよびそれを用いたRFパワーモジュール1(電子装置)の性能を向上させることができる。また、インダクタ素子111aに空芯コイル6を用いれば、高いQ値のインダクタ素子111aを容易に実現できるとともに、配線基板3におけるインダクタ素子111a(空芯コイル6)の実装面積(占有面積)を比較的小さくすることが可能であり、RFパワーモジュール1(電子装置)の小型化に有利になる。また、インダクタ素子111aに製造コストが安価な空芯コイルを用いることで、ローパスフィルタ108,108Bおよびそれを用いたRFパワーモジュール1(電子装置)の製造コストを低減できる。   Of the inductor elements 111a, 111b, and 111c that form the low-pass filters 108A and 108B, the inductor element 111a that forms the parallel resonant circuit 113 greatly affects the characteristics of the low-pass filters 108A and 108B. Therefore, the Q value of the inductor element 111a is Larger is preferred. For this reason, unlike this embodiment, when the inductor element 111a is formed by the spiral pattern of the wiring 53 in the integrated passive component 305 as in the integrated passive component 305 of the comparative example, the Q value of the inductor element 111a is reduced. Although the characteristics of the low-pass filters 108A and 108B may not be sufficiently improved, in the present embodiment, the inductor element 111a is formed by the air-core coil 6 that can easily increase the Q value. It is possible to secure a high Q value of 111a and sufficiently improve the characteristics of the low-pass filters 108A and 108B. Therefore, the performance of the low-pass filters 108A and 108B and the RF power module 1 (electronic device) using the same can be improved. Further, if the air core coil 6 is used for the inductor element 111a, a high Q value inductor element 111a can be easily realized, and the mounting area (occupied area) of the inductor element 111a (air core coil 6) on the wiring board 3 is compared. This is advantageous in reducing the size of the RF power module 1 (electronic device). Further, by using an air-core coil with a low manufacturing cost for the inductor element 111a, the manufacturing cost of the low-pass filters 108 and 108B and the RF power module 1 (electronic device) using the low-pass filters 108 and 108B can be reduced.

一方、ローパスフィルタ108A,108Bを形成するインダクタ素子111a,111b,111cのうち、直列共振回路114,115を形成するインダクタ素子111b,111cは、ローパスフィルタ108A,108Bの特性に大きくは影響しないため、インダクタ素子111b,111cのQ値はそれ程大きくする必要はなく、また発熱量もそれ程大きくはない。このため、本実施の形態のように、集積受動部品5内の配線53のスパイラルパターンによりインダクタ素子111b,111cを形成することによりインダクタ素子111b,111cのQ値が低くなったとしても、ローパスフィルタ108A,108Bの特性はほとんど低下しない。従って、本実施の形態のように、インダクタ素子111b,111cおよび容量素子112a,112b,112cを集積受動部品5内に形成することで、ローパスフィルタ108A,108Bを構成する受動部品の数を低減でき、配線基板3の上面3a上への受動部品(ローパスフィルタ108A,108Bを形成する受動部品)を実装するための実装面積を減少することができる。従って、RFパワーモジュール1(電子装置)を小型化(小面積化)することができる。   On the other hand, among the inductor elements 111a, 111b, and 111c that form the low-pass filters 108A and 108B, the inductor elements 111b and 111c that form the series resonant circuits 114 and 115 do not significantly affect the characteristics of the low-pass filters 108A and 108B. The Q values of the inductor elements 111b and 111c do not need to be so large, and the heat generation amount is not so large. Therefore, even if the Q values of the inductor elements 111b and 111c are lowered by forming the inductor elements 111b and 111c by the spiral pattern of the wiring 53 in the integrated passive component 5 as in the present embodiment, the low-pass filter The characteristics of 108A and 108B hardly deteriorate. Therefore, the number of passive components constituting the low-pass filters 108A and 108B can be reduced by forming the inductor elements 111b and 111c and the capacitive elements 112a, 112b, and 112c in the integrated passive component 5 as in the present embodiment. The mounting area for mounting passive components (passive components forming the low-pass filters 108A and 108B) on the upper surface 3a of the wiring board 3 can be reduced. Therefore, the RF power module 1 (electronic device) can be reduced in size (reduced area).

本実施の形態では、インダクタ素子111aを空芯コイル6により構成することにより、インダクタ素子111aの高いQ値を確保し、集積受動部品5および空芯コイル6からなるローパスフィルタ108A,108Bの特性を向上させることができ、インダクタ素子111b,111cおよび容量素子112a,112b,112cを集積受動部品5内に形成することにより、ローパスフィルタ108A,108Bの特性を低下させることなくローパスフィルタ108A,108Bを構成する受動部品の数を低減でき、配線基板3の上面3a上への受動部品(ローパスフィルタ108A,108Bを形成する受動部品)を実装するための実装面積を減少させることができる。このため、ローパスフィルタ108A,108Bおよびそれを用いたRFパワーモジュール1(電子装置)の特性(性能)向上と小型化(小面積化)の両立が可能になる。例えば、ローパスフィルタ108Aで通過させるべきGSM帯のRF信号が減衰するのを抑制または防止し、同様に、ローパスフィルタ108Bで通過させるべきDCS帯のRF信号が減衰するのを抑制または防止し、RFパワーモジュールの付加効率を向上させることができる。   In the present embodiment, the inductor element 111a is constituted by the air-core coil 6, so that a high Q value of the inductor element 111a is ensured, and the characteristics of the low-pass filters 108A and 108B including the integrated passive component 5 and the air-core coil 6 are obtained. By forming the inductor elements 111b and 111c and the capacitive elements 112a, 112b, and 112c in the integrated passive component 5, the low-pass filters 108A and 108B can be configured without degrading the characteristics of the low-pass filters 108A and 108B. The number of passive components to be reduced can be reduced, and the mounting area for mounting passive components (passive components forming the low-pass filters 108A and 108B) on the upper surface 3a of the wiring board 3 can be reduced. For this reason, it is possible to achieve both improvement in characteristics (performance) and downsizing (smaller area) of the low-pass filters 108A and 108B and the RF power module 1 (electronic device) using the same. For example, the GSM band RF signal to be passed by the low-pass filter 108A is suppressed or prevented from being attenuated. Similarly, the DCS band RF signal to be passed by the low-pass filter 108B is suppressed or prevented from being attenuated. The additional efficiency of the power module can be improved.

このように、本実施の形態では、ローパスフィルタ108A,108Bを集積受動部品5および空芯コイル6により形成しているので、ロス(RF信号の減衰)を極めて少なくして高調波成分(2倍波や3倍波)をカット(減衰)することが可能になる。また、2つの部品(集積受動部品5および空芯コイル6)により各ローパスフィルタ108A、108Bを形成できるので、RFパワーモジュール1を小型化することができる。   Thus, in this embodiment, since the low-pass filters 108A and 108B are formed by the integrated passive component 5 and the air-core coil 6, the loss (attenuation of the RF signal) is extremely reduced and the harmonic component (doubled) is obtained. Wave or triple wave) can be cut (attenuated). Moreover, since each low pass filter 108A, 108B can be formed by two components (integrated passive component 5 and air core coil 6), the RF power module 1 can be reduced in size.

また、4倍波以上の高調波を1つの集積受動部品と1つの空芯コイルとによりカットしようとすると、集積受動部品の回路構成が複雑になってしまうが、インダクタ素子111a,11b,111cおよび容量素子112a,112b,112cにより形成された1つの並列共振回路113および2つの直列共振回路114,115によって、各ローパスフィルタ108A,108Bを形成しているので、単純な回路構成の集積受動部品5および空芯コイル6により2倍波および3倍波を的確にカットすることができる。4倍波以上の高調波は、2倍波や3倍波に比べて小さいために影響が少なく、また、配線基板3上に搭載した受動部品4により形成したローパスフィルタによりカットすることもできる。   Further, when trying to cut a harmonic higher than the fourth harmonic by one integrated passive component and one air-core coil, the circuit configuration of the integrated passive component becomes complicated, but the inductor elements 111a, 11b, 111c and Since each low-pass filter 108A, 108B is formed by one parallel resonant circuit 113 and two series resonant circuits 114, 115 formed by the capacitive elements 112a, 112b, 112c, the integrated passive component 5 having a simple circuit configuration. The second and third harmonics can be accurately cut by the air-core coil 6. The harmonics higher than the fourth harmonic are less affected than the second harmonic and the third harmonic, and are less affected, and can be cut by a low-pass filter formed by the passive component 4 mounted on the wiring board 3.

また、本実施の形態においては、図16および図17に示されるように、インダクタ素子111bでは、そのインダクタ素子111bに接続されるバンプ電極64cをインダクタ素子111bの内部に配置(形成)することがより好ましい。すなわち、インダクタ素子(スパイラルインダクタ)111bを形成する配線53の渦巻状のパターン(スパイラルパターン)の内部にバンプ電極64cを配置(形成)することがより好ましい。インダクタ素子111cでも同様に、そのインダクタ素子111cに接続されるバンプ電極64dをインダクタ素子111cの内部に配置(形成)することがより好ましい。すなわち、インダクタ素子(スパイラルインダクタ)111cを形成する配線53の渦巻状のパターン(スパイラルパターン)の内部にバンプ電極64dを配置(形成)することがより好ましい。なお、本実施の形態では、スパイラルインダクタ素子の内部にバンプ電極を配置(形成)するとは、スパイラルインダクタ素子を形成する渦巻状の導体パターン(スパイラルパターン)の内部にそのスパイラルインダクタ素子に電気的に接続されるバンプ電極を配置(形成)することをいう。バンプ電極64c,64dをインダクタ素子111b,11c(を形成するスパイラルパターン)の外部に形成する場合に比較して、本実施の形態のように、バンプ電極64cをインダクタ素子111b(を形成するスパイラルパターン)の内部に形成し、バンプ電極64dをインダクタ素子111c(を形成するスパイラルパターン)の内部に形成することにより、集積受動部品5の面積(平面寸法)をより小さくすることができる。このため、集積受動部品5をより小型化(小面積化)することができ、集積受動部品5を実装したRFパワーモジュール1をより小型化(小面積化)することができる。   In the present embodiment, as shown in FIGS. 16 and 17, in the inductor element 111b, the bump electrode 64c connected to the inductor element 111b may be disposed (formed) inside the inductor element 111b. More preferred. That is, it is more preferable to arrange (form) the bump electrode 64c inside the spiral pattern (spiral pattern) of the wiring 53 that forms the inductor element (spiral inductor) 111b. Similarly, in the inductor element 111c, it is more preferable that the bump electrode 64d connected to the inductor element 111c is disposed (formed) inside the inductor element 111c. That is, it is more preferable to dispose (form) the bump electrode 64d inside the spiral pattern (spiral pattern) of the wiring 53 that forms the inductor element (spiral inductor) 111c. In the present embodiment, the bump electrode is disposed (formed) inside the spiral inductor element in order to electrically connect the spiral inductor element to the spiral conductor pattern (spiral pattern) forming the spiral inductor element. Arrangement (formation) of bump electrodes to be connected. Compared with the case where the bump electrodes 64c and 64d are formed outside the inductor elements 111b and 11c (the spiral pattern forming the inductor elements 111b and 11c), the bump electrode 64c is formed as the inductor element 111b (the spiral pattern forming the inductor element 111b) as in the present embodiment. ) And the bump electrode 64d is formed inside the inductor element 111c (a spiral pattern forming the inductor element 111c), the area (planar dimension) of the integrated passive component 5 can be further reduced. Therefore, the integrated passive component 5 can be further downsized (smaller area), and the RF power module 1 on which the integrated passive component 5 is mounted can be further downsized (smaller area).

また、本実施の形態のようにバンプ電極64c,64dをインダクタ素子111b,111cを形成する配線53のスパイラルパターンの内部に配置することで、インダクタ素子111bと容量素子112bとを接続する配線41とインダクタ素子111bを形成する配線53とが交差するのを防止でき、同様に、インダクタ素子111cと容量素子112cとを接続する配線41とインダクタ素子111cを形成する配線53とが交差するのを防止することができる。このため、配線41および配線53のレイアウトを簡略化することができ、集積受動部品の特性向上や製造歩留り向上などにも有利となる。   Further, as in the present embodiment, the bump electrodes 64c and 64d are arranged inside the spiral pattern of the wiring 53 that forms the inductor elements 111b and 111c, and thereby the wiring 41 that connects the inductor element 111b and the capacitive element 112b. The wiring 53 that forms the inductor element 111b can be prevented from crossing, and similarly, the wiring 41 that connects the inductor element 111c and the capacitive element 112c and the wiring 53 that forms the inductor element 111c are prevented from crossing. be able to. For this reason, the layout of the wiring 41 and the wiring 53 can be simplified, which is advantageous in improving the characteristics of the integrated passive component and improving the manufacturing yield.

次に、本実施の形態のRFパワーモジュール1の製造工程の一例を図面を参照して説明する。   Next, an example of the manufacturing process of the RF power module 1 of the present embodiment will be described with reference to the drawings.

図21〜図24は、本実施の形態のRFパワーモジュール1の製造工程中の断面図である。本実施の形態のRFパワーモジュール1は、例えば次のようにして製造することができる。   FIGS. 21-24 is sectional drawing in the manufacturing process of RF power module 1 of this Embodiment. The RF power module 1 of the present embodiment can be manufactured as follows, for example.

まず、図21に示されるように、配線基板3を準備する。配線基板3は、例えば印刷法、シート積層法またはビルドアップ法などを用いて製造することができる。   First, as shown in FIG. 21, the wiring board 3 is prepared. The wiring board 3 can be manufactured using, for example, a printing method, a sheet lamination method, a build-up method, or the like.

次に、図22に示されるように、配線基板3の半導体チップ2、受動部品4、集積受動部品5および空芯コイル6などを搭載予定の基板側端子12aに半田などの接合材を必要に応じて印刷または塗布する。そして、配線基板3の上面3a上に半導体チップ2、受動部品4、集積受動部品5および空芯コイル6を搭載する。この際、半導体チップ2は、裏面側(裏面電極2b側)が下方(配線基板3側)を向き、表面側が上方を向くように(フェイスアップボンディング)、配線基板3の上面3aの導体層14上に搭載される。また、集積受動部品5は、フェイスダウンボンディングされ、集積受動部品5の表面に設けられている半田バンプ(バンプ電極18)が配線基板3の上面3aの基板側端子12aに対向するように位置合わせされる。   Next, as shown in FIG. 22, a bonding material such as solder is required for the board-side terminal 12a on which the semiconductor chip 2, the passive component 4, the integrated passive component 5, the air core coil 6 and the like of the wiring board 3 are to be mounted. Print or apply as appropriate. Then, the semiconductor chip 2, the passive component 4, the integrated passive component 5, and the air core coil 6 are mounted on the upper surface 3 a of the wiring board 3. At this time, the semiconductor chip 2 has a conductor layer 14 on the upper surface 3a of the wiring substrate 3 such that the back surface side (back surface electrode 2b side) faces downward (wiring substrate 3 side) and the front surface side faces upward (face-up bonding). Mounted on top. The integrated passive component 5 is face-down bonded and aligned so that solder bumps (bump electrodes 18) provided on the surface of the integrated passive component 5 face the board-side terminals 12 a on the upper surface 3 a of the wiring board 3. Is done.

それから、半田リフロー処理などを行って、半導体チップ2、受動部品4、集積受動部品5および空芯コイル6を配線基板3に半田などの接合材を介して固着(接続)する。   Then, a solder reflow process or the like is performed, and the semiconductor chip 2, the passive component 4, the integrated passive component 5, and the air core coil 6 are fixed (connected) to the wiring substrate 3 via a bonding material such as solder.

次に、図23に示されるように、ワイヤボンディング工程を行って、半導体チップ3の表面の電極(ボンディングパッド)2aと配線基板3の上面3aの基板側端子12aとをボンディングワイヤ8を介して電気的に接続する。   Next, as shown in FIG. 23, a wire bonding step is performed, and the electrodes (bonding pads) 2 a on the surface of the semiconductor chip 3 and the substrate-side terminals 12 a on the upper surface 3 a of the wiring substrate 3 are connected via the bonding wires 8. Connect electrically.

次に、図24に示されるように、配線基板3の上面3a上に、半導体チップ2、受動部品4、集積受動部品5、空芯コイル6およびボンディングワイヤ8を覆うように、封止樹脂7を形成する。封止樹脂7は、例えば印刷法またはモールド用金型(例えばトランスファモールド)などを用いて形成することができる。このようにして、RFパワーモジュール1が製造される。1枚の配線基板3から複数のRFパワーモジュール1を製造する場合は、封止樹脂7の形成後、配線基板3および封止樹脂7を所定の位置で分割(切断)し、各個片としてのRFパワーモジュール1を得ることができる。   Next, as shown in FIG. 24, the sealing resin 7 is formed so as to cover the semiconductor chip 2, the passive component 4, the integrated passive component 5, the air core coil 6, and the bonding wire 8 on the upper surface 3 a of the wiring substrate 3. Form. The sealing resin 7 can be formed using, for example, a printing method or a mold for molding (for example, transfer mold). In this way, the RF power module 1 is manufactured. In the case of manufacturing a plurality of RF power modules 1 from a single wiring board 3, after the sealing resin 7 is formed, the wiring board 3 and the sealing resin 7 are divided (cut) at predetermined positions to obtain individual pieces. The RF power module 1 can be obtained.

次に、本実施の形態のRFパワーモジュール1の製造工程のうち、空芯コイル6の製造工程および配線基板3上への空芯コイル6の実装(搭載)工程の一例について説明する。   Next, an example of the manufacturing process of the air core coil 6 and the mounting (mounting) process of the air core coil 6 on the wiring substrate 3 among the manufacturing processes of the RF power module 1 of the present embodiment will be described.

図25〜図29は、本実施の形態のRFパワーモジュール1に用いられる空芯コイル6の製造工程および実装工程の説明図である。本実施の形態で用いられる空芯コイル6は、例えば次のようにして製造し、配線基板3に実装することができる。   25 to 29 are explanatory diagrams of the manufacturing process and mounting process of the air-core coil 6 used in the RF power module 1 of the present embodiment. The air-core coil 6 used in the present embodiment can be manufactured, for example, as follows and mounted on the wiring board 3.

まず、図25に示されるように、製造装置(空芯コイルの自動巻き装置、空芯コイルの製造装置)のスリーブ281から突出する巻芯(巻き付け芯)282に銅線(被膜付きの銅線)などからなる導体線283を所定の回数巻きつける。それから、導体線283を所定の位置で切断する。これにより、導体線283からなる空芯コイル6が巻芯282に巻きつけられた状態が得られる。   First, as shown in FIG. 25, a copper wire (copper wire with a coating) is formed on a winding core (winding core) 282 protruding from a sleeve 281 of a manufacturing apparatus (air core coil automatic winding apparatus, air core coil manufacturing apparatus). ) Or the like is wound a predetermined number of times. Then, the conductor wire 283 is cut at a predetermined position. Thereby, a state in which the air-core coil 6 made of the conductor wire 283 is wound around the winding core 282 is obtained.

次に、図26に示されるように、下方からバックアップステージ284が上昇し、上方から実装用ノズル285が下降し、巻芯282に巻きつけられた空芯コイル6を実装用ノズル285とバックアップステージ284とで挟む。なお、図27は図26の矢印286の方向から実装用ノズル285と空芯コイル6を見た図であり、図27に示されるように、実装用ノズル285は吸着用の開口部(孔)を有した半円形状の先端部を備えており、その先端部に空芯コイル6を吸着可能に構成されている。   Next, as shown in FIG. 26, the backup stage 284 is raised from below, the mounting nozzle 285 is lowered from above, and the air core coil 6 wound around the winding core 282 is connected to the mounting nozzle 285 and the backup stage. 284. 27 is a view of the mounting nozzle 285 and the air-core coil 6 as viewed from the direction of the arrow 286 in FIG. 26. As shown in FIG. 27, the mounting nozzle 285 has an opening (hole) for suction. A semi-circular tip portion having a tip is provided, and the air-core coil 6 can be adsorbed to the tip portion.

次に、図28に示されるように、スリーブ281に対して巻芯282を引っ込め、導体線283からなる空芯コイル6から巻芯282を引き抜く(抜き取る)。これにより、螺旋状に巻かれた導体線283からなる空芯コイル6が得られるが、この空芯コイル6は、空芯コイル6から巻芯282が抜き取られても、実装用ノズル285に吸着(ピックアップ)されている。   Next, as shown in FIG. 28, the core 282 is retracted with respect to the sleeve 281, and the core 282 is extracted (extracted) from the air-core coil 6 formed of the conductor wire 283. As a result, the air-core coil 6 composed of the conductor wire 283 wound in a spiral shape is obtained. This air-core coil 6 is attracted to the mounting nozzle 285 even when the core 282 is removed from the air-core coil 6. (Pick up)

それから、図29に示されるように、実装用ノズル285を上昇させ、バックアップステージ284を下降させ、実装用ノズル285に吸着(ピックアップ)された空芯コイル6を実装用ノズル285とともに移動させ、この空芯コイル6を配線基板3(図29では図示省略)上に実装する。すなわち、実装用ノズル285に吸着された空芯コイル6を実装用ノズル285とともに配線基板3上に移動させ、配線基板3の上面3aの空芯コイル6の搭載予定位の基板側端子12a上に空芯コイル6を配置する。このように、実装用ノズル285に吸着された空芯コイル6を、部品フィーダなどに備蓄することなく、速やかに配線基板3の上面3aに実装する。   Then, as shown in FIG. 29, the mounting nozzle 285 is raised, the backup stage 284 is lowered, and the air-core coil 6 attracted (pickup) to the mounting nozzle 285 is moved together with the mounting nozzle 285. The air-core coil 6 is mounted on the wiring board 3 (not shown in FIG. 29). That is, the air-core coil 6 adsorbed by the mounting nozzle 285 is moved onto the wiring board 3 together with the mounting nozzle 285, and is placed on the board-side terminal 12a on the upper surface 3a of the wiring board 3 where the air-core coil 6 is to be mounted. An air core coil 6 is disposed. Thus, the air-core coil 6 attracted by the mounting nozzle 285 is quickly mounted on the upper surface 3a of the wiring board 3 without being stored in a component feeder or the like.

それから、図25〜図29の工程を繰り返す。   Then, the steps of FIGS. 25 to 29 are repeated.

本実施の形態とは異なり、部品フィーダ(バルクフィーダ)の収納ケースなどに大量の空芯コイルを備蓄しておき、備蓄された大量の空芯コイルから1個の空芯コイル6を取り出して(ピックアップして)配線基板3上に実装する場合、空芯コイル同士が絡み合い、空芯コイルのピックアップ不良が発生する可能性がある。   Unlike this embodiment, a large amount of air-core coils are stored in a storage case of a component feeder (bulk feeder), and one air-core coil 6 is taken out from the stored large amount of air-core coils ( When mounting on the wiring board 3 (by picking up), the air core coils may be entangled with each other, which may cause a pickup failure of the air core coils.

それに対して、本実施の形態では、上記のように、空芯コイルの自動巻き装置の巻芯282に導体線283を巻きつけてから導体線283を切断し、巻芯282を引き抜くことで1個の空芯コイル6を形成し、この空芯コイル6を部品フィーダなどに備蓄することなく、自動ピックアップ機構(実装用ノズル285)により配線基板3上に実装(マウント)する。すなわち、本実施の形態では、1個の空芯コイル6を形成した後、この空芯コイル6を配線基板3に実装するが、1個の空芯コイル6を形成した後で、この空芯コイル6を配線基板3に実装する前に、個片化した複数の空芯コイルが絡み合う状態で空芯コイル6を備蓄しない。このため、空芯コイルのピックアップ不良が発生するのを防止でき、配線基板3上に的確に空芯コイル6を実装することができる。したがって、空芯コイル6を実装したRFパワーモジュールの製造歩留りを向上することができる。   On the other hand, in the present embodiment, as described above, the conductor wire 283 is wound around the core 282 of the air core coil automatic winding device, and then the conductor wire 283 is cut and the core 282 is pulled out. Individual air-core coils 6 are formed, and the air-core coils 6 are mounted (mounted) on the wiring board 3 by an automatic pickup mechanism (mounting nozzle 285) without being stored in a component feeder or the like. That is, in this embodiment, after forming one air-core coil 6, this air-core coil 6 is mounted on the wiring board 3. After forming one air-core coil 6, Before the coil 6 is mounted on the wiring board 3, the air core coil 6 is not stored in a state where a plurality of separated air core coils are intertwined. For this reason, it is possible to prevent the pickup defect of the air-core coil from occurring, and the air-core coil 6 can be accurately mounted on the wiring board 3. Therefore, the manufacturing yield of the RF power module on which the air-core coil 6 is mounted can be improved.

(実施の形態2)
図30は、本発明の他の実施の形態のRFパワーモジュール1aの構造を示す概念的な断面図であり、上記実施の形態1の図5に対応する。図31は、図30のRFパワーモジュール1aに用いられる集積受動部品5cの要部断面図であり、上記実施の形態1の図16に対応する。
(Embodiment 2)
FIG. 30 is a conceptual cross-sectional view showing the structure of an RF power module 1a according to another embodiment of the present invention, and corresponds to FIG. 5 of Embodiment 1 described above. FIG. 31 is a cross-sectional view of an essential part of the integrated passive component 5c used in the RF power module 1a of FIG. 30, and corresponds to FIG. 16 of the first embodiment.

上記実施の形態1のRFパワーモジュール1では、集積受動部品5は、バンプ電極18を介して配線基板3の基板側端子12aに電気的に接続されていたが、本実施の形態のRFパワーモジュール1aでは、集積受動部品5cの表面5aのボンディングパッド(電極、パッド電極)18aがボンディングワイヤ8を介して配線基板3の基板側端子12aに電気的に接続されている。また、上記実施の形態1では、集積受動部品5は配線基板3の上面3aにフェイスダウンで実装されていたが、本実施の形態では、集積受動部品5cは配線基板3の上面3aにフェイスアップで実装されている。   In the RF power module 1 of the first embodiment, the integrated passive component 5 is electrically connected to the board-side terminal 12a of the wiring board 3 via the bump electrode 18, but the RF power module of the present embodiment. In 1a, the bonding pad (electrode, pad electrode) 18a on the surface 5a of the integrated passive component 5c is electrically connected to the board-side terminal 12a of the wiring board 3 through the bonding wire 8. In the first embodiment, the integrated passive component 5 is mounted face-down on the upper surface 3 a of the wiring board 3. However, in this embodiment, the integrated passive component 5 c is face-up on the upper surface 3 a of the wiring board 3. Implemented in.

本実施の形態の集積受動部品5cでは、図31に示されるように、バンプ電極64を形成せずに、金膜63を露出させてボンディングパッド18aを形成している。集積受動部品5cの他の構成は、上記実施の形態1の集積受動部品5とほぼ同様である。そして、図30に示されるように、配線基板3の上面3aに集積受動部品5cの裏面5bを接合材15aを介して接合(実装)した後、ワイヤボンディング工程で集積受動部品5cのボンディングパッド18aと配線基板3の上面3aの基板側端子12aとをボンディングワイヤ8で電気的に接続している。本実施の形態の他の構成は上記実施の形態1とほぼ同様であるので、ここではその説明は省略する。   In the integrated passive component 5c of this embodiment, as shown in FIG. 31, the gold film 63 is exposed and the bonding pad 18a is formed without forming the bump electrode 64. Other configurations of the integrated passive component 5c are substantially the same as those of the integrated passive component 5 of the first embodiment. Then, as shown in FIG. 30, after the back surface 5b of the integrated passive component 5c is bonded (mounted) to the upper surface 3a of the wiring board 3 via the bonding material 15a, the bonding pad 18a of the integrated passive component 5c is bonded in the wire bonding process. And the board-side terminal 12 a on the upper surface 3 a of the wiring board 3 are electrically connected by a bonding wire 8. Since other configurations of the present embodiment are substantially the same as those of the first embodiment, description thereof is omitted here.

本実施の形態においても、上記実施の形態1とほぼ同様の効果を得ることができる。   Also in the present embodiment, substantially the same effect as in the first embodiment can be obtained.

(実施の形態3)
図32は、本発明の他の実施の形態のRFパワーモジュール1bの構造を示す概念的な上面図(平面図)であり、図33はRFパワーモジュール1bの概念的な断面図であり、それぞれ上記実施の形態1の図4および図5に対応する。図32は、封止樹脂7を透視した状態が示されている。また、図33断面図(側面断面図)に対応するが、RFパワーモジュール1bの概念的な構造が示されており、図32の構造を所定の位置で切断した断面とは完全には一致していない。
(Embodiment 3)
FIG. 32 is a conceptual top view (plan view) showing the structure of an RF power module 1b according to another embodiment of the present invention, and FIG. 33 is a conceptual sectional view of the RF power module 1b. This corresponds to FIGS. 4 and 5 of the first embodiment. FIG. 32 shows a state in which the sealing resin 7 is seen through. Further, although corresponding to the cross-sectional view (side cross-sectional view) of FIG. 33, the conceptual structure of the RF power module 1b is shown and completely matches the cross-section obtained by cutting the structure of FIG. 32 at a predetermined position. Not.

上記実施の形態1のRFパワーモジュール1では、空芯コイル6は直接、配線基板3上に実装(搭載、配置)していたが、本実施の形態のRFパワーモジュール1bでは、集積受動部品5d上に空芯コイル6を搭載(配置)している。   In the RF power module 1 of the first embodiment, the air-core coil 6 is directly mounted (mounted or arranged) on the wiring board 3, but in the RF power module 1b of the present embodiment, the integrated passive component 5d. An air core coil 6 is mounted (arranged) on the top.

本実施の形態の集積受動部品5dでは、上記実施の形態2の集積受動部品5cのように集積受動部品5dの表面5aにボンディングワイヤ8接続用のボンディングパッド18aを形成するとともに、集積受動部品5dの表面5aに空芯コイル6の端部接続用の電極18bを形成している。この際、上記バンプ電極64c,64dの代わりにボンディングパッド18aを形成し、上記バンプ電極64a,64bの代わりに電極18bを形成している。集積受動部品5cの他の構成は、上記実施の形態1の集積受動部品5とほぼ同様である。そして、図32および図33に示されるように、配線基板3の上面3aに集積受動部品5dの裏面5bを接合材15aを介して接合(実装)した後、ワイヤボンディング工程で集積受動部品5dのボンディングパッド18aと配線基板3の上面3aの基板側端子12aとをボンディングワイヤ8で電気的に接続し、更に空芯コイル6を集積受動部品5dの表面5a上に搭載し、半田(図示せず)などを介して空芯コイル6と集積受動部品5dの表面5aの電極18bとを電気的に接続している。空芯コイル6を集積受動部品5dの表面5a上に搭載した後に、集積受動部品5dのボンディングパッド18aと配線基板3の上面3aの基板側端子12aとをボンディングワイヤ8で電気的に接続することもできる。本実施の形態の他の構成は上記実施の形態1とほぼ同様であるので、ここではその説明は省略する。   In the integrated passive component 5d of the present embodiment, the bonding pad 18a for connecting the bonding wire 8 is formed on the surface 5a of the integrated passive component 5d as in the integrated passive component 5c of the second embodiment, and the integrated passive component 5d. An electrode 18b for connecting the end of the air-core coil 6 is formed on the surface 5a. At this time, a bonding pad 18a is formed instead of the bump electrodes 64c and 64d, and an electrode 18b is formed instead of the bump electrodes 64a and 64b. Other configurations of the integrated passive component 5c are substantially the same as those of the integrated passive component 5 of the first embodiment. 32 and 33, after the back surface 5b of the integrated passive component 5d is bonded (mounted) to the upper surface 3a of the wiring board 3 through the bonding material 15a, the integrated passive component 5d is bonded in a wire bonding step. The bonding pads 18a and the board-side terminals 12a on the upper surface 3a of the wiring board 3 are electrically connected by bonding wires 8, and the air-core coil 6 is mounted on the surface 5a of the integrated passive component 5d, and solder (not shown) The air core coil 6 and the electrode 18b on the surface 5a of the integrated passive component 5d are electrically connected via a). After the air-core coil 6 is mounted on the surface 5a of the integrated passive component 5d, the bonding pads 18a of the integrated passive component 5d and the board-side terminals 12a on the upper surface 3a of the wiring board 3 are electrically connected by the bonding wires 8. You can also. Since other configurations of the present embodiment are substantially the same as those of the first embodiment, description thereof is omitted here.

本実施の形態においても、上記実施の形態1とほぼ同様の効果を得ることができる。また、集積受動部品5d上に空芯コイル6を搭載しているので、集積受動部品および空芯コイルを実装したRFパワーモジュールをより小型化(小面積化)することができる。   Also in the present embodiment, substantially the same effect as in the first embodiment can be obtained. Further, since the air-core coil 6 is mounted on the integrated passive component 5d, the RF power module on which the integrated passive component and the air-core coil are mounted can be further downsized (smaller in area).

(実施の形態4)
図34は、本発明の他の実施の形態のRFパワーモジュール1cの構造を示す概念的な要部平面図(要部上面図)であり、封止樹脂7を透視した状態が示されている。なお、図34は平面図であるが、図面を見やすくするために、配線基板3の上面3aの導体層(配線層、導体部)である導体層19aおよび基板側端子12aをハッチングを付して示してある。
(Embodiment 4)
FIG. 34 is a conceptual principal plan view (major part top view) showing the structure of the RF power module 1c according to another embodiment of the present invention, and shows a state where the sealing resin 7 is seen through. . 34 is a plan view, but in order to make the drawing easy to see, the conductor layer 19a which is the conductor layer (wiring layer, conductor portion) on the upper surface 3a of the wiring board 3 and the board side terminal 12a are hatched. It is shown.

上記実施の形態1のRFパワーモジュール1では、空芯コイル6と集積受動部品5とによりローパスフィルタ108A,108Bを形成していたが、本実施の形態のRFパワーモジュール1cでは、配線基板3の導体層(導体パターン、配線、配線層、導体部)19aによって形成されたスパイラルインダクタ(スパイラルインダクタ素子)19と集積受動部品5とにより、ローパスフィルタ108A,108Bを形成している。   In the RF power module 1 of the first embodiment, the low-pass filters 108A and 108B are formed by the air-core coil 6 and the integrated passive component 5. However, in the RF power module 1c of the present embodiment, the wiring board 3 Low-pass filters 108A and 108B are formed by the spiral inductor (spiral inductor element) 19 formed by the conductor layer (conductor pattern, wiring, wiring layer, conductor portion) 19a and the integrated passive component 5.

本実施の形態のRFパワーモジュール1cでは、ローパスフィルタ108A,108Bを構成するインダクタ素子111a,111b,111cのうち、直列共振回路114を形成するためのインダクタ素子111bと直列共振回路115を形成するためのインダクタ素子111cとは、上記実施の形態1と同様に、集積受動部品5内に配線53の渦巻状のパターン(スパイラルパターン)により形成されているが、並列共振回路113を形成するためのインダクタ素子111aは、上記実施の形態1とは異なり、配線基板3の導体層19aの渦巻状のパターン(スパイラルパターン)により形成されたスパイラルインダクタ19によって形成されている。また、図34では、配線基板3の上面3aに形成された基板側端子12aと同層の導体層(導体パターン)19aにより、インダクタ素子111aを構成するスパイラルインダクタ19が形成されているが、他の形態として、配線基板3の内部(絶縁体層11間)の導体層(導体パターン、配線、配線層、導体部)の渦巻状のパターン(スパイラルパターン)により、インダクタ素子111aを構成するスパイラルインダクタ19を形成することもできる。すなわち、本実施の形態では、配線基板3の上面3aまたは内部に形成された渦巻状の導体パターンにより形成されたスパイラルインダクタ素子により、ローパスフィルタ108A,108Bのインダクタ素子111aを形成する。また、図34では、外形(渦巻状パターンの外形)が四角形状である方形スパイラルインダクタとしてスパイラルインダクタ19を形成しているが、他の形態として、外形(渦巻状パターンの外形)が円形状である円形スパイラルインダクタとしてスパイラルインダクタ19を形成することもできる。   In the RF power module 1c of this embodiment, among the inductor elements 111a, 111b, and 111c constituting the low-pass filters 108A and 108B, the inductor element 111b for forming the series resonant circuit 114 and the series resonant circuit 115 are formed. The inductor element 111c is formed by a spiral pattern of the wiring 53 in the integrated passive component 5 as in the first embodiment, but is an inductor for forming the parallel resonance circuit 113. Unlike the first embodiment, the element 111 a is formed by a spiral inductor 19 formed by a spiral pattern (spiral pattern) of the conductor layer 19 a of the wiring board 3. In FIG. 34, the spiral inductor 19 constituting the inductor element 111a is formed by the conductor layer (conductor pattern) 19a of the same layer as the board-side terminal 12a formed on the upper surface 3a of the wiring board 3. The spiral inductor that constitutes the inductor element 111a is formed by a spiral pattern (spiral pattern) of a conductor layer (conductor pattern, wiring, wiring layer, conductor portion) inside the wiring board 3 (between the insulating layers 11). 19 can also be formed. That is, in the present embodiment, the inductor element 111a of the low-pass filters 108A and 108B is formed by a spiral inductor element formed by a spiral conductor pattern formed on the upper surface 3a of the wiring board 3 or inside. In FIG. 34, the spiral inductor 19 is formed as a rectangular spiral inductor whose outer shape (the outer shape of the spiral pattern) is a square shape. However, as another form, the outer shape (the outer shape of the spiral pattern) is a circular shape. The spiral inductor 19 can also be formed as a circular spiral inductor.

本実施の形態の集積受動部品5の構成は、上記実施の形態1の集積受動部品5と同様である。集積受動部品5を配線基板3の上面3aに実装した際には、スパイラルインダクタ19の一端と電気的に接続された基板側端子12aに、集積受動部品5のバンプ電極64bが接続され、スパイラルインダクタ19の他端と配線基板3のビアホール13(図34では図示せず)内の導体または導体膜および配線基板3の内部の配線層(配線パターン)19bを介して電気的に接続された基板側端子12aに、集積受動部品5のバンプ電極64aが接続され、スパイラルインダクタ19に接続されていない他の基板側端子12aに、集積受動部品5のバンプ電極64c,64dが接続される。   The configuration of the integrated passive component 5 of the present embodiment is the same as that of the integrated passive component 5 of the first embodiment. When the integrated passive component 5 is mounted on the upper surface 3a of the wiring board 3, the bump electrode 64b of the integrated passive component 5 is connected to the substrate-side terminal 12a electrically connected to one end of the spiral inductor 19, and the spiral inductor A substrate side electrically connected to the other end of 19 via a conductor or a conductor film in via hole 13 (not shown in FIG. 34) of wiring board 3 and a wiring layer (wiring pattern) 19b inside wiring board 3 The bump electrode 64a of the integrated passive component 5 is connected to the terminal 12a, and the bump electrodes 64c and 64d of the integrated passive component 5 are connected to the other substrate side terminal 12a not connected to the spiral inductor 19.

本実施の形態のRFパワーモジュール1cの他の構成は、上記実施の形態1のRFパワーモジュール1とほぼ同様であるので、ここではその説明は省略する。   The other configuration of the RF power module 1c according to the present embodiment is substantially the same as that of the RF power module 1 according to the first embodiment, and thus the description thereof is omitted here.

上記比較例の集積受動部品305のように、集積受動部品305内に形成した配線(配線53)のスパイラルパターンによってインダクタ素子111aを形成した場合、インダクタ素子111aを構成する配線(配線53)の配線幅や配線厚みが比較的小さいため、インダクタ素子111aのQ値が不足してしまう可能性があるが、本実施の形態では、配線基板3の上面3aまたは内部の導体層19a(の渦巻状の導体パターン)によって形成されたスパイラルインダクタ19により、ローパスフィルタ108A,108Bのインダクタ素子111aを形成する。スパイラルインダクタ19(インダクタ素子111a)を形成するための配線基板3の導体層19aの膜厚は、比較的厚くすることができるので、低抵抗化が可能であり、スパイラルインダクタ19(インダクタ素子111a)のQ値を大きくすることができる。従って、本実施の形態においても、インダクタ素子111aの高いQ値を確保し、ローパスフィルタ108A,108Bの特性を向上させることができ、ローパスフィルタ108A,108Bおよびそれを用いたRFパワーモジュール1cの性能を向上させることができる。また、配線基板3の上面3aまたは内部の導体層19a(の渦巻状の導体パターン)によってインダクタ素子111aを構成するスパイラルインダクタ19を形成することで、集積受動部品305内にインダクタ素子111aを形成した上記比較例の場合と比べて、インダクタ素子111aの放熱特性を向上でき、RFパワーモジュールの信頼性を向上することができる。   When the inductor element 111a is formed by the spiral pattern of the wiring (wiring 53) formed in the integrated passive component 305 as in the integrated passive component 305 of the comparative example, the wiring of the wiring (wiring 53) constituting the inductor element 111a. Since the width and the wiring thickness are relatively small, the Q value of the inductor element 111a may be insufficient. However, in the present embodiment, the upper surface 3a of the wiring board 3 or the inner conductor layer 19a (the spiral shape of the inner conductor layer 19a). An inductor element 111a of the low-pass filters 108A and 108B is formed by the spiral inductor 19 formed by the conductor pattern. Since the thickness of the conductor layer 19a of the wiring board 3 for forming the spiral inductor 19 (inductor element 111a) can be made relatively large, the resistance can be lowered, and the spiral inductor 19 (inductor element 111a). The Q value of can be increased. Therefore, also in the present embodiment, it is possible to secure a high Q value of the inductor element 111a and improve the characteristics of the low-pass filters 108A and 108B, and the performance of the low-pass filters 108A and 108B and the RF power module 1c using the low-pass filters 108A and 108B. Can be improved. Further, the inductor element 111a is formed in the integrated passive component 305 by forming the spiral inductor 19 constituting the inductor element 111a by the upper surface 3a of the wiring board 3 or the inner conductor layer 19a (a spiral conductor pattern thereof). Compared to the comparative example, the heat dissipation characteristics of the inductor element 111a can be improved, and the reliability of the RF power module can be improved.

上記実施の形態1のようにインダクタ素子111aを空芯コイル6によって形成すれば、インダクタ素子111aのより高いQ値を容易に確保でき、また、インダクタ素子111aの放熱特性をより向上できるのでより好ましいが、本実施の形態のように配線基板3の上面3aまたは内部の導体層19a(の渦巻状の導体パターン)によってインダクタ素子111aを構成するスパイラルインダクタ19を形成することでも、インダクタ素子111aの高いQ値を確保でき、また、インダクタ素子111aの放熱特性を向上できるという効果を得ることができる。   If the inductor element 111a is formed by the air-core coil 6 as in the first embodiment, it is more preferable because a higher Q value of the inductor element 111a can be easily secured and the heat dissipation characteristics of the inductor element 111a can be further improved. However, even if the spiral inductor 19 constituting the inductor element 111a is formed by the upper surface 3a of the wiring board 3 or the inner conductor layer 19a (a spiral conductor pattern thereof) as in the present embodiment, the inductor element 111a is high. The Q value can be ensured, and the heat radiation characteristics of the inductor element 111a can be improved.

また、本実施の形態では、ローパスフィルタ108A,108Bを形成するために空芯コイル6を用いないので、封止樹脂7の厚みを比較的薄くすることが可能になり、RFパワーモジュールの薄型化に有利である。また、本実施の形態のように、配線基板3の上面3aまたは内部の導体層19a(の渦巻状の導体パターン)によってインダクタ素子111aを構成するスパイラルインダクタ19を形成した場合、上記実施の形態1のように空芯コイル6によってインダクタ素子111aを形成した場合に比較して、配線基板3の面積(平面寸法)が大きくなる可能性がある。このため、インダクタ素子111aを構成するスパイラルインダクタ19を上記実施の形態1のように空芯コイル6によって形成した方が、RFパワーモジュールの小面積化(小型化)には有利である。   In the present embodiment, since the air-core coil 6 is not used to form the low-pass filters 108A and 108B, the thickness of the sealing resin 7 can be made relatively thin, and the RF power module can be made thinner. Is advantageous. Further, when the spiral inductor 19 constituting the inductor element 111a is formed by the upper surface 3a of the wiring board 3 or the inner conductor layer 19a (a spiral conductor pattern thereof) as in the present embodiment, the above-described first embodiment. Compared with the case where the inductor element 111a is formed by the air-core coil 6 as described above, there is a possibility that the area (planar dimension) of the wiring board 3 is increased. For this reason, it is more advantageous for the RF power module to have a smaller area (smaller size) if the spiral inductor 19 constituting the inductor element 111a is formed by the air-core coil 6 as in the first embodiment.

以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

本発明は、移動体通信装置搭載される電子装置およびそれに用いられるローパスフィルタに適用して好適なものである。   The present invention is suitable for application to an electronic device mounted on a mobile communication device and a low-pass filter used therefor.

本発明の一実施の形態であるRFパワーモジュールを構成する増幅回路の回路ブロック図である。It is a circuit block diagram of the amplifier circuit which comprises the RF power module which is one embodiment of this invention. ローパスフィルタの回路構成例を示す回路図である。It is a circuit diagram which shows the circuit structural example of a low-pass filter. 本発明の一実施の形態であるRFパワーモジュールを用いたデジタル携帯電話機システムの一例の説明図である。It is explanatory drawing of an example of the digital mobile telephone system using the RF power module which is one embodiment of this invention. RFパワーモジュールの構造を示す上面図である。It is a top view which shows the structure of RF power module. RFパワーモジュールの断面図である。It is sectional drawing of RF power module. RFパワーモジュールの概念的な斜視図である。It is a conceptual perspective view of RF power module. 半導体増幅素子をLDMOSFETにより形成した場合の半導体チップの要部断面図である。It is principal part sectional drawing of a semiconductor chip at the time of forming a semiconductor amplifier element by LDMOSFET. 半導体増幅素子をヘテロ接合型バイポーラトランジスタにより形成した場合の半導体チップの要部断面図である。It is principal part sectional drawing of the semiconductor chip at the time of forming a semiconductor amplifier element with a heterojunction bipolar transistor. 本発明の一実施の形態である集積受動部品の製造工程中の要部断面図である。It is principal part sectional drawing in the manufacturing process of the integrated passive component which is one embodiment of this invention. 図9に続く集積受動部品の製造工程中における要部断面図である。FIG. 10 is a fragmentary cross-sectional view of the integrated passive component during a manufacturing step following that of FIG. 9; 図10に続く集積受動部品の製造工程中における要部断面図である。FIG. 11 is a fragmentary cross-sectional view of the integrated passive component during a manufacturing step following that of FIG. 10; 図11に続く集積受動部品の製造工程中における要部断面図である。FIG. 12 is a fragmentary cross-sectional view of the integrated passive component during a manufacturing step following that of FIG. 11; 図12に続く集積受動部品の製造工程中における要部断面図である。FIG. 13 is a fragmentary cross-sectional view of the integrated passive component during a manufacturing step following that of FIG. 12; 図13に続く集積受動部品の製造工程中における要部断面図である。FIG. 14 is an essential part cross-sectional view of the integrated passive component during a manufacturing step following that of FIG. 13; 図14に続く集積受動部品の製造工程中における要部断面図である。FIG. 15 is an essential part cross-sectional view of the integrated passive component during a manufacturing step following that of FIG. 14; 図15に続く集積受動部品の製造工程中における要部断面図である。FIG. 16 is a fragmentary cross-sectional view of the integrated passive component during a manufacturing step following that of FIG. 15; 本発明の一実施の形態である集積受動部品の構造を示す平面図である。It is a top view which shows the structure of the integrated passive component which is one embodiment of this invention. 本発明の一実施の形態である集積受動部品の構造を示す平面図である。It is a top view which shows the structure of the integrated passive component which is one embodiment of this invention. 比較例の集積受動部品の構造を示す平面図である。It is a top view which shows the structure of the integrated passive component of a comparative example. 比較例の集積受動部品の構造を示す平面図である。It is a top view which shows the structure of the integrated passive component of a comparative example. RFパワーモジュールの製造工程中の断面図である。It is sectional drawing in the manufacturing process of RF power module. 図21に続くRFパワーモジュールの製造工程中における断面図である。It is sectional drawing in the manufacturing process of the RF power module following FIG. 図22に続くRFパワーモジュールの製造工程中における断面図である。FIG. 23 is a cross-sectional view of the RF power module subsequent to FIG. 22 during the manufacturing process. 図23に続くRFパワーモジュールの製造工程中における断面図である。FIG. 24 is a cross-sectional view of the RF power module subsequent to FIG. 23 during the manufacturing process. 空芯コイルの製造工程および実装工程の説明図である。It is explanatory drawing of the manufacturing process and mounting process of an air-core coil. 空芯コイルの製造工程および実装工程の説明図である。It is explanatory drawing of the manufacturing process and mounting process of an air-core coil. 空芯コイルの製造工程および実装工程の説明図である。It is explanatory drawing of the manufacturing process and mounting process of an air-core coil. 空芯コイルの製造工程および実装工程の説明図である。It is explanatory drawing of the manufacturing process and mounting process of an air-core coil. 空芯コイルの製造工程および実装工程の説明図である。It is explanatory drawing of the manufacturing process and mounting process of an air-core coil. 本発明の他の実施の形態のRFパワーモジュールの構造を示す断面図である。It is sectional drawing which shows the structure of RF power module of other embodiment of this invention. 図30のRFパワーモジュールに用いられる集積受動部品の要部断面図である。It is principal part sectional drawing of the integrated passive component used for RF power module of FIG. 本発明の他の実施の形態のRFパワーモジュールの構造を示す上面図である。It is a top view which shows the structure of RF power module of other embodiment of this invention. 本発明の他の実施の形態のRFパワーモジュールの構造を示す断面図である。It is sectional drawing which shows the structure of RF power module of other embodiment of this invention. 本発明の他の実施の形態のRFパワーモジュールの構造を示す要部平面図である。It is a principal part top view which shows the structure of the RF power module of other embodiment of this invention.

符号の説明Explanation of symbols

1 RFパワーモジュール
1a RFパワーモジュール
1b RFパワーモジュール
1c RFパワーモジュール
2 半導体チップ
2a 電極
2b 裏面電極
3 配線基板
3a 上面
3b 下面
4 受動部品
5 集積受動部品
5a 表面
5b 裏面
5c 集積受動部品
5d 集積受動部品
6 空芯コイル
7 封止樹脂
8 ボンディングワイヤ
11 絶縁体層
12a 基板側端子
12b 外部接続端子
12c 基準電位供給用端子
13 ビアホール
14 導体層
15 半田
15a 接合材
17 半田
18 バンプ電極
18a ボンディングパッド
18b 電極
19 スパイラルインダクタ
19a 導体層
31 基板
32 絶縁膜
33 配線
34 容量素子
34a 下部電極
34b 容量絶縁膜
34c 上部電極
35 絶縁膜
36 開口部
37 絶縁膜
38 開口部
41 配線
43 絶縁膜
43a 絶縁膜
44 開口部
45 パッド部
51 シード膜
53 配線
54 ニッケル膜
61 絶縁膜
62 開口部
63 金膜
64 バンプ電極
64a,64b,64c,64d バンプ電極
102A,102B 電力増幅回路
102A1,102A2,102A3,102B1,102B2,102B3 増幅段
102AM1,102AM2,102BM1,102BM2 整合回路
103 周辺回路
103A 制御回路
103A1 電源制御回路
103A2 バイアス電圧生成回路
103B バイアス回路
104a,104b 入力端子
105A,105B 整合回路
106a,106b 出力端子
107A,107B 整合回路
108A,108B ローパスフィルタ
111a,111b,111c インダクタ素子
112a,112b,112c 容量素子
113 並列共振回路
114,115 直列共振回路
116 入力端子
117 出力端子
118,119 グランド端子
151 フロントエンド・モジュール
152 ベースバンド回路
153 変復調用回路
FLT1,FLT2 フィルタ
154a スイッチ回路
154b スイッチ回路
156 分波器
C5,C6 コンデンサ
CNT1,CNT2 切換信号
201 半導体基板
202 エピタキシャル層
203 p型ウエル
204 ゲート絶縁膜
205 ゲート電極
206 サイドウォールスペーサ
207 n型オフセットドレイン領域
208 n型オフセットドレイン領域
209 n型ドレイン領域
210 n型ソース領域
211 n型ソース領域
212 p型ハロー領域
213 溝
214 p型打抜き層
215 p型半導体領域
221 窒化シリコン膜
222 酸化シリコン膜
223 コンタクトホール
224 プラグ
225 ソース電極
226 ドレイン電極
227 酸化シリコン膜
228 スルーホール
229 配線
230 表面保護膜
231 ソース裏面電極
251 GaAs基板
252 サブコレクタ層
253 HBT
254 コレクタ電極
255 コレクタメサ
256 ベースメサ
257 ベース電極
258 エミッタ層
259 エミッタ電極
261 絶縁膜
262 コンタクトホール
263 コレクタ配線
264 絶縁膜
265 スルーホール
266 エミッタ配線
282 巻芯
283 導体線
284 バックアップステージ
285 実装用ノズル
286 矢印
305 集積受動部品
DESCRIPTION OF SYMBOLS 1 RF power module 1a RF power module 1b RF power module 1c RF power module 2 Semiconductor chip 2a Electrode 2b Back surface electrode 3 Wiring board 3a Upper surface 3b Lower surface 4 Passive component 5 Integrated passive component 5a Front surface 5b Back surface 5c Integrated passive component 5d Integrated passive component 6 Air core coil 7 Sealing resin 8 Bonding wire 11 Insulator layer 12a Substrate side terminal 12b External connection terminal 12c Reference potential supply terminal 13 Via hole 14 Conductor layer 15 Solder 15a Bonding material 17 Solder 18 Bump electrode 18a Bonding pad 18b Electrode 19 Spiral inductor 19a Conductor layer 31 Substrate 32 Insulating film 33 Wiring 34 Capacitor element 34a Lower electrode 34b Capacitor insulating film 34c Upper electrode 35 Insulating film 36 Opening 37 Insulating film 38 Opening 41 Wiring 43 Insulating film 43a Film 44 Opening 45 Pad part 51 Seed film 53 Wiring 54 Nickel film 61 Insulating film 62 Opening 63 Gold film 64 Bump electrodes 64a, 64b, 64c, 64d Bump electrodes 102A, 102B Power amplification circuits 102A1, 102A2, 102A3, 102B1, 102B2, 102B3 Amplifier stages 102AM1, 102AM2, 102BM1, 102BM2 Matching circuit 103 Peripheral circuit 103A Control circuit 103A1 Power supply control circuit 103A2 Bias voltage generation circuit 103B Bias circuits 104a, 104b Input terminals 105A, 105B Matching circuits 106a, 106b Output terminals 107A, 107B Matching circuits 108A, 108B Low-pass filters 111a, 111b, 111c Inductor elements 112a, 112b, 112c Capacitance element 113 Parallel resonant circuit 11 , 115 Series resonance circuit 116 Input terminal 117 Output terminal 118, 119 Ground terminal 151 Front end module 152 Baseband circuit 153 Modulation / demodulation circuit FLT1, FLT2 Filter 154a Switch circuit 154b Switch circuit 156 Demultiplexers C5, C6 Capacitors CNT1, CNT2 Switching signal 201 Semiconductor substrate 202 Epitaxial layer 203 P-type well 204 Gate insulating film 205 Gate electrode 206 Side wall spacer 207 n type offset drain region 208 n type offset drain region 209 n + type drain region 210 n type source region 211 n + -type source region 212 p-type halo region 213 trench 214 p-type punched layer 215 p + -type semiconductor region 221 silicon nitride film 222 a silicon oxide film 223 Conta Tohoru 224 Plug 225 source electrode 226 drain electrode 227 a silicon oxide film 228 through hole 229 wiring 230 surface protective film 231 source backside electrode 251 GaAs substrate 252 subcollector layer 253 HBT
254 Collector electrode 255 Collector mesa 256 Base mesa 257 Base electrode 258 Emitter layer 259 Emitter electrode 261 Insulating film 262 Contact hole 263 Collector wiring 264 Insulating film 265 Through hole 266 Emitter wiring 282 Core 283 Conductor line 284 Backup stage 285 Mounting nozzle 286 Arrow 305 Integrated passive components

Claims (20)

電力増幅回路を有する電子装置であって、
配線基板と、
前記配線基板の主面上に搭載された、前記電力増幅回路を構成する能動素子と、
前記配線基板の主面上に搭載された、前記電力増幅回路と電気的に接続されたローパスフィルタ回路と、
を含み、
前記ローパスフィルタ回路は、空芯コイルと集積受動素子とにより構成され、
前記集積受動素子にはインダクタ素子および容量素子が含まれていることを特徴とする電子装置。
An electronic device having a power amplifier circuit,
A wiring board;
Active elements that are mounted on the main surface of the wiring board and that constitute the power amplifier circuit;
A low pass filter circuit mounted on the main surface of the wiring board and electrically connected to the power amplifier circuit;
Including
The low-pass filter circuit includes an air-core coil and an integrated passive element,
The integrated passive element includes an inductor element and a capacitive element.
請求項1記載の電子装置において、
前記ローパスフィルタ回路は第1、第2および第3インダクタ素子と第1、第2および第3容量素子とにより形成され、
前記第1インダクタ素子および前記第1容量素子により前記ローパスフィルタ回路の並列共振器が形成され、
前記第2インダクタ素子および前記第2容量素子と前記第3インダクタ素子および前記第3容量素子とによりそれぞれ前記ローパスフィルタ回路の直列共振器が形成され、
前記第1インダクタ素子が前記空芯コイルにより構成されていることを特徴とする電子装置。
The electronic device according to claim 1.
The low-pass filter circuit is formed by first, second and third inductor elements and first, second and third capacitor elements,
A parallel resonator of the low-pass filter circuit is formed by the first inductor element and the first capacitor element,
A series resonator of the low-pass filter circuit is formed by the second inductor element, the second capacitor element, the third inductor element, and the third capacitor element,
The electronic device, wherein the first inductor element is constituted by the air-core coil.
請求項2記載の電子装置において、
前記第2および第3インダクタ素子が前記集積受動素子内に形成されていることを特徴とする電子装置。
The electronic device according to claim 2.
The electronic device, wherein the second and third inductor elements are formed in the integrated passive element.
請求項3記載の電子装置において、
前記第2および第3インダクタ素子が、前記集積受動素子内の銅配線のスパイラルパターンにより形成されていることを特徴とする電子装置。
The electronic device according to claim 3.
The electronic device, wherein the second and third inductor elements are formed by a copper wiring spiral pattern in the integrated passive element.
請求項2記載の電子装置において、
前記第1、第2および第3容量素子が前記集積受動素子内に形成されていることを特徴とする電子装置。
The electronic device according to claim 2.
The electronic device, wherein the first, second and third capacitive elements are formed in the integrated passive element.
請求項5記載の電子装置において、
前記第1、第2および第3容量素子がMIM型の容量素子であることを特徴とする電子装置。
The electronic device according to claim 5.
The electronic apparatus according to claim 1, wherein the first, second and third capacitive elements are MIM type capacitive elements.
請求項1記載の電子装置において、
前記電力増幅回路の出力が前記ローパスフィルタ回路に接続されていることを特徴とする電子装置。
The electronic device according to claim 1.
An electronic apparatus, wherein an output of the power amplifier circuit is connected to the low-pass filter circuit.
請求項7記載の電子装置において、
前記電子装置は、更にアンテナスイッチを有し、
前記ローパスフィルタ回路の出力が前記アンテナスイッチに接続されていることを特徴とする電子装置。
The electronic device according to claim 7.
The electronic device further includes an antenna switch,
An electronic apparatus, wherein an output of the low-pass filter circuit is connected to the antenna switch.
請求項1記載の電子装置において、
前記集積受動素子内には、複数の受動素子が形成され、能動素子は形成されていないことを特徴とする電子装置。
The electronic device according to claim 1.
A plurality of passive elements are formed in the integrated passive element, and no active element is formed.
請求項9記載の電子装置において、
前記集積受動素子は、
半導体基板と、
前記半導体基板上に形成された容量素子と、
前記容量素子上に形成された樹脂材料膜と、
前記樹脂材料膜上に形成されたスパイラルインダクタ素子と、
を有していることを特徴とする電子装置。
The electronic device according to claim 9.
The integrated passive element is:
A semiconductor substrate;
A capacitive element formed on the semiconductor substrate;
A resin material film formed on the capacitive element;
A spiral inductor element formed on the resin material film;
An electronic device comprising:
請求項1記載の電子装置において、
前記電子装置は、移動体通信装置に搭載される電子装置であることを特徴とする電子装置。
The electronic device according to claim 1.
The electronic device is an electronic device mounted on a mobile communication device.
請求項11記載の電子装置において、
前記電子装置は2系統の前記電力増幅回路を有し、
前記2系統の前記電力増幅回路のそれぞれに前記ローパスフィルタ回路が接続され、
前記2系統の前記電力増幅回路の送信周波数帯は、それぞれ0.9GHz帯と1.8GHz帯であることを特徴とする電子装置。
The electronic device according to claim 11.
The electronic device has two power amplification circuits,
The low-pass filter circuit is connected to each of the two systems of the power amplifier circuit,
The electronic apparatus characterized in that the transmission frequency bands of the two power amplifier circuits are 0.9 GHz band and 1.8 GHz band, respectively.
請求項1記載の電子装置において、
前記空芯コイルは前記集積受動素子上に配置されていることを特徴とする電子装置。
The electronic device according to claim 1.
The electronic device according to claim 1, wherein the air-core coil is disposed on the integrated passive element.
複数のインダクタ素子および容量素子からなるローパスフィルタであって、
前記ローパスフィルタは、空芯コイルと集積受動素子とにより形成されていることを特徴とするローパスフィルタ。
A low-pass filter comprising a plurality of inductor elements and capacitive elements,
The low-pass filter is formed of an air-core coil and an integrated passive element.
請求項14記載のローパスフィルタにおいて、
前記ローパスフィルタは第1、第2および第3インダクタ素子と第1、第2および第3容量素子とにより形成され、
前記第1インダクタ素子および前記第1容量素子により前記ローパスフィルタの並列共振器が形成され、
前記第2インダクタ素子および前記第2容量素子と前記第3インダクタ素子および前記第3容量素子とによりそれぞれ前記ローパスフィルタの直列共振器が形成され、
前記第1インダクタ素子が前記空芯コイルにより構成され、
前記第2および第3インダクタ素子と前記第1、第2および第3容量素子とが前集積受動素子内に形成されていることを特徴とするローパスフィルタ。
The low pass filter according to claim 14,
The low-pass filter is formed by first, second and third inductor elements and first, second and third capacitor elements,
A parallel resonator of the low-pass filter is formed by the first inductor element and the first capacitor element,
A series resonator of the low-pass filter is formed by the second inductor element, the second capacitor element, the third inductor element, and the third capacitor element, respectively.
The first inductor element is constituted by the air-core coil;
A low-pass filter, wherein the second and third inductor elements and the first, second and third capacitive elements are formed in a pre-integrated passive element.
電力増幅回路と、複数のインダクタ素子および容量素子からなるローパスフィルタ回路とを有する電子装置の製造方法であって、
前記ローパスフィルタ回路は、空芯コイルと集積受動素子とにより形成され、
前記空芯コイルが、
(a)導体線を巻芯に巻きつける工程、
(b)前記導体線を切断し、前記導体線からなる前記空芯コイルを形成する工程、
(c)前記空芯コイルから前記巻芯を引き抜く工程、
(d)前記空芯コイルを前記電子装置に実装する工程、
を含む工程によって製造されて前記電子装置に実装され、
前記(c)工程から前記(d)工程の間で、複数の空芯コイルが絡み合う状態で前記空芯コイルを備蓄しないことを特徴とする電子装置の製造方法。
A method of manufacturing an electronic device having a power amplifier circuit and a low-pass filter circuit composed of a plurality of inductor elements and capacitive elements,
The low-pass filter circuit is formed by an air-core coil and an integrated passive element,
The air-core coil is
(A) a step of winding a conductor wire around a winding core;
(B) cutting the conductor wire to form the air-core coil made of the conductor wire;
(C) extracting the core from the air-core coil;
(D) mounting the air-core coil on the electronic device;
Manufactured by a process including the above and mounted on the electronic device,
A method of manufacturing an electronic device, wherein the air-core coil is not stored in a state where a plurality of air-core coils are intertwined between the steps (c) to (d).
請求項16記載の電子装置の製造方法において、
前記ローパスフィルタ回路は第1、第2および第3インダクタ素子と第1、第2および第3容量素子とにより形成され、
前記第1インダクタ素子および前記第1容量素子により前記ローパスフィルタ回路の並列共振器が形成され、
前記第2インダクタ素子および前記第2容量素子と前記第3インダクタ素子および前記第3容量素子とによりそれぞれ前記ローパスフィルタ回路の直列共振器が形成され、
前記第1インダクタ素子が前記空芯コイルにより構成されていることを特徴とする電子装置の製造方法。
The method of manufacturing an electronic device according to claim 16,
The low-pass filter circuit is formed by first, second and third inductor elements and first, second and third capacitor elements,
A parallel resonator of the low-pass filter circuit is formed by the first inductor element and the first capacitor element,
A series resonator of the low-pass filter circuit is formed by the second inductor element, the second capacitor element, the third inductor element, and the third capacitor element,
The method of manufacturing an electronic device, wherein the first inductor element is constituted by the air-core coil.
請求項17記載の電子装置の製造方法において、
前記電力増幅回路の出力が前記ローパスフィルタ回路に接続され、
前記電子装置は、更にアンテナスイッチを有し、
前記ローパスフィルタ回路の出力が前記アンテナスイッチに接続されていることを特徴とする電子装置の製造方法。
In the manufacturing method of the electronic device of Claim 17,
The output of the power amplifier circuit is connected to the low pass filter circuit;
The electronic device further includes an antenna switch,
An output method of the low-pass filter circuit is connected to the antenna switch.
電力増幅回路を有する電子装置であって、
配線基板と、
前記配線基板の主面上に搭載された、前記電力増幅回路を構成する能動素子と、
前記配線基板上に搭載された集積受動素子と、
を有し、
前記配線基板の導体層により形成されたスパイラルパターンからなる第1インダクタ素子と、前記集積受動素子とにより、ローパスフィルタ回路が形成されていることを特徴とする電子装置。
An electronic device having a power amplifier circuit,
A wiring board;
Active elements that are mounted on the main surface of the wiring board and that constitute the power amplifier circuit;
An integrated passive element mounted on the wiring board;
Have
An electronic apparatus, wherein a low-pass filter circuit is formed by a first inductor element having a spiral pattern formed by a conductor layer of the wiring board and the integrated passive element.
請求項19記載の電子装置において、
前記ローパスフィルタ回路は、前記第1インダクタ素子と、前記集積受動素子内に形成された第2および第3インダクタ素子および第1、第2および第3容量素子とにより形成され、
前記第1インダクタ素子および前記第1容量素子により前記ローパスフィルタ回路の並列共振器が形成され、
前記第2インダクタ素子および前記第2容量素子と前記第3インダクタ素子および前記第3容量素子とによりそれぞれ前記ローパスフィルタ回路の直列共振器が形成されていることを特徴とする電子装置。
The electronic device according to claim 19.
The low-pass filter circuit is formed by the first inductor element, the second and third inductor elements and the first, second, and third capacitor elements formed in the integrated passive element,
A parallel resonator of the low-pass filter circuit is formed by the first inductor element and the first capacitor element,
A series resonator of the low-pass filter circuit is formed by the second inductor element, the second capacitor element, the third inductor element, and the third capacitor element, respectively.
JP2004352168A 2004-12-06 2004-12-06 Electronic equipment, low pass filter and method for manufacturing electronic equipment Pending JP2006165830A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004352168A JP2006165830A (en) 2004-12-06 2004-12-06 Electronic equipment, low pass filter and method for manufacturing electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004352168A JP2006165830A (en) 2004-12-06 2004-12-06 Electronic equipment, low pass filter and method for manufacturing electronic equipment

Publications (1)

Publication Number Publication Date
JP2006165830A true JP2006165830A (en) 2006-06-22

Family

ID=36667366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004352168A Pending JP2006165830A (en) 2004-12-06 2004-12-06 Electronic equipment, low pass filter and method for manufacturing electronic equipment

Country Status (1)

Country Link
JP (1) JP2006165830A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008278345A (en) * 2007-05-02 2008-11-13 Renesas Technology Corp Semiconductor device
JP2009182377A (en) * 2008-01-29 2009-08-13 Tdk Corp Laminated low-pass filter
CN102034766A (en) * 2009-09-30 2011-04-27 瑞萨电子株式会社 Electronic device
WO2011127777A1 (en) * 2010-04-14 2011-10-20 锐迪科创微电子(北京)有限公司 Radio frequency power amplifier module and mobile communication terminal
US8610578B2 (en) 2006-03-03 2013-12-17 Seiko Epson Corporation Electronic substrate, semiconductor device, and electronic device
WO2016031299A1 (en) * 2014-08-29 2016-03-03 株式会社日立メディコ Medical device
JP2016207802A (en) * 2015-04-21 2016-12-08 富士通株式会社 Semiconductor device manufacturing method and semiconductor device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8610578B2 (en) 2006-03-03 2013-12-17 Seiko Epson Corporation Electronic substrate, semiconductor device, and electronic device
US9251942B2 (en) 2006-03-03 2016-02-02 Seiko Epson Corporation Electronic substrate, semiconductor device, and electronic device
JP2008278345A (en) * 2007-05-02 2008-11-13 Renesas Technology Corp Semiconductor device
JP2009182377A (en) * 2008-01-29 2009-08-13 Tdk Corp Laminated low-pass filter
JP4530181B2 (en) * 2008-01-29 2010-08-25 Tdk株式会社 Multilayer low-pass filter
US7982557B2 (en) 2008-01-29 2011-07-19 Tdk Corporation Layered low-pass filter capable of producing a plurality of attenuation poles
CN102034766A (en) * 2009-09-30 2011-04-27 瑞萨电子株式会社 Electronic device
WO2011127777A1 (en) * 2010-04-14 2011-10-20 锐迪科创微电子(北京)有限公司 Radio frequency power amplifier module and mobile communication terminal
WO2016031299A1 (en) * 2014-08-29 2016-03-03 株式会社日立メディコ Medical device
JP2016052155A (en) * 2014-08-29 2016-04-11 株式会社日立メディコ Medical device
JP2016207802A (en) * 2015-04-21 2016-12-08 富士通株式会社 Semiconductor device manufacturing method and semiconductor device

Similar Documents

Publication Publication Date Title
JP4892253B2 (en) Electronic equipment
JP5407667B2 (en) Semiconductor device
JP2007073611A (en) Electronic device and manufacturing method thereof
KR100993277B1 (en) Semiconductor device and electronic device
JP5239309B2 (en) Semiconductor device
JP4018312B2 (en) Wireless communication device
TWI540786B (en) Semiconductor device and method of forming directional rf coupler with ipd for additional rf signal processing
TWI543331B (en) Semiconductor integrated circuit
TW201240046A (en) Global system for mobile communications (GSM) radio-frequency emission front-end module adopting Quad Flat No-lead package
US20240088838A1 (en) Group iii nitride-based radio frequency transistor amplifiers having source, gate and/or drain conductive vias
KR100993579B1 (en) Semiconductor device and electronic device
CN115362545A (en) Group III-nitride based radio frequency amplifier with backside source, gate and/or drain terminals
US9673186B2 (en) Semiconductor integrated circuit
JP2008042038A (en) Electronic apparatus and semiconductor device
JP2006165830A (en) Electronic equipment, low pass filter and method for manufacturing electronic equipment
JP2006310425A (en) Electronic apparatus and its manufacturing method
JP2006180151A (en) Power amplifier module and its manufacturing method
JP2008235759A (en) Electronic device
JP2011176061A (en) Semiconductor device
WO2013051599A1 (en) Semiconductor device and production method for same
JP2007088363A (en) Electronic equipment
JP2006086197A (en) Integrated passive element and power amplifying module
JP2010171037A (en) Semiconductor device
JP2007149930A (en) Electronic apparatus and manufacturing method thereof
US20240096792A1 (en) Semiconductor module and semiconductor device