JP2006165028A - 半導体製造装置及び半導体装置の製造方法 - Google Patents

半導体製造装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2006165028A
JP2006165028A JP2004349711A JP2004349711A JP2006165028A JP 2006165028 A JP2006165028 A JP 2006165028A JP 2004349711 A JP2004349711 A JP 2004349711A JP 2004349711 A JP2004349711 A JP 2004349711A JP 2006165028 A JP2006165028 A JP 2006165028A
Authority
JP
Japan
Prior art keywords
gas
reaction
reaction tube
upstream side
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004349711A
Other languages
English (en)
Inventor
Takashi Suzuki
隆志 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004349711A priority Critical patent/JP2006165028A/ja
Priority to US11/290,428 priority patent/US20060121731A1/en
Publication of JP2006165028A publication Critical patent/JP2006165028A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34Nitrides
    • C23C16/345Silicon nitride
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/318Inorganic layers composed of nitrides
    • H01L21/3185Inorganic layers composed of nitrides of siliconnitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】 被処理体上に薄膜を形成するときのパーティクルの発生を抑制可能な半導体製造装置を提供する。
【解決手段】 被処理体1を収納する反応管11と、反応管11の上流側に接続され、被処理体1上にシリコン(Si)を含む原料ガス及び窒素(N)を含む原料ガスを、それぞれ独立に導入する複数の原料ガス導入配管24,25と、反応管11の上流側に接続されたアンモニア(NH3)ガスを導入する抑制ガス導入配管26とを備える。
【選択図】 図1

Description

本発明は、半導体製造装置に関し、特に、被処理体上に薄膜を堆積する半導体製造装置及びこれを用いた半導体装置の製造方法に関する。
被処理体上に薄膜を形成するための半導体製造装置として、縦型減圧化学気相成長(LPCVD)装置が知られている(例えば、特許文献1参照。)。縦型LPCVD装置においては、薄膜の構成要素を含む原料ガスを反応管の下部(上流側)に導入し、反応管の上部(下流側)に配置された半導体基板上に薄膜を堆積する。このとき、反応管において、原料ガスの反応により、薄膜の構成要素となる主生成物とともに副生成物が生成される。この副生成物がパーティクルとなって半導体基板に付着し、半導体装置製造の歩留まりが低下する。
被処理体上に薄膜を形成するときのパーティクルの発生を抑制する方法としては、パーティクルの原因となる副生成物が反応管の下部(上流側)の内壁に付着するのを防止するために、反応管の下部(上流側)を加熱する方法が提案されている。しかし、加熱することによりシール材であるOリングが溶融する場合があり、問題解決には至っていない。
特開平6−283463号公報
本発明の目的は、被処理体上に薄膜を形成するときのパーティクルの発生を抑制可能な半導体製造装置及びこれを用いた半導体装置の製造方法を提供することである。
本発明の第1の特徴は、(イ)被処理体を収納する反応管と、(ロ)反応管の上流側に接続され、被処理体上にシリコンを含む原料ガス及び窒素を含む原料ガスを、それぞれ独立に導入する複数の原料ガス導入配管と、(ハ)反応管の上流側に接続されたアンモニアガスを導入する抑制ガス導入配管とを備える半導体製造装置であることを要旨とする。
本発明の第2の特徴は、(イ)反応管の上流側から反応管内の半導体基板上に、シリコンを含む原料ガス及び窒素を含む原料ガスをそれぞれ独立に導入するステップと、(ロ)反応管の上流側からアンモニアガスを導入するステップと、(ハ)シリコンを含む原料ガスと、窒素を含む原料ガスとの反応を用いて、半導体基板上に薄膜を形成するステップとを含む半導体装置の製造方法であることを要旨とする。
本発明によれば、被処理体上に薄膜を形成するときのパーティクルの発生を抑制可能な半導体製造装置及びこれを用いた半導体装置の製造方法を提供することができる。
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
また、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
本発明の実施の形態に係る半導体製造装置は、図1に示すように、被処理体1を収納する反応管11と、反応管11の上流側に接続され、被処理体1上にシリコン(Si)を含む原料ガス及び窒素(N)を含む原料ガスを、それぞれ独立に導入する複数の原料ガス導入配管24,25と、反応管11の上流側に接続されたアンモニア(NH3)ガスを導入する抑制ガス導入配管26とを備える縦型LPCVD装置である。
反応管11は、外気遮断及び雰囲気保持が可能な密閉構造を有する縦型の反応管である。反応管11は、管軸を垂直方向にした円筒状の石英等の外管111(アウターチューブ)と、外管111の内側に配置された円筒状の石英等の内管(インナーチューブ)112と、外管111の下に配置されたステンレス鋼等のマニホールド113を備える。ここで、「上流側」及び「下流側」は厳密には定義されないが、例えば「上流側」は反応管11のマニホールド113で囲まれる付近の200度程度の低温側と定義し、「下流側」は内管112で囲まれる付近の400〜600度程度の高温側と定義する。外管111の外側には、反応管11内の温度を制御する加熱炉(ヒータ)13が配置されている。
内管112の内側には、被処理体1を搭載する石英等のボート15が配置されている。被処理体1としては、例えば半導体基板(半導体ウェハ)等が使用可能である。被処理体1は、通常100〜150枚程度投入可能である。ボート15の下部には、反応管11の下部を断熱するための石英等の保温筒14が設けられている。外管111には、出口配管17が設けられている。出口配管17は、図示を省略した真空ポンプに接続され、反応管11内を例えば20〜200Pa程度の減圧(低圧力)状態に保つ。
マニホールド113には、原料ガス導入配管24,25、抑制ガス導入配管26及び排気配管31のそれぞれの一端が接続されている。原料ガス導入配管24,25及び抑制ガス導入配管26のそれぞれの他端には、ガス供給系20が接続されている。ガス供給系20は、原料ガス導入配管24に接続された第1原料ガス源21、原料ガス導入配管25に接続された第2原料ガス源22、及び抑制ガス導入配管26に接続された抑制ガス源23を備える。
第1原料ガス源21は、例えばシリコン窒化膜(Si34膜)を堆積する場合には、原料ガスとしてNH3ガスを供給する。第2原料ガス源22は、原料ガスとして例えば六塩化珪素(Si2Cl6)ガスを供給する。抑制ガス源23は、抑制ガスとして例えばNH3ガスを供給する。抑制ガスは、複数の原料ガスの反応により生成される副生成物と原料ガスの他方との反応を抑制するガスである。
原料ガス導入配管24,25は、反応管11の上流側から下流側に流れるように垂直方向にNH3ガス及びSi2Cl6ガスをそれぞれ導入するインジェクタノズルである。抑制ガス導入配管26は、原料ガス導入配管24,25がNH3ガス及びSi2Cl6ガスを導入する方向と異なる方向、例えば反応管11の上流側に流れるように水平方向にNH3ガスを導入するインジェクタノズルである。反応管11内におけるガス流量は、原料ガス導入配管24を介して導入されるNH3ガスの流量は100〜1000sccm程度、原料ガス導入配管25を介して導入されるSi2Cl6ガスの流量は5〜100sccm程度、抑制ガス導入配管26を介して導入されるNH3ガスの流量は、100〜1000sccm程度である。
マニホールド113には、抑制ガス導入配管26に対向する位置に排気配管31が接続されている。排気配管31には、排気圧調整手段32及び排気配管34を介して真空ポンプ35が接続されている。排気配管31は、抑制ガス導入配管26を介して導入されるNH3ガスや、原料ガスの反応により生成された副生成物等を反応管11から排気する。排気圧調整手段32は、排気配管31の排気圧を調整する。排気圧調整手段32としては、バルブ等が使用可能である。排気配管31には、分析計36が接続されている。分析計36は、排気配管31から排気されるガスの成分や濃度を分析する。
排気圧調整手段32及び分析計36には、制御回路33が接続されている。制御回路33は、排気配管31の排気圧やガス流量を監視し、排気圧調整手段32を制御する。制御回路33は、分析計36による分析結果に基づいて、抑制ガス源23の抑制ガス供給量を制御する。マニホールド113の下部には、被処理体1及びボート15を出し入れするドア部を閉じるキャップ16が設けられている。
次に、本発明の実施の形態に係る半導体製造装置において、原料ガスとしてSi2Cl6とNH3を用いて、被処理体1上にSi34膜を形成する場合の反応を説明する。反応管11の上流側で、原料ガスのSi2Cl6とNH3ガスが反応して、反応式(1)に示すように、窒化シリコン(Si34)ガスが主生成物として生成される。同時に、塩化水素(HCl)ガス及び水素(H2)ガス等の副生成物が生成される。

3Si2Cl6+8NH3→2Si34+18HCl+3H2・・・・・(1)

反応式(1)で生成されたSi34ガスが被処理体1上に吸着して、Si34膜が堆積される。更に、原料ガスのNH3と、反応式(1)で生成されたHClガスが反応して、反応式(2)に示すように、固体の塩化アンモニウム(NH4Cl)が副生成物として生成される。

NH3+HCl→NH4Cl・・・・・(2)

反応式(2)で生成されたNH4Clが、マニホールド113内壁に付着する。更に、反応式(2)で生成されたNH4Clが、原料ガスのSi2Cl6ガスと反応して、反応式(3)に示すように、NH3ガス、三塩化シラン(SiHCl3)ガスや四塩化珪素(SiCl4)ガス等の副生成物が生成される。

xNH4Cl+ySi2Cl6→zSiHCl3+wSiCl4+xNH3・・・・・(3)

ここで、x,y,z,wは1以上の整数を表す。反応式(3)で生成されたSiHCl3ガスやSiCl4ガスが、加熱されながら、反応管11の下流側に配置された被処理体1の表面に達する。更に、SiHCl3ガス及びSiCl4ガスが、原料ガスのNH3ガス又は反応式(3)で生成されたNH3ガスとそれぞれ反応して、反応式(4)及び(5)に示すように、主生成物のSi34ガスとともに、HClガスやH2ガス等の副生成物を生成する。

3SiHCl3+4NH3→Si34+9HCl+3H2・・・・・(4)
3SiCl4+4NH3→Si34+12HCl・・・・・(5)

反応式(4)及び(5)で生成された主生成物のSi34ガスが被処理体1上に堆積して、Si34膜が形成される。反応式(4)及び(5)で生成されたHClガスが、原料ガスのNH3ガス又は反応式(3)で生成されたNH3ガスと反応して、反応式(6)に示すように、NH4Clが副生成物として生成される。

NH3+HCl→NH4Cl・・・・・(6)

反応式(6)で生成されたNH4Clが、被処理体1上に付着する。NH4Clが被処理体1表面に残留したまま反応管11外部へ取り出した場合にパーティクルとなる。この結果、薄膜を堆積した後の半導体装置製造工程での加工不良の原因となる。
ここで、反応式(3)において、Si2Cl6分圧が低くNH3分圧が高いほど反応は抑制される。図1及び図2に示すように、抑制ガス導入配管26は、抑制ガス源23から供給された抑制ガスを、反応管11の上流側(水平方向)に吹き付ける。この結果、反応管11の上流側のNH3分圧が上がり、反応式(3)の生成反応が抑制される。したがって、パーティクルに起因する副生成物であるSiHCl3ガス及びSiCl4ガスの生成が抑制される。
次に、本発明の実施の形態に係る半導体製造装置を用いた処理方法を、原料ガスとしてSi2Cl6ガスとNH3ガスを用いて被処理体1上にSi34膜を形成する場合を一例として説明する。
(イ)被処理体1が配置されたボート15を、反応管11内に設置する。キャップ16を取り付け、反応管11内を密封状態とする。第1原料ガス源21から供給されたNH3ガスが、原料ガス導入配管24を介して、反応管11内に上流側から下流側へ流れるように例えば垂直方向に導入される。第2原料ガス源22から供給されたSi2Cl6ガスが、原料ガス導入配管25を介して、反応管11内に上流側から下流側へ流れるように例えば垂直方向に導入される。抑制ガス源23から供給されたNH3ガスが、抑制ガス導入配管26を介して、反応管11の上流側(水平方向)に導入される。
(ロ)反応管11の上流側で、原料ガスのSi2Cl6ガスとNH3ガスが反応する。この結果、反応式(1)及び(2)に示すように、主生成物のSi34ガスが生成されるとともに、固体のNH4Clが生成されてマニホールド113内壁に付着する。更に、固体のNH4Clが、原料ガスのSi2Cl6ガスと反応して、反応式(3)に示すように、SiHCl3ガスやSiCl4ガス等が生成される。ここで、抑制ガス導入配管26は、抑制ガス源23から供給された抑制ガスのNH3ガスを、反応管11の上流側(水平方向)に吹き付けている。この結果、反応管11の上流側においてNH3分圧が上がり、反応式(3)で示したSiHCl3ガス及びSiCl4ガスの生成が抑制される。
(ハ)反応式(3)で示したSiHCl3ガス及びSiCl4ガスの生成が抑制されてなお、反応式(3)で示すようなSiHCl3ガス及びSiCl4ガスが生成された場合には、SiHCl3ガス及びSiCl4ガスが排気配管31から排気される。更に、反応管11の上流側に流したNH3ガスが、被処理体1へ到達させること無く、排気配管31から排気される。なお、制御回路33が、抑制ガス源23の抑制ガス供給量を制御する。また、排気圧調整手段32が、排気配管31からの排気圧を適宜調整する。
本発明の実施の形態によれば、抑制ガス導入配管26から反応管11の上流側(水平方向)にNH3ガスを流すことにより、SiHCl3ガス及びSiCl4ガスの生成反応を抑制することができる。更に、排気配管31を配置し、且つ排気圧調整手段32により排気配管31の排気圧を調整することで、SiHCl3ガスあるいはSiCl4ガスを被処理体1上に到達させること無く反応管11の外部へ排出可能となる。したがって、SiHCl3ガス及びSiCl4ガスに起因するNH4Clによるパーティクルの発生を防止することができる。
更に、抑制ガス導入配管26から反応管11の上流側(水平方向)へ流すNH3ガスも、被処理体1へ到達させる事無く排気する事が可能となる。したがって、被処理体1上にNH3ガスが高濃度で到達することを防止でき、シリコン窒化膜の膜質を劣化させるのを防止できる。
次に、本発明の実施の形態に係る半導体装置の製造方法を図3のフローチャートを参照しながら説明する。なお、以下に述べる半導体記憶装置の製造方法は、一例であり、この変形例を含めて、これ以外の種々の製造方法により、実現可能であることは勿論である。
(イ)まず、ステップS100において、プロセス・マスクシミュレーションやデバイスシミュレーションにより、電気的特性を得る。電気的特性を用いてLSIの回路シミュレーションが行われ、設計パターンのレイアウトデータ(設計データ)を生成する。次に、ステップS200において、ステップS100で生成されたレイアウトデータの設計パターンに対して、マスクパターンのマスクデータを生成する。マスクパターンがマスク基板に形成され、フォトマスクが作製される。なお、フォトマスクはLSIの製造工程の各段階に対応した各層分作製されてフォトマスクのセットが用意される。
(ロ)ステップS302におけるフロントエンド工程(基板工程)では、ステップS310における酸化工程、ステップS311におけるレジスト塗布工程、ステップS312におけるフォトリソグラフィ工程、ステップS313におけるイオン注入工程及びステップS314における熱処理工程等が繰り返して実施される。一連の工程が終了すると、ステップS303へ進む。
(ハ)ステップS303において、基板表面に対して配線処理が施されるバックエンド工程(表面配線工程)が行われる。バックエンド工程では、ステップS315における化学気相成長(CVD)工程、ステップS316におけるレジスト塗布工程、ステップS317におけるフォトリソグラフィ工程、ステップS318におけるエッチング工程、ステップS319における金属堆積工程等が繰り返し実施される。ステップS315においては、図1に示した半導体製造装置を用いて、半導体ウェハ上に薄膜を形成する。一連の工程により多層配線構造が完成したら、ステップS304へ進む。
(ニ)ステップS304において、ダイヤモンドブレード等のダイシング装置により、所定のチップサイズに分割される。そして、金属若しくはセラミックス等のパッケージング材料にマウントされ、チップ上の電極パッドとリードフレームのリードを金線で接続された後、樹脂封止などの所要のパッケージ組み立ての工程が実施される。ステップS400において、半導体集積回路の性能・機能に関する特性検査、リード形状・寸法状態、信頼性試験などの所定の検査を経て、半導体集積回路が完成される。ステップS500において、以上の工程をクリアした半導体集積回路は、水分、静電気などから保護するための包装を施され、出荷される。
以上のように、本発明の第1の実施の形態に係る半導体記憶装置の製造方法によれば、ステップS315におけるCVD工程において、半導体ウェハ上に薄膜を堆積するときのパーティクルの発生を抑制することができる。したがって、半導体装置製造の歩留まりが向上する。
(その他の実施の形態)
上記のように、本発明は実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
本発明の実施の形態において、原料ガスとして、クロライドガスのSi2Cl6ガスとNH3ガスと用いる一例を説明したが、原料ガスの組み合わせは特に限定されない。例えば、NH3ガスと、ジクロロジシラン(SiH2Cl2)ガス、SiHCl3ガス又はSiCl4ガス等のクロライドガスとの組み合わせを用いても良い。SiH2Cl2ガス、SiHCl3ガス又はSiCl4ガスと、原料ガスのNH3ガスがそれぞれ反応して、反応式(7)、(8)及び(9)に示すように、HClガスやH2ガス等の副生成物が生成される。

3SiH2Cl2+4NH3→Si34+6HCl+12H2・・・・・(7)
3SiHCl3+4NH3→Si34+3HCl+6H2・・・・・(8)
3SiCl4+4NH3→Si34+12HCl・・・・・(9)

反応式(7)、(8)及び(9)のそれぞれで生成されたHClガスと原料ガスのNH3ガスが反応式(2)のように反応して、固体のNH4Clが生成され、マニホールド113内壁に付着する。固体のNH4Clが、原料ガスのSiH2Cl2ガス、SiHCl3ガス又はSiCl4ガスと更に反応して、反応式(10)、(11)及び(12)に示すように、SiHCl3ガスやSiCl4ガス等のパーティクルに起因する副生成物が生成される。

xNH4Cl+ySiH2Cl2→zSiHCl3+wSiCl4+xNH3・・・・・(10)
xNH4Cl+ySiHCl3→zSiHCl3+wSiCl4+xNH3・・・・・(11)
xNH4Cl+ySiCl4→zSiHCl3+wSiCl4+xNH3・・・・・(12)

ここで、反応式(10)、(11)及び(12)に示すように、SiH2Cl2分圧、SiHCl3分圧又はSiCl4分圧が低くNH3分圧が高いほど反応は抑制される。抑制ガス導入配管26は、抑制ガス源23から供給された抑制ガスのNH3ガスを、反応管11の上流側(水平方向)に吹き付ける。この結果、反応管11の上流側のNH3分圧が上がり、反応式(10)、(11)及び(12)で示したSiHCl3ガス及びSiCl4ガスの生成が抑制される。
また、図1に示した抑制ガス導入配管26及び排気配管31が対向する位置に配置され、抑制ガス導入配管26が水平方向に抑制ガスを流す一例を説明したが、NH3ガス濃度を高めるために抑制ガスを上流側に流す配置であれば、抑制ガス導入配管26及び排気配管31の配置位置や、抑制ガス導入配管26の抑制ガスの噴出位置は特に限定されない。このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
本発明の実施の形態に係る半導体製造装置の一例を示す概略断面図(図2のA−A方向の断面図)である。 図1のマニホールド部分を水平方向に切断した概略断面図である。 本発明の実施の形態に係る半導体装置の製造方法の一例を説明するためのフローチャートである。
符号の説明
1…被処理体
11…反応管
13…加熱炉(ヒータ)
14…保温筒
15…ボート
16…キャップ
17…出口配管
20…ガス供給系
21…第1原料ガス源
22…第2原料ガス源
23…抑制ガス源
24,25…原料ガス導入配管
26…抑制ガス導入配管
31,34…排気配管
32…排気圧調整手段
33…制御回路
35…真空ポンプ
36…分析計
111…外管(アウターチューブ)
112…内管(インナーチューブ)
113…マニホールド

Claims (6)

  1. 被処理体を収納する反応管と、
    前記反応管の上流側に接続され、前記被処理体上にシリコンを含む原料ガス及び窒素を含む原料ガスを、それぞれ独立に導入する複数の原料ガス導入配管と、
    前記反応管の上流側に接続されたアンモニアガスを導入する抑制ガス導入配管
    とを備えることを特徴とする半導体製造装置。
  2. 前記抑制ガス導入配管は、前記複数の原料ガス導入配管が前記原料ガスを導入する方向と異なる方向にアンモニアガスを導入することを特徴とする請求項1に記載の半導体製造装置。
  3. 前記反応管の上流側に接続された排気配管を更に備えることを特徴とする請求項1又は2に記載の半導体製造装置。
  4. 前記排気配管の排気圧を調整する排気圧調整手段を更に備えることを特徴とする請求項3に記載の半導体製造装置。
  5. シリコンを含む前記原料ガスはクロライドガスであることを特徴とする請求項1〜4のいずれか1項に記載の半導体製造装置。
  6. 反応管の上流側から前記反応管内の半導体基板上に、シリコンを含む原料ガス及び窒素を含む原料ガスをそれぞれ独立に導入するステップと、
    前記反応管の上流側からアンモニアガスを導入するステップと、
    シリコンを含む前記原料ガスと、窒素を含む前記原料ガスとの反応を用いて、前記半導体基板上に薄膜を形成するステップ
    とを含むことを特徴とする半導体装置の製造方法。
JP2004349711A 2004-12-02 2004-12-02 半導体製造装置及び半導体装置の製造方法 Pending JP2006165028A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004349711A JP2006165028A (ja) 2004-12-02 2004-12-02 半導体製造装置及び半導体装置の製造方法
US11/290,428 US20060121731A1 (en) 2004-12-02 2005-12-01 Semiconductor manufacturing system and method for manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004349711A JP2006165028A (ja) 2004-12-02 2004-12-02 半導体製造装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2006165028A true JP2006165028A (ja) 2006-06-22

Family

ID=36574891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004349711A Pending JP2006165028A (ja) 2004-12-02 2004-12-02 半導体製造装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20060121731A1 (ja)
JP (1) JP2006165028A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI589010B (zh) * 2016-06-22 2017-06-21 上銀光電股份有限公司 反應性熱處理設備

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5637153A (en) * 1993-04-30 1997-06-10 Tokyo Electron Limited Method of cleaning reaction tube and exhaustion piping system in heat processing apparatus
US5445521A (en) * 1993-05-31 1995-08-29 Tokyo Electron Kabushiki Kaisha Heat treating method and device
TW392212B (en) * 1998-09-21 2000-06-01 Mosel Vitelic Inc Low pressure silicon nitrides deposition method that can reduce particle production
JP3987312B2 (ja) * 2001-08-31 2007-10-10 株式会社東芝 半導体装置の製造装置および製造方法ならびに半導体製造装置のクリーニング方法
JPWO2004075272A1 (ja) * 2003-02-21 2006-06-01 株式会社日立国際電気 基板処理装置及び半導体デバイスの製造方法

Also Published As

Publication number Publication date
US20060121731A1 (en) 2006-06-08

Similar Documents

Publication Publication Date Title
US8518182B2 (en) Substrate processing apparatus
EP0464515B1 (en) Method of manufacturing silicon nitride film
US5584963A (en) Semiconductor device manufacturing apparatus and cleaning method for the apparatus
KR0183466B1 (ko) 반도체 제조장치 및 반도체 제조장치에 있어서의 웨이퍼 진공척 장치 및 가스 크리닝 방법 및 질화막 형성방법
EP0537854B1 (en) Method of manufacturing a semiconductor device whereby a layer of material is deposited on the surface of a semiconductor wafer from a process gas
US20060213539A1 (en) Method for cleaning thin-film forming apparatus
US6040010A (en) Catalytic breakdown of reactant gases in chemical vapor deposition
JP7113862B2 (ja) 半導体装置の製造方法、基板処理方法、プログラム、および基板処理装置
KR102297247B1 (ko) 처리 용기 내의 부재를 클리닝하는 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
US4781945A (en) Process for the formation of phosphosilicate glass coating
JP6815527B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
CN111771263A (zh) 清洁方法、半导体装置的制造方法、基板处理装置以及程序
EP4060077A2 (en) Substrate processing apparatus, method of manufacturing semiconductor device and program
US9029264B2 (en) Methods for depositing a tin-containing layer on a substrate
JP2006165028A (ja) 半導体製造装置及び半導体装置の製造方法
JP5197554B2 (ja) 薄膜形成装置の洗浄方法及び薄膜形成方法
JP4527595B2 (ja) ゲル状物質の処理方法、および処理装置
JP2001068468A (ja) 成膜方法
JP3076268B2 (ja) 減圧気相成長装置
JP2000355767A (ja) シリコンcvd装置
TWI831204B (zh) 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式
JPH0250966A (ja) 半導体装置の製造方法
JP5297661B2 (ja) 気相成長装置
JP2936003B2 (ja) 半導体集積回路装置の製造方法
KR100419025B1 (ko) 반도체소자의질화막형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100309