JP2006157252A5

JP2006157252A5 -

Info

Publication number: JP2006157252A5
Application number: JP2004342262A
Authority: JP
Filing date: 2004-11-26
Publication date: 2008-01-10
Anticipated expiration: 2024-11-26

Claims

Ｎ次元直交座標（Ｎは４以上の整数）上の各単位超立方体の頂点を分類する方法であって、
入力手段が、それぞれがＮ個の成分からなる前記頂点の座標値を入力する入力工程と、
選択手段が、前記入力工程により入力されたＮ個の成分から所定のＭ個（ＭはＮより小さい整数）の成分を選択する選択工程と、
第１の算出手段が、前記選択工程により選択されたＭ個の成分の総和を算出する第１の算出工程と、
第２の算出手段が、前記第１の算出工程により算出された総和を、（Ｍ＋１）で割った余りを算出する第２の算出工程と、
第３の算出手段が、前記選択工程により選択されなかった（Ｎ−Ｍ）個の成分の夫々の所定のビット位置の値に基づいて、（Ｍ＋１）の倍数を、前記第２の算出工程により算出された余りに加算して指標値を算出する第３の算出工程と、
分類手段が、前記第３の算出工程により算出された指標値に基づいて、前記頂点を分類する分類工程とを有することを特徴とするデータ分類方法。
Ｎ次元直交座標（Ｎは４以上の整数）上の各単位超立方体の頂点を分類する方法であって、
入力手段が、それぞれがＮ個の成分からなる前記頂点の座標値を入力する入力工程と、
選択手段が、前記入力工程により入力されたＮ個の成分から所定のＭ個（ＭはＮより小さい整数）の成分を選択する選択工程と、
第１の算出手段が、前記選択工程により選択されたＭ個の成分の総和を算出する第１の算出工程と、
第２の算出手段が、前記第１の算出工程により算出された総和を、（Ｍ＋１）で割った余りを算出する第２の算出工程と、
第３の算出手段が、前記選択工程により選択されなかった（Ｎ−Ｍ）個の成分の各々が奇数か偶数かに基づいて、（Ｍ＋１）の倍数を、前記第２の算出工程により算出された余りに加算して指標値を算出する第３の算出工程と、
分類手段が、前記第３の算出工程により算出された指標値に基づいて、前記頂点を分類する分類工程とを有することを特徴とするデータ分類方法。
前記第３の算出工程は、以下の式を用いて指標値ｉｄを算出することを特徴とする請求項１又は２に記載のデータ分類方法。ここで、前記式は、

である。
ただし、％は、割り算の余りであることを表す。
前記Ｍは３であり、
前記分類工程は、前記頂点を、２^N-1個のグループに分類することを特徴とする請求項１又は２に記載のデータ分類方法。
前記Ｍは（Ｎ−１）であり、
前記分類工程は、前記頂点を、（Ｎ×２）個のグループに分類することを特徴とする請求項１又は２に記載のデータ分類方法。
入力したＮ次元ベクトル信号（Ｎは４以上の整数）からスカラ信号を出力する多次元補間装置であって、
前記入力したＮ次元ベクトル信号値の各成分を各々上位ビットと下位ビットとに分割する分割手段と、
前記分割手段により分割された前記上位ビットのデータの組み合わせに対応する参照値を記憶したメモリ手段と、
前記参照値を読み出す読み出し手段と、
前記読み出し手段により読み出された参照値と、前記分割手段により分割された下位ビットのデータとに基づいて、前記入力したＮ次元ベクトル信号に対する補間演算を行なう補間演算手段とを具備し、
前記メモリ手段は、前記参照値を２^N-1個のサブメモリに分割して記憶することを特徴とする多次元補間装置。
前記入力したＮ次元ベクトル信号におけるＮ個の成分から所定のＭ個（ＭはＮより小さい整数）の成分を選択する選択手段と、
前記選択手段により選択されたＭ個の成分の総和を算出する第１の算出手段と、
前記第１の算出手段により算出された総和を、（Ｍ＋１）で割った余りを算出する第２の算出手段と、
前記選択手段により選択されなかった（Ｎ−Ｍ）個の成分の夫々の所定のビット位置の値に基づいて、（Ｍ＋１）の倍数を、前記第２の算出手段により算出された余りに加算して指標値を算出する第３の算出手段と、
前記第３の算出手段により算出された指標値に基づいて、前記参照値を分類する分類手段とを有し、
前記メモリ手段は、前記分類手段による分類結果に基づいて、前記参照値を２^N-1個のサブメモリに分割して記憶することを特徴とする請求項６に記載の多次元補間装置。
前記入力したＮ次元ベクトル信号におけるＮ個の成分の上位データの中から、（Ｎ−３）成分の夫々の所定のビット位置の値に基づいて、クラスタ数信号を生成し、生成したクラスタ数信号に基づいて前記サブメモリを選択するサブメモリ選択手段を有し、
前記読み出し手段は、前記サブメモリ選択手段により選択されたサブメモリに記憶されている参照値を読み出すことを特徴とする請求項６又は７に記載の多次元補間装置。
前記サブメモリ選択手段は、前記下位アドレス生成手段により下位２ビットが取り出されなかった（Ｎ−３）成分の上位ビットの信号の下位１ビットをクラスタ数信号とし、前記クラスタ数信号に基づいて、前記サブメモリを選択する信号を生成すること特徴とする請求項８に記載の多次元補間装置。
前記入力したＮ次元ベクトル信号におけるＮ個の成分の上位ビットのデータをデジタル信号化して、上位ビットの信号とし、
前記入力したＮ次元ベクトル信号におけるＮ個の成分のうち、特定の３成分における前記上位ビットの信号の下位２ビットを用いて６ビットの信号を生成し、前記６ビット信号を４ビット信号に変換し、４ビットのアドレス下位信号を生成する下位アドレス生成手段を有することを特徴とする請求項６〜９の何れか１項に記載の多次元補間装置。
前記下位アドレス生成手段は、ＲＯＭに格納されたテーブルを用いて、前記６ビット信号を４ビット信号に変換することを特徴とする請求項１０に記載の多次元補間装置。
前記下位アドレス生成手段は、前記特定の３成分うち、１成分の下位２ビットを切り捨てて、前記６ビット信号を４ビット信号に変換することを特徴とする請求項１０に記載の多次元補間装置。
前記入力したＮ次元ベクトル信号におけるＮ個の成分の上位ビットのデータをデジタル信号化して、上位ビットの信号とし、
前記分割手段により分割されたＮ個の上位ビットの信号から、同一のビット位置にある１ビットを取り出し、取り出したＮ個のビットをまとめて連結してＮビットの信号とする操作を、前記上位ビットの信号の最下位から最上位まで順に行ない得られた複数のＮビット信号をさらに連結し、連結した信号から（Ｎ＋３）ビットを除いた信号をアドレス上位信号として生成する上位アドレス生成手段を有することを特徴とする請求項６〜９の何れか１項に記載の多次元補間装置。
前記上位アドレス生成手段により生成されたアドレス上位信号を用いて、キャッシュのヒットもしくはミスヒットを判定するキャッシュ機構を有することを特徴とする請求項１３に記載の多次元補間装置。
入力したＮ次元ベクトル信号（Ｎは４以上の整数）からスカラ信号を出力する多次元補間方法であって、
分割手段が、前記入力したＮ次元ベクトル信号値の各成分を各々上位ビットと下位ビットとに分割する分割工程と、
読み出し手段が、前記分割工程により分割された前記上位ビットのデータの組み合わせに対応する参照値を読み出す読み出しステップと、
補間演算手段が、前記読み出し工程により読み出された参照値と、前記分割ステップにより分割された下位ビットのデータとに基づいて、前記入力したＮ次元ベクトル信号に対する補間演算を行なう補間演算工程とを有し、
前記参照値は、２^N-1個のサブメモリに分割して記憶されていることを特徴とする多次元補間方法。
入力したＮ次元ベクトル信号（Ｎは４以上の整数）からスカラ信号を出力することをコンピュータに実行させるためのコンピュータプログラムであって、
前記入力したＮ次元ベクトル信号値の各成分を各々上位ビットと下位ビットとに分割する分割工程と、
前記分割工程により分割された前記上位ビットのデータの組み合わせに対応する参照値を読み出す読み出しステップと、
前記読み出し工程により読み出された参照値と、前記分割ステップにより分割された下位ビットのデータとに基づいて、前記入力したＮ次元ベクトル信号に対する補間演算を行なう補間演算工程とをコンピュータに実行させ、
前記参照値は、２^N-1個のサブメモリに分割して記憶されていることを特徴とするコンピュータプログラム。