JP2006157094A - 2ポートアイソレータの特性調整方法 - Google Patents
2ポートアイソレータの特性調整方法 Download PDFInfo
- Publication number
- JP2006157094A JP2006157094A JP2004339985A JP2004339985A JP2006157094A JP 2006157094 A JP2006157094 A JP 2006157094A JP 2004339985 A JP2004339985 A JP 2004339985A JP 2004339985 A JP2004339985 A JP 2004339985A JP 2006157094 A JP2006157094 A JP 2006157094A
- Authority
- JP
- Japan
- Prior art keywords
- port
- main surface
- output port
- microwave ferrite
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Non-Reversible Transmitting Devices (AREA)
Abstract
【解決手段】 入力ポート、出力ポート、グランドポートを有する2ポートアイソレータにおいて、マイクロ波用フェライトに配される第1中心導体及び/又は第2中心導体の幅を交差部を除く部位で異ならせて形成しインピーダンス調整を行う。
【選択図】 図1
Description
以下、図1、図2を基にして2ポートアイソレータについて説明する。
この2ポートアイソレータは、図1に示す等価回路を基本構成としている。入力ポートP1と出力ポートP2との間に、電気的に接続されている第1中心導体21で形成される第1インダクタンス素子L1と、前記第1中心導体21と電気的絶縁状態で交差して配置され、出力ポートP2とグランドポートP3との間に電気的に接続されている第2中心導体22で形成される第2インダクタンス素子L2と、入力ポートP1と出力ポートP2の間に電気的に接続された第1キャパシタンス素子Ci及び抵抗素子Rと、出力ポートP2とグランドポートP3の間に電気的に接続され、第2インダクタンス素子L2と並列共振回路を構成する第2キャパシタンス素子Cfとを有する。2ポートアイソレータの特徴として、第1並列共振回路でアイソレーション特性(逆方向減衰特性)が最大となる周波数が設定され、第2並列共振回路で挿入損失特性が最小となる周波数が設定される。
前記中心導体組立体30は、板状のマイクロ波用フェライト10の上面に、第1、第2中心導体21,22を、絶縁層(図示せず)を介在させて直交して交差するように配置して構成される。第1中心導体21,第2中心導体22は、それぞれ二つの伝送線路で構成され、その両端部21a,21b、22a,22bは、マイクロ波用フェライト10の下面に延在し、それぞれの端部21a〜22bは相互に分離されて構成されている。
積層基板50は、その主面に第1、第2中心導体21,22を接続するための接続電極51〜54が形成され、内部には第1、第2キャパシタンス素子Ci、Cfを構成するコンデンサ電極やグランド電極が設けられており、前記電極は、複数の誘電体シートに形成された電極パターンで構成されている。ここで、中心導体接続電極51は第1入出力ポートP1とされ、中心導体接続電極53,54は第2入出力ポートP2とされ、中心導体接続電極52は第3ポートP3とされる。
第1中心導体L1の一端部21aは、中心導体接続電極51(入力ポートP1)を介して入力外部電極14に電気的に接続されている。第1中心導体L1の他端部21bは、中心導体接続電極54(出力ポートP2)を介して出力外部電極15に電気的に接続されている。第2中心導体L2の一端部22aは、中心導体接続電極53(出力ポートP2)を介して出力外部電極15に電気的に接続されている。第2中心導体L2の他端部22bは、中心導体接続電極52(グランドポートP3)を介してアース外部電極16に電気的に接続されている。
しかしながら、単純に第1、第2中心導体21,22を構成する伝送線路の幅等を変更しても、第1、第2中心導体21,22が相互に結合しているために、第1、第2インダクタンス素子L1,L2がともに変化し、その結果、一方のインピーダンスを変更すると、同時にもう一方のインピーダンスも連動して変動する問題があった。このため、入力インピーダンス、出力インピーダンスを、それぞれ独立して調整するのが難しく、外部回路との最適な整合条件を得るのが困難な場合があった。
他の方法として、別途インダクタンス素子、キャパシタンス素子で構成した整合回路(インピーダンス変換回路)を設けることも考えられるが、損失増加につながるため好ましくは無い。
そこで本発明は、2ポートアイソレータにおいて、インピーダンス変換回路を設けることなく、容易な方法で入力インピーダンスと出力インピーダンスとをそれぞれ独立して調整することができる非可逆回路素子を提供することを目的とする。
前記マイクロ波用フェライトは、第1主面と、該第1主面に対向する第2主面と、前記第2主面と前記第1主面とに接する側面とを有し、前記第1インダクタンス素子は、前記マイクロ波用フェライトの第2主面側から延在し、前記マイクロ波用フェライトの側面から前記マイクロ波用フェライトの第1主面を経て、一端が入力ポートに電気的に接続され、前記第2主面側の他端が出力ポートに電気的に接続されている第1中心導体で形成され、
前記第2インダクタンス素子は、前記マイクロ波用フェライトの第2主面側から前記第1中心導体と異なる方向に延在し、前記マイクロ波用フェライトの側面から前記マイクロ波用フェライトの第1主面を経て、一端が前記出力ポートに電気的に接続され、他端がグランドポートに電気的に接続され、前記第1主面側で前記第1中心導体と電気的絶縁状態で交差する第2中心導体で形成され、
前記第1中心導体の伝送線路の幅を前記交差部から前記出力ポートとの間(交差部を除く)において異ならせて入力インピーダンスを調整するとともに、第1並列共振回路の共振周波数を第1キャパシタンス素子で補正することを特徴とする2ポートアイソレータの特性調整方法である。
前記マイクロ波用フェライトは、第1主面と、該第1主面に対向する第2主面と、前記第2主面と前記第1主面とに接する側面とを有し、前記第1インダクタンス素子は、前記マイクロ波用フェライトの第2主面側から延在し、前記マイクロ波用フェライトの側面から前記マイクロ波用フェライトの第1主面を経て、一端が入力ポートに電気的に接続され、前記第2主面側の他端が出力ポートに電気的に接続されている第1中心導体で形成され、
前記第2インダクタンス素子は、前記マイクロ波用フェライトの第2主面側から前記第1中心導体と異なる方向に延在し、前記マイクロ波用フェライトの側面から前記マイクロ波用フェライトの第1主面を経て、一端が前記出力ポートに電気的に接続され、他端がグランドポートに電気的に接続され、前記第1主面側で前記第1中心導体と電気的絶縁状態で交差する第2中心導体で形成され、
前記第2中心導体の伝送線路の幅を前記交差部から前記出力ポートとの間(交差部を除く)において異ならせて出力インピーダンスを調整するとともに、第2並列共振回路の共振周波数を第2キャパシタンス素子で補正することを特徴とする2ポートアイソレータの特性調整方法である。
ここで、SパラメータS11は、回路網を入力側から見たときの出力に対する反射係数であって、入力反射係数とも呼ばれる。SパラメータS22は、回路網を出力側から見たときの入力に対する反射係数であって、出力反射係数とも呼ばれる。
(a)入力反射係数S11
第1中心導体21を構成する伝送線路の幅を細くすると、S11のR(実数部)が大きく、jX(虚数部)はスミスチャートのマイナス側(容量性)へ移行する。幅を太くすると、S11のR(実数部)が小さく、jX(虚数部)はプラス側(誘導性)へ移行する。
(b)出力反射係数S22
伝送線路の幅を変化させてもR(実数部)、jX(虚数部)の変化は僅かである。
以上の結果より、例えば入力インピーダンスZinがインダクティブ(誘電性)であった場合は、伝送線路の幅を細くし、逆にキャパシティブ(容量性)であれば線路幅を太くして入力インピーダンスの微調整を行うことが出来る事がわかる。
なお、第1中心導体の伝送線路の幅を変化させると、アイソレーション(逆方向減衰特性)が最大となる周波数が、伝送線路の幅を小さくすると低周波側へ、幅を大きくすると高周波側へシフトする。これは、中心導体が形成するインダクタンスが変化した結果、第1キャパシタンス素子との共振周波数が変化することによるものであるから、前記第1キャパシタンス素子を適宜調整してアイソレーション特性を最適化することは、容易である。また、伝送線路の幅を異ならせても、挿入損失の変化はごくわずかであった。
(a)入力反射係数S11
伝送線路の幅を変化させてもR(実数部)、jX(虚数部)の変化は僅かである。
(b)出力反射係数S22
伝送線路の幅を細くすると、S22のR(実数部)が大きく、jX(虚数部)はマイナス側へ移行する。幅を太くすると、S22のR(実数部)が小さく、jX(虚数部)はプラス側へ移行する。
以上の結果より、出力インピーダンスZoutがインダクティブ(誘電性)であった場合は、伝送線路の幅を細くし、逆にキャパシティブ(容量性)であれば線路幅を太くしてインピーダンスの微調整行い、第2キャパシタンス素子を適宜調整して挿入損失特性を最適化することが出来る事がわかる。
なお、第2中心導体の伝送線路の幅を変化させると、挿入損失が最小となるピーク周波数は、線路幅を細くすると低周波側へ、線路を太くすると高周波側へシフトする。これは、中心導体が形成するインダクタンスが変化した結果、第2キャパシタンス素子との共振周波数が変化することによるものであるから、前記第2キャパシタンス素子を適宜調整して挿入損失特性を最適化することは、容易である。また、伝送線路の幅を異ならせても、アイソレーションが最大となる周波数の変化はごくわずかであった。
以下本発明の2ポートアイソレータについて説明する。
図3〜図5は本発明の一実施例に係る2ポートアイソレータの等価回路であり、図1の等価回路の第1、第2インダクタンス素子L1、L2部を、マイクロ波用フェライト10及び第1、第2中心導体21,22で表したものである。
前記の如く伝送線路の幅を異ならせることで、第1インダクタンス素子L1のインダクタンス値も変化し第1並列共振回路の共振周波数が移動する。この共振周波数の移動は、2ポートアイソレータの電気的特性の一つである挿入損失には影響しないが、アイソレーション特性(逆方向減衰特性)に影響を及ぼすため、前記共振周波数を第1キャパシタンス素子Ci’で補正している。このため、電気的特性を減じること無く、入力インピーダンスZinを調整することが出来る。
前記の如く伝送線路の幅を異ならせることで、第1インダクタンス素子L2のインダクタンス値も変化し、第1並列共振回路の共振周波数が移動する。この共振周波数の移動は、2ポートアイソレータのアイソレーション特性には影響しないが、挿入損失に影響を及ぼすため、前記共振周波数を第2キャパシタンス素子Cf’で補正している。このため、電気的特性を減じること無く、出力インピーダンスZoutを調整することが出来る。
図5は、前記第1、第2中心導体21、22の伝送線路の幅をそれぞれ異ならせた場合であり、この場合もまた図3、図4にて示した2ポートアイソレータの如く、入力インピーダンスZin、出力インピーダンスZoutを、ぞれぞれ独立して他方のインピーダンスに影響を与えることなく調整することが出来る。
また第1、第2伝送線路21,22を、図6の等価回路に示すように、伝送線路をテーパ状になしたテーパ線路としても良い。
図7(a)は中心導体の平面展開図である。また、図7(b)は中心導体をマイクロ波用フェライトとの組立状態を示す斜視図である。本構成例においては、第1中心導体21及び第2中心導体22は、共通部23(等価回路での出力ポートP2となる)から直交する2方向に各々延在する銅板で構成される。第1、第2中心導体21、22は、それぞれ幅がW1,W3の一本の伝送線路で形成され、さらに第1中心導体21については、共通部23から交差部の間の部位で、伝送線路の幅W2を細く構成している。この様に構成することで、入力インピーダンスZinを調整している。
本実施例に用いる中心導体では、幅W2部がマイクロ波用フェライトの側面から第1主面に至る間に設けられているが、交差部から前記出力ポートP2の間に形成すれば良く、第1主面側のみ、あるいは側面側のみ伝送線路の幅W2を異ならせてもインピーダンスを調整することが出来る。
前記銅板は、例えば厚みは30μmのものを用い、更に表面に半光沢の銀メッキを1〜4μm施している。このように構成することで高周波における表皮効果による損失を低減している。なお、第1.第2中心導体21,22は、図8に示すような複数の伝送線路を並列接続して構成しても良い。
図1に示した等価回路における第1キャパシタンス素子Ci、第2キャパシタンス素子Cfは、前記積層基板50に積層形成されている。また、抵抗素子Rは、前記積層基板50の主面に印刷形成されている。
積層基板50の裏面には、入力端子INと出力端子OUTとが、グランド電極GNDを挟んで配設されている。積層基板50が図9に示したように実装されると、中心導体組立30で形成される第1インダクタンス素子L1と第2インダクタンス素子L2とが加わり、図1に示した等価回路が構成されて2ポートアイソレータとして機能する。
21 第1中心導体
22 第2中心導体
23 中心導体の共通部
30 中心導体組立
40 永久磁石
50 積層基板
61,62 チップコンデンサ
63 チップ抵抗
72 上ケース
80 樹脂ケース
Ci 第1キャパシタンス素子
Cf 第2キャパシタンス素子
L1 第1インダクタンス素子
L2 第2インダクタンス素子
P1 入力ポート
P2 出力ポート
P3 グランドポート
Claims (2)
- 永久磁石と、前記永久磁石により直流磁界が印加されるマイクロ波用フェライトと、前記マイクロ波用フェライトに配設する伝送線路で構成された複数の中心導体を備え、
入力ポートと出力ポートとの間に接続された第1インダクタンス素子と、出力ポートとグランドポートとの間に接続された第2インダクタンス素子と、前記入出力ポートと前記出力ポートの間に接続され、前記第1インダクタンス素子と第1並列共振回路を構成する第1キャパシタンス素子と、前記出力ポートとグランドポートの間に接続され、前記第2中心導体と第2並列共振回路を構成する第2キャパシタンス素子と、前記入力ポートと前記出力ポートの間に接続された抵抗素子とを有する2ポートアイソレータの特性調整方法において、
前記マイクロ波用フェライトは、第1主面と、該第1主面に対向する第2主面と、前記第2主面と前記第1主面とに接する側面とを有し、
前記第1インダクタンス素子は、前記マイクロ波用フェライトの第2主面側から延在し、前記マイクロ波用フェライトの側面から前記マイクロ波用フェライトの第1主面を経て、一端が入力ポートに電気的に接続され、前記第2主面側の他端が出力ポートに電気的に接続されている第1中心導体で形成され、
前記第2インダクタンス素子は、前記マイクロ波用フェライトの第2主面側から前記第1中心導体と異なる方向に延在し、前記マイクロ波用フェライトの側面から前記マイクロ波用フェライトの第1主面を経て、一端が前記出力ポートに電気的に接続され、他端がグランドポートに電気的に接続され、前記第1主面側で前記第1中心導体と電気的絶縁状態で交差する第2中心導体で形成され、
前記第1中心導体の伝送線路の幅を前記交差部から前記出力ポートとの間(交差部を除く)において異ならせて入力インピーダンスを調整するとともに、第1並列共振回路の共振周波数を第1キャパシタンス素子で補正することを特徴とする2ポートアイソレータの特性調整方法。 - 永久磁石と、前記永久磁石により直流磁界が印加されるマイクロ波用フェライトと、前記マイクロ波用フェライトに配設する伝送線路で構成された複数の中心導体を備え、
入力ポートと出力ポートとの間に接続された第1インダクタンス素子と、出力ポートとグランドポートとの間に接続された第2インダクタンス素子と、前記入出力ポートと前記出力ポートの間に接続され、前記第1インダクタンス素子と第1並列共振回路を構成する第1キャパシタンス素子と、前記出力ポートとグランドポートの間に接続され、前記第2中心導体と第2並列共振回路を構成する第2キャパシタンス素子と、前記入力ポートと前記出力ポートの間に接続された抵抗素子とを有する2ポートアイソレータの特性調整方法において、
前記マイクロ波用フェライトは、第1主面と、該第1主面に対向する第2主面と、前記第2主面と前記第1主面とに接する側面とを有し、
前記第1インダクタンス素子は、前記マイクロ波用フェライトの第2主面側から延在し、前記マイクロ波用フェライトの側面から前記マイクロ波用フェライトの第1主面を経て、一端が入力ポートに電気的に接続され、前記第2主面側の他端が出力ポートに電気的に接続されている第1中心導体で形成され、
前記第2インダクタンス素子は、前記マイクロ波用フェライトの第2主面側から前記第1中心導体と異なる方向に延在し、前記マイクロ波用フェライトの側面から前記マイクロ波用フェライトの第1主面を経て、一端が前記出力ポートに電気的に接続され、他端がグランドポートに電気的に接続され、前記第1主面側で前記第1中心導体と電気的絶縁状態で交差する第2中心導体で形成され、
前記第2中心導体の伝送線路の幅を前記交差部から前記出力ポートとの間(交差部を除く)において異ならせて出力インピーダンスを調整するとともに、第2並列共振回路の共振周波数を第2キャパシタンス素子で補正することを特徴とする2ポートアイソレータの特性調整方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004339985A JP4374544B2 (ja) | 2004-11-25 | 2004-11-25 | 2ポートアイソレータの特性調整方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004339985A JP4374544B2 (ja) | 2004-11-25 | 2004-11-25 | 2ポートアイソレータの特性調整方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006157094A true JP2006157094A (ja) | 2006-06-15 |
JP4374544B2 JP4374544B2 (ja) | 2009-12-02 |
Family
ID=36634901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004339985A Active JP4374544B2 (ja) | 2004-11-25 | 2004-11-25 | 2ポートアイソレータの特性調整方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4374544B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008087782A1 (ja) * | 2007-01-18 | 2008-07-24 | Murata Manufacturing Co., Ltd. | 非可逆回路素子 |
WO2009001664A1 (ja) * | 2007-06-22 | 2008-12-31 | Murata Manufacturing Co., Ltd. | 非可逆回路素子 |
-
2004
- 2004-11-25 JP JP2004339985A patent/JP4374544B2/ja active Active
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008087782A1 (ja) * | 2007-01-18 | 2008-07-24 | Murata Manufacturing Co., Ltd. | 非可逆回路素子 |
US7453326B2 (en) | 2007-01-18 | 2008-11-18 | Murata Manufacturing Co., Ltd. | Nonreciprocal circuit device |
CN101361220B (zh) * | 2007-01-18 | 2012-02-15 | 株式会社村田制作所 | 不可逆电路元件 |
WO2009001664A1 (ja) * | 2007-06-22 | 2008-12-31 | Murata Manufacturing Co., Ltd. | 非可逆回路素子 |
US7679470B2 (en) | 2007-06-22 | 2010-03-16 | Murata Manufacturing Co., Ltd. | Nonreciprocal circuit device |
Also Published As
Publication number | Publication date |
---|---|
JP4374544B2 (ja) | 2009-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10050597B2 (en) | Time delay filters | |
US7253697B2 (en) | Two-port isolator and communication apparatus | |
KR20010043838A (ko) | 집중 정수형 비상반소자 | |
US7579923B2 (en) | Laminated balun transformer | |
JP5082858B2 (ja) | 非可逆回路素子 | |
US7443262B2 (en) | Two-port isolator, characteristic adjusting method therefor, and communication apparatus | |
US20080169883A1 (en) | LC resonant circuit | |
JP2006050543A (ja) | 非可逆回路素子 | |
JP3858853B2 (ja) | 2ポート型アイソレータ及び通信装置 | |
JP3835437B2 (ja) | 2ポート型アイソレータおよび通信装置 | |
JP4374544B2 (ja) | 2ポートアイソレータの特性調整方法 | |
JP3858852B2 (ja) | 2ポート型アイソレータおよび通信装置 | |
JP4423619B2 (ja) | 非可逆回路素子 | |
JP2000106501A (ja) | 電力分配回路、電力合成回路 | |
JP2004350143A (ja) | バラントランス | |
US20240186049A1 (en) | Coil element, antenna device, and electronic device | |
JP3230588B2 (ja) | 非可逆回路素子 | |
JP2004296927A (ja) | 電子部品収納用配線基板 | |
JP4293118B2 (ja) | 非可逆回路素子および通信装置 | |
JP4457335B2 (ja) | 非可逆回路素子 | |
JP4631754B2 (ja) | 非可逆回路素子及び通信装置 | |
JP4329079B2 (ja) | 2ポート型非可逆回路素子 | |
JP2002176337A (ja) | Sawデュプレクサ | |
JP2004193904A (ja) | 2ポート型アイソレータ、2ポート型アイソレータの製造方法および通信装置 | |
JP2004350164A (ja) | 非可逆回路素子、非可逆回路素子の製造方法および通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071011 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090612 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090813 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090826 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4374544 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130918 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |