JP2006156978A - 半導体装置の製造システムおよび製造方法 - Google Patents

Abstract

【課題】半導体装置の内部を検査して欠陥製品の製造を極力減らすようにした半導体装置の製造システムを提供する。
【解決手段】ウエハを切断して多数のＩＣチップを得るダイシング工程３と、得られたＩＣチップを基板上に載置するダイボンディング工程４と、基板に載置されたＩＣチップと基板とを電気的に接続するワイヤボンディング工程５と、電気的に接続されたＩＣチップの樹脂封止を行う封止工程６とを備え、且つ上記ダイシング工程、ダイボンディング工程およびワイヤボンディング工程の後に、ＩＣチップの内部を非破壊にて検査する第１〜第３非破壊検査工程１１〜１３を設けるとともに、これら非破壊検査工程にて欠陥が検出された場合に、その欠陥の度合いに応じて、それぞれ後工程での実装条件を変更するようにしたものである。
【選択図】図１

Description

本発明は、半導体装置の製造システムおよび製造方法に関する。

従来、基板にＩＣチップが実装されてなる半導体装置は、多数の集積回路が形成されたウエハを切断（ダイシング）して多数のＩＣチップを得るとともに、これらＩＣチップを所定の基板上にダイボンディングした後、ワイヤボンディングを施し、樹脂封止を行った後、全体をモールディングすることにより、製造されていた。

そして、その製造途中においては、特にワイヤボンディング工程の後に、不良品を検出するために、外観検査工程が設けられていた。
特開２００１−２９６２５３号

上述した従来の半導体製造装置においては、半導体装置の全体を観察する外観検査が行われていたが、ＩＣチップの内部についてまでは検査されていなかった。
すなわち、従来のＩＣチップにおける設計ルール、例えばゲート長などは１３０ｎｍ（ナノメートル）程度であり、ＩＣチップの構成材料である絶縁層の機械的強度が十分に強いため、ボンディング工程での加圧作業により、内部に欠陥が発生するといった心配がなかった。

しかし、最近、ＩＣチップの薄型化および小型化が進み、当然、ＩＣチップ内の配線が微細化し、その設計ルールは６０〜４０ｎｍ程度まで考慮されており、このため絶縁層の強度が従来のものに比べて１／１０〜１／１００程度まで脆弱化することになる。したがって、ボンディング工程においては、加圧とともに加熱も行われるため、配線層に損傷が発生する虞が生じるとともに、損傷が発生したまま、後工程に移送されると、欠陥製品を製造することになり、無駄な工程が行われるという問題がある。

そこで、本発明は、製造途中で半導体装置の内部を検査するとともに、その検査結果に基づき少なくとも後工程での実装条件を変更して、欠陥製品の製造を極力減らすことができる半導体装置の製造システムおよび製造方法を提供することを目的とする。

上記課題を解決するため、本発明の請求項１に係る半導体装置の製造システムは、ＩＣチップを基板に実装して半導体装置を製造するシステムであって、
ＩＣチップの基板への少なくとも実装工程の後に、非破壊検査によりＩＣチップ内部の欠陥を検査する非破壊検査工程を設けたものである。

また、本発明の請求項２に係る半導体装置の製造システムは、ＩＣチップを基板に実装して半導体装置を製造するシステムであって、
ＩＣチップの基板への少なくともボンディング工程の後に、非破壊検査によりＩＣチップ内部の欠陥を検査する非破壊検査工程を設けたものである。

また、請求項３に係る半導体装置の製造システムは、ＩＣチップを基板に実装して半導体装置を製造するシステムであって、
ＩＣチップの基板への少なくともボンディング工程の後に、非破壊検査によりＩＣチップ内部の欠陥を検査する非破壊検査工程を設けるとともに、
当該非破壊検査工程にて欠陥が発見された場合に、その欠陥の度合いに応じて、後工程における実装条件を変更するようにしたものである。

また、請求項４に係る半導体装置の製造システムは、ＩＣチップを基板に実装して半導体装置を製造するシステムであって、
ウエハを切断してＩＣチップを得るダイシング工程の後に、非破壊検査によりＩＣチップ内部の欠陥を検査する非破壊検査工程を設けるとともに、
当該非破壊検査工程の後に、ＩＣチップを基板上に実装するワイヤボンディング工程およびフリップチップ工程を並列に設け、
上記非破壊検査工程にて欠陥が発見された場合に、その欠陥の度合いに応じて、当該ＩＣチップをワイヤボンディング工程またはフリップチップ工程に移行させるようにしたものである。

また、請求項５に係る半導体装置の製造システムは、請求項４に記載の製造システムにおけるワイヤボンディング工程またはフリップチップ工程でＩＣチップが基板に実装されてなる半導体装置の電気検査を行う電気検査工程の後に非破壊検査工程を設けるとともに、当該非破壊検査工程での検査結果に応じて、半導体装置の製品としてのランクを決定するようにしたものである。

また、請求項６に係る半導体装置の製造システムは、複数の集積回路が形成されたウエハを切断して複数個のＩＣチップを得るダイシング工程と、このダイシング工程で得られたＩＣチップを基板上に載置するダイボンディング工程と、このダイボンディング工程で載置されたＩＣチップと基板とを電気的に接続するワイヤボンディング工程と、このワイヤボンディング工程で電気的に接続されたＩＣチップの樹脂封止を行う封止工程とを有して半導体装置を製造するシステムにおいて、
上記ダイシング工程、ダイボンディング工程およびワイヤボンディング工程の後に、ＩＣチップの内部を非破壊にて検査する非破壊検査工程を設けたものである。

また、請求項７に係る半導体装置の製造システムは、複数の集積回路が形成されたウエハを切断して複数個のＩＣチップを得るダイシング工程と、このダイシング工程で得られたＩＣチップを基板上に載置するダイボンディング工程と、このダイボンディング工程で載置されたＩＣチップと基板とを電気的に接続するワイヤボンディング工程と、このワイヤボンディング工程で電気的に接続されたＩＣチップの樹脂封止を行う封止工程とを有して半導体装置を製造するシステムにおいて、
上記ダイシング工程、ダイボンディング工程およびワイヤボンディング工程の後に、ＩＣチップの内部を非破壊にて検査する非破壊検査工程を設けるとともに、
当該非破壊検査工程にて欠陥が発見された場合に、その欠陥の度合いに応じて、それぞれ後工程での実装条件を変更するようにしたものである。

また、請求項８に係る半導体装置の製造システムは、複数の集積回路が形成されたウエハを切断して複数個のＩＣチップを得るダイシング工程と、このダイシング工程で得られたＩＣチップを基板上に載置して電気的に接続するボンディング工程と、このボンディング工程で基板にＩＣチップが電気的に接続されてなる半導体装置の樹脂封止を行うモールディング工程と、この樹脂封止が行われた半導体装置の電気検査を行う電気検査工程とを有して半導体装置を製造するシステムにおいて、
ボンディング工程として、ワイヤボンディング工程とフリップチップ工程とを並列に設けるとともに、上記ダイシング工程および電気検査工程の後に、ＩＣチップの内部を非破壊にて検査する非破壊検査工程をそれぞれ設け、
上記ダイシング工程の後に設けられた非破壊検査工程での検査結果に基づき、ワイヤボンディング工程またはフリップチップ工程に移行させるようにしたものである。

また、請求項９に係る半導体装置の製造システムは、請求項８に記載の製造システムにおける電気検査工程の後に設けられた非破壊検査工程での検査結果に基づき、当該半導体装置の製品ランクを決定するようにしたものである。

また、請求項１０に係る半導体装置の製造システムは、請求項１乃至９のいずれか一項に記載の製造システムにおける非破壊検査工程で検出される欠陥がクラックであることを特徴とする。

また、請求項１１に係る半導体装置の製造システムは、請求項１乃至９のいずれか一項に記載の製造システムにおける非破壊検査として、超短光パルス照射を用いたことを特徴とする。

また、請求項１２に係る半導体装置の製造システムは、請求項１乃至９のいずれか一項に記載の製造システムの非破壊検査工程で用いられる非破壊検査装置として、
ＩＣチップを載置する載置台と、超短光パルスを発振する光パルス発振装置と、この光パルス発振装置からの光パルス照射経路の途中に順次配置されて当該光パルスを所定方向で移動させる第１ガルバノスキャナおよび上記所定方向と直交する方向で移動させる第２ガルバノスキャナとを有するものを用いたことを特徴とする。

さらに、請求項１３に係る半導体装置の製造方法は、ＩＣチップを基板に実装して半導体装置を製造する方法であって、
ＩＣチップの基板へのボンディングの後に、非破壊検査によりＩＣチップ内部の欠陥を検査し、
この検査にて欠陥が発見された場合に、その欠陥の度合いに応じて、少なくとも後工程における実装条件を変更する方法である。

上記の各構成によると、ＩＣチップを基板に実装する実装工程の途中で、すなわち、少なくともＩＣチップに物理的な外力を加えた後の工程で、例えば超短光パルス照射により、ＩＣチップの内部状態を非破壊にて検査する非破壊検査工程を設けるとともに、その検査結果に基づいて、少なくとも後工程での実装条件を変更するようにしたので、例えば半導体装置の微細化が進み設計ルールが非常に厳しくなってクラックなどの内部欠陥が生じやすくなる場合でも、内部欠陥を迅速に検出し得るとともに後工程での実装条件を内部欠陥が進展しないような値に変更することができ、したがって無駄になる半導体装置を製造する必要がなくなるので、経済的な製造システムを提供することができる。

また、検査結果に基づいて、少なくとも後工程での実装工程そのものを変更することにより、たとえ欠陥が存在している場合でも、致命的な欠陥に進展させることなく製品として仕上げることができるとともに、欠陥の度合いに応じたランク仕様の製品として出荷することができる。

さらに、製造システムに配置される非破壊検査装置として、所定軸心回りで揺動自在な反射ミラーを有するガルバノスキャナを２台用いるとともに、各ガルバノスキャナにおける反射ミラーの揺動軸心同士が直交するように配置したので、各反射ミラーを所定角度おきに揺動させるだけで、すなわち超短光パルスを振るだけで超短光パルスをＩＣチップ上で走査させることができ、例えばＸ−ＹステージにＩＣチップを載置して当該ステージを左右前後に走査距離そのものを移動させる場合に比べて、ＩＣチップの走査に要する時間の短縮化を図り得るとともに、走査のための制御についても簡単なものにすることができる。

［実施の形態１］
以下、本発明の実施の形態１に係る半導体装置の製造システムおよび製造方法を、図１〜図４に基づき説明する。

この半導体装置の製造システムは、図１に示すように、シリコンウエハの表面に多数の集積回路すなわちＩＣ部を形成するウエハ処理工程１と、このウエハ処理工程１で多数のＩＣ部が形成されたウエハの裏面を研削して薄くするバックグライディング工程２と、このバックグライディング工程２で薄くされたウエハを各ＩＣ部ごとに切断（個片化）して多数のＩＣチップを得るためのダイシング工程３と、このダイシング工程３で得られたＩＣチップを所定の基板上に載置して固定するためのダイボンディング工程４と、このダイボンディング工程４で載置されたＩＣチップと基板側とを電気的に接続するワイヤボンディング工程５と、このワイヤボンディング工程５で電気的に接続されたＩＣチップの気密封止を合成樹脂にて行う封止工程６と、この封止工程６で気密封止が行われた基板全体を合成樹脂で覆い保護するためのモールディング工程７と、このモールディング工程７でモールディングされてなる半導体装置の電気的な最終検査を行う最終電気検査工程８とが具備されており、さらに上記ダイシング工程３、ダイボンディング工程４およびワイヤボンディング工程５の後に、ＩＣチップの内部を非破壊方法にて検査する第１〜第３非破壊検査工程１１〜１３が設けられている。

ここで、上記製造システムにて製造される半導体装置について説明しておく。
この製造システムの製造対象となっている半導体装置のＩＣチップは、その微細化が進み、設計ルールが９０ｎｍ以下に、例えば９０〜４５ｎｍ程度まで細くされており、しかもその機械的強度（例えば、硬度、ヤング率など）が、従来の１３０ｎｍ以上のものに比べて１／１０〜１／１００程度と、非常に、脆弱化したものになっている。

したがって、その実装工程の途中において、ＩＣチップには種々の物理的な外力が加えられるが、従来、殆ど心配することがなかった実装時の加圧力、加熱量などを考慮しないと、配線層間の絶縁層の剥れ、配線層が断線するなどの虞が生じることになる。

このため、本製造システムにおいては、ＩＣチップに物理的な外力が作用する工程の後に、第１〜第３非破壊検査工程１１〜１３を配置して、その内部状態を検査する、すなわちＩＣチップ内の欠陥（ダメージ）の度合いを検出するようにされている。

以下、この非破壊検査工程１１〜１３における検査方法について説明する。
この非破壊検査工程１１〜１３に配置される非破壊検査装置（図示せず）では、フェムト秒レーザ照射方式（超短光パルス照射方式）が用いられる。

すなわち、この非破壊検査装置では、超短光パルスであるフェムト秒レーザがＩＣチップ全体に走査されて照射が行われ、このフェムト秒レーザ照射によりＩＣチップ内部ではテラヘルツ電磁波が発生し、この発生した電磁波がＧａＡｓ光伝導アンテナを介して受信されてテラヘルツ電磁波の分布が得られる。

このテラヘルツ電磁波の分布状態により、ＩＣチップの内部状態が検査され、すなわち欠陥の度合いが、例えば内部に発生したクラックの数および大きさ、並びに断線の有無などに基づき判断される。

ここで、フェムト秒レーザ照射方式による非破壊検査装置での検査動作について、図４に基づき説明する。
まず、ローダ３１により上手側工程からＩＣチップ３０が搬送されてＸ−Ｙステージ３２上に載置される。搬送されたＩＣチップ３０を真空吸着などの保持手段（真空吸着には限定されるものでもない）にてＸ−Ｙステージ３２上に固定する。次に、当該検査装置に設けられているフェムト秒レーザ発振装置（光パルス発振装置）３３からフェムト秒レーザを発振し、反射ミラー３４、集光レンズ３５およびハーフミラー３６を介してＸ−Ｙステージ３２上に固定されているＩＣチップ３０に照射する。フェムト秒レーザが照射されたＩＣチップ３０からは、テラヘルツ電磁波が発生するため、ハーフミラー３６を介してＧａＡｓ光伝導アンテナなどの検出器３７にてテラヘルツ電磁波を検出する。勿論、このテラヘルツ電磁波の検出動作は、Ｘ−Ｙステージ３２を移動させながらＩＣチップ３０の全体に亘って行われる。そして、検査が終了すると、アンローダ３８により搬出される。なお、このフェムト秒レーザ照射方式とテラヘル電磁波の検出方式は標準化されたものではなく、一例にすぎず、例えば検査するＩＣチップの種類、照射するフェムト秒レーザの種類、または検出精度などにより、ミラーの配置、レンズ構成、信号処理系統が適宜変更し得るものである。

なお、検出器３７として用いられる光伝導アンテナは、半絶縁性ＧａＡｓ基板上に光伝導膜として働く低温成長ＧａＡｓ薄膜を成長させ、さらにその上に５μｍ程度の間隔をもうけたアンテナ構造を金合金により作成したものであるが、光伝導アンテナを構成する材料、薄膜上に形成されるアンテナ構造は、このようなものに限定されず、光伝導アンテナにおける電磁波検出感度性能の向上を図り得る構造が開発されれば適宜変更し得るものである。

また、集光レンズ３５は、被検査体であるＩＣチップ３０上でのフェムト秒レーザのスポット径をより絞る機能と、フェムト秒レーザがＩＣチップ３０へ照射されることで当該ＩＣチップ３０からある程度の広がりを持って放出されるテラヘルツ電磁波を集光してから当該テラヘルツ電磁波をハーフミラー３６へ導く機能とを有している。すなわち、集光レンズ３５により、フェムト秒レーザのスポット径に依存している検査領域の高分解能化と電磁波検出感度の向上を図り得る。

そして、上記非破壊検査工程１１〜１３で得られたＩＣチップの欠陥の度合い（内部状態）に基づき、後工程での実装条件の変更が行われる。
ここで、欠陥の度合いの判断項目として、クラックを用いた場合について説明する。

まず、図２に示すように、ＩＣチップ２１において、基準となるＡｌパッド２２を特定するとともに、そのＡｌパッド２２の中心を全体の座標原点とし、真上から見た場合に、「発生したクラック２３の長さｄ」と「クラック２３とＡｌパッド２２との中心間距離Ｌ」を算出するとともに、これらの値を下記（１）式に代入してＩＣチップ２１の欠陥の度合いとしてのクラック量Ｎを求める。

Ｎ（クラック量）＝Σｄ_ｎ×Ｌ_ｎ（ｎ：自然数）・・・（１）
なお、所定の許容長さ以下のクラックについては、重要でないクラックとみなしてクラック量の計算は行わない。この許容長さをどの程度にするかについては、予め、実験により求めておく。

基本的には、上記の方法で算出したクラック量Ｎに応じて実装条件（工程条件ともいう）が変更される。
例えば、予め、クラック量の基準値（閾値ともいう）Ｎ_ｓｔを決めておき、Ｎ≦Ｎ_ｓｔの場合は、ＩＣチップ内部のクラック量が基準値以下であることから、初期値として設定されている実装条件でＩＣチップの実装が行われる。

一方、Ｎ＞Ｎ_ｓｔの場合は、ＩＣチップ内部のクラック量が基準値を超えていることから、内部のクラックが大きくなる（欠陥が進展する）のを防止するために、別の実装条件（後述する）に変更される。

なお、各ＩＣチップについて、どのような条件で実装されたかが記憶されており、完成した半導体装置と実装条件との関係が明確にされている。
また、実験によりＩＣチップ内部のクラック量の上限値Ｎ_ｍａｘが決められており、Ｎ＞Ｎ_ｍａｘである場合には、実装条件の変更を行うことなく、当該ＩＣチップを不良品とみなして廃棄処分とし、それ以降の実装工程は行わないようにされている。

さらに、図３に示すように、予め、特別エリアとして、基準となるＡｌパッド２２の中心から半径Ｌ４以内の領域Ａ（またはＣＡＤデータにおける配線上の領域）を設定し、当該領域Ａ内でクラック２３が検出された場合、そのクラック数ｎに拘わらず、領域Ａ内のクラック長ｄ４だけに基づき実装条件を変更するか否かを判断してもよく、または領域Ａ内にクラック２３が存在するだけで、直ちに、当該ＩＣチップ２１を不良品とみなして廃棄処分するようにしてもよい。

上記製造システムの全体の製造フローについて説明する。
まず、ウエハ処理工程１で所定の集積回路が形成されたウエハは、バックグライディング工程２で薄くされた後、ダイシング工程３で各集積回路ごとに切断されて多数のＩＣチップが得られる。

次に、この得られたＩＣチップは、第１非破壊検査工程１１でフェムト秒レーザ照射が行われてその内部欠陥が、上述した（１）式に基づくクラック量Ｎとして検出される。
そして、このクラック量Ｎが基準値Ｎ_ｓｔを超えている場合には、次のダイボンディング工程４でのＩＣチップの基板への実装条件が変更される。

例えば、ＩＣチップに対する加圧力が弱くされるか、または接着のための加熱量が少なくされる。なお、ＩＣチップの基板実装時に必要な全エネルギー量については一定にされているため、例えば加圧力が弱くされた分だけ加熱量が多くされ、逆に、加熱量が少なくされた分だけ加圧力が大きくされる。勿論、クラック量Ｎが基準値Ｎ_ｓｔ以下である場合には、ダイボンディング工程４での実装条件は変更されず、初期値のままで実装が行われる。

次に、ダイボンディング工程４が終了した後の第２非破壊検査工程１２において、第１非破壊検査工程１１と同様にＩＣチップの内部欠陥がクラック量として検出されるとともにこのクラック量と基準値Ｎ_ｓｔとが比較されて、クラック量が基準値を超えていると判断された場合には、第１非破壊検査工程１１の場合と同様に、次のワイヤボンディング工程５での実装条件が変更される。クラック量が基準値以下である場合にはそのままである。

このワイヤボンディング工程５において、基板に接着されたＩＣチップと基板側の電極とが電気配線により電気的に接続されると、次の第３非破壊検査工程１３で、上記各非破壊検査工程１１，１２の場合と同様に、ＩＣチップの内部欠陥がクラック量として検出される。

この第３非破壊検査工程１３においても、クラック量の合否の判断基準として、上記各非破壊検査工程１１，１２と同様の基準値Ｎ_ｓｔが用いられる。そして、クラック量が基準値を超えている場合には、後の封止工程６および／またはモールディング工程７での実装条件（例えば、加熱量）が変更される。なお、封止工程６およびモールディング工程７での実装条件を変更する必要がない場合には、ここでの判断基準として上限値が用いられる。勿論、上限値を超えている場合には、その時点で廃棄処分にされる。

そして、この検査されたＩＣチップは封止工程６で樹脂封止が行われた後、モールディング工程７にて基板全体がモールディングされ、そして最終電気検査工程８で電気検査が行われた後、合格した半導体装置だけが製品として出荷される。

なお、上記第１および第２非破壊検査工程１１，１２の途中で、クラック量が上限値を超えた場合には、その時点で廃棄処分にされて、それ以降の工程は行われない。
また、上記各非破壊検査工程１１〜１３において、実装条件を変更する基準値については、全て同一の値Ｎ_ｓｔとして説明したが、それぞれの後工程に応じた最適な値を設定することもできる。

さらに、各非破壊検査工程１１〜１３でＩＣチップの内部欠陥が検出された場合には、その検査データ（欠陥データでもある）を、後工程に送るためのデータ通信手段が具備されるとともに、この検査データを受け取った例えばダイボンディング工程およびワイヤボンディング工程に配置されている実装装置については、その検査データに基づき、実装条件を変更し得る機能が具備されている。

ここで、上記半導体装置の製造方法について、簡単に説明しておく。
すなわち、半導体装置の製造方法は、ＩＣチップを基板に実装して半導体装置を製造する方法であって、ＩＣチップの基板へのボンディングの後に、非破壊検査によりＩＣチップ内部の欠陥を検査し、この検査にて欠陥が発見された場合に、その欠陥の度合いに応じて、後工程における実装条件を変更する方法である。

また、さらなる半導体装置の製造方法は、ＩＣチップを基板に実装して半導体装置を製造する方法であって、ウエハを切断してＩＣチップを得た後、非破壊検査によりＩＣチップ内部の欠陥を検査し、この検査により欠陥が発見された場合に、その欠陥の度合いに応じて、当該ＩＣチップをワイヤボンディング工程またはフリップチップ工程にて、ＩＣチップを基板上に実装する方法である。

このように、ＩＣチップを基板に実装する実装工程の途中で、しかもＩＣチップに物理的な外力を加えた後の工程で、フェムト秒レーザ照射により、ＩＣチップの内部欠陥の有無を非破壊にて検査する非破壊検査工程１１〜１３を設けるとともに、その検査結果に基づいて、後工程での実装条件を最適な値に変更するようにしたので、例えば半導体装置の微細化が進み設計ルールが非常に厳しくなってクラックなどの内部欠陥が生じやすくなる場合でも、内部欠陥を迅速に検出するとともに後工程での実装条件を内部欠陥が進展しないような最適な値に変更するため、半導体装置の歩留まりが向上し、しかも内部欠陥が大きいものについては、その時点で廃棄処分にするため、致命的な欠陥を有する無駄な半導体装置を製造する必要がなく、非常に経済的な製造システムを提供することができる。
［実施の形態２］
以下、本発明の実施の形態２に係る半導体装置の製造システムを図５に基づき説明する。

上記実施の形態１においては、非破壊検査工程でＩＣチップの内部状態を検査した検査結果に応じて後工程での実装条件を変更するようにしたが、本実施の形態２においては、検査結果に応じて、実装工程を変更するとともにその最終製品の仕様ランクを変更するようにしたものである。

なお、上記実施の形態１において説明した実装工程と異なる箇所はワイヤボンディング工程の箇所であり、本実施の形態２においては、別途、フリップチップ工程に変更し得るようにするとともに、最終製品の仕様ランクをＡランクまたはＢランクに振り分けるようにしたものであり、実装工程の殆どは実施の形態１で説明したものと同一であるため、製造手順とともに簡単に説明を行うものとする。

以下、この製造システムにおける全体の製造手順について説明する。
図５に示すように、ウエハ処理工程４１で所定の集積回路が形成されたウエハは、バックグライディング工程４２で薄くされた後、ダイシング工程４３で各集積回路ごとに切断されて多数のＩＣチップが得られる。

ダイシング工程４３で得られたＩＣチップは、第１非破壊検査工程５１でフェムト秒レーザ照射が行われて内部欠陥がクラック量として検出される。勿論、このクラック量は、実施の形態１で説明した（１）式で得られる値である。

そして、このクラック量が基準値（例えば、実施の形態１で説明した値を用いてもよく、通常は、製品仕様に応じた適正な値が用いられる）以下の場合には、ワイヤボンディング工程４４に移行してワイヤボンディングによる基板への実装が行われる。一方、クラック量が基準値を超えている場合には、フリップチップ工程４５に移行されて、バンプによる基板への実装が行われる。この基板への実装工程（ボンディング工程）の変更により、例えばＩＣチップの電極部分にクラックが発生している場合には、ワイヤボンディング時の加圧力による一層のダメージを回避するために、バンプによる実装に切り替えるとともに、そのクラックが発生している箇所に応じて、バンプの接合位置についても、危険な箇所から安全な箇所に変更される。

ＩＣチップの基板への接合が終了した後は、モールディング工程４６で基板全体がモールディングされ、次の最終電気検査工程４７で電気検査が行われる。
そして、電気検査が行われた後、さらに第２非破壊検査工程５２でＩＣチップの内部欠陥が検出され、クラック量が基準値を超えている場合には、耐久性が要求されるＡランクの製品仕様として出荷され、一方、基準値以下の場合には、耐久性がそれ程要求されない（使用寿命が比較的短い製品に適用される）Ｂランクの製品仕様として出荷される。すなわち、製品仕様が変更される。したがって、第２非破壊検査工程５２の後に、ＡランクとＢランクとに分けるための仕分け工程４８が配置されるとともに、この仕分け工程４８に配置されている仕分け機（図示せず）には、第２非破壊検査工程５２に配置された非破壊検査装置からの検査データを仕分け機に送信するための通信手段が具備されている。

勿論、上記各非破壊検査工程５１，５２の途中で、クラック量が上限値を超えた場合には、その時点で廃棄処分とされて、それ以降の工程は行われない。
上記各非破壊検査工程５１，５２にて検出されたクラック量についての判断基準となる基準値については、両非破壊検査工程５１，５２とも同一の値を用いてもよく、また後工程での作業を考慮してそれぞれ最適な値を設定することもできる。

なお、最終電気検査工程４７で不良品であると判断されたものについては非破壊検査工程５２を実施せず、廃棄処分または故障解析工程（図示せず）に回される。この非破壊検査工程５２で検出される物理量は、実施の形態１で説明した（１）式で与えられるクラック量が一例として考えられる。また、非破壊検査工程５２において検出される量は上述のクラック量に限らず、ＩＣチップ表面のキズなどのチップ品質に影響を与える物理量であってもよい。なお、ＩＣチップ内部の欠陥状態を判断する際のクラック量以外の物理量としては、配線の断線、ショートなどの配線不良の有・無がある。例えば、配線の断線、ショートなどの配線不良については、良品のＩＣチップにおける電磁波分布との比較により判断される。

上述した製造システムにおいては、ＩＣチップへのフェムト秒レーザ照射によりＩＣチップから生じる電磁波の強度分布を測定し、良品のＩＣチップにおける電磁波分布とを比較する方式であるため、ＩＣチップ内部の断線、ショートなどの配線不良（配線欠陥、電気欠陥ともいう）の有・無を確認することができる。このような配線不良はＩＣチップにとっては致命的な欠陥であるため、配線不良が検出されると、直ちに、そのＩＣチップは廃棄処分、もしくは故障解析工程に持ち込まれる。

さらに、上述した製造システムによると、ＩＣチップを基板に実装する工程の前および後において（少なくとも、後において）ＩＣチップの内部状態を非破壊検査にて検査するとともに、その検査結果に応じて、例えばＩＣチップ実装工程の実装条件を変更するようにしたので、実装中に起きうる過負荷・過加熱等の過度の実装条件によりＩＣチップに致命的な欠陥を発生させることなく実装することができ、またＩＣチップ内部に致命的な欠陥が生じている場合には、それ以降の工程を行わずに、廃棄または故障解析工程へ持ち込むようにしているので、実装時に発生するＩＣチップの内部欠陥を極力少なくすることができ、したがって半導体装置の製造歩留まりを向上させることができるので、ＩＣチップを実装したパッケージ製品のすべてに適用することが可能である。

なお、上記実施の形態２では、検査結果に応じて、その最終製品の仕様ランクを変更するようにしたものであるが、実装ラインのＩＣチップを搬入する部分で非破壊検査装置を用いて検査を行うことにより、予め、不良品であると判断する条件を設けておき、不良品であると判断されたＩＣチップを取り除くようにしてもよい。例えば、欠陥の大きさ、または欠陥の場所に基づき、判断してもよい。

上記のことを纏めると、ＩＣチップを基板に実装する実装工程の途中で、しかもＩＣチップに物理的な外力を作用した後の工程に、フェムト秒レーザ照射により、ＩＣチップ内部の非破壊検査を行う非破壊検査工程を配置するとともに、その検査結果に基づいて、後のボンディング工程を、例えばワイヤボンディング工程またはフリップチップ工程に変更するようにしたので、たとえクラックなどの欠陥が存在している場合でも、致命的な欠陥に進展させることなく製品として仕上げることができ、半導体装置の歩留まりを向上させ得るとともに、欠陥の度合いに応じたランク仕様の製品を得ることができるので、非常に経済的な製造システムを提供することができる。

ところで、上述した各実施の形態においては、非破壊検査工程で用いられる非破壊検査装置としては、図４に示すように、フェムト秒レーザ発振装置から発振されたフェムト秒レーザをＩＣチップ全体に照射するのに、Ｘ−Ｙステージを用いて、ＩＣチップをレーザに対して移動させるようにしたが、例えばレーザの照射位置を移動させるようにしたものを用いてもよい。

すなわち、この非破壊検査装置は、図６に示すように、ＩＣチップ６０を載置する載置台６１と、この載置台６１にＩＣチップを搬入するローダ６２と、載置台６１上のＩＣチップを搬出するアンローダ６３と、フェムト秒レーザ（超短光パルス）を発振するフェムト秒レーザ発振装置（光パルス発振装置）６４と、このレーザ発振装置６４からのレーザ照射経路（光パルス照射経路）の途中に順次配置されて当該レーザを所定方向で移動させる第１ガルバノスキャナ６５および上記所定方向と直交する方向で移動させる第２ガルバノスキャナ６６と、上記載置台６１上に載置されたＩＣチップ６０から放出されたテラヘルツ電磁波を載置台６１と第２ガルバノスキャナ６６との間に配置されたハーフミラー６７を介して導き検出するためのＧａＡｓ光伝導アンテナなどの検出器６８と、載置台６１とハーフミラー６７との間に配置された集光レンズ６９と、上記レーザ発振装置６４、各ガルバノスキャナ６５，６６を制御するとともに上記検出器６８にて検出された検出信号を入力してＩＣチップの内部を解析し欠陥の有無を検出するためのコンピュータ装置（制御装置および解析装置でもある）７０とから構成されている。

また、上記各ガルバノスキャナ６５，６６は、フェムト秒レーザ（以下、レーザという）を反射する反射ミラー６５ａ，６６ａと、これら各反射ミラー６５ａ，６６ａを所定軸心回りで揺動させることによりレーザを当該所定軸心と直交する平面内で往復移動させて載置台６１上のＩＣチップ６０の表面を走査させる走査駆動部６５ｂ，６６ｂとから構成されている。勿論、コンピュータ装置７０からの制御信号は、各ガルバノスキャナ６５，６６の走査駆動部６５ｂ，６６ｂに入力されている。

そして、コンピュータ装置７０からの制御信号により、例えば第１ガルバノスキャナ６５の反射ミラー６５ａによりレーザを左右（搬送方向と直交する幅方向；Ｙ軸方向）に振るとともに、第２ガルバノスキャナ６６の反射ミラー６６ａによりレーザを前方（搬送方向；Ｘ軸方向）に所定距離ずつ振ることにより、レーザはＩＣチップ６０の表面をジグザグ状に走査することになる。

次に、この非破壊検査装置により、載置台６１上に載置されたＩＣチップ６０の走査動作について、図７に基づき説明する。
上述したように、載置台６１上の載置面（水平面）において、ローダ６２からアンローダ６３へのＩＣチップ６０の搬送方向をＸ軸方向として、また搬送方向と直交する幅方向をＹ軸方向として説明する。

なお、搬送方向上手側で且つ幅方向における一方の端を開始点ａとするとともに、下手側の一方の端を終了点ｎとして説明する。例えば、検査開始時においては、自動的にａ点にフェムト秒レーザの照射位置が合わされる。

まず、実線の矢印Ｄに示すように、第１ガルバノスキャナ６５の反射ミラー６５ａの揺動により、開始点ａから幅方向で他方の端のｂ点に向かって、所定間隔おきに走査される。この走査間隔は、検査目的に応じて異なるが、通常、フェムト秒レーザのスポット径（検査分解能である）に依存することになり、例えば３μｍ以下が望ましい。また、その箇所での電磁波の観測時間は、０．１ミリ秒程度とされる。そして、ｂ点に来ると、第２ガルバノスキャナ６６の反射ミラー６６ａの揺動により、その照射位置を所定距離（僅かな距離である）だけ前方のｃ点に移動させる。次に、第１ガルバノスキャナ６５の反射ミラー６５ａの揺動により、ｃ点から一方の端のｄ点に向かって走査し、一方の端のｄ点に来ると、再び、その照射位置を所定距離だけ前方のｅ点に移動させる。

この手順を繰り返し、終了点ｎに到達すれば走査、すなわち検査が完了する。勿論、次のＩＣチップ６０を検査する場合には、再度、開始点ａに戻り、レーザによる走査が行われる。

上述したように、左右方向（Ｙ軸方向）の走査は、第１ガルバノスキャナ６５の反射ミラー６５ａの揺動により行われ、前後方向（Ｘ軸方向）での走査は、第２ガルバノスキャナ６６の反射ミラー６６ａの揺動により行われる。すなわち、第１ガルバノスキャナ６５の反射ミラー６５ａの揺動軸はＸ−Ｙ軸に垂直なＺ軸回りに揺動自在にされており、また第２ガルバノスキャナ６６の反射ミラー６６ａの揺動軸はＹ軸回りに揺動自在にされている。

このように、非破壊検査装置として、所定軸心回りで揺動自在な反射ミラー６５ａ，６６ａを有するガルバノスキャナ６５，６６を２台用いるとともに、各ガルバノスキャナにおける反射ミラーの揺動軸心同士が直交するように配置したので、各反射ミラーを所定角度おきに揺動させるだけで、すなわちフェムト秒レーザを振るだけで当該レーザをＩＣチップ上で走査させることができ、例えばＸ−ＹステージにＩＣチップを載置して当該ステージを左右前後に走査距離そのものを移動させる場合に比べて、ＩＣチップの走査に要する時間の短縮化を図り得るとともに、走査のための制御についても簡単なものにすることができる。

より具体的に説明すれば、フェムト秒レーザの照射位置を固定したままでＩＣチップ等の被検査体が固定されているステージをＸ−Ｙ平面で順次移動させる場合、ＩＣチップ一個あたり１０分以上の計測時間が必要であったが、第１ガルバノスキャナ６５と第２ガルバノスキャナ６６とに設けられた２つの反射ミラー６５ａ，６６ａを制御して、フェムト秒レーザをＩＣチップ６０の全面に照射する場合、ＩＣチップ一個あたりの検査時間を１分程度まで削減することができる。

ここで、上述した図６および図７にて説明した構成による効果を詳しく説明すると、ＩＣチップを基板に実装するＩＣチップ実装工程の前後で、しかもＩＣチップに電気特性を確認するためのプローブ等を外部から接触させる必要がないことや、検査手法に測定環境制約によりＸ線遮蔽板や水中などにＩＣチップを移す必要もなく、大気中でガルバノスキャナを制御することでＩＣチップの全面に超短光パルスであるフェムト秒レーザを１分程度でもって照射し検査できる非破壊検査工程を配置するとともに、その検査結果に基づいて、ＩＣチップ実装工程での実装条件を最適な値に変更するようにしたので、例えば半導体装置の微細化が進み設計ルールが非常に厳しくなってクラックなどの内部欠陥が生じやすくなる場合でも、内部欠陥を迅速に検出し得るとともにＩＣチップ実装工程での実装条件を内部欠陥が進展しないような最適な値に変更し得るため、半導体装置の歩留まりを向上させることができる。しかも、内部欠陥が大きいものについては、その時点で廃棄処分にすることにより、致命的な欠陥を有する無駄な半導体装置を製造する必要がなく、したがって非常に経済的な製造システムを提供することができる。

なお、実装前後に、同じ種類の非破壊検査装置（非破壊検査方法）を用いて検査するとともに、それらのデータを比較することで、非常に精度の高い検査ができる。例えば、その欠陥が実装工程で発生したの否かを知ることができるので、実装条件を適正なものに変更することができる。

また、上記各実施の形態においては、各非破壊検査工程でＩＣチップの内部欠陥が検出された場合には、その検査データ（欠陥データ）を、後工程に、具体的には、後工程に配置された機器・装置などに送るようにしたが、必要に応じて、前工程に配置された機器・装置などに送るようにしてもよい。例えば、図８に示すように、ＩＣチップ実装工程（例えば、ダイボンディング工程、ワイヤボンディング工程、封止工程の少なくともいずれかを有する工程）８１の前に第１非破壊検査工程８２を、また後に第２非破壊検査工程８３配置しておき、そして第１非破壊検査工程８２からの検査データをＩＣチップ実装工程８１に送るようにするとともに第２非破壊検査工程８３からの検査データをＩＣチップ実装工程８１に送るようにしてもよい。

また、上記各実施の形態において、ＩＣチップ内部の欠陥状態を判断する際に、クラックを用いたが、クラック以外に、配線の断線、ショートなどの配線不良の有・無に基づき判断するようにしてもよい。

すなわち、フェムト秒レーザ照射により生じるテラヘルツ電磁波の強度分布を測定し、良品のＩＣチップにおけるテラヘルツ電磁波の強度分布とを比較することで、ＩＣチップ内部の断線、ショートなどの配線不良（配線欠陥、電気欠陥ともいう）の有・無を確認することができる。このような配線不良は、ＩＣチップにとっては致命的な欠陥であるため、配線不良が検出されると、直ちに、そのＩＣチップは廃棄処分にされる。

また、上記各実施の形態においては、ウエハより切り出されたＩＣチップ単体について、それぞれ検査を行うように説明したが、必ずしもＩＣチップ単体である必要はなく、チップ状態に切断される前のウエハ状態でのＩＣチップ群を上述した非破壊検査装置により検査するとともに、各ＩＣチップ群における検査結果を保存しておき、ＩＣチップ実装工程で使用される装置に検査データを送信しておき、所定のＩＣチップを実装する際に、各検査データを利用して実装条件を変更するようにしてもよい。

さらに、上記各実施の形態においては、ボンディング工程などの実装工程の前に非破壊検査工程を配置したが、この実装工程の前での非破壊検査工程を省略することもできる。

本発明に係る半導体装置の製造システムは、ＩＣチップを基板に実装する工程の途中で、ＩＣチップの内部状態を非破壊検査にて検査するとともに、その検査結果に応じて、少なくとも後工程での実装条件を変更するようにしたので、ＩＣチップに致命的な欠陥を発生させることなく、また致命的な欠陥が発生している場合には、それ以降の工程を行わないようにしているので、実装時に発生するＩＣチップの内部欠陥を極力少なくすることができ、したがって半導体装置の製造歩留まりを向上させることができるので、ＩＣチップを実装したパッケージ製品の全てに適用することができる。

本発明の実施の形態１に係る半導体装置の製造システムの概略工程を示す図である。 同実施の形態１における非破壊検査を説明する模式図である。 同実施の形態１における非破壊検査を説明する模式図である。 同実施の形態１における非破壊検査装置の概略構成を示す図である。 本発明の実施の形態２に係る半導体装置の製造システムの概略工程を示す図である。 同各実施の形態における非破壊検査装置の変形例の概略構成を示す側面図である。 同非破壊検査装置の変形例の概略構成を示す平面図である。 同各実施の形態における製造システムの変形例の概略工程を示す図である。

符号の説明

１ ウエハ処理工程
２ バックグイディング工程
３ ダイシング工程
４ ダイボンディング工程
５ ワイヤボンディング工程
６ 封止工程
７ モールディング工程
１１ 第１非破壊検査工程
１２ 第２非破壊検査工程
１３ 第３非破壊検査工程
２１ ＩＣチップ
２２ Ａｌパッド
２３ クラック
３０ ＩＣチップ
３３ フェムト秒レーザ発振装置
３７ 検出器
４１ ウエハ処理工程
４２ バックグライディング工程
４３ ダイシング工程
４４ ワイヤボンディング工程
４５ フリップチップ工程
４６ モールディング工程
４８ 仕分け工程
５１ 第１非破壊検査工程
５２ 第２非破壊検査工程
６０ ＩＣチップ
６１ 載置台
６４ フェムト秒レーザ発振装置
６５ 第１ガルバノスキャナ
６５ａ 反射ミラー
６５ｂ 走査駆動部
６６ 第２ガルバノスキャナ
６６ａ 反射ミラー
６６ｂ 走査駆動部
７０ コンピュータ装置
８１ ＩＣチップ実装工程
８２ 第１非破壊検査工程
８３ 第２非破壊検査工程

Claims (13)

1. ＩＣチップを基板に実装して半導体装置を製造するシステムであって、
   ＩＣチップの基板への少なくとも実装工程の後に、非破壊検査によりＩＣチップ内部の欠陥を検査する非破壊検査工程を設けたことを特徴とする半導体装置の製造システム。
2. ＩＣチップを基板に実装して半導体装置を製造するシステムであって、
   ＩＣチップの基板への少なくともボンディング工程の後に、非破壊検査によりＩＣチップ内部の欠陥を検査する非破壊検査工程を設けたことを特徴とする半導体装置の製造システム。
3. ＩＣチップを基板に実装して半導体装置を製造するシステムであって、
   ＩＣチップの基板への少なくともボンディング工程の後に、非破壊検査によりＩＣチップ内部の欠陥を検査する非破壊検査工程を設けるとともに、
   当該非破壊検査工程にて欠陥が発見された場合に、その欠陥の度合いに応じて、後工程における実装条件を変更するようにしたことを特徴とする半導体装置の製造システム。
4. ＩＣチップを基板に実装して半導体装置を製造するシステムであって、
   ウエハを切断してＩＣチップを得るダイシング工程の後に、非破壊検査によりＩＣチップ内部の欠陥を検査する非破壊検査工程を設けるとともに、
   当該非破壊検査工程の後に、ＩＣチップを基板上に実装するワイヤボンディング工程およびフリップチップ工程を並列に設け、
   上記非破壊検査工程にて欠陥が発見された場合に、その欠陥の度合いに応じて、当該ＩＣチップをワイヤボンディング工程またはフリップチップ工程に移行させるようにしたことを特徴とする半導体装置の製造システム。
5. ワイヤボンディング工程またはフリップチップ工程でＩＣチップが基板に実装されてなる半導体装置の電気検査を行う電気検査工程の後に非破壊検査工程を設けるとともに、当該非破壊検査工程での検査結果に応じて、半導体装置の製品としてのランクを決定するようにしたことを特徴とする請求項４に記載の半導体装置の製造システム。
6. 複数の集積回路が形成されたウエハを切断して複数個のＩＣチップを得るダイシング工程と、このダイシング工程で得られたＩＣチップを基板上に載置するダイボンディング工程と、このダイボンディング工程で載置されたＩＣチップと基板とを電気的に接続するワイヤボンディング工程と、このワイヤボンディング工程で電気的に接続されたＩＣチップの樹脂封止を行う封止工程とを有して半導体装置を製造するシステムにおいて、
   上記ダイシング工程、ダイボンディング工程およびワイヤボンディング工程の後に、ＩＣチップの内部を非破壊にて検査する非破壊検査工程を設けたことを特徴とする半導体装置の製造システム。
7. 複数の集積回路が形成されたウエハを切断して複数個のＩＣチップを得るダイシング工程と、このダイシング工程で得られたＩＣチップを基板上に載置するダイボンディング工程と、このダイボンディング工程で載置されたＩＣチップと基板とを電気的に接続するワイヤボンディング工程と、このワイヤボンディング工程で電気的に接続されたＩＣチップの樹脂封止を行う封止工程とを有して半導体装置を製造するシステムにおいて、
   上記ダイシング工程、ダイボンディング工程およびワイヤボンディング工程の後に、ＩＣチップの内部を非破壊にて検査する非破壊検査工程を設けるとともに、
   当該非破壊検査工程にて欠陥が発見された場合に、その欠陥の度合いに応じて、それぞれ後工程での実装条件を変更するようにしたことを特徴とする半導体装置の製造システム。
8. 複数の集積回路が形成されたウエハを切断して複数個のＩＣチップを得るダイシング工程と、このダイシング工程で得られたＩＣチップを基板上に載置して電気的に接続するボンディング工程と、このボンディング工程で基板にＩＣチップが電気的に接続されてなる半導体装置の樹脂封止を行うモールディング工程と、この樹脂封止が行われた半導体装置の電気検査を行う電気検査工程とを有して半導体装置を製造するシステムにおいて、
   ボンディング工程として、ワイヤボンディング工程とフリップチップ工程とを並列に設けるとともに、上記ダイシング工程および電気検査工程の後に、ＩＣチップの内部を非破壊にて検査する非破壊検査工程をそれぞれ設け、
   上記ダイシング工程の後に設けられた非破壊検査工程での検査結果に基づき、ワイヤボンディング工程またはフリップチップ工程に移行させるようにしたことを特徴とする半導体装置の製造システム。
9. 電気検査工程の後に設けられた非破壊検査工程での検査結果に基づき、当該半導体装置の製品ランクを決定するようにしたことを特徴とする請求項８に記載の半導体装置の製造システム。
10. 非破壊検査工程で検出される欠陥がクラックであることを特徴とする請求項１乃至９のいずれか一項に記載の半導体装置の製造システム。
11. 非破壊検査として、超短光パルス照射を用いたことを特徴とする請求項１乃至９のいずれか一項に記載の半導体装置の製造システム。
12. 非破壊検査工程で用いられる非破壊検査装置として、
    ＩＣチップを載置する載置台と、超短光パルスを発振する光パルス発振装置と、この光パルス発振装置からの光パルス照射経路の途中に順次配置されて当該超短光パルスを所定方向で移動させる第１ガルバノスキャナおよび上記所定方向と直交する方向で移動させる第２ガルバノスキャナとを有するものを用いたことを特徴とする請求項１乃至９のいずれか一項に記載の半導体装置の製造システム。
13. ＩＣチップを基板に実装して半導体装置を製造する方法であって、
    ＩＣチップの基板へのボンディングの後に、非破壊検査によりＩＣチップ内部の欠陥を検査し、
    この検査にて欠陥が発見された場合に、その欠陥の度合いに応じて、少なくとも後工程における実装条件を変更することを特徴とする半導体装置の製造方法。
    

Images