JP2006149738A - Game machine - Google Patents
Game machine Download PDFInfo
- Publication number
- JP2006149738A JP2006149738A JP2004345820A JP2004345820A JP2006149738A JP 2006149738 A JP2006149738 A JP 2006149738A JP 2004345820 A JP2004345820 A JP 2004345820A JP 2004345820 A JP2004345820 A JP 2004345820A JP 2006149738 A JP2006149738 A JP 2006149738A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- control board
- game
- payout
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Abstract
Description
本発明は、動作電圧が互いに異なる複数の部品にそれぞれ動作電圧を供給する電圧生成手段を備えた遊技機に関するものである。 The present invention relates to a gaming machine provided with voltage generating means for supplying an operating voltage to a plurality of components having different operating voltages.
従来、この種の遊技機としては、例えば、下記の特許文献1に開示されているパチンコ機がある。このパチンコ機では、演出制御基板に接続された電源監視回路によって、演出制御基板に供給される12[V]の電源の電圧が監視されている。この電源の電圧が12[V]以下になると、この電圧の低下が電源監視回路によって検知され、電圧低下検知信号がサブMPU(超小型演算処理装置)に出力される。電圧低下検知信号を入力したサブMPUは、その時の遊技状態をバックアップデータとしてRAM(ランダムアクセスメモリ)に待避させて保存する。さらに、12[V]の電源の電圧が低下して5[V]以下になると、電源監視回路は、サブMPUからRAMへのアクセスを遮断する。このとき、RAMは、バックアップデータを保持しながら外部からのアクセスを一切受け付けない状態となる。12[V]の電源の電圧が復帰すると、サブMPUは、RAMに保存しておいたバックアップデータを読み込んでパチンコ遊技を再開させる。
しかしながら、上記の特許文献1に示すような従来のパチンコ機では、12[V]の電源の電圧といった1種類の動作電圧が電源監視回路によって監視されているだけであり、12[V]以外の異なる他の動作電圧で動作する部品に供給される動作電圧は監視されていない。例えば、5[V]で駆動する部品の電圧は監視していない。従って、負荷の状態や電源の瞬断などにより、監視されていない異なる他の動作電圧で動作する部品の動作電圧が低下した場合、この部品に誤動作が発生する可能性がある。誤動作が発生した状態でパチンコ遊技が継続されると、パチンコ遊技に問題が発生してしまうことがある。
However, in the conventional pachinko machine as shown in
本発明はこのような課題を解決するためになされたもので、遊技処理を制御する主制御基板と、動作電圧が互いに異なる複数の部品およびこれら複数の部品に複数の動作電圧を供給する電圧生成手段を備え,主制御基板からの制御信号に従った制御処理を行う副制御基板とを備えて構成される遊技機において、副制御基板は、複数の前記動作電圧の低下を監視する複数の電圧監視手段を備えていることを特徴とする。 The present invention has been made to solve such a problem, and a main control board for controlling game processing, a plurality of components having different operating voltages, and a voltage generation for supplying a plurality of operating voltages to the plurality of components. And a sub-control board that includes a sub-control board that performs control processing according to a control signal from the main control board, the sub-control board includes a plurality of voltages for monitoring a decrease in the plurality of operating voltages. It has a monitoring means.
この構成によれば、副制御基板に設けられた複数の部品の動作電圧の低下が電圧監視手段によってそれぞれ監視されるようになる。このため、複数の動作電圧のいずれかが低下しても、動作電圧の低下による部品の誤動作の発生を防止することができるようになる。この結果、誤動作が発生した状態で遊技が継続されなくなって、遊技に問題が発生することはなくなる。また、電圧生成手段を副制御基板に設けているため、遊技機の各部に電源供給する電源基板は、電圧生成手段を構成する分だけ回路規模が小さくなって小型化する。このため、遊技機の筐体内における電源基板の配置は容易になる。 According to this configuration, a decrease in operating voltage of a plurality of components provided on the sub control board is monitored by the voltage monitoring unit. For this reason, even if any one of the plurality of operating voltages is lowered, it is possible to prevent the malfunction of the component due to the lowered operating voltage. As a result, the game is not continued in a state where a malfunction occurs, and a problem does not occur in the game. In addition, since the voltage generation means is provided on the sub-control board, the power supply board that supplies power to each part of the gaming machine is reduced in size because the circuit scale is reduced by the amount constituting the voltage generation means. For this reason, arrangement | positioning of the power supply board in the housing | casing of a game machine becomes easy.
また、本発明は、電圧監視手段が、複数の部品のいずれかに供給される動作電圧が低下すると、低下した動作電圧が供給される部品に対して行われる制御、または複数の部品の全てに対して行われる制御をリセットさせることを特徴とする。 Further, according to the present invention, when the operating voltage supplied to any one of the plurality of components decreases, the voltage monitoring unit performs control performed on the component to which the reduced operating voltage is supplied, or all of the plurality of components. It is characterized by resetting the control performed for it.
この構成によれば、いずれかの動作電圧が低下したことが検出されると、その低下した動作電圧が供給される部品に対して行われる制御、または複数の部品の全てに対して行われる制御がリセットされる。このため、動作電圧が低下した部品において誤動作が発生してしまっても、この部品に対する制御動作はリセットされるため、誤動作の影響が継続することはない。 According to this configuration, when it is detected that any of the operating voltages has decreased, the control performed on the component to which the decreased operating voltage is supplied, or the control performed on all of the plurality of components. Is reset. For this reason, even if a malfunction occurs in a component whose operating voltage has been lowered, the control operation for this component is reset, and the influence of the malfunction does not continue.
また、本発明は、副制御基板が、遊技に用いられる遊技媒体の払い出しを制御する払出基板、遊技球の発射を制御する発射制御基板、または遊技球の払い出しおよび発射を制御する払出発射制御基板であることを特徴とする。 In addition, the present invention provides a payout control board in which the sub-control board controls the payout of game media used in a game, the launch control board that controls the launch of game balls, or the payout launch control board that controls the payout and launch of game balls. It is characterized by being.
この構成によれば、払出基板、発射制御基板または払出発射制御基板に設けられた各部品に供給される複数の動作電圧が電圧監視手段によって監視される。このため、遊技媒体の払い出しや遊技球の発射の誤動作によって遊技者が不利益を被るといったことが防止される。 According to this configuration, the plurality of operating voltages supplied to each component provided on the payout board, the firing control board, or the payout launch control board are monitored by the voltage monitoring unit. For this reason, it is possible to prevent the player from being disadvantaged due to a malfunction of the game medium payout or the game ball launch.
本発明による遊技機によれば、上記のように、複数の動作電圧のいずれかが低下しても、動作電圧の低下による部品の誤動作の発生を防止することができるようになる。この結果、誤動作が発生した状態で遊技が継続されなくなって、遊技に問題が発生することはなくなる。 According to the gaming machine of the present invention, as described above, even if any one of the plurality of operating voltages is lowered, it is possible to prevent the malfunction of the component due to the lowered operating voltage. As a result, the game is not continued in a state where a malfunction occurs, and a problem does not occur in the game.
次に、本発明を実施するための最良の形態について説明する。 Next, the best mode for carrying out the present invention will be described.
図1は、本実施形態によるパチンコ機1の外観を示す正面図である。パチンコ機1は、前面の中央部にパチンコ遊技が行われる透明遊技盤2を備えており、その盤面から、透明遊技盤2の背後に設けられた液晶表示装置(LCD)3が透けて観察される。透明遊技盤2はガラス扉4で覆われており、ガラス扉4のガラス部分からは透明遊技盤2の盤面が観察される。透明遊技盤2の下方には、上部受皿5aおよび下部受皿5bからなる皿ユニット5が設けられており、下部受皿5bの右方には発射ハンドル6が設けられている。透明遊技盤2の上方には、遊技の演出音等が放音される一対のスピーカ7,7が取り付けられており、このスピーカ7,7の間および透明遊技盤2の左右両側には、パチンコ遊技の演出を行う電飾ランプ・LED(発光ダイオード)8,9がそれぞれ設けられている。また、パチンコ機1の側方には、遊技媒体であるパチンコ球の貸出しを行う後述するカードユニット57(図3参照)が設けられており、透明遊技盤2の下方には、このカードユニット57を操作する球貸し操作パネル10が設けられている。
FIG. 1 is a front view showing an appearance of a
透明遊技盤2は、略円形の遊技領域2Aと、遊技領域2A左側の下部から中央部やや上側にかけて、遊技領域2Aに沿って設けられた略円弧状の球発射領域2Bとから構成されている。球発射領域2Bは、発射ハンドル6の操作によって発射されたパチンコ球を、遊技領域2Aに導くための領域である。球発射領域2Bと遊技領域2Aとは戻り防止部材2aで仕切られている。この戻り防止部材2aは、遊技領域2A内のパチンコ球が球発射領域2Bに戻るのを防止するためのもので、弾性を有する板状体から構成されている。
The
遊技領域2Aの中央部には、液晶表示装置3に表示された特別図柄が視認される特別図柄表示部3aが設けられており、特別図柄表示部3aの左右には一対の通過孔11が設けられている。また、特別図柄表示部3aの下部には始動入賞口12が設けられている。発射ハンドル6の操作によって遊技領域2Aに発射されたパチンコ球が始動入賞口12に入賞すると、特別図柄表示部3aに特別図柄が変動表示されて特別図柄ゲームが開始される。特別図柄表示部3aに表示された特別図柄が所定の大当たり組み合わせで揃うと、いわゆる大当たりが発生する。また、始動入賞口12の左右には、パチンコ球が入賞すると所定個数例えば10個の賞球が払い出される一般入賞口13が設けられている。賞球は上部受皿5aに払い出されるが、上部受皿5aが満杯のときは下部受皿5bに払い出される。また、始動入賞口12の下方には、大当たり入賞が発生すると行われる大当たり遊技において扉が開閉する大入賞口(アタッカ)14が設けられている。大入賞口14の下方には、上記の各入賞口12〜14のいずれにも入賞しなかったパチンコ球が入球するアウト口15が設けられている。
A special symbol display unit 3a for visually recognizing a special symbol displayed on the liquid
また、特別図柄表示部3aの上方にはワープ入口16が設けられている。ワープ入口16に入球したパチンコ球は、透明遊技盤2の裏面に設けられた図示しないワープ通路を通過した後、ワープ入口16の下方に設けられたステージ17の中央に形成されたワープ出口から出てきて透明遊技盤2の表面に再び現れる。ワープ出口は始動入賞口12の上方に設けられているため、ワープ入口16に入球してワープ出口から透明遊技盤2の表面に出てきて流下するパチンコ球は、始動入賞口12に入賞しやすくなる。
A
また、大当たり遊技は、特別図柄の大当たり組み合わせが特別図柄ゲームの終了時に停止表示してから行われ、大入賞口14に所定個数例えば10個のパチンコ球が入賞するまで、または、所定時間例えば30秒が経過するまで、大入賞口14が開放したままになる遊技が最大で例えば15ラウンド行われる。各ラウンド中に、大入賞口14へ入賞したパチンコ球が大入賞口14の内部に設けられたVゾーンと呼ばれる特定の領域に入賞すると、次のラウンドへ継続して進むことができるが、各ラウンド中にVゾーンに入賞しなかった場合はいわゆるパンクとなり、15ラウンド到達以前であっても、大当たり遊技はそのラウンドで打ち切られて終了となる。大当たり遊技中には、透明遊技盤2の盤面上方および側方に設けられた電飾ランプ・LED8,9が発光して演出が行われる。
The jackpot game is performed after the special symbol jackpot combination is stopped and displayed at the end of the special symbol game, until a predetermined number, for example, ten pachinko balls are won in the big winning
図2は、パチンコ機1の背面図である。パチンコ機1の背面中央部には、パチンコ機1の遊技処理を制御する主制御回路を備えた主制御基板30が設けられている。主制御基板30の上方には、パチンコ遊技における種々の演出動作の制御を行う演出制御回路を備えた演出制御基板40が設けられている。また、主制御基板30の下方には、賞球等の払出しおよびパチンコ球の発射を制御する払出発射制御回路を備えた払出発射制御基板50が設けられている。
FIG. 2 is a rear view of the
演出制御基板40および払出発射制御基板50は、いずれも主制御基板30からの制御信号に従った制御処理を行う副制御基板を構成している。また、払出発射制御基板50には、後述するように、動作電圧が5[V]および12[V]で互いに異なる複数の部品、およびこれら複数の部品にそれぞれ5[V]および12[V]の動作電圧を供給する電圧生成手段60が設けられている。
The
図3は、本実施形態によるパチンコ機1の遊技動作を処理制御する電子回路の主な構成を示すブロック図である。この電子回路は、主制御基板30に設けられた主制御回路や、この主制御回路からの制御信号に従ってパチンコ遊技の演出を行う演出制御基板40に設けられた演出制御回路、賞球等の払い出しやパチンコ球の発射を制御する払出発射制御基板50に設けられた払出発射制御回路などから構成されている。
FIG. 3 is a block diagram illustrating a main configuration of an electronic circuit that controls the gaming operation of the
主制御基板30には、メインCPU31や初期リセット回路32といった電子部品が実装されている。また、主制御基板30には、メインCPU31がパチンコ機1の遊技動作を処理制御するためのプログラムが記憶格納されたメインROM(リードオンリメモリ)33や、処理制御時にデータが一時的に記憶されるメインRAM(ランダムアクセスメモリ)34も実装されている。また、初期リセット回路32は、主制御基板30の起動時にメインRAM34に記憶されている遊技状態の内容を消去すると共に、メインROM33に記憶されているプログラムに従った遊技処理を開始させるリセット信号を発生する。また、主制御基板30には、後述する周辺装置や各制御基板40,50との間で信号を授受するI/Oポート(入出力ポート)35,36が接続されている。
Electronic components such as a
主制御基板30のI/Oポート35には、上述した通過孔11の内側に設けられ、パチンコ球が通過孔11を通過するのを検出する通過ゲートスイッチ11sや、始動入賞口12に入賞したパチンコ球を検出する始動入賞口スイッチ12sが接続されている。また、一般入賞口13へ入賞したパチンコ球を検出する一般入賞口スイッチ13s、大入賞口14に入賞したパチンコ球を検出するカウントスイッチ14s、大入賞口14内部のVゾーンを通過したパチンコ球を検出するVカウントスイッチ14vが接続されている。また、I/Oポート35には、アクチュエータとして、始動入賞口12の球受入口を拡張する始動入賞口ソレノイド21、大入賞口14の扉を開閉する大入賞口ソレノイド22、大入賞口14内部のVゾーンにパチンコ球が入賞した後にパチンコ球をVゾーン以外へ誘導するシーソーソレノイド23などが接続されている。さらに、I/Oポート35には、バックアップクリアスイッチ24が接続されている。このバックアップクリアスイッチ24から検出信号が出力されると、メインRAM34などにバックアップされている遊技状態の内容が消去される。
The I / O port 35 of the
上記各スイッチ11s〜14s,14vがパチンコ球を検出すると、その検出信号はI/Oポート35を介して主制御基板30のメインCPU31に入力され、入力される検出信号に応じて、メインCPU31は上記各アクチュエータ21〜23をそれぞれ駆動制御する。
When each of the
演出制御基板40では、液晶表示装置(LCD)3における画像表示を行う画像制御、スピーカ7,7から効果音を放音させる音声制御、および遊技状態に応じて電飾ランプ・LED8,9の発光を制御するランプ制御を行う。この演出制御基板40には、サブCPU41、プログラムROM42、ワークRAM43が実装されている。また、サブCPU41には、I/Oポート44、画像制御回路45、ランプ制御回路46および音声制御回路47が接続されている。サブCPU41は、I/Oポート44を介して主制御回路から出力される制御信号に基づいて、各制御回路45〜47に駆動信号を出力し、各制御回路45〜47は、このサブCPU41からの駆動信号に基づいて液晶表示装置3や、スピーカ7,7、電飾LED8,9をそれぞれ駆動制御する。プログラムROM42には、サブCPU41が上記各制御回路45〜47を処理制御するための制御プログラムが記憶格納されている。また、ワークRAM43には、サブCPU41が上記制御プログラムに従って処理制御を行う際の処理データが一時的に記憶される。
In the
メインCPU31は、始動入賞口12へパチンコ球が入賞して始動入賞が発生すると大当たり判定を行う。演出制御回路は、この大当たり判定の結果に対応する態様で液晶表示装置3に特別図柄を順次停止表示させ、左図柄と右図柄とが同一図柄で揃って停止表示されるリーチ状態になると、液晶表示装置3に特別図柄および演出画を用いてリーチ演出を行う。
The
払出発射制御基板50には、サブCPU51、プログラムROM52、ワークRAM53が実装されている。これらサブCPU51、プログラムROM52およびワークRAM53などは、いずれも5[V]の動作電圧で動作する電子部品であり、動作電圧が4[V]以下の誤動作発生レベルに低下すると正常に動作しなくなる。また、サブCPU51には、I/Oポート54、払出駆動回路55および発射駆動回路56が接続されている。払出駆動回路55および発射駆動回路56は、いずれも12[V]の動作電圧で動作する電子部品であり、動作電圧が10[V]以下の誤動作発生レベルに低下すると正常に動作しなくなる。これらの各駆動回路55,56には、賞球などを払い出す払出装置58、発射ハンドル6の操作に応じて駆動される発射装置59がそれぞれ接続されている。サブCPU51は、I/Oポート54を介して主制御回路から出力される制御信号に基づいて、払出駆動回路55や発射駆動回路56に駆動信号を出力し、各駆動回路55,56は、このサブCPU51からの駆動信号に基づいて賞球などの払い出しやパチンコ球の発射制御を行う。また、I/Oポート54には、前述したカードユニット57が接続されている。このカードユニット57にカードが挿入された状態で球貸し操作パネル10が操作されると、サブCPU51から払出駆動回路55に駆動信号が出力され、所定数のパチンコ球が貸出球として上部受皿5aに払い出される。プログラムROM52には、サブCPU51が上記各駆動回路55,56を処理制御するための制御プログラムが記憶格納されている。また、ワークRAM53には、サブCPU51が上記制御プログラムに従って処理制御を行う際の処理データが一時的に記憶される。
A sub CPU 51, a program ROM 52, and a work RAM 53 are mounted on the payout /
また、払出発射制御基板50には、上記のサブCPU51、プログラムROM52、ワークRAM53、払出駆動回路55および発射駆動回路56にそれぞれ動作電圧を供給する前述した電圧生成手段60が設けられている。電圧生成手段60は、電圧生成回路61、第1の電圧変換部62、第2の電圧変換部63、第1の電圧監視回路64および第2の電圧監視回路65から構成されている。この電圧生成手段60は、図示していないが、主制御基板30および演出制御基板40にもそれぞれ電圧を供給している。
The payout /
第1の電圧変換部62は、電圧生成回路61から供給される33[V]の電圧を5[V]の電圧に変換し、この5[V]の電圧を電源線62aを介してサブCPU51、プログラムROM52およびワークRAM53に供給している。第2の電圧変換部63は、電圧生成回路61から供給される33[V]の電圧を12[V]の電圧に変換し、この12[V]の電圧を電源線63aを介して払出駆動回路55および発射駆動回路56に供給している。また、第1の電圧変換部62には第1の電圧監視回路64が接続されており、第2の電圧変換部63には第2の電圧監視回路65が接続されている。
The first voltage conversion unit 62 converts the 33 [V] voltage supplied from the voltage generation circuit 61 into a 5 [V] voltage, and converts the 5 [V] voltage to the sub CPU 51 via the power supply line 62a. The program ROM 52 and the work RAM 53 are supplied. The second voltage conversion unit 63 converts the voltage of 33 [V] supplied from the voltage generation circuit 61 into a voltage of 12 [V], and drives out the 12 [V] voltage via the power supply line 63a. The
第1の電圧監視回路64は、第1の電圧変換部62からサブCPU51、プログラムROM52およびワークRAM53にそれぞれ供給される5[V]の動作電圧を監視している。この第1の電圧監視回路64は、5[V]の動作電圧が電断監視レベルである4[V]以下に低下すると、サブCPU51のリセット端子51aへリセット信号を出力する。また、第2の電圧監視回路65は、第2の電圧変換部63から払出駆動回路55および発射駆動回路56にそれぞれ供給される12[V]の動作電圧を監視している。この第2の電圧監視回路65は、12[V]の動作電圧が電断監視レベルである10[V]以下に低下すると、第1の電圧監視回路64と同様に、サブCPU51のリセット端子51aへリセット信号を出力する。第1の電圧監視回路64および第2の電圧監視回路65は、いずれも、5[V]または12[V]の動作電圧の低下を監視する電圧監視手段を構成している。本実施形態では、第1の電圧監視回路64および第2の電圧監視回路65のいずれにも電圧検出システムリセットIC(高集積化回路)を使用しており、各電圧変換部62,63が供給する動作電圧が電断監視レベル以下に低下したときにリセット信号が出力されるように回路が構成されている。
The first voltage monitoring circuit 64 monitors the operating voltage of 5 [V] supplied from the first voltage converter 62 to the sub CPU 51, the program ROM 52, and the work RAM 53. The first voltage monitoring circuit 64 outputs a reset signal to the reset terminal 51 a of the sub CPU 51 when the operating voltage of 5 [V] drops below 4 [V] which is the power interruption monitoring level. The second voltage monitoring circuit 65 monitors the operating voltage of 12 [V] supplied from the second voltage converter 63 to the
上記の構成において、図4(a)に示すように、第1の電圧変換部62から供給される5[V]の動作電圧が、時刻t1から時刻t2の間で4[V]以下に低下した場合、同図(b)に示すように、第1の電圧監視回路64からリセット信号が出力される。また、同図(c)に示すように、第2の電圧変換部63から供給される12[V]の動作電圧が、時刻t3から時刻t4の間で10[V]以下に低下した場合、同図(d)に示すように、第2の電圧監視回路65からリセット信号が出力される。このように各電圧監視回路64,65からリセット信号が出力されたとき、サブCPU51のリセット端子51aには、同図(e)に示すようなリセット信号が入力される。 In the above configuration, as shown in FIG. 4A, the operating voltage of 5 [V] supplied from the first voltage converter 62 decreases to 4 [V] or less between time t1 and time t2. In this case, a reset signal is output from the first voltage monitoring circuit 64 as shown in FIG. In addition, as shown in FIG. 6C, when the operating voltage of 12 [V] supplied from the second voltage converter 63 decreases to 10 [V] or less between time t3 and time t4, As shown in FIG. 4D, a reset signal is output from the second voltage monitoring circuit 65. When the reset signals are output from the voltage monitoring circuits 64 and 65 as described above, the reset signals as shown in FIG. 5E are input to the reset terminal 51a of the sub CPU 51.
図5は、第1の電圧変換部62からサブCPU51やプログラムROM52、ワークRAM53に供給される5[V]の動作電圧が図4(a)に示すように低下した際に、払出発射制御基板50で行なわれるリセット処理を示すフローチャートである。 FIG. 5 shows a payout and emission control board when the operating voltage of 5 [V] supplied from the first voltage converter 62 to the sub CPU 51, the program ROM 52, and the work RAM 53 is lowered as shown in FIG. 50 is a flowchart showing a reset process performed at 50.
払出発射制御基板50に設けられた第1の電圧監視回路64は、第1の電圧変換部62から供給される5[V]の動作電圧が4[V]以下に低下しているか否かを、常に監視している(図4,ステップ(以下Sと記す)101参照)。このS101の判別が“Yes”、すなわち第1の電圧変換部62から供給される動作電圧が図4(a)の時刻t1から時刻t2に示すように4[V]以下に低下すると、第1の電圧監視回路64は図4(b)に示すようにリセット信号を出力し(S102)、このリセット信号がサブCPU51のリセット端子51aに入力される(S103)。リセット信号がサブCPU51のリセット端子51aに入力されると、サブCPU51は、サブCPU51内のレジスタに格納されている遊技情報フラグなどの遊技に関する情報を、バックアップ機能を有するRAM53に待避させる(S104)。そして、サブCPU51内の専用レジスタであるプログラムカウンタにリセットアドレスがセットされ(S105)、サブCPU51はセットされたリセットアドレスに格納されている命令に従った初期化処理を行ない、払出発射制御基板50を初期化する。その後、サブCPU51は待避させておいた情報を元の状態に復帰し、処理を続行する。
The first voltage monitoring circuit 64 provided on the payout /
各駆動回路55,56に供給される12[V]の動作電圧が低下した場合も、上記の処理と同様な処理が行なわれて、払出発射制御基板50が初期化される。
Even when the operating voltage of 12 [V] supplied to each of the
このような本実施形態によるパチンコ機1によれば、払出発射制御基板50に設けられたサブCPU51、プログラムROM52およびワークRAM53に供給される5[V]の動作電圧や、各駆動回路55,56に供給される12[V]の動作電圧の低下が、第1の電圧監視回路64および第2の電圧監視回路65によってそれぞれ監視されるようになる。このため、5[V]や12[V]の動作電圧のいずれが低下しても、この動作電圧の低下による部品の誤動作の発生を防止することができるようになる。この結果、誤動作が発生した状態でパチンコ遊技が継続されなくなって、パチンコ遊技に問題が発生することはなくなる。
According to the
例えば、従来のパチンコ機では、図6(a)に示すように、12[V]の動作電圧で動作する部品の動作電圧は、電断監視レベルまで低下したか否かが電圧監視回路によって監視されているが、図6(b)に示すように、5[V]の動作電圧で動作する部品の動作電圧は監視されていない。このため、5[V]の動作電圧で動作する部品の動作電圧が図示するように誤動作発生レベルまで低下しても、12[V]の動作電圧で動作する部品の動作電圧が図示するように電断監視レベルまで低下していなければ、払出発射制御基板50は初期化されることはない。この結果、従来のパチンコ機では、5[V]の動作電圧で動作する部品が誤動作すると、この部品の誤動作は放置されたままであった。しかしながら、本実施形態では、5[V]の動作電圧で動作する部品の動作電圧も同図(c)に示すように電圧監視回路64によって監視されているため、いずれかの動作電圧が電断監視レベル以下まで低下すると、払出発射制御基板50が初期化されて、誤動作の発生を防止することができるようになっている。
For example, in a conventional pachinko machine, as shown in FIG. 6A, whether or not the operating voltage of a component operating at an operating voltage of 12 [V] has been lowered to a power interruption monitoring level is monitored by a voltage monitoring circuit. However, as shown in FIG. 6B, the operating voltage of the component operating at the operating voltage of 5 [V] is not monitored. For this reason, even if the operating voltage of a component that operates at an operating voltage of 5 [V] decreases to a malfunction occurrence level as illustrated, the operating voltage of a component that operates at an operating voltage of 12 [V] is illustrated. If it is not lowered to the power interruption monitoring level, the dispensing
また、電圧生成手段60を払出発射制御基板50に設けているため、パチンコ機1の各部に電源供給する電源基板は、電圧生成手段60を構成する分だけ回路規模が小さくなって小型化する。このため、パチンコ機1の筐体内における電源基板の配置は容易になる。
In addition, since the voltage generating means 60 is provided on the payout /
また、本実施形態では、払出発射制御基板50に設けられたサブCPU51などに供給される5[V]の動作電圧や、各駆動回路55,56に供給される12[V]の動作電圧が低下したことが検出されると、サブCPU51がリセットされて、5[V]または12[V]の動作電圧で動作する複数の部品の全てに対して行われる制御が初期化される。このため、動作電圧が低下した部品において誤動作が発生してしまっても、この部品に対する制御動作はリセットされるため、誤動作の影響が継続することはない。
In the present embodiment, an operating voltage of 5 [V] supplied to the sub CPU 51 provided on the payout /
また、本実施形態では、払出発射制御基板50に設けられた各部品に供給される5[V]や12[V]といった複数の動作電圧が、第1の電圧監視回路64および第2の電圧監視回路65によって監視される。このため、パチンコ球の払い出しや発射の誤動作によって遊技者が不利益を被るといったことが防止される。
Further, in the present embodiment, a plurality of operating voltages such as 5 [V] and 12 [V] supplied to each component provided on the dispensing
なお、上記の実施形態では、5[V]および12[V]の動作電圧を各電圧監視回路64,65で監視している場合を説明したが、本発明はこれに限られるものではない。例えば、5[V]および33[V]の各動作電圧、または12[V]および33[V]の各動作電圧、または5[V]、12[V]および33[V]の各動作電圧などをそれぞれ電圧監視回路で監視する構成であっても構わない。 In the above embodiment, the case where the operating voltages of 5 [V] and 12 [V] are monitored by the voltage monitoring circuits 64 and 65 has been described, but the present invention is not limited to this. For example, each operating voltage of 5 [V] and 33 [V], or each operating voltage of 12 [V] and 33 [V], or each operating voltage of 5 [V], 12 [V] and 33 [V] Such a configuration may be employed that each is monitored by a voltage monitoring circuit.
また、上記の実施形態では、パチンコ機1がパチンコ球の払い出しおよび発射の両方を制御する払出発射制御基板50を備え、この払出発射制御基板50に電圧生成手段60が設けられている場合を説明したが、本発明はこれに限られるものではない。パチンコ球の払い出しを制御する払出基板とパチンコ球の発射を制御する発射制御基板をそれぞれ備え、これらのいずれかの基板に電圧生成手段60が設けられた構成であっても構わない。また、電圧生成手段60は、演出制御基板40に設けられていても構わない。
Further, in the above-described embodiment, the case where the
また、上記の実施形態では、払出発射制御基板50に設けられた複数の部品のいずれかの動作電圧が低下したことが検出されると、サブCPU51をリセットすることで複数の部品の全てに対して行なわれる制御をリセットする場合を説明したが、本発明はこれに限られるものではない。複数の部品のいずれかの動作電圧が低下した場合に、この動作電圧が低下した部品に対して行なわれる制御だけをリセットする構成であっても構わない。
Further, in the above embodiment, when it is detected that the operating voltage of any of the plurality of components provided on the payout /
また、上記の実施形態では、ハイアクティブのリセット信号(図4(b),(d)参照)を出力する電圧監視回路64,65を用いた場合を説明したが、ローアクティブのリセット信号を出力する電圧監視回路を用いても構わない。 In the above embodiment, the voltage monitoring circuits 64 and 65 that output a high-active reset signal (see FIGS. 4B and 4D) have been described. However, a low-active reset signal is output. A voltage monitoring circuit may be used.
上記のいずれの構成においても、上記の実施形態と同様の作用効果が奏される。 In any of the configurations described above, the same operational effects as those of the above-described embodiment can be obtained.
上記の実施形態では、パチンコ機における複数の部品の動作電圧を監視する場合を説明したが、主制御基板からの制御信号に従った制御処理を行う副制御基板に電圧生成手段が設けられたスロットマシンなどの他の遊技機に本発明を適用することも可能である。この場合においても、上記の実施形態と同様の作用効果が奏される。 In the above embodiment, the case where the operating voltages of a plurality of components in the pachinko machine are monitored has been described. However, the slot in which the voltage generation means is provided in the sub control board that performs control processing according to the control signal from the main control board. The present invention can also be applied to other gaming machines such as machines. Even in this case, the same effects as those of the above-described embodiment can be obtained.
1…パチンコ機
30…主制御基板
40…演出制御基板
50…払出発射制御基板
51…サブCPU
51a…リセット端子
52…プログラムROM
53…ワークRAM
55…払出駆動回路
56…発射駆動回路
58…払出装置
59…発射装置
60…電圧生成手段
61…電圧生成回路
62…第1の電圧変換部
62a,63a…電源線
63…第2の電圧変換部
64…第1の電圧監視回路
65…第2の電圧監視回路
DESCRIPTION OF
51a ... Reset terminal 52 ... Program ROM
53 ... Work RAM
DESCRIPTION OF
Claims (3)
前記副制御基板は、複数の前記動作電圧の低下を監視する複数の電圧監視手段を備えていることを特徴とする遊技機。 A main control board for controlling game processing; a plurality of parts having different operating voltages; and a voltage generating means for supplying the plurality of operating voltages to the plurality of parts, and control according to a control signal from the main control board In a gaming machine configured to include a sub-control board that performs processing,
The sub-control board includes a plurality of voltage monitoring means for monitoring a plurality of drops in the operating voltage.
The sub-control board is a payout board that controls payout of game media used in a game, a launch control board that controls launch of game balls, or a payout launch control board that controls payout and launch of game balls. The gaming machine according to claim 1 or 2.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004345820A JP2006149738A (en) | 2004-11-30 | 2004-11-30 | Game machine |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004345820A JP2006149738A (en) | 2004-11-30 | 2004-11-30 | Game machine |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006149738A true JP2006149738A (en) | 2006-06-15 |
Family
ID=36628705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004345820A Withdrawn JP2006149738A (en) | 2004-11-30 | 2004-11-30 | Game machine |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006149738A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009119185A (en) * | 2007-11-19 | 2009-06-04 | Fujishoji Co Ltd | Game machine |
JP2014151216A (en) * | 2014-04-17 | 2014-08-25 | Universal Entertainment Corp | Game machine |
JP2014151217A (en) * | 2014-04-17 | 2014-08-25 | Universal Entertainment Corp | Game machine |
-
2004
- 2004-11-30 JP JP2004345820A patent/JP2006149738A/en not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009119185A (en) * | 2007-11-19 | 2009-06-04 | Fujishoji Co Ltd | Game machine |
JP2014151216A (en) * | 2014-04-17 | 2014-08-25 | Universal Entertainment Corp | Game machine |
JP2014151217A (en) * | 2014-04-17 | 2014-08-25 | Universal Entertainment Corp | Game machine |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6633271B2 (en) | Gaming machine | |
JP2001259209A (en) | Game machine | |
JP7177503B2 (en) | game machine | |
JP7177506B2 (en) | game machine | |
JP7177504B2 (en) | game machine | |
JP7177507B2 (en) | game machine | |
JP7177505B2 (en) | game machine | |
JP2015053973A (en) | Game machine | |
JP2005288030A (en) | Game machine | |
JP2010158575A (en) | Game machine | |
JP2018166737A (en) | Game machine | |
JP5120410B2 (en) | Game machine | |
JP2002219226A (en) | Game machine | |
JP2006149738A (en) | Game machine | |
JP4679191B2 (en) | Game machine | |
JP2006055366A (en) | Game machine | |
JP2002272981A (en) | Game machine | |
JP7137858B2 (en) | game machine | |
JP7141729B2 (en) | game machine | |
JP2003284852A (en) | Game machine | |
JP2011004881A (en) | Game machine | |
JP2001246053A (en) | Game machine | |
JP5880600B2 (en) | Game machine | |
JP6646929B2 (en) | Gaming machine | |
JP6042845B2 (en) | Game machine |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20071011 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090414 |
|
RD02 | Notification of acceptance of power of attorney |
Effective date: 20090423 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20100125 |