JP2006148002A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2006148002A JP2006148002A JP2004338897A JP2004338897A JP2006148002A JP 2006148002 A JP2006148002 A JP 2006148002A JP 2004338897 A JP2004338897 A JP 2004338897A JP 2004338897 A JP2004338897 A JP 2004338897A JP 2006148002 A JP2006148002 A JP 2006148002A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- groove
- semiconductor
- silicon substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
【課題】安価に製造ができ、しかも安価な方法でシリコン基板を伝搬するノイズを低減することが可能な半導体装置、およびその半導体装置の製造方法を提供する。
【解決手段】シリコン基板1上のゲート電極2と、シリコン基板1表面のソース領域3およびドレイン領域4とによってトランジスタ素子を形成する。さらに、該シリコン基板1中に、前記トランジスタ素子の形成面とは反対の面から溝8を設け、該溝8内に絶縁物9を埋め込む。
【選択図】図1
【解決手段】シリコン基板1上のゲート電極2と、シリコン基板1表面のソース領域3およびドレイン領域4とによってトランジスタ素子を形成する。さらに、該シリコン基板1中に、前記トランジスタ素子の形成面とは反対の面から溝8を設け、該溝8内に絶縁物9を埋め込む。
【選択図】図1
Description
本発明は、半導体装置および半導体装置を製造する製造方法に係り、特に高周波用集積回路を具備した半導体装置に関するものである。
図11は従来の高周波用シリコン半導体装置の断面図であって、シリコン基板1上のトランジスタのゲート電極2と、シリコン基板1表面のソース領域3およびドレイン領域4によりトランジスタ素子が形成され、金属配線5で電極引き出しがなされている。
シリコン基板1上にトランジスタ素子あるいは金属配線5間の絶縁のために、絶縁膜6が形成されている。さらに、シリコン基板1の中に酸化膜層11が形成され、該酸化膜層11上にトレンチ分離7が形成されている。
このように、従来の高周波用シリコン半導体装置においては、高抵抗シリコン基板をベースとしたSOI(Silicon on Insulator)基板による酸化膜層11を利用し、トレンチ分離6などの分離技術と組み合せることにより、ノイズを発生する回路ブロックからノイズの影響を小さくしたい回路ブロックを分離し、シリコン基板1を伝搬するノイズを低減する構造となっている(特許文献1参照)。
特開2003−174082号公報
前記構成の高周波用シリコン半導体装置は、送受信用の数GHz帯の高周波を発生し、携帯電話に代表される高速通信用機器などに利用されるRFIC設計では重要な部品である。
SOI基板は、イオン注入あるいはシリコン基板の貼り合わせなど、複雑な工程により製造されるため、従来のシリコン基板に対して、価格が高いというデメリットがある。
本発明は、前記従来の課題の解決のためになされたものであり、安価に製造ができ、しかも安価な方法でシリコン基板を伝搬するノイズを低減することができるようにした半導体装置、およびその半導体装置を製造する製造方法を提供することを目的とする。
前記目的を達成するため、請求項1に記載の発明は、半導体基板と、前記半導体基板の上に形成された半導体素子を備えた半導体装置であって、前記半導体基板における前記半導体素子を備えた面に対する反対面に溝を形成し、かつ前記溝を前記半導体基板を貫通しないように形成したことを特徴とし、この構成によって、ノイズが半導体基板を透過しにくい構造とすることができる。
請求項2に記載の発明は、請求項1記載の半導体装置において、溝を機械的な切削により生成したことを特徴とし、この構成によって、機械的に溝を生成することにより、従来装置の流用が可能になり、低価格かつ短時間で半導体装置を製造することができる。
請求項3に記載の発明は、請求項1または2記載の半導体装置において、溝を、ノイズ発生源となる領域を他の部位に対して隔てるように形成したことを特徴とし、この構成によって、ノイズが半導体基板を透過しにくい構造とすることができる。
請求項4に記載の発明は、請求項1または2記載の半導体装置において、溝を、ノイズ発生源となる領域を取り囲むように形成したことを特徴とし、この構成によって、ノイズの発生範囲を限定することができる構造とすることができる。
請求項5に記載の発明は、請求項1または2記載の半導体装置において、溝を、ノイズを低減させたい領域を取り囲むように形成したことを特徴とし、この構成によって、ノイズを低減させたい領域を限定することができる構造とすることができる。
請求項6に記載の発明は、請求項1〜5いずれか1項記載の半導体装置において、溝に、絶縁物あるいは接地された金属物を埋設したことを特徴とし、この構成によって、チップ強度が強く、かつノイズを低減させることができる構造とすることができる。
請求項7に記載の発明は、請求項1〜6いずれか1項記載の半導体装置において、溝を複数個並列させて設けたことを特徴とし、この構成によって、よりノイズを低減させることができる構造とすることができる。
請求項8に記載の発明は、請求項1〜7いずれか1項記載の半導体装置において、溝を、平面形状において四角形状あるいは多角形状の形態に形成したことを特徴とし、この構成によって、低価格で基板にノイズを通しにくくなる構造とすることができる。
請求項9に記載の発明は、請求項1記載の半導体装置において、半導体基板としてシリコン基板を用いたことを特徴とし、この構成のようにシリコン基板を用いることにより、低価格な半導体装置を製造することができる。
請求項10に記載の発明は、半導体基板と、前記半導体基板の上に形成された半導体素子を備えた半導体装置を製造する半導体装置の製造方法であって、前記半導体基板における前記半導体素子を備えた面に対して反対面から、前記半導体基板を貫通しない深さの溝を形成することを特徴とし、この方法によって、ノイズが半導体基板を透過しにくい構造の半導体装置を容易に製造することができる。
請求項11に記載の発明は、請求項10記載の半導体装置の製造方法において、溝を、ダイシング装置を利用して機械的な切削により形成することを特徴とし、この方法によって、従来の装置を利用することができ、高品質かつ低価格の半導体装置を製造することができる。
本発明によれば、基板部分に分離溝を設けたため、素子間の電気的な絶縁機能が向上した半導体装置が得られる。
以下、本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、図11にて説明した部材に対応する部材には同一符号を付して詳しい説明は省略する。
図1は本発明の実施の形態1による半導体装置の構造を示す断面図、図2は図1の半導体装置の底面図であって、シリコン基板1中に、該シリコン基板1における回路形成面とは反対の面から溝8が設けられ、溝8内には絶縁物9が埋め込まれている。
トランジスタ素子は、シリコン基板1上のゲート電極2と、シリコン基板1表面のソース領域3およびドレイン領域4とで形成され、金属配線5で電極引き出しがなされている。またシリコン基板1上に、前記トランジスタ素子および金属配線5間の絶縁のために、絶縁膜6が形成されている。
前記溝8は、ノイズを発生する回路ブロックまたはノイズレベルを低く抑えたい回路ブロックを取り囲むように設けられている。また、溝8の深さは、シリコン基板1の表面より5ミクロンから15ミクロン程度残すような深さが望ましい。
実施の形態1では、溝8によってシリコン基板1は2つに分離され、相互間のノイズの伝搬が抑制される。また本実施の形態によれば、基板は通常のシリコン基板でよく、高価なSOI基板を使用する必要がない。したがって、安価にかつノイズの伝搬が低減されるように改良された高周波用シリコン半導体装置が得られる。
なお、実施の形態1において、シリコン基板1に形成された溝8は、絶縁物9で埋め込まれた構成にしたが、このような固体絶縁物を埋設するような構成にしなくてもよく、中空にしてもよい。この場合、溝8を絶縁物9で埋め込む工程を省略することができ、製造工程を簡略化することができるという利点がある。
半導体装置内に、ノイズを発生する部分と、ノイズを低減させたい部分とがあるとき、ノイズを発生する部分からのノイズが、ノイズを低減させたい部分に影響を与えないようにすることがよい。
図3は本発明の実施の形態2を説明するための半導体装置の底面図であって、ノイズを発生している回路ブロック13を溝8で囲み、該溝8の外に設置され、かつノイズを低減させたい回路ブロック12へのノイズ伝搬を低減させている。
図4は、実施の形態2の変形例を説明するための半導体装置の底面図であって、ノイズを低減させたい回路ブロック12の周囲を溝8で取り囲む構成によって、ノイズの低減を図ることができる。
ノイズ強度が大きい場合、あるいはノイズをより一層低減化したい場合には、前記のような溝8を複数設けることによって、ノイズレベルをさらに低減させることができる。
図5は本発明の実施の形態3による半導体装置の構造を示す断面図(図6のA−A断面図)、図6は図5の半導体装置の底面図であって、溝8−1,8−2のように溝8を複数並設することによって、漏洩するノイズレベルを低減化することができる。図5,図6では溝8が2本の場合について示したが、溝設置数を増やせば、さらに大きな効果が得られる。
図7(a)〜(e)は本発明に係る高周波用シリコン半導体装置の製造方法の実施形態における製造工程を説明する断面図であって、図7(a)に示すシリコン基板1を、例えばバックグラインド装置を利用して、シリコン基板1の厚みを所定の厚さにまで削る(図7(b))。例えばシリコン基板1の厚みは70ミクロンに設定し溝8の形成が容易足らしめるよう、またはバックグラインドの過程でウエハー割れが生じないような厚みで決定される。
次に、図7(c)に示すよう、シリコン基板1に、例えばダイシング装置により溝8を形成する。溝8を形成するためのダイシング時には、ウエハーの裏面から溝8を形成するためにシリコン基板1の表裏を逆にして加工する。シリコン基板1は、ダイシング時に、シリコン基板1が割れないような厚み設定が必要である。
溝8を形成した後、図7(d)に示すように、溝8に絶縁物9を埋設する。
次に、図7(e)に示すように、例えばダイシング装置を利用してウエハーを個別チップに分割する。図7(e)はダイシング後の個別チップに分けられた状態を示す。
ダイシング時には、シリコン基板1の裏面から溝8を形成するために、再びシリコン基板1を表裏逆にして加工する。シリコン基板1の表裏の逆転を行う場合には、例えば光硬化性樹脂からなるポリイミドテープを利用する。
これにより、高周波用シリコン半導体装置が完成する。
以上に説明した実施形態は一例を掲げたものであり、本発明を限定するものではない。例えば、各々の実施形態における材料,その膜厚,幅,堆積方法など、仕様などに応じて変える必要がある。
なお、本実施形態では、基板としてシリコン基板を用いたが、GaAsなどの半絶縁性半導体基板でも同様の効果をもたらす。
次に、電磁界シミュレータを用いて、シリコン基板1裏面からの前記溝8の効果について検討した結果について説明する。
図8,図9に示すように、シリコン基板1の厚みを300ミクロン、端子14と端子15間の距離を300ミクロンとし、幅80ミクロンでシリコン基板1の裏面から表面に、15ミクロンの距離を残す深さの溝8が形成された構造(図9)と、溝が無い構造(図8)とで効果の比較を行った。
実際に採用される形状を想定し、図10に示すように、端子14,15間の通過特性S12を周波数を横軸として表した。解析条件の結果は、溝8がある構造の場合に、全周波数にわたって5dBのアイソレーション効果を確認することができた。
本発明は、高周波用集積回路を具備した半導体装置、およびその半導体装置を製造する製造方法に適用され、特に素子領域の分離によるノイズ伝播低減化が要求される半導体装置、およびその半導体装置の製造方法に実施して有効である。
1 半導体基板(シリコン基板)
2 ゲート電極
3 ソース領域
4 ドレイン領域
5 金属配線
6 絶縁膜
7 トレンチ分離
8 溝
9 絶縁物
11 酸化膜層
12 ノイズを低減させたい回路ブロック
13 ノイズを発生している回路ブロック
2 ゲート電極
3 ソース領域
4 ドレイン領域
5 金属配線
6 絶縁膜
7 トレンチ分離
8 溝
9 絶縁物
11 酸化膜層
12 ノイズを低減させたい回路ブロック
13 ノイズを発生している回路ブロック
Claims (11)
- 半導体基板と、
前記半導体基板の上に形成された半導体素子を備えた半導体装置であって、
前記半導体基板における前記半導体素子を備えた面に対する反対面に溝を形成し、かつ前記溝を前記半導体基板を貫通しないように形成したことを特徴とする半導体装置。 - 前記溝を機械的な切削により生成したことを特徴とする請求項1記載の半導体装置。
- 前記溝を、ノイズ発生源となる領域を他の部位に対して隔てるように形成したことを特徴とする請求項1または2記載の半導体装置。
- 前記溝を、ノイズ発生源となる領域を取り囲むように形成したことを特徴とする請求項1または2記載の半導体装置。
- 前記溝を、ノイズを低減させたい領域を取り囲むように形成したことを特徴とする請求項1または2記載の半導体装置。
- 前記溝に、絶縁物あるいは接地された金属物を埋設したことを特徴とする請求項1〜5いずれか1項記載の半導体装置。
- 前記溝を複数個並列させて設けたことを特徴とする請求項1〜6いずれか1項記載の半導体装置。
- 前記溝を、平面形状において四角形状あるいは多角形状の形態に形成したことを特徴とする請求項1〜7いずれか1項記載の半導体装置。
- 前記半導体基板としてシリコン基板を用いたことを特徴とする請求項1記載の半導体装置。
- 半導体基板と、前記半導体基板の上に形成された半導体素子を備えた半導体装置を製造する半導体装置の製造方法であって、
前記半導体基板における前記半導体素子を備えた面に対して反対面から、前記半導体基板を貫通しない深さの溝を形成することを特徴とする半導体装置の製造方法。 - 前記溝を、ダイシング装置を利用して機械的な切削により形成することを特徴とする請求項10記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004338897A JP2006148002A (ja) | 2004-11-24 | 2004-11-24 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004338897A JP2006148002A (ja) | 2004-11-24 | 2004-11-24 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006148002A true JP2006148002A (ja) | 2006-06-08 |
Family
ID=36627309
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004338897A Withdrawn JP2006148002A (ja) | 2004-11-24 | 2004-11-24 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006148002A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017112303A (ja) * | 2015-12-18 | 2017-06-22 | 株式会社デンソー | 半導体装置 |
-
2004
- 2004-11-24 JP JP2004338897A patent/JP2006148002A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017112303A (ja) * | 2015-12-18 | 2017-06-22 | 株式会社デンソー | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5209301B2 (ja) | 混合信号についての基板クロストークを低減する技術及びrf回路設計 | |
US6387720B1 (en) | Waveguide structures integrated with standard CMOS circuitry and methods for making the same | |
JP5637632B2 (ja) | ボンドパッド下の溝を特徴とするrf装置及び方法 | |
US9786613B2 (en) | EMI shield for high frequency layer transferred devices | |
US7563665B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
US8987067B2 (en) | Segmented guard ring structures with electrically insulated gap structures and design structures thereof | |
JP2018077264A (ja) | 半導体装置およびその製造方法 | |
US20050189602A1 (en) | Semiconductor device | |
US6849913B2 (en) | Integrated circuit including an inductor, active layers with isolation dielectrics, and multiple insulation layers | |
US8304916B1 (en) | Half-through vias for suppression of substrate modes | |
JP2003174082A (ja) | 半導体装置およびその製造方法 | |
US6844236B2 (en) | Method and structure for DC and RF shielding of integrated circuits | |
US6191467B1 (en) | Semiconductor device and method for fabricating the same | |
US9184295B2 (en) | Method for manufacturing a suspended membrane and dual-gate MOS transistor | |
CN109545776B (zh) | 集成电路中的屏蔽 | |
KR20230013136A (ko) | 차폐 구조를 구비한 반도체 디바이스 | |
JP2006319203A (ja) | 半導体装置、及び半導体装置の製造方法 | |
JP2006148002A (ja) | 半導体装置およびその製造方法 | |
WO2018163605A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
JPH0945904A (ja) | 半導体装置およびその製造方法 | |
US8461012B2 (en) | Device with ground plane for high frequency signal transmission and method therefor | |
CN110571148B (zh) | 功率半导体器件的加工方法及功率半导体器件 | |
US7381267B2 (en) | Heteroatomic single-crystal layers | |
JP2005327796A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2001284527A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070810 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090310 |