JP2006141168A - Power conversion apparatus - Google Patents

Power conversion apparatus Download PDF

Info

Publication number
JP2006141168A
JP2006141168A JP2004330070A JP2004330070A JP2006141168A JP 2006141168 A JP2006141168 A JP 2006141168A JP 2004330070 A JP2004330070 A JP 2004330070A JP 2004330070 A JP2004330070 A JP 2004330070A JP 2006141168 A JP2006141168 A JP 2006141168A
Authority
JP
Japan
Prior art keywords
voltage
main circuit
switching element
reverse
circuit switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004330070A
Other languages
Japanese (ja)
Other versions
JP4204534B2 (en
Inventor
Hiroshi Mochikawa
宏 餅川
Takeo Koyama
建夫 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2004330070A priority Critical patent/JP4204534B2/en
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to US11/719,359 priority patent/US7724556B2/en
Priority to PCT/JP2005/021320 priority patent/WO2006052032A1/en
Priority to EP05806591.3A priority patent/EP1814216B1/en
Priority to TW094140138A priority patent/TW200631296A/en
Priority to KR1020077009960A priority patent/KR100936427B1/en
Priority to CNB2005800356250A priority patent/CN100492862C/en
Publication of JP2006141168A publication Critical patent/JP2006141168A/en
Application granted granted Critical
Publication of JP4204534B2 publication Critical patent/JP4204534B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inverter Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a power conversion apparatus in which reverse recovery of a channeling diode can be carried out properly without requiring a detector for detecting the direction of a current flowing through a channeling diode. <P>SOLUTION: The power conversion apparatus comprises a set of two main circuit switching elements 4u and 4x connected in series with a DC voltage source and supplying power to a load, channeling diodes 5u and 5x connected in reverse parallel with the main circuit switching elements, and a reverse voltage applying circuit 8 for applying a reverse voltage lower than the voltage of the DC voltage source to each channeling diode when interrupted. A quiescent period for turning both main circuit switching elements off in switching the set of two main circuit switching elements on/off is provided, and the reverse voltage applying switching element of the reverse voltage applying circuit is turned on during the quiescent period starting from a moment in time when the main circuit switching element is turned off and it is turned off upon elapsing the quiescent period. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、主回路スイッチング素子に環流ダイオードが逆並列接続された構成の電力変換装置に関する。   The present invention relates to a power conversion device having a configuration in which a freewheeling diode is connected in reverse parallel to a main circuit switching element.

例えばインバータ装置には、図１５に示すように、ＭＯＳＦＥＴＳｕ〜ＳｗおよびＳｘ〜Ｓｚに逆並列に環流ダイオードＤｕ〜ＤｗおよびＤｘ〜Ｄｚを接続した構成のものがある。この構成の場合、ＭＯＳＦＥＴＳｕ〜ＳｗおよびＳｘ〜Ｓｚがターンオフすると、負荷Ｍに蓄えられた電流エネルギーが環流ダイオードＤｕ〜ＤｗおよびＤｘ〜Ｄｚを通して環流する。   For example, as shown in FIG. 15, an inverter device includes a configuration in which freewheeling diodes Du to Dw and Dx to Dz are connected in reverse parallel to MOSFETs Su to Sw and Sx to Sz. In the case of this configuration, when the MOSFETs Su to Sw and Sx to Sz are turned off, the current energy stored in the load M is circulated through the freewheeling diodes Du to Dw and Dx to Dz.

この場合、例えば環流ダイオードＤｘに順方向電流Ｉａが流れているときにＭＯＳＦＥＴＳｕがオンすると、環流ダイオードＤｘの両端にＰＮ間電圧（いわゆる直流リンク電圧）が逆バイアスとして加わり、図１６に示すように、環流ダイオードＤｘに残留電荷によって逆方向電流が流れた後に環流ダイオードＤｘが遮断する。このため、ＰＮ間電圧と逆方向電流とによって環流ダイオードＤｘに大きな損失が生じるので、放熱器を大形化する必要があった。   In this case, for example, when the MOSFET Su is turned on when the forward current Ia flows through the freewheeling diode Dx, a voltage between PNs (so-called DC link voltage) is applied as a reverse bias to both ends of the freewheeling diode Dx, as shown in FIG. After the reverse current flows through the freewheeling diode Dx due to the residual charge, the freewheeling diode Dx is cut off. For this reason, since a large loss occurs in the freewheeling diode Dx due to the voltage between the PN and the reverse current, it is necessary to increase the size of the radiator.

そこで、逆電圧印加回路を設け、環流ダイオードを遮断するにあたって、逆電圧印加回路から環流ダイオードに小さな逆電圧を印加し、環流ダイオードの逆回復が逆電圧印加回路の低電圧直流電圧電源によって引起されるようにし、環流ダイオードで生じる損失を低減するようにしたものがある（例えば、特許文献１参照）。   Therefore, when a reverse voltage application circuit is provided and the freewheeling diode is cut off, a small reverse voltage is applied from the reverse voltage application circuit to the freewheeling diode, and reverse recovery of the freewheeling diode is caused by the low voltage DC voltage power supply of the reverse voltage application circuit. In some cases, the loss generated in the freewheeling diode is reduced (for example, see Patent Document 1).

図１７は逆電圧印加回路を備えた従来の電力変換装置の回路図である。図１７において、直流電圧源１は３相交流電源を整流してなるものであり、直流電圧源１の正側直流母線１ａと負側直流母線１ｂとの間には、平滑用のコンデンサ２、インバータ主回路３が接続されている。インバータ主回路３は、主回路スイッチング素子に相当するＭＯＳＦＥＴ４ｕ〜４ｗ、４ｘ〜４ｚを３相ブリッジ接続してなるものであり、ＭＯＳＦＥＴ４ｕ〜４ｗ、４ｘ〜４ｚのコレクタとエミッタとの間には環流ダイオード５ｕ〜５ｗ、５ｘ〜５ｚが逆並列に接続され、インバータ主回路３の出力側には負荷６（例えばモータ）が接続されている。   FIG. 17 is a circuit diagram of a conventional power converter provided with a reverse voltage application circuit. In FIG. 17, a DC voltage source 1 is obtained by rectifying a three-phase AC power source, and between a positive DC bus 1a and a negative DC bus 1b of the DC voltage source 1, a smoothing capacitor 2, The inverter main circuit 3 is connected. The inverter main circuit 3 is formed by three-phase bridge connection of MOSFETs 4u to 4w and 4x to 4z corresponding to main circuit switching elements, and a free-wheeling diode between the collectors and emitters of the MOSFETs 4u to 4w and 4x to 4z. 5 u to 5 w and 5 x to 5 z are connected in antiparallel, and a load 6 (for example, a motor) is connected to the output side of the inverter main circuit 3.

各々の環流ダイオード５ｕ〜５ｗ、５ｘ〜５ｚには逆電圧印加回路７が接続されている。これら各逆電圧印加回路７は、直流電圧源１より電圧値が低い低電圧直流電圧電源８を有するものであり、ＭＯＳＦＥＴ４ｕ〜４ｗ、４ｘ〜４ｚのコレクタとエミッタとの間には低電圧直流電圧電源８の電源ライン８ａ、８ｂが各々接続されている。   A reverse voltage application circuit 7 is connected to each of the freewheeling diodes 5u to 5w and 5x to 5z. Each of these reverse voltage application circuits 7 has a low voltage DC voltage power supply 8 having a voltage value lower than that of the DC voltage source 1, and a low voltage DC voltage is provided between the collectors and emitters of the MOSFETs 4u to 4w and 4x to 4z. The power supply lines 8a and 8b of the power supply 8 are connected to each other.

各逆電圧印加回路７はベースドライブ回路９を有し、ベースドライブ回路９の電源ライン９ａ、９ｂは低電圧直流電圧電源８の電源ライン８ａ、８ｂに接続されており、図示省略のスイッチングタイミング生成回路から、ベースドライブ回路９にドライブ信号ＳＧｕ〜ＳＧｗ、ＳＧｘ〜ＳＧｚが出力されると、ベースドライブ回路９が低電圧直流電圧電源８からの電源により駆動し、ＭＯＳＦＥＴ４ｕ〜４ｗ、４ｘ〜４ｚをオンする。   Each reverse voltage application circuit 7 has a base drive circuit 9, and power supply lines 9 a and 9 b of the base drive circuit 9 are connected to power supply lines 8 a and 8 b of the low voltage DC voltage power supply 8. When drive signals SGu to SGw and SGx to SGz are output from the circuit to the base drive circuit 9, the base drive circuit 9 is driven by the power supply from the low voltage DC voltage power supply 8, and the MOSFETs 4u to 4w and 4x to 4z are turned on. To do.

各逆電圧印加回路７は、逆電圧印加スイッチング素子に相当するＭＯＳＦＥＴ１７を有しており、ＭＯＳＦＥＴ１７は、低電圧直流電圧電源８の電源ライン８ａに介在され、ＭＯＳＦＥＴ４ｕ〜４ｗ、４ｘ〜４ｚより耐圧が低いものが選定されている。このＭＯＳＦＥＴ１７は、環流ダイオードの逆回復時にオンする。   Each reverse voltage application circuit 7 includes a MOSFET 17 corresponding to a reverse voltage application switching element. The MOSFET 17 is interposed in the power supply line 8a of the low voltage DC voltage power supply 8, and has a withstand voltage higher than those of the MOSFETs 4u to 4w and 4x to 4z. Low one is selected. The MOSFET 17 is turned on at the time of reverse recovery of the freewheeling diode.

各逆電圧印加回路７は、ダイオード１３およびコンデンサ１４を有し、これら各ダイオード１３およびコンデンサ１４は、低電圧直流電圧電源８の電源ライン８ａに並列接続され、ＭＯＳＦＥＴ４ｕ〜４ｗ、４ｘ〜４ｚがオンされているときには、各低電圧直流電圧電源８からダイオード１３を通してコンデンサ１４に充電される。これによりコンデンサ１４にはベースドライブ回路１８の駆動用電源を充電する。電源ライン８ａ、８ｂ間にはコンデサ１５が接続され、電源ライン８ａにはダイオード１９が直列接続されている。また、電源ライン８ａ、８ｂ間にはダイオード１６が接続されている。   Each reverse voltage application circuit 7 includes a diode 13 and a capacitor 14, and each of the diode 13 and the capacitor 14 is connected in parallel to the power supply line 8a of the low-voltage DC voltage power supply 8, and the MOSFETs 4u to 4w and 4x to 4z are turned on. When the power is on, the capacitor 14 is charged from each low voltage DC voltage power source 8 through the diode 13. As a result, the capacitor 14 is charged with a driving power source for the base drive circuit 18. A capacitor 15 is connected between the power supply lines 8a and 8b, and a diode 19 is connected in series with the power supply line 8a. A diode 16 is connected between the power supply lines 8a and 8b.

ベースドライブ回路１８の電源ライン１８ａ、１８ｂは、コンデンサ１４の両端子に接続されており、インバータ主回路３のＡ、Ｂ、Ｃ点の電位に基づいてドライブ信号を出力する図示省略の電位判別回路から、ベースドライブ回路１８にドライブ信号ＳＧrｕ〜ＳＧrｗ、ＳＧrｘ〜ＳＧrｚが出力されると、ベースドライブ回路１８がコンデンサ１４の充電電力により駆動しＭＯＳＦＥＴ１７をオンする。これにより、低電圧直流電圧電源８からＭＯＳＦＥＴ１７を通して直流電圧源１より小さな逆電圧が環流ダイオード５ｕ〜５ｗおよび５ｘ〜５ｚに印加される。
特開平１０−３２７５８５号公報 The power supply lines 18a and 18b of the base drive circuit 18 are connected to both terminals of the capacitor 14 and output a drive signal based on the potentials at points A, B, and C of the inverter main circuit 3 (not shown). When the drive signals SGru to SGrw and SGrx to SGrz are output to the base drive circuit 18, the base drive circuit 18 is driven by the charging power of the capacitor 14 to turn on the MOSFET 17. Thereby, a reverse voltage smaller than that of the DC voltage source 1 is applied from the low voltage DC voltage power supply 8 through the MOSFET 17 to the freewheeling diodes 5u to 5w and 5x to 5z.
Japanese Patent Laid-Open No. 10-327585

ところが、このような従来のものでは、環流ダイオードの逆回復時に逆電圧印加回路７を動作させるには、インバータ主回路３のＡ、Ｂ、Ｃ点の電位を検出し、主回路電流の向きを判定する必要があるので電圧検出器が必要となる。環流ダイオードの逆回復時に、一時的に主回路の電流が逆電圧印加回路の低電圧直流電圧電源８に流れるので、補助電源の電圧変動が大きくなる。すなわち、環流ダイオードの逆回復時には、環流ダイオードに流れている電流を逆電圧印加回路７により流れないようにするので、環流ダイオードに流れていた電流が一時的に逆電圧印加回路に流れ込み、逆電圧印加回路の低電圧直流電圧電源８を通って環流ダイオードをバイパスする回路が形成される。このため、逆電圧印加回路の低電圧直流電圧電源８の電圧変動が大きくなる。その結果、逆電圧印加回路の低電圧直流電圧電源８の電流容量を大きくする必要がある。   However, in such a conventional device, in order to operate the reverse voltage application circuit 7 at the time of reverse recovery of the freewheeling diode, the potentials at points A, B, and C of the inverter main circuit 3 are detected, and the direction of the main circuit current is determined. Since it is necessary to make a determination, a voltage detector is required. At the time of reverse recovery of the freewheeling diode, the current of the main circuit temporarily flows to the low voltage DC voltage power supply 8 of the reverse voltage application circuit, so that the voltage fluctuation of the auxiliary power supply becomes large. That is, at the time of reverse recovery of the freewheeling diode, the current flowing through the freewheeling diode is prevented from flowing by the reverse voltage applying circuit 7, so that the current flowing through the freewheeling diode temporarily flows into the reverse voltage applying circuit, A circuit is formed that bypasses the freewheeling diode through the low voltage DC voltage power supply 8 of the application circuit. For this reason, the voltage fluctuation of the low voltage DC voltage power supply 8 of the reverse voltage application circuit becomes large. As a result, it is necessary to increase the current capacity of the low voltage DC voltage power supply 8 of the reverse voltage application circuit.

本発明の目的は、環流ダイオードを流れる電流の向きを検出するための検出器を設けることなく環流ダイオードの逆回復を適正に行うことができ、しかも環流ダイオードの逆回復時に逆電圧印加回路の補助電源に流れる主回路電流を抑制できる電力変換装置を提供することである。   An object of the present invention is to properly perform reverse recovery of the freewheeling diode without providing a detector for detecting the direction of the current flowing through the freewheeling diode, and to assist the reverse voltage application circuit during reverse recovery of the freewheeling diode. An object of the present invention is to provide a power converter that can suppress a main circuit current flowing in a power source.

本発明の電力変換装置は、直流電圧源に直列接続され負荷に電力を供給する二個一組の主回路スイッチング素子と、これら各主回路スイッチング素子に逆並列接続された環流ダイオードと、これら各環流ダイオードが遮断するにあたって、前記直流電圧源より小さな逆電圧を各環流ダイオードに印加する逆電圧印加回路とを備え、前記逆電圧印加回路は、前記直流電圧源より電圧値が低い補助電源と、前記環流ダイオードの逆回復時にオンし前記主回路スイッチング素子より耐圧が低い逆電圧印加スイッチング素子と、前記環流ダイオードより逆回復時間が短く高速な補助ダイオードとの直列接続にて構成され、二個一組の主回路スイッチング素子を互いにオン状態とオフ状態とを切替える際に両主回路スイッチング素子をともにオフする短時間の休止期間を有して前記主回路スイッチング素子を切り替える主回路スイッチング制御回路と、前記主回路スイッチング素子がオフした時点から始まる休止期間中に前記逆電圧印加スイッチング素子をオンさせ前記休止期間の経過後にオフさせる逆電圧印加スイッチング制御回路とを備えたことを特徴とする。   The power conversion device of the present invention includes a pair of main circuit switching elements connected in series to a DC voltage source and supplying power to a load, freewheeling diodes connected in reverse parallel to the main circuit switching elements, A reverse voltage application circuit for applying a reverse voltage smaller than the direct current voltage source to each freewheel diode when the freewheeling diode cuts off, the reverse voltage application circuit having an auxiliary power supply whose voltage value is lower than that of the direct current voltage source; A reverse voltage application switching element that is turned on at the time of reverse recovery of the freewheeling diode and has a lower withstand voltage than the main circuit switching element, and a high speed auxiliary diode having a reverse recovery time shorter than that of the freewheeling diode and connected in series. A short of turning off both main circuit switching elements when switching the main circuit switching elements of the set between the on state and the off state. A main circuit switching control circuit for switching the main circuit switching element with a pause period in between, and turning on the reverse voltage application switching element during the pause period starting from the time when the main circuit switching element is turned off. And a reverse voltage application switching control circuit which is turned off after elapse of time.

本発明によれば、主回路電流の向きに関係なく一律なタイミングで、逆電圧印加回路を適切に作動させることができ、電流の向きを検出する検出器などが不要となり、制御機構を簡略化することができる。   According to the present invention, the reverse voltage application circuit can be appropriately operated at a uniform timing regardless of the direction of the main circuit current, and a detector for detecting the direction of the current is not required, thereby simplifying the control mechanism. can do.

（第１の実施の形態）
図１は本発明の第１の実施の形態に係わる電力変換装置の回路図である。この第１の実施の形態は、図１７に示した従来例に対し、二個一組の主回路スイッチング素子４ｕ〜４ｗ、４ｘ〜４ｚを互いにオン状態とオフ状態とを切替える際に両主回路スイッチング素子４ｕ〜４ｗ、４ｘ〜４ｚをともにオフする短時間の休止期間を設けて切り替える主回路スイッチング制御回路３０と、主回路スイッチング素子４ｕ〜４ｗ、４ｘ〜４ｚがオフした時点から始まる休止期間中に逆電圧印加スイッチング素子１７をオンさせ休止期間の経過後にオフさせる逆電圧印加スイッチング制御回路３１とを設けたものである。図１７と同一要素には、同一符号を付し重複する説明は省略する。 (First embodiment)
FIG. 1 is a circuit diagram of a power converter according to the first embodiment of the present invention. This first embodiment is different from the conventional example shown in FIG. 17 in that both main circuit switching elements 4u to 4w and 4x to 4z are switched between an on state and an off state with respect to each other. The main circuit switching control circuit 30 is switched by providing a short pause period in which both the switching elements 4u to 4w and 4x to 4z are turned off, and the pause period starting from when the main circuit switching elements 4u to 4w and 4x to 4z are turned off. And a reverse voltage application switching control circuit 31 that turns on the reverse voltage application switching element 17 and turns it off after the rest period. The same elements as those in FIG. 17 are denoted by the same reference numerals, and redundant description is omitted.

図１において、主回路スイッチング制御回路３０は主回路スイッチング素子４ｕ〜４ｗ、４ｘ〜４ｚのオンオフ指令を出力するものであり、組となる主回路スイッチング素子４ｕ〜４ｗ、４ｘ〜４ｚと相補の関係でオンオフ指令を出力する。図１では主回路スイッチング制御回路３０は、主回路スイッチング素子４ｕにのみ接続されたものを示しているが、その他の主回路スイッチング素子４ｖ〜４ｚにも接続される。   In FIG. 1, the main circuit switching control circuit 30 outputs on / off commands for the main circuit switching elements 4u to 4w and 4x to 4z, and is complementary to the main circuit switching elements 4u to 4w and 4x to 4z forming a set. Outputs an on / off command. Although FIG. 1 shows the main circuit switching control circuit 30 connected only to the main circuit switching element 4u, it is also connected to other main circuit switching elements 4v to 4z.

主回路スイッチング制御回路３０は、例えば、組となる主回路スイッチング素子４ｕと主回路スイッチング素子４ｘとに対して、主回路スイッチング素子４ｘがオフとなると主回路スイッチング素子４ｕにオン指令を出力し、主回路スイッチング素子４ｘがオンとなると主回路スイッチング素子４ｕにオフ指令を出力する。   For example, when the main circuit switching element 4x is turned off, the main circuit switching control circuit 30 outputs an on command to the main circuit switching element 4u with respect to the main circuit switching element 4u and the main circuit switching element 4x. When the main circuit switching element 4x is turned on, an off command is output to the main circuit switching element 4u.

その際に、両主回路スイッチング素子４ｕ、４ｘをともにオフする短時間の休止期間を有しており、主回路スイッチング制御回路３０は、その休止期間中に主回路スイッチング素子４ｕをオン状態に切り替える。   At this time, the main circuit switching element 4u, 4x has a short pause period in which both are turned off, and the main circuit switching control circuit 30 switches the main circuit switching element 4u to the on state during the pause period. .

逆電圧印加回路７の逆電圧印加スイッチング制御回路３１は、主回路スイッチング素子４ｕがオフした時点から始まる休止期間中に、逆電圧印加スイッチング素子１７をオンさせ逆電圧印加回路７を動作させる。そして、休止期間の経過後に逆電圧印加スイッチング素子１７をオフさせ、逆電圧印加回路７の動作を停止する。これにより、主回路に流れる主回路電流の向きに関係なく、逆電圧印加回路７を適切に作動させることができ、電流の向きを検出する検出器などが不要となる。   The reverse voltage application switching control circuit 31 of the reverse voltage application circuit 7 turns on the reverse voltage application switching element 17 to operate the reverse voltage application circuit 7 during the idle period starting from the time when the main circuit switching element 4u is turned off. Then, after the rest period, the reverse voltage application switching element 17 is turned off, and the operation of the reverse voltage application circuit 7 is stopped. Accordingly, the reverse voltage application circuit 7 can be appropriately operated regardless of the direction of the main circuit current flowing in the main circuit, and a detector for detecting the direction of the current is not necessary.

図２は、第１の実施の形態に係わる電力変換装置における逆電圧印加回路７の主要部の回路図である。直流電圧源１は、例えば三相交流電源を整流し平滑コンデンサ２にて平滑することで得られる。直流電圧源１からは、正側直流母線１ａおよび負側直流母線１ｂが伸び、正側直流母線１ａと負側直流母線１ｂとの間に、主回路スイッチング素子４ｕ、４ｘに相当する２個のＭＯＳＦＥＴが直列接続されている。これら正側の主回路スイッチング素子４ｕと負側の主回路スイッチング素子４ｘの双方には、それぞれ環流ダイオード５ｕ、５ｘが内在されている。正側の主回路スイッチング素子４ｕと負側の主回路スイッチング素子４ｘの間からは、負荷へ接続されている負荷端子１１が取り出されている。   FIG. 2 is a circuit diagram of a main part of the reverse voltage application circuit 7 in the power conversion device according to the first embodiment. The DC voltage source 1 is obtained, for example, by rectifying a three-phase AC power source and smoothing it with a smoothing capacitor 2. From the DC voltage source 1, a positive side DC bus 1a and a negative side DC bus 1b extend, and between the positive side DC bus 1a and the negative side DC bus 1b, two pieces corresponding to the main circuit switching elements 4u, 4x. MOSFETs are connected in series. Both the positive-side main circuit switching element 4u and the negative-side main circuit switching element 4x have freewheeling diodes 5u and 5x, respectively. A load terminal 11 connected to a load is taken out between the positive main circuit switching element 4u and the negative main circuit switching element 4x.

逆電圧印加回路７ａ、７ｂは主回路スイッチング素子４ｕ、４ｘのドレイン端子とソース端子との間に接続されている。すなわち、環流ダイオード５ｕ、５ｘのカソード端子と環流ダイオード５ｕ、５ｘのアノード端子との間に逆電圧印加回路７ａ、７ｂが接続されている。   The reverse voltage application circuits 7a and 7b are connected between the drain terminal and the source terminal of the main circuit switching elements 4u and 4x. That is, the reverse voltage application circuits 7a and 7b are connected between the cathode terminals of the freewheeling diodes 5u and 5x and the anode terminals of the freewheeling diodes 5u and 5x.

逆電圧印加回路７ａ、７ｂは、直流電圧源１より電圧値が低い定電圧直流電源８ａ、８ｂを有した補助電源１２ａ、１２ｂと、主回路スイッチング素子４ｕ、４ｘより耐圧が低い逆電圧印加スイッチング素子１７ａ、１７ｂと、環流ダイオード５ｕ、５ｘより逆回復時間が短く高速な補助ダイオード２９ａ、２９ｂの直列接続にて構成される。主回路スイッチング素子４ｕ、４ｘのゲート端子には、主回路スイッチング制御回路３０からベースドライブ回路９ａ、９ｂを介して主回路スイッチング素子４ｕ、４ｘのゲート駆動信号ｇ１ａ、ｇ１ｂが入力される。また、逆電圧印加スイッチング素子１７ａ、１７ｂのゲート端子には、逆電圧印加スイッチング制御回路３１からベースドライブ回路１８ａ、１８ｂを介して逆電圧印加スイッチング素子１７のゲート駆動信号ｇ２ａ、ｇ２ｂが入力される。   The reverse voltage application circuits 7a and 7b include auxiliary power supplies 12a and 12b having constant voltage DC power supplies 8a and 8b whose voltage value is lower than that of the DC voltage source 1, and reverse voltage application switching whose breakdown voltage is lower than that of the main circuit switching elements 4u and 4x. It is constituted by a series connection of elements 17a and 17b and auxiliary diodes 29a and 29b that have a fast reverse recovery time and higher speed than the free-wheeling diodes 5u and 5x. The gate drive signals g1a and g1b of the main circuit switching elements 4u and 4x are input from the main circuit switching control circuit 30 through the base drive circuits 9a and 9b to the gate terminals of the main circuit switching elements 4u and 4x. The gate driving signals g2a and g2b of the reverse voltage application switching element 17 are input to the gate terminals of the reverse voltage application switching elements 17a and 17b from the reverse voltage application switching control circuit 31 via the base drive circuits 18a and 18b. .

図３は、主回路スイッチング制御回路３０からのゲート駆動信号ｇ１及び逆電圧印加スイッチング制御回路３１からのゲート駆動信号ｇ２の説明図である。ゲート駆動信号ｇ１ａは正側主回路スイッチング素子４ｕのゲート端子に入力されるゲート駆動信号、ゲート駆動信号ｇ１ｂは負側主回路スイッチング素子４ｘのゲート端子に入力されるゲート駆動信号、ゲート駆動信号ｇ２ｂは逆電圧印加スイッチング素子１７のゲート端子に入力されるゲート駆動信号である。   FIG. 3 is an explanatory diagram of the gate drive signal g1 from the main circuit switching control circuit 30 and the gate drive signal g2 from the reverse voltage application switching control circuit 31. The gate drive signal g1a is a gate drive signal input to the gate terminal of the positive side main circuit switching element 4u, and the gate drive signal g1b is a gate drive signal input to the gate terminal of the negative side main circuit switching element 4x, and the gate drive signal g2b. Is a gate drive signal inputted to the gate terminal of the reverse voltage application switching element 17.

図３において、時点ｔ１で負側主回路スイッチング素子４ｘのゲート駆動信号ｇ１ｂがオフ指令状態となった後、正側主回路スイッチング素子４ｕのゲート駆動信号ｇ１ａが時点ｔ３でオン指令状態となるまでの間の休止期間Ｔに、時点ｔ２で負側逆電圧印加スイッチング素子１７ｂのゲート駆動信号ｇ２ｂをオン指令状態にし、休止期間Ｔの経過後の時点ｔ４でオフ指令状態にする。また、図示は省略するが、正側逆電圧印加スイッチング素子４ｕのゲート駆動信号ｇ２ａについても同様にオンオフのタイミングを与える。   In FIG. 3, after the gate drive signal g1b of the negative main circuit switching element 4x is turned off at time t1, the gate drive signal g1a of the positive main circuit switching element 4u is turned on at time t3. During the rest period T, the gate drive signal g2b of the negative-side reverse voltage application switching element 17b is turned on at time t2, and is turned off at time t4 after the rest period T elapses. Although illustration is omitted, the gate drive signal g2a of the positive / reverse voltage application switching element 4u is similarly given on / off timing.

次に、動作を説明する。負荷端子１１が負側直流母線１ｂに接続されている状態から、正側直流母線１ａに接続されている状態へとスイッチする場合について説明する。この場合、まず、負荷電流が負荷端子１１に負荷側から流入時には、負側主回路スイッチング素子４ｘのゲート駆動信号ｇ１ｂがオフ指令状態にスイッチすると、その直後に負側主回路スイッチング素子４ｘがオフとなり、直ちに負荷電流は、正側環流ダイオード５ｕを通って正側直流母線１ａに流れ込む。   Next, the operation will be described. The case where the load terminal 11 is switched from the state connected to the negative side DC bus 1b to the state connected to the positive side DC bus 1a will be described. In this case, first, when the load current flows into the load terminal 11 from the load side, when the gate drive signal g1b of the negative main circuit switching element 4x switches to the off command state, the negative main circuit switching element 4x is turned off immediately thereafter. Immediately after that, the load current flows into the positive DC bus 1a through the positive free-wheeling diode 5u.

このとき、負荷端子１１の電位状態は、正側直流母線１ａに接続されている状態となっている。この状態では、負側主回路スイッチング素子４ｘのドレイン端子、すなわち負側補助ダイオード２９のカソード端子の電位も、正側直流母線１ａに接続されている状態となっている。一方、負側定電圧直流電圧源８ｂは、直流電圧源１より電圧値が低いので負側補助ダイオード２９ｂには逆電圧が印加されており、負側逆電圧印加スイッチング素子１７ｂをオン状態にしても、逆電圧印加回路７ｂには電流は流れない。   At this time, the potential state of the load terminal 11 is connected to the positive DC bus 1a. In this state, the potential of the drain terminal of the negative main circuit switching element 4x, that is, the cathode terminal of the negative auxiliary diode 29 is also connected to the positive DC bus 1a. On the other hand, since the negative side constant voltage DC voltage source 8b has a voltage value lower than that of the DC voltage source 1, a reverse voltage is applied to the negative side auxiliary diode 29b, and the negative side reverse voltage application switching element 17b is turned on. However, no current flows through the reverse voltage application circuit 7b.

この場合、負側逆電圧印加スイッチング素子１７ｂをオン状態にするタイミングは、あまり早すぎると、負側主回路スイッチング素子４ｘがオフしきれていないことがあり、補助電源１２ｂを短絡することになる。そうすると、直流電圧源１より電圧値が低いものの余分な損失が発生し好ましいことではない。そこで、負側逆電圧印加スイッチング素子１７をオン状態にするタイミング（図３の時点ｔ２）は、負側主回路スイッチング素子４ｘが完全にオフした後のタイミングとする。   In this case, if the negative side reverse voltage application switching element 17b is turned on too early, the negative main circuit switching element 4x may not be completely turned off, and the auxiliary power supply 12b is short-circuited. . Then, although the voltage value is lower than that of the DC voltage source 1, an extra loss occurs, which is not preferable. Therefore, the timing at which the negative-side reverse voltage application switching element 17 is turned on (time point t2 in FIG. 3) is the timing after the negative-side main circuit switching element 4x is completely turned off.

次に、負荷電流が負荷端子１１から負荷側へ流出時には、負側主回路スイッチング素子４ｘのゲート駆動信号ｇ１ｂがオフ指令状態にスイッチしても、負側環流ダイオード５ｘが順方向に電流を流し続ける。このため、負荷端子１１の電位状態は、依然として負側直流母線１ｂに接続されたままの状態となっている。この状態では、負側補助ダイオード２９ｂには逆電圧が印加されておらず、負側逆電圧印加スイッチング素子１７ｂをオン状態にすることで補助電源１２ｂの低圧直流電圧源８ｂから電流が流れる。   Next, when the load current flows out from the load terminal 11 to the load side, even if the gate drive signal g1b of the negative main circuit switching element 4x switches to the off command state, the negative side freewheeling diode 5x causes the current to flow in the forward direction. to continue. For this reason, the potential state of the load terminal 11 is still connected to the negative DC bus 1b. In this state, no reverse voltage is applied to the negative side auxiliary diode 29b, and a current flows from the low voltage DC voltage source 8b of the auxiliary power source 12b by turning on the negative side reverse voltage application switching element 17b.

これにより、逆電圧印加回路７ｂから負側環流ダイオード５ｘに逆回復電流を流し込むことにより、負側環流ダイオード５ｘをオフ状態にできる。その後、休止期間Ｔの経過後、正側主回路スイッチング素子４ｕがオン状態になり、初めて、負荷端子１１の電位状態は、正側直流母線１ａに接続された状態となる。   Thereby, the negative side freewheeling diode 5x can be turned off by flowing a reverse recovery current from the reverse voltage application circuit 7b into the negative side freewheeling diode 5x. Thereafter, after the elapse of the pause period T, the positive main circuit switching element 4u is turned on, and for the first time, the potential state of the load terminal 11 is connected to the positive DC bus 1a.

この場合、負側逆電圧印加スイッチング素子１７ｂをオン状態にするタイミングは、あまり遅すぎると、負側環流ダイオード５ｘに逆回復電流を流し込むための時間が不足し、負側環流ダイオード５ｘが十分逆回復しきれない。そこで、負側逆電圧印加スイッチング素子１７ｂをオン状態にするタイミングは、負側環流ダイオード５ｘが逆電圧印加回路７ｂからの逆回復電流により逆回復できるに必要な時間を確保できるタイミングとする。   In this case, if the negative side reverse voltage application switching element 17b is turned on too late, there is not enough time for the reverse recovery current to flow into the negative side freewheeling diode 5x, and the negative side freewheeling diode 5x is sufficiently reversed. I can't recover. Therefore, the timing at which the negative side reverse voltage application switching element 17b is turned on is a timing at which the negative side free-wheeling diode 5x can secure a time necessary for reverse recovery by the reverse recovery current from the reverse voltage application circuit 7b.

このように、逆電圧印加スイッチング素子１７をオン状態にするタイミングは、早すぎても遅すぎても問題があり、これらの兼ね合いを考慮して定める。また、これらの兼ね合いによって、休止期間Ｔを多少長めに設定するようにしてもよい。   Thus, there is a problem whether the reverse voltage application switching element 17 is turned on too early or too late, and is determined in consideration of these tradeoffs. In addition, the suspension period T may be set slightly longer depending on the balance between these.

第１の実施の形態によれば、主回路電流（負荷電流）の向きに関係なく一律なタイミングで逆電圧印加回路７を適切に作動させることができるので、主回路電流の向きを検出する検出器などが不要となり、制御機構を簡略化できる。   According to the first embodiment, the reverse voltage application circuit 7 can be appropriately operated at a uniform timing regardless of the direction of the main circuit current (load current), so that the detection for detecting the direction of the main circuit current is performed. A controller is not required, and the control mechanism can be simplified.

（第２の実施の形態）
図４は、第２の実施の形態に係わる電力変換装置における逆電圧印加回路７の主要部の回路図である。この第２の実施の形態は、図２に示した第１の実施の形態に対し、補助電源１２ａ、１２ｂは、直流電圧源１の電圧より低い低電圧直流電圧電源８ａ、８ｂと、低電圧直流電圧電源８ａ、８ｂと直列接続され環流ダイオードの逆回復時に低電圧直流電圧電源８ａ、８ｂに流れる主回路電流を抑制する電流抑制回路１０ａ、１０ｂと、低電圧直流電圧電源８ａ、８ｂと電流抑制回路１０ａ、１０ｂとの直列回路に並列に接続され高周波域でも内部インピーダンスが低い高周波用コンデンサ３２ａ、３２ｂとを設けたものである。 (Second Embodiment)
FIG. 4 is a circuit diagram of a main part of the reverse voltage application circuit 7 in the power conversion device according to the second embodiment. This second embodiment is different from the first embodiment shown in FIG. 2 in that the auxiliary power supplies 12a and 12b are low voltage DC voltage power supplies 8a and 8b lower than the voltage of the DC voltage source 1, and low voltage Current suppression circuits 10a and 10b that are connected in series with the DC voltage power supplies 8a and 8b and suppress the main circuit current flowing through the low voltage DC voltage power supplies 8a and 8b during reverse recovery of the freewheeling diode, and the low voltage DC voltage power supplies 8a and 8b and the current High frequency capacitors 32a and 32b that are connected in parallel to a series circuit with the suppression circuits 10a and 10b and have low internal impedance even in a high frequency range are provided.

図４において、補助電源１２ａ、１２ｂは、直流電圧源１の電圧の約１／４より低い低圧直流電圧電源８ａ、８ｂと、電流抑制回路１０ａ、１０ｂとしての抵抗器と、高周波域でも内部インピーダンスが低い高周波用コンデンサ３２ａ、３２ｂとを直列接続することによって構成する。   In FIG. 4, auxiliary power supplies 12a and 12b include low voltage DC voltage power supplies 8a and 8b that are lower than about 1/4 of the voltage of the DC voltage source 1, resistors as current suppression circuits 10a and 10b, and internal impedance even in a high frequency range. The high frequency capacitors 32a and 32b having a low frequency are connected in series.

ここで、高周波用コンデンサ３２ａ、３２ｂは、平滑用の電解コンデンサなどではなく、セラミックコンデンサやフィルムコンデンサ等の高周波用コンデンサを用いる。また、電流抑制回路１０ａ、１０ｂとしての抵抗器は、例えばプリント配線基板の銅箔パターンの配線抵抗や銅線や銅板などの配線抵抗を代用してもよい。また、図５で示されるような定電流回路に置換えて形成してもよい。図４の構成で、高周波用コンデンサ３２ａ、３２ｂと逆電圧印加スイッチング素子１７ａ、１７ｂと補助ダイオード２９ａ、２９ｂと環流ダイオード５ｕ、５ｘを結んだ放電経路はできるだけ短く配線し、インダクタンスが少なくなるように構成する。   Here, the high frequency capacitors 32a and 32b are not a smooth electrolytic capacitor but a high frequency capacitor such as a ceramic capacitor or a film capacitor. Moreover, the resistors as the current suppression circuits 10a and 10b may substitute, for example, a wiring resistance of a copper foil pattern of a printed wiring board or a wiring resistance such as a copper wire or a copper plate. Further, it may be replaced with a constant current circuit as shown in FIG. In the configuration of FIG. 4, the discharge path connecting the high frequency capacitors 32a and 32b, the reverse voltage application switching elements 17a and 17b, the auxiliary diodes 29a and 29b, and the freewheeling diodes 5u and 5x is wired as short as possible so that the inductance is reduced. Constitute.

このように構成された第２の実施の形態において、高周波域でも内部インピーダンスが低い高周波用コンデンサ３２ａ、３２ｂを用いたため、この高周波用コンデンサ３２ａ、３２ｂからの電荷放電は高速度に実行され、環流ダイオード５ｕ、５ｘを逆回復する際に流れる電流の立ち上がり時間を短くでき最大電流も高くなる。また、電流抑制回路１０ａ、１０ｂの作用とも相乗して、このようなインパルス状の電流が直接低圧直流電圧電源８ａ、８ｂに流れずに、より平均的な波形の電流が低圧直流電圧電源８ａ、８ｂに流れる。   In the second embodiment configured as described above, since the high frequency capacitors 32a and 32b having a low internal impedance even in the high frequency region are used, the charge discharge from the high frequency capacitors 32a and 32b is executed at a high speed. The rise time of the current that flows when the diodes 5u and 5x are reversely recovered can be shortened, and the maximum current can be increased. Further, in synergy with the operation of the current suppression circuits 10a and 10b, such an impulse-like current does not flow directly to the low-voltage DC voltage power supplies 8a and 8b, but a current with a more average waveform is generated. It flows to 8b.

第１の実施の形態によれば、第１の実施の形態に効果に加え、環流ダイオード５ｕ、５ｘを逆回復するに必要な電流を短時間に流すことができ、休止期間を長くする必要がないため、休止期間によって生じる電力変換装置の制御品質の劣化（波形劣化）等も抑制できる。また、環流ダイオード５ｕ、５ｘに逆回復電流を供給している時間中は、主回路電流（負荷電流）も逆電圧印加回路７中を通ることになり、主回路電流による損失も増えることになるため、できるだけ速やかに環流ダイオード５ｕ、５ｘの逆回復が完了することが望ましいが、その要請も達成できる。さらに、低電圧直流電圧電源８ａ、８ｂへの負担も軽減するので、低電圧直流電圧電源８ａ、８ｂが低い電流容量の電源で済み、低電圧直流電圧電源８ａ、８ｂの内部発熱も軽減される。   According to the first embodiment, in addition to the effects of the first embodiment, the current necessary for reverse recovery of the freewheeling diodes 5u and 5x can be passed in a short time, and the rest period needs to be extended. Therefore, deterioration of the control quality (waveform deterioration) of the power conversion device caused by the suspension period can be suppressed. Further, during the time when the reverse recovery current is supplied to the freewheeling diodes 5u and 5x, the main circuit current (load current) also passes through the reverse voltage application circuit 7, and the loss due to the main circuit current also increases. Therefore, it is desirable to complete the reverse recovery of the freewheeling diodes 5u and 5x as soon as possible, but this requirement can also be achieved. Furthermore, since the burden on the low voltage DC voltage power supplies 8a and 8b is reduced, the low voltage DC voltage power supplies 8a and 8b only need to have a low current capacity, and the internal heat generation of the low voltage DC voltage power supplies 8a and 8b is also reduced. .

（第３の実施の形態）
図６は本発明の第３の実施の形態に係わる電力変換装置における逆電圧印加回路７の主要部の回路図である。この第３の実施の形態は、第１の実施の形態に対し、低電圧直流電圧電源８は、主回路スイッチング素子４の駆動用電源として用いるようにしたものである。 (Third embodiment)
FIG. 6 is a circuit diagram of a main part of the reverse voltage application circuit 7 in the power conversion device according to the third embodiment of the present invention. In the third embodiment, the low-voltage DC voltage power supply 8 is used as a driving power supply for the main circuit switching element 4 in contrast to the first embodiment.

図６において、主回路スイッチング素子４のベースドライブ回路９はゲート駆動用アンプ２７とゲート抵抗１９とからなり、ゲート駆動用アンプ２７は低電圧直流電圧電源８から電力を得てゲート抵抗１９を介して、主回路スイッチング素子４のゲート駆動信号として主回路スイッチング素子４のゲート端子に入力する。図６では電流抑制回路１０として抵抗器を用いた場合を示している。また、主回路スイッチング制御回路３０は、ベースドライブ回路９のゲート駆動用アンプ２７にオンオフ指令を出力して主回路スイッチング素子４をオンオフ制御し、逆電圧印加スイッチング制御回路３１は、ベースドライブ回路１８を介して逆電圧印加スイッチング素子１７にオンオフ指令を出力する。   In FIG. 6, the base drive circuit 9 of the main circuit switching element 4 includes a gate drive amplifier 27 and a gate resistor 19. The gate drive amplifier 27 obtains electric power from the low-voltage DC voltage power supply 8 and passes through the gate resistor 19. The gate drive signal of the main circuit switching element 4 is input to the gate terminal of the main circuit switching element 4. FIG. 6 shows a case where a resistor is used as the current suppression circuit 10. The main circuit switching control circuit 30 outputs an on / off command to the gate drive amplifier 27 of the base drive circuit 9 to control the on / off of the main circuit switching element 4, and the reverse voltage application switching control circuit 31 is controlled by the base drive circuit 18. An on / off command is output to the reverse voltage application switching element 17 via the.

図６の構成では、電流抑制回路１０の電流抑制作用と高周波用コンデンサ３２の高周波インピーダンスの低減作用により、低電圧直流電圧電源８には、環流ダイオード５に逆回復に伴うインパルス状の電流が流れなくなるため、環流ダイオード５の逆回復時においても低電圧直流電圧電源８の電圧変動が非常に少なくなる。   In the configuration of FIG. 6, an impulse-like current accompanying reverse recovery flows through the free-wheeling diode 5 to the low-voltage DC voltage power supply 8 due to the current suppression action of the current suppression circuit 10 and the high-frequency impedance reduction action of the high-frequency capacitor 32. Therefore, even when the freewheeling diode 5 is reversely recovered, the voltage fluctuation of the low-voltage DC voltage power supply 8 becomes very small.

第３の実施の形態によれば、第１の実施の形態の効果に加え、低圧直流電圧電源８ａ、８ｂの電圧変動が少なくなり安定化するので、主回路スイッチング素子４のベースドライブ回路９に電源を供給しても、環流ダイオード５の逆回復に際しても電源電圧変動などの悪影響を防止できる。また、低電圧直流電圧電源８とベースドライブ回路９の電源との電源の共有化により、回路の簡素化を図ることができる。   According to the third embodiment, in addition to the effects of the first embodiment, voltage fluctuations of the low-voltage DC voltage power supplies 8a and 8b are reduced and stabilized, so that the base drive circuit 9 of the main circuit switching element 4 is Even when power is supplied, adverse effects such as fluctuations in the power supply voltage can be prevented even when the freewheeling diode 5 is reversely recovered. Further, by sharing the power source between the low voltage DC voltage power source 8 and the power source of the base drive circuit 9, the circuit can be simplified.

（第４の実施の形態）
図７は本発明の第４の実施の形態に係わる電力変換装置における逆電圧印加回路７の主要部の回路図である。この第４の実施の形態は、第１の実施の形態に対し、逆電圧印加スイッチング素子１７の駆動電源は、主回路スイッチング素子４の駆動電源からブートストラップ回路３３で与えられるようにしたものである。 (Fourth embodiment)
FIG. 7 is a circuit diagram of the main part of the reverse voltage application circuit 7 in the power conversion apparatus according to the fourth embodiment of the present invention. The fourth embodiment is different from the first embodiment in that the drive power for the reverse voltage application switching element 17 is supplied from the drive power for the main circuit switching element 4 by the bootstrap circuit 33. is there.

図７において、逆電圧印加スイッチング素子１７のベースドライブ回路１８は、ゲート駆動用アンプ３４とゲート抵抗３５とから構成され、低圧直流電圧電源８からブートストラップ回路３３により電力を得るようにしている。ブートストラップ回路３３は、ブートストラップダイオード３６とブートストラップコンデンサ３７とから構成される。   In FIG. 7, the base drive circuit 18 of the reverse voltage application switching element 17 includes a gate drive amplifier 34 and a gate resistor 35, and obtains power from the low-voltage DC voltage power supply 8 by the bootstrap circuit 33. The bootstrap circuit 33 includes a bootstrap diode 36 and a bootstrap capacitor 37.

そして、逆電圧印加スイッチング素子１７のベースドライブ回路１８は、逆電圧印加スイッチング制御回路３１からの指令に対して、ブートストラップ回路３３により電力を得て、逆電圧印加スイッチング素子１７のゲート駆動信号として逆電圧印加スイッチング素子１７のゲート端子に出力する。 Then, the base drive circuit 18 of the reverse voltage application switching element 17 obtains power from the bootstrap circuit 33 in response to a command from the reverse voltage application switching control circuit 31 and uses it as a gate drive signal for the reverse voltage application switching element 17. It outputs to the gate terminal of the reverse voltage application switching element 17.

主回路スイッチング素子４がオンしている期間、または環流ダイオード５が通電している期間に、低圧直流電圧電源８の正極→ブートストラップダイオード３６→ブートストラップコンデンサ３７→補助ダイオード２９→主回路スイッチング素子４→低圧直流電圧電源８の負極の充電ループが形成され、低圧直流電圧電源８からブートストラップコンデンサ３７が充電される。このブートストラップコンデンサ３７に充電された電力を逆電圧印加スイッチング素子１７の駆動電源として使用する。   During the period in which the main circuit switching element 4 is on or the period in which the freewheeling diode 5 is energized, the positive electrode of the low-voltage DC voltage power supply 8 → the bootstrap diode 36 → the bootstrap capacitor 37 → the auxiliary diode 29 → the main circuit switching element 4 → A negative charge loop of the low-voltage DC voltage power supply 8 is formed, and the bootstrap capacitor 37 is charged from the low-voltage DC voltage power supply 8. The power charged in the bootstrap capacitor 37 is used as a driving power source for the reverse voltage application switching element 17.

第４の実施の形態によれば、第１の実施の形態に効果に加え、逆電圧印加スイッチング素子１７のベースドライブ回路１８の電源を別の絶縁された電源を用意することなくして得ることができ、回路の簡素化を図ることができる。   According to the fourth embodiment, in addition to the effects of the first embodiment, the power source of the base drive circuit 18 of the reverse voltage application switching element 17 can be obtained without preparing another insulated power source. Therefore, the circuit can be simplified.

（第５の実施の形態）
図８は本発明の第５の実施の形態に係わる電力変換装置における逆電圧印加回路７の主要部の回路図である。この第５の実施の形態は、第１の実施の形態に対し、逆電圧印加スイッチング素子１７の駆動信号は、パルストランス３８を介して供給するようにしたものである。 (Fifth embodiment)
FIG. 8 is a circuit diagram of the main part of the reverse voltage application circuit 7 in the power converter according to the fifth embodiment of the present invention. In the fifth embodiment, in contrast to the first embodiment, the drive signal for the reverse voltage application switching element 17 is supplied via a pulse transformer 38.

図８において、逆電圧印加スイッチング制御回路３１はパルストランス３８を介して逆電圧印加スイッチング素子１７にゲートの駆動信号を与えている。逆電圧印加スイッチング素子ゲート駆動信号ｇ２は、パルストランス３８によって絶縁しながら逆電圧印加スイッチング素子１７のゲートを駆動する。   In FIG. 8, the reverse voltage application switching control circuit 31 supplies a gate drive signal to the reverse voltage application switching element 17 via a pulse transformer 38. The reverse voltage application switching element gate drive signal g <b> 2 drives the gate of the reverse voltage application switching element 17 while being insulated by the pulse transformer 38.

第５の実施の形態によれば、僅か１個のパルストランス３８でゲート駆動信号を絶縁できるので、専用のゲート駆動用アンプの電源が不要となる。従って、共通な制御電位で他の相のゲート駆動信号と同じ電源で駆動すればよく回路の簡素化を図ることができる。   According to the fifth embodiment, since the gate drive signal can be isolated by only one pulse transformer 38, a power supply for a dedicated gate drive amplifier is not required. Therefore, the circuit can be simplified by driving with the same power source as the gate drive signals of other phases with a common control potential.

（第６の実施の形態）
図９は本発明の第６の実施の形態に係わる電力変換装置における逆電圧印加回路７の主要部の回路図である。この第６の実施の形態は、第１の実施の形態に対し、制御回路３９から出力される主回路スイッチング素子４ｕ、４ｘに与える駆動元信号Ｇのパルス幅を、両主回路スイッチング素子４ｕ、４ｘをともにオフする短時間の休止期間よりも長くするようにしたものである。 (Sixth embodiment)
FIG. 9 is a circuit diagram of the main part of the reverse voltage application circuit 7 in the power conversion apparatus according to the sixth embodiment of the present invention. This sixth embodiment is different from the first embodiment in that the pulse width of the drive source signal G applied to the main circuit switching elements 4u, 4x output from the control circuit 39 is set to both the main circuit switching elements 4u, 4x is set to be longer than the short pause period in which both are turned off.

制御回路３９から発生する主回路スイッチング素子４ｕ、４ｘの駆動元信号Ｇは、通常はＰｗＭ波形となっている。制御回路３９は、その駆動元信号Ｇのパルス幅が両主回路スイッチング素子４ｕ、４ｘをともにオフする休止期間よりも長いものだけを出力する。これは、正側主回路スイッチング素子４ｕのゲート駆動信号ｇ１ａのパルス欠損を防止するためである。   The drive source signal G of the main circuit switching elements 4u, 4x generated from the control circuit 39 usually has a PwM waveform. The control circuit 39 outputs only the drive source signal G whose pulse width is longer than the idle period in which both the main circuit switching elements 4u and 4x are turned off. This is to prevent pulse loss of the gate drive signal g1a of the positive main circuit switching element 4u.

図１０は正側主回路スイッチング素子４ｕのゲート駆動信号ｇ１ａのパルス欠損の説明図である。図１０（ａ）に示すように、正側主回路スイッチング素子４ｕのゲート駆動信号ｇ１ａは、駆動元信号Ｇの立上がり時間を休止期間Ｔだけ遅らせた信号として形成され、負側主回路スイッチング素子４ｘのゲート駆動信号ｇ１ｂは、駆動元信号Ｇのオンとオフを反転させた波形の立上がり時間を休止期間だけ遅らせて形成する。   FIG. 10 is an explanatory diagram of pulse loss of the gate drive signal g1a of the positive side main circuit switching element 4u. As shown in FIG. 10A, the gate drive signal g1a of the positive main circuit switching element 4u is formed as a signal obtained by delaying the rise time of the drive source signal G by the pause period T, and the negative main circuit switching element 4x. The gate drive signal g1b is formed by delaying the rise time of the waveform obtained by inverting the on / off state of the drive source signal G by a pause period.

このように形成されるゲート駆動信号ｇ１ａ、ｇ１ｂにおいて、図１０（ｂ）に示すように、駆動元信号Ｇのオン状態の期間が休止期間Ｔより短い場合には、正側主回路スイッチング素子４ｕのゲート駆動信号ｇ１ａにはオン状態はなくなりパルス欠損が発生する。   In the gate drive signals g1a and g1b formed in this way, as shown in FIG. 10B, when the on-state period of the drive source signal G is shorter than the pause period T, the positive side main circuit switching element 4u The gate drive signal g1a is not turned on and a pulse defect occurs.

負側逆電圧印加スイッチング素子１７ｂは、通常だと、正側主回路スイッチング素子４ｕのオンによって負側補助ダイオード２９ｂが逆バイアスされることで、自然に電流が切れる。しかし、このようなパルス欠損が発生すると、正側主回路スイッチング素子４ｕがオンしないため、負側逆電圧印加スイッチング素子４ｘは、自身の遮断能力によって、オフすることになり、負側逆電圧印加スイッチング素子４ｘのターンオフ時のスイッチング損失やサージ電圧が増大してしまい、結果的に、逆電圧印加スイッチング素子１７ｂは、能力の高い素子を選定しなければならなくなる。そこで、第６の実施の形態では、このような休止期間よりも狭いパルス幅を出さなくするようにする。   In the negative side reverse voltage application switching element 17b, normally, the current is cut off naturally by the reverse side auxiliary diode 29b being reverse-biased by turning on the positive side main circuit switching element 4u. However, when such a pulse defect occurs, the positive side main circuit switching element 4u is not turned on, so the negative side reverse voltage application switching element 4x is turned off by its own blocking capability, and the negative side reverse voltage application is performed. As a result, the switching loss and surge voltage when the switching element 4x is turned off increase, and as a result, the reverse voltage application switching element 17b has to be selected with a high capability. Therefore, in the sixth embodiment, a pulse width narrower than such a pause period is not output.

第６の実施の形態によれば、第１の実施の形態に効果に加え、制御装置３９は休止期間Ｔよりも短いパルス幅の駆動元信号Ｇを出力しないので、正側主回路スイッチング素子４ｕのゲート駆動信号ｇ１ａのパルス欠損を防止できる。このため、補助ダイオード２９ｂが逆バイアスされることで、逆電圧印加スイッチング素子１７ｂの電流は自然に切れ、結果的に逆電圧印加スイッチング素子１７ｂは能力の高い素子を選定しなくてもよくなる。   According to the sixth embodiment, in addition to the effects of the first embodiment, the control device 39 does not output the drive source signal G having a pulse width shorter than the pause period T, so that the positive-side main circuit switching element 4u It is possible to prevent the pulse loss of the gate drive signal g1a. For this reason, when the auxiliary diode 29b is reverse-biased, the current of the reverse voltage application switching element 17b is cut off naturally, and as a result, the reverse voltage application switching element 17b does not need to select a high-performance element.

（第７の実施の形態）
図１１は本発明の第７の実施の形態に係わる電力変換装置における逆電圧印加回路７の主要部の回路図である。この第６の実施の形態は、第１の実施の形態に対し、この第７の実施の形態は、二個一組の主回路スイッチング素子４ｕ〜４ｗ、４ｘ〜４ｚのうち、直流電源の負側に接続された方の主回路スイッチング素子４ｘ〜４ｚのみに逆電圧印加回路７を備えるようにしたものである。図１１では三相インバータとして用いる場合の電力変換装置を示している。 (Seventh embodiment)
FIG. 11 is a circuit diagram of the main part of the reverse voltage application circuit 7 in the power converter according to the seventh embodiment of the present invention. The sixth embodiment is different from the first embodiment in that the seventh embodiment is a negative of the DC power source out of the set of two main circuit switching elements 4u to 4w and 4x to 4z. The reverse voltage application circuit 7 is provided only in the main circuit switching elements 4x to 4z connected to the side. FIG. 11 shows a power converter when used as a three-phase inverter.

図１１において、直流電圧源１からは、正側直流母線１ａおよび負側直流母線１ｂが伸び、正側直流母線１ａと負側直流母線１ｂとの間に正側主回路スイッチング素子４ｕ〜４ｗにＩＧＢＴを適用し、負側主回路スイッチング素子４ｘ〜４ｚにＭＯＳＦＥＴを適用する。   In FIG. 11, a positive DC bus 1a and a negative DC bus 1b extend from the DC voltage source 1, and are connected to the positive main circuit switching elements 4u to 4w between the positive DC bus 1a and the negative DC bus 1b. The IGBT is applied, and the MOSFET is applied to the negative main circuit switching elements 4x to 4z.

負側主回路スイッチング素子４ｘ〜４ｚには、環流ダイオード５ｘ〜５ｚが内在されているＭＯＳＦＥＴを用いるのに対し、正側主回路スイッチング素子４ｕ〜４ｗには、環流ダイオード５ｕ〜５ｗが内在していないＩＧＢＴを用いるので、正側主回路スイッチング素子４ｕ〜４ｗに、逆回復時間が短く逆回復損失の少ない環流ダイオード５ｕ〜５ｗを並列に接続する。従って、正側主回路スイッチング素子４ｕ〜４ｗには逆電圧印加回路７を必要としない。   The negative side main circuit switching elements 4x to 4z use MOSFETs in which freewheeling diodes 5x to 5z are incorporated, whereas the positive side main circuit switching elements 4u to 4w have freewheeling diodes 5u to 5w. Since no IGBT is used, free-wheeling diodes 5u to 5w having a short reverse recovery time and a small reverse recovery loss are connected in parallel to the positive main circuit switching elements 4u to 4w. Therefore, the reverse voltage application circuit 7 is not required for the positive side main circuit switching elements 4u to 4w.

すなわち、負側主回路スイッチング素子４ｘ〜４ｚには逆電圧印加回路７ｘ〜７ｚが接続されているが、正側主回路スイッチング素子４ｕには、逆電圧印加回路７は接続されていない。負側主回路スイッチング素子４ｘ〜４ｚの逆電圧印加回路７ｘ〜７ｚは、低電圧直流電圧電源８が三相分の回路に対し、共通に1個のみ適用されている。これは、ｘ相〜ｚ相の逆電圧印加回路７の一方の電源ラインは、直流電圧源１の負側直流母線１ｂと共用化できるからである。   That is, although the reverse voltage application circuits 7x to 7z are connected to the negative side main circuit switching elements 4x to 4z, the reverse voltage application circuit 7 is not connected to the positive side main circuit switching element 4u. The negative voltage main circuit switching elements 4x to 4z have reverse voltage application circuits 7x to 7z in which only one low voltage DC voltage power supply 8 is commonly applied to a circuit for three phases. This is because one power line of the x-phase to z-phase reverse voltage application circuit 7 can be shared with the negative DC bus 1 b of the DC voltage source 1.

第７の実施の形態によれば、第１の実施の形態の効果に加え、負側主回路スイッチング素子４ｘ〜４ｚだけに、逆電圧印加回路７ｘ〜７ｚを適用したため、三相分の回路に対して低電圧直流電圧電源８を各相毎に用意する必要がなく、各相共通に1個のみで済む。また、低電圧直流電圧電源８が1個のみで済むため、回路の簡素化を図ることができる。   According to the seventh embodiment, in addition to the effects of the first embodiment, the reverse voltage application circuits 7x to 7z are applied only to the negative main circuit switching elements 4x to 4z. On the other hand, it is not necessary to prepare the low-voltage DC voltage power supply 8 for each phase, and only one is required for each phase. Further, since only one low voltage DC voltage power supply 8 is required, the circuit can be simplified.

（第８の実施の形態）
図１２は本発明の第８の実施の形態に係わる電力変換装置における逆電圧印加回路７の主要部の回路図である。この第８の実施の形態は、第１の実施の形態に対し、主回路スイッチング素子４の出力電圧の時間的急変を抑制するように主回路スイッチング素子４の駆動信号の電圧を調整する電圧変化率抑制回路２０を設けたものである。 (Eighth embodiment)
FIG. 12 is a circuit diagram of the main part of the reverse voltage application circuit 7 in the power conversion apparatus according to the eighth embodiment of the present invention. The eighth embodiment is different from the first embodiment in that the voltage change for adjusting the voltage of the drive signal of the main circuit switching element 4 so as to suppress the temporal change of the output voltage of the main circuit switching element 4 is suppressed. A rate suppression circuit 20 is provided.

図１２において、電圧変化率抑制回路２０は、電圧変化率抑制用コンデンサ２１と電圧変化率抑制用抵抗器２２とを直列接続して構成され、主回路スイッチング素子４のドレイン端子と主回路スイッチング素子４のゲート端子との間に接続されている。   In FIG. 12, the voltage change rate suppression circuit 20 is configured by connecting a voltage change rate suppression capacitor 21 and a voltage change rate suppression resistor 22 in series, and the drain terminal of the main circuit switching element 4 and the main circuit switching element. 4 is connected to the gate terminal.

環流ダイオード５の逆回復時には、逆電圧印加回路７の動作により環流ダイオード５が急速にオフする。そのために、主回路スイッチング素子４のドレイン−ソース間電圧の時間的変化率が大きくなる。そこで、主回路スイッチング素子４のドレイン電圧が急激に低下し始めると、電圧変化率抑制回路２０の作用により主回路スイッチング素子４のゲート電圧を下げ、結果として、主スイッチング素子のオンの速度を緩和する。   At the time of reverse recovery of the freewheeling diode 5, the freewheeling diode 5 is rapidly turned off by the operation of the reverse voltage applying circuit 7. Therefore, the temporal change rate of the drain-source voltage of the main circuit switching element 4 increases. Therefore, when the drain voltage of the main circuit switching element 4 starts to rapidly decrease, the gate voltage of the main circuit switching element 4 is lowered by the action of the voltage change rate suppression circuit 20, and as a result, the on-speed of the main switching element is reduced. To do.

第８の実施の形態によれば、第１の実施の形態に効果に加え、主スイッチング素子４のオンの速度が緩和されるため主回路スイッチング素子４の電圧変化率が抑制され、電磁妨害波（ノイズ）の発生が抑制される。   According to the eighth embodiment, in addition to the effects of the first embodiment, since the on-speed of the main switching element 4 is reduced, the voltage change rate of the main circuit switching element 4 is suppressed, and the electromagnetic interference wave Generation of (noise) is suppressed.

（第９の実施の形態）
図１３は本発明の第９の実施の形態に係わる電力変換装置における逆電圧印加回路７の主要部の回路図である。この第９の実施の形態は、第１の実施の形態に対し、主回路スイッチング素子４としてはオン抵抗の低下を優先して設計されたＭＯＳＦＥＴを用い、主回路スイッチング素子４にバイポーラ素子２３を並列接続したものである。このバイポーラ素子２３は主回路スイッチング素子４とほぼ同時にオンし、主回路スイッチング素子４がオフするより幾分早くオフするものである。 (Ninth embodiment)
FIG. 13 is a circuit diagram of the main part of the reverse voltage application circuit 7 in the power conversion device according to the ninth embodiment of the present invention. In the ninth embodiment, a MOSFET designed with priority given to lowering of the on-resistance is used as the main circuit switching element 4 with respect to the first embodiment, and the bipolar element 23 is provided in the main circuit switching element 4. They are connected in parallel. The bipolar element 23 is turned on almost simultaneously with the main circuit switching element 4 and is turned off somewhat earlier than the main circuit switching element 4 is turned off.

図１３において、主回路スイッチング素子４に並列にバイポーラ素子２３を接続する。ゲート信号遅延回路２４は、
主回路スイッチング制御回路３０から元ゲート駆動信号を受けて主回路スイッチング素子４へのゲート駆動信号と、バイポーラ素子２３へのベース駆動用信号とに振り分け、主回路スイッチング素子４のゲート駆動信号のオフタイミングをバイポーラ素子２３のベース駆動用信号のオフタイミングより幾分遅らせる。 In FIG. 13, a bipolar element 23 is connected in parallel to the main circuit switching element 4. The gate signal delay circuit 24
Upon receiving the original gate drive signal from the main circuit switching control circuit 30, the gate drive signal to the main circuit switching element 4 and the base drive signal to the bipolar element 23 are distributed, and the gate drive signal of the main circuit switching element 4 is turned off. The timing is somewhat delayed from the off timing of the base drive signal of the bipolar element 23.

主回路スイッチング素子４へのゲート駆動信号は、ベースドライブ回路９のゲート駆動用アンプ２７及びゲート抵抗１９を介して主回路スイッチング素子４に入力される。同様に、バイポーラ素子２３へのベース駆動用信号は、ベースドライブ回路２５のゲート駆動用アンプ２８ゲート抵抗２６を介してバイポーラ素子２３に入力される。   A gate drive signal to the main circuit switching element 4 is input to the main circuit switching element 4 via the gate drive amplifier 27 and the gate resistor 19 of the base drive circuit 9. Similarly, a base drive signal to the bipolar element 23 is input to the bipolar element 23 via the gate drive amplifier 28 and the gate resistor 26 of the base drive circuit 25.

図１４は、一般的なパワーＭＯＳＦＥＴの素子特性のオン抵抗と逆回復時間との傾向曲線を示している。図１４において、オン抵抗が小さくなるようにＭＯＳＦＥＴを設計すると逆回復時間は長くなり、結果として、逆回復に起因する損失も大きくなり、逆に、オン抵抗が大きくなるようにＭＯＳＦＥＴを設計すると逆回復時間は短くなり、結果として、逆回復に起因する損失も小さくなる傾向を示す。   FIG. 14 shows a trend curve of the on-resistance and reverse recovery time of the element characteristics of a general power MOSFET. In FIG. 14, when the MOSFET is designed so that the on-resistance becomes small, the reverse recovery time becomes long. As a result, the loss due to the reverse recovery also becomes large, and conversely, when the MOSFET is designed so that the on-resistance becomes large. The recovery time is shortened, and as a result, the loss due to reverse recovery tends to decrease.

そこで、第９の実施の形態においては、主回路スイッチング素子４に用いるパワーＭＯＳＦＥＴに、オン抵抗を優先的に低く設計されたものを適用し、主回路スイッチング素子４とほぼ同時にオンし主回路スイッチング素子４がオフするより幾分早くオフするバイポーラ素子２３を並列接続する。   Therefore, in the ninth embodiment, the power MOSFET used for the main circuit switching element 4 is designed with a preferentially low on-resistance, and is turned on almost simultaneously with the main circuit switching element 4 to switch the main circuit. Bipolar elements 23 that turn off somewhat earlier than element 4 turns off are connected in parallel.

これより、蓄積時間を有するバイポーラ素子２３との並列運転が実現できる。オン時は、低抵抗のバイポーラ素子２３に多くの電流が流れるためオン損失の低減が図れる。また、ターンオフ時には、バイポーラ素子２３のオフタイミングが幾分早くなるため、蓄積時間を有するバイポーラ素子２３が完全にオフした後に、主回路スイッチング素子４がオフするため、ターンオフ損失も少なくできる。   Thereby, parallel operation with the bipolar element 23 having an accumulation time can be realized. When on, a large amount of current flows through the low-resistance bipolar element 23, so that on-loss can be reduced. Further, at the time of turn-off, the off-timing of the bipolar element 23 is somewhat earlier, so that the main circuit switching element 4 is turned off after the bipolar element 23 having the accumulation time is completely turned off, so that the turn-off loss can be reduced.

第９の実施の形態によれば、パワー半導体のチップ面積を少なくして、かつ、発生損失を低減することができ、低コストで高効率な電力変換装置を実現することができる。   According to the ninth embodiment, the chip area of the power semiconductor can be reduced and the generated loss can be reduced, so that a low-cost and high-efficiency power conversion device can be realized.

本発明の第１の実施の形態に係わる電力変換装置の回路図。The circuit diagram of the power converter device concerning the 1st Embodiment of this invention. 本発明の第１の実施の形態に係わる電力変換装置における逆電圧印加回路の主要部の回路図。The circuit diagram of the principal part of the reverse voltage application circuit in the power converter device concerning the 1st Embodiment of this invention. 本発明の第１の実施の形態における主回路スイッチング制御回路からのゲート駆動信号及び逆電圧印加スイッチング制御回路からのゲート駆動信号の説明図。Explanatory drawing of the gate drive signal from the main circuit switching control circuit in the 1st Embodiment of this invention, and the gate drive signal from a reverse voltage application switching control circuit. 本発明の第２の実施の形態に係わる電力変換装置における逆電圧印加回路の主要部の回路図。The circuit diagram of the principal part of the reverse voltage application circuit in the power converter device concerning the 2nd Embodiment of this invention. 本発明の第２の実施の形態における電流抑制回路の一例を示す回路図。The circuit diagram which shows an example of the current suppression circuit in the 2nd Embodiment of this invention. 本発明の第３の実施の形態に係わる電力変換装置における逆電圧印加回路の主要部の回路図。The circuit diagram of the principal part of the reverse voltage application circuit in the power converter device concerning the 3rd Embodiment of this invention. 本発明の第４の実施の形態に係わる電力変換装置における逆電圧印加回路の主要部の回路図。The circuit diagram of the principal part of the reverse voltage application circuit in the power converter device concerning the 4th Embodiment of this invention. 本発明の第５の実施の形態に係わる電力変換装置における逆電圧印加回路の主要部の回路図。The circuit diagram of the principal part of the reverse voltage application circuit in the power converter device concerning the 5th Embodiment of this invention. 本発明の第６の実施の形態に係わる電力変換装置における逆電圧印加回路の主要部の回路図。The circuit diagram of the principal part of the reverse voltage application circuit in the power converter device concerning the 6th Embodiment of this invention. 本発明の第６の実施の形態における正側の主回路スイッチング素子のゲート駆動信号のパルス欠損の説明図。Explanatory drawing of the pulse defect | deletion of the gate drive signal of the main circuit switching element of the positive side in the 6th Embodiment of this invention. 本発明の第７の実施の形態に係わる電力変換装置における逆電圧印加回路の主要部の回路図。The circuit diagram of the principal part of the reverse voltage application circuit in the power converter device concerning the 7th Embodiment of this invention. 本発明の第８の実施の形態に係わる電力変換装置における逆電圧印加回路の主要部の回路図。The circuit diagram of the principal part of the reverse voltage application circuit in the power converter device concerning the 8th Embodiment of this invention. 本発明の第９の実施の形態に係わる電力変換装置における逆電圧印加回路の主要部の回路図。The circuit diagram of the principal part of the reverse voltage application circuit in the power converter device concerning the 9th Embodiment of this invention. 一般的なパワーＭＯＳＦＥＴの素子特性のオン抵抗と逆回復時間との傾向曲線のグラフ。The graph of the tendency curve of on-resistance and reverse recovery time of the element characteristic of general power MOSFET. 従来のインバータ回路の一例を示す回路図。The circuit diagram which shows an example of the conventional inverter circuit. 環流ダイオードの逆回復特性を示す電流波形図。The current waveform figure which shows the reverse recovery characteristic of a freewheeling diode. 従来の電力変換装置の一例を示す回路図。The circuit diagram which shows an example of the conventional power converter device.

符号の説明Explanation of symbols

１…直流電圧源、１ａ…正側直流母線、１ｂ…負側直流母線、２…平滑コンデンサ、３…インバータ主回路、４…主回路スイッチング素子、５…環流ダイオード、６…負荷、７…逆電圧印加回路、８…低電圧直流電圧電源、８ａ、８ｂ…電源ライン、９…ベースドライブ回路、９ａ、９ｂ…電源ライン、１０…電流抑制回路、１１…負荷端子、１２…補助電源、１３…ダイオード、１４…コンデンサ、１５…コンデンサ、１６…ダイオード、１７…逆電圧印加スイッチング素子、１８…ベースドライブ回路、１９…ゲート抵抗、２０…電圧変化率抑制回路、２１…電圧変化率抑制用コンデンサ、２２…電圧変化率抑制用抵抗器、２３…バイポーラ素子、２４…ゲート信号遅延回路、２５…ベースドライブ回路、２６…ゲート抵抗、２７…ゲート駆動用アンプ、２８…ゲート駆動用アンプ、２９…補助ダイオード、３０…主回路スイッチング制御回路、３１…逆電圧印加スイッチング制御回路、３２…高周波用コンデンサ、３３…ブートストラップ回路、３４…ゲート駆動用アンプ、３５…ゲート抵抗、３６…ブートストラップダイオード、３７…ブートストラップコンデンサ、３８…パルストランス、３９…制御回路 DESCRIPTION OF SYMBOLS 1 ... DC voltage source, 1a ... Positive side DC bus, 1b ... Negative side DC bus, 2 ... Smoothing capacitor, 3 ... Inverter main circuit, 4 ... Main circuit switching element, 5 ... Free-wheeling diode, 6 ... Load, 7 ... Reverse Voltage application circuit, 8 ... Low voltage DC voltage power supply, 8a, 8b ... Power supply line, 9 ... Base drive circuit, 9a, 9b ... Power supply line, 10 ... Current suppression circuit, 11 ... Load terminal, 12 ... Auxiliary power supply, 13 ... Diode, 14 ... capacitor, 15 ... capacitor, 16 ... diode, 17 ... reverse voltage application switching element, 18 ... base drive circuit, 19 ... gate resistance, 20 ... voltage change rate suppression circuit, 21 ... voltage change rate suppression capacitor, 22 ... Voltage change rate suppression resistor, 23 ... Bipolar element, 24 ... Gate signal delay circuit, 25 ... Base drive circuit, 26 ... Gate resistance, 27 ... Gate Drive amplifier, 28 ... Gate drive amplifier, 29 ... Auxiliary diode, 30 ... Main circuit switching control circuit, 31 ... Reverse voltage application switching control circuit, 32 ... High frequency capacitor, 33 ... Bootstrap circuit, 34 ... Gate drive Amplifier 35 ... Gate resistance 36 ... Bootstrap diode 37 ... Bootstrap capacitor 38 ... Pulse transformer 39 ... Control circuit

Claims (9)

直流電圧源に直列接続され負荷に電力を供給する二個一組の主回路スイッチング素子と、これら各主回路スイッチング素子に逆並列接続された環流ダイオードと、これら各環流ダイオードが遮断するにあたって、前記直流電圧源より小さな逆電圧を各環流ダイオードに印加する逆電圧印加回路とを備え、
前記逆電圧印加回路は、前記直流電圧源より電圧値が低い補助電源と、前記環流ダイオードの逆回復時にオンし前記主回路スイッチング素子より耐圧が低い逆電圧印加スイッチング素子と、前記環流ダイオードより逆回復時間が短く高速な補助ダイオードとの直列接続にて構成され、
二個一組の主回路スイッチング素子を互いにオン状態とオフ状態とを切替える際に両主回路スイッチング素子をともにオフする短時間の休止期間を有して前記主回路スイッチング素子を切り替える主回路スイッチング制御回路と、
前記主回路スイッチング素子がオフした時点から始まる休止期間中に前記逆電圧印加スイッチング素子をオンさせ前記休止期間の経過後にオフさせる逆電圧印加スイッチング制御回路とを備えたことを特徴とする電力変換装置。 A pair of main circuit switching elements connected in series to a DC voltage source for supplying power to a load, freewheeling diodes connected in reverse parallel to these main circuit switching elements, and when each freewheeling diode is shut off, A reverse voltage application circuit for applying a reverse voltage smaller than the DC voltage source to each freewheeling diode,
The reverse voltage application circuit includes an auxiliary power supply having a voltage value lower than that of the DC voltage source, a reverse voltage application switching element that is turned on during reverse recovery of the freewheeling diode and has a withstand voltage lower than that of the main circuit switching element, and is reverse to the freewheeling diode. It consists of a series connection with a fast recovery diode with a short recovery time,
Main circuit switching control for switching the main circuit switching elements with a short pause period in which both the main circuit switching elements are turned off when the two main circuit switching elements are switched between the on state and the off state. Circuit,
And a reverse voltage application switching control circuit for turning on the reverse voltage application switching element during an idle period starting from the time when the main circuit switching element is turned off, and turning off after the elapse of the idle period. . 前記補助電源は、直流電圧源の電圧より低い低電圧直流電圧電源と、前記低電圧直流電圧電源と直列接続され前記環流ダイオードの逆回復時に前記低電圧直流電圧電源に流れる主回路電流を抑制する電流抑制回路と、前記低電圧直流電圧電源と前記電流抑制回路との直列回路に並列に接続され高周波域でも内部インピーダンスが低い高周波用コンデンサとを備えたことを特徴とする電力変換装置。   The auxiliary power source suppresses a main circuit current that flows in the low voltage DC voltage power source during reverse recovery of the freewheeling diode connected in series with the low voltage DC voltage power source that is lower than the voltage of the DC voltage source. A power conversion device comprising: a current suppression circuit; and a high-frequency capacitor that is connected in parallel to a series circuit of the low-voltage DC voltage power source and the current suppression circuit and has a low internal impedance even in a high-frequency region. 前記低電圧直流電圧電源は、前記主回路スイッチング素子の駆動用電源として用いることを特徴とする請求項１または２記載の電力変換装置。   The power converter according to claim 1 or 2, wherein the low-voltage DC voltage power source is used as a power source for driving the main circuit switching element. 前記逆電圧印加スイッチング素子の駆動電源は、前記主回路スイッチング素子の駆動電源からブートストラップ回路で与えられることを特徴とする請求項１ないし３のいずれか一記載の電力変換装置。   4. The power conversion device according to claim 1, wherein a driving power source for the reverse voltage application switching element is supplied from a driving power source for the main circuit switching element by a bootstrap circuit. 5. 前記逆電圧印加スイッチング素子の駆動信号は、パルストランスを介して供給することを特徴とする請求項１ないし３のいずれか一記載の電力変換装置。   4. The power conversion device according to claim 1, wherein the drive signal for the reverse voltage application switching element is supplied via a pulse transformer. 5. 前記主回路スイッチング素子に与える駆動元信号のパルス幅を前記休止期間よりも長くすること特徴とする請求項１ないし５のいずれか一記載の電力変換装置。   6. The power conversion device according to claim 1, wherein a pulse width of a drive source signal applied to the main circuit switching element is made longer than the pause period. 二個一組の主回路スイッチング素子のうち、直流電源の負側に接続された方の主回路スイッチング素子のみに前記逆電圧印加回路を備えることを特徴とする請求項１ないし６のいずれか一記載の電力変換装置。   7. The reverse voltage application circuit is provided only in a main circuit switching element connected to the negative side of a DC power source among a set of two main circuit switching elements. The power converter described. 前記主回路スイッチング素子の出力電圧の時間的急変を抑制するように前記主回路スイッチング素子の駆動信号の電圧を調整する電圧変化率抑制回路を設けたことを特徴とする請求項１ないし７のいずれか一記載の電力変換装置。   8. A voltage change rate suppression circuit for adjusting a voltage of a drive signal of the main circuit switching element so as to suppress a temporal change in the output voltage of the main circuit switching element. A power conversion device according to claim 1. 主回路スイッチング素子は、オン抵抗の低下を優先して設計されたＭＯＳＦＥＴを用い、前記主回路スイッチング素子とほぼ同時にオンし前記主回路スイッチング素子がオフするより幾分早くオフするバイポーラ素子を前記主回路スイッチング素子に並列接続したことを特徴とする請求項１ないし８のいずれか一記載の電力変換装置。   As the main circuit switching element, a MOSFET designed with priority given to lowering of the on-resistance is used. The power conversion device according to claim 1, wherein the power conversion device is connected in parallel to the circuit switching element.
JP2004330070A 2004-11-15 2004-11-15 Power converter Expired - Fee Related JP4204534B2 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2004330070A JP4204534B2 (en) 2004-11-15 2004-11-15 Power converter
PCT/JP2005/021320 WO2006052032A1 (en) 2004-11-15 2005-11-15 Power converter
EP05806591.3A EP1814216B1 (en) 2004-11-15 2005-11-15 Power converter
TW094140138A TW200631296A (en) 2004-11-15 2005-11-15 Power conversion apparatus
US11/719,359 US7724556B2 (en) 2004-11-15 2005-11-15 Power converter
KR1020077009960A KR100936427B1 (en) 2004-11-15 2005-11-15 Power converter
CNB2005800356250A CN100492862C (en) 2004-11-15 2005-11-15 Power conversion apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004330070A JP4204534B2 (en) 2004-11-15 2004-11-15 Power converter

Publications (2)

Publication Number Publication Date
JP2006141168A true JP2006141168A (en) 2006-06-01
JP4204534B2 JP4204534B2 (en) 2009-01-07

Family

ID=36621552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004330070A Expired - Fee Related JP4204534B2 (en) 2004-11-15 2004-11-15 Power converter

Country Status (2)

Country Link
JP (1) JP4204534B2 (en)
CN (1) CN100492862C (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008096709A1 (en) 2007-02-06 2008-08-14 Kabushiki Kaisha Toshiba Semiconductor switch and power converter to which the semiconductor switch is applied
US7778054B2 (en) 2008-02-15 2010-08-17 Denso Corporation Power switching circuit improved to reduce loss due to reverse recovery current
US7872888B2 (en) 2006-03-15 2011-01-18 Kabushiki Kaisha Toshiba Electric power conversion system
JP2011019358A (en) * 2009-07-09 2011-01-27 Nippon Soken Inc Controller of power conversion circuit
JP2012010430A (en) * 2010-06-22 2012-01-12 Toshiba Corp Semiconductor switch, control device, power converter, and semiconductor device
JP2012170268A (en) * 2011-02-15 2012-09-06 Toshiba Corp Semiconductor switch
JP2012186915A (en) * 2011-03-04 2012-09-27 Denso Corp Electric power conversion apparatus
JP2013038997A (en) * 2011-08-10 2013-02-21 Toshiba Corp Power conversion device
JP2013198298A (en) * 2012-03-20 2013-09-30 Denso Corp Power conversion device
JP2014075976A (en) * 2014-01-16 2014-04-24 Mitsubishi Electric Corp Motor-driven apparatus, and freezing and air conditioning apparatus
JP2014236552A (en) * 2013-05-31 2014-12-15 株式会社東芝 Electric power conversion system
JP2020202728A (en) * 2019-06-13 2020-12-17 日立ジョンソンコントロールズ空調株式会社 Control device and air conditioner

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2566034A4 (en) * 2010-04-28 2014-12-24 Honda Motor Co Ltd Switching circuit
JP6619312B2 (en) 2016-09-16 2019-12-11 株式会社東芝 Power converter
JP6915351B2 (en) * 2017-04-05 2021-08-04 富士電機株式会社 Switching element drive device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10248237A (en) * 1997-03-04 1998-09-14 Toshiba Corp Power conversion apparatus
JPH10327585A (en) * 1997-05-23 1998-12-08 Toshiba Corp Power converter

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1140045C (en) * 2000-11-09 2004-02-25 台达电子工业股份有限公司 Quasi-single-stage power converter with power factor correction

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10248237A (en) * 1997-03-04 1998-09-14 Toshiba Corp Power conversion apparatus
JPH10327585A (en) * 1997-05-23 1998-12-08 Toshiba Corp Power converter

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7872888B2 (en) 2006-03-15 2011-01-18 Kabushiki Kaisha Toshiba Electric power conversion system
WO2008096709A1 (en) 2007-02-06 2008-08-14 Kabushiki Kaisha Toshiba Semiconductor switch and power converter to which the semiconductor switch is applied
US7778054B2 (en) 2008-02-15 2010-08-17 Denso Corporation Power switching circuit improved to reduce loss due to reverse recovery current
JP2011019358A (en) * 2009-07-09 2011-01-27 Nippon Soken Inc Controller of power conversion circuit
US8791744B2 (en) 2010-06-22 2014-07-29 Kabushiki Kaisha Toshiba Semiconductor switching system
JP2012010430A (en) * 2010-06-22 2012-01-12 Toshiba Corp Semiconductor switch, control device, power converter, and semiconductor device
JP2012170268A (en) * 2011-02-15 2012-09-06 Toshiba Corp Semiconductor switch
US8896365B2 (en) 2011-02-15 2014-11-25 Kabushiki Kaisha Toshiba Semiconductor switch having reverse voltage application circuit and power supply device including the same
JP2012186915A (en) * 2011-03-04 2012-09-27 Denso Corp Electric power conversion apparatus
JP2013038997A (en) * 2011-08-10 2013-02-21 Toshiba Corp Power conversion device
JP2013198298A (en) * 2012-03-20 2013-09-30 Denso Corp Power conversion device
JP2014236552A (en) * 2013-05-31 2014-12-15 株式会社東芝 Electric power conversion system
JP2014075976A (en) * 2014-01-16 2014-04-24 Mitsubishi Electric Corp Motor-driven apparatus, and freezing and air conditioning apparatus
JP2020202728A (en) * 2019-06-13 2020-12-17 日立ジョンソンコントロールズ空調株式会社 Control device and air conditioner
JP7246259B2 (en) 2019-06-13 2023-03-27 日立ジョンソンコントロールズ空調株式会社 Controllers and air conditioners

Also Published As

Publication number Publication date
CN101044669A (en) 2007-09-26
CN100492862C (en) 2009-05-27
JP4204534B2 (en) 2009-01-07

Similar Documents

Publication Publication Date Title
KR100936427B1 (en) Power converter
JP6735900B2 (en) Semiconductor device and power conversion system
JP4343897B2 (en) Power converter
JP4204534B2 (en) Power converter
JP2003052178A (en) Three-level inverter
JP2009165222A (en) Power conversion device
JP2006296098A (en) Ac-ac converter
JP2009011013A (en) Power conversion equipment
JP4212546B2 (en) Power converter
JP6965902B2 (en) Overcurrent protection circuit and switching circuit
US8106635B2 (en) Power converter
WO2015111154A1 (en) Switching circuit, inverter circuit, and motor control apparatus
WO2001052395A1 (en) Method and apparatus for driving switching elements of current-controlled power conversion device
KR20190007024A (en) drive
CN113056864A (en) Power conversion device
JP5298557B2 (en) Voltage-driven semiconductor device gate drive device
JP4506276B2 (en) Drive circuit for self-extinguishing semiconductor device
JP2006324794A (en) Driver for voltage-driven semiconductor element
WO2023062745A1 (en) Driving circuit for power semiconductor device, power semiconductor module, and power converter
JP6705234B2 (en) Inverter control method
JP3696211B2 (en) Power switching device
JP2009278704A (en) Gate drive of voltage-driven semiconductor device
JPH10209832A (en) Semiconductor switch circuit
JP2008136326A (en) Gate drive circuit for switching element
JP2020195019A (en) Gate drive circuit

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081007

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081014

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111024

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4204534

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111024

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111024

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121024

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131024

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees