JP2006139875A - メモリ検査装置および同メモリ検査装置に適用されるコンピュータ読み取り可能なプログラム - Google Patents
メモリ検査装置および同メモリ検査装置に適用されるコンピュータ読み取り可能なプログラム Download PDFInfo
- Publication number
- JP2006139875A JP2006139875A JP2004329911A JP2004329911A JP2006139875A JP 2006139875 A JP2006139875 A JP 2006139875A JP 2004329911 A JP2004329911 A JP 2004329911A JP 2004329911 A JP2004329911 A JP 2004329911A JP 2006139875 A JP2006139875 A JP 2006139875A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- inspection
- inspected
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【課題】メモリ検査装置において、書込みエラーを生じるメモリを不良品として判定することができ、メモリ検査の信頼性を向上させることを可能にする。
【解決手段】メモリ検査装置は、同一の被検査メモリ10を複数回検査するための複数組の検査用データを生成してメモリ20aに記憶する。検査用データは、「0」からアドレス数AD−1の範囲内で循環する数列であって、各組ごとおよび各ブロックごとにそれぞれ対応する記憶アドレスに記憶されるデータ値に対して「1」ずつ増加するデータ値である。そして、メモリ検査装置は、メモリ20aに記憶されている検査用データを各組ごとに被検査メモリ10に書き込むとともに同被検査メモリ10から検査用データを読み出して、書き込んだ検査用データと読み出した検査用データとを照合し、両データ値の一致または不一致を判定する。
【選択図】 図1
【解決手段】メモリ検査装置は、同一の被検査メモリ10を複数回検査するための複数組の検査用データを生成してメモリ20aに記憶する。検査用データは、「0」からアドレス数AD−1の範囲内で循環する数列であって、各組ごとおよび各ブロックごとにそれぞれ対応する記憶アドレスに記憶されるデータ値に対して「1」ずつ増加するデータ値である。そして、メモリ検査装置は、メモリ20aに記憶されている検査用データを各組ごとに被検査メモリ10に書き込むとともに同被検査メモリ10から検査用データを読み出して、書き込んだ検査用データと読み出した検査用データとを照合し、両データ値の一致または不一致を判定する。
【選択図】 図1
Description
本発明は、マイクロコンピュータシステムに搭載されるRAM(Random Access Memory)などの再書込み可能なメモリを検査するためのメモリ検査装置および同メモリ検査装置に適用されるコンピュータプログラムに関する。
従来から、マイクロコンピュータシステムに搭載されるRAMなどの再書込み可能なメモリに対して、データの書き込みおよび読み出しが正確に行われるかを確認するため各種検査が行われている。例えば、下記特許文献1に示されるメモリ検査装置においては、被検査メモリの各記憶アドレスに対して検査用データを書き込んだ後、同各記憶アドレスからデータを読み出して、同読み出したデータと書き込んだ検査用データとを照合し、両データが一致する場合には同被検査メモリは良品であると判定し、両データが一致しない場合には、同被検査メモリは不良品であると判定している。
特開2003−141897号公報
しかしながら、本発明の発明者は、上記したメモリ検査を同一の被検査メモリに対して繰り返し行うと、1回目の検査においては良品として判定された被検査メモリであっても、2回目以降の検査において両データが一致せず不良品と判定される被検査メモリがあることを発見した。このような不良品と判定された被検査メモリにおいては、2回目以降の検査において、前回書き込まれた検査用データが新たな検査用データに更新されていない記憶アドレスがあること、本来書き込まれるべき記憶アドレス以外の記憶アドレスに検査用データが書き込まれることなどの書込みエラーが生じることが確認された。このため、従来のメモリ検査装置においては、上記したような書込みエラーの生じるメモリを不良品として判定することができず、メモリ検査の信頼性が低いという問題があった。
本発明は上記問題に対処するためなされたもので、その目的は、上記したような書込みエラーが生じるメモリを不良品として判定することができ、メモリ検査の信頼性を向上させることが可能なメモリ検査装置および同メモリ検査装置に適用されるコンピュータプログラムを提供することにある。
上記目的を達成するため、本発明の特徴は、検査用データを生成するデータ生成手段と、生成された検査用データを被検査メモリに書き込むデータ書込み手段と、生成された検査用データを記憶しておくデータ記憶手段と、被検査メモリに書き込まれたデータを読み出すデータ読出し手段と、読み出されたデータとデータ記憶手段に記憶された検査用データを照合するデータ照合手段とを備え、被検査メモリを検査するメモリ検査装置において、データ生成手段は、被検査メモリを複数回検査するための互いに異なる複数組の検査用データを生成し、書込み手段は、前記複数組の検査用データを被検査メモリにそれぞれ書き込み、かつデータ読出し手段は、前記複数組の検査用データを被検査メモリからそれぞれ読み出すことを特徴とし、前記各組の検査用データは、被検査メモリに対してそれぞれ複数の記憶アドレスを含む複数のブロックを想定して生成されるものであって、各ブロック内の複数の記憶アドレスに対して所定値ずつ順次変化し、かつ複数のブロックの各先頭記憶アドレスに対してそれぞれ異なる値に生成されるものであることにある。
この場合、前記複数のブロックの数は、例えば、各ブロックに含まれる記憶アドレスの数以下にするとよい。
このように構成した本発明によれば、被検査メモリの全記憶アドレスに対して複数組の検査用データを生成し、複数回、同一の被検査メモリに対して検査を行うようにした。この場合、各組の検査用データは、互いに異なるとともに、被検査メモリの複数の記憶アドレスを含む複数のブロックごとに異なる値から所定値ずつ順次変化する値で構成されている。これにより、メモリ検査が実行される各回ごとに同一の記憶アドレスに同一の値の検査用データが書き込まれることがないため、書込みエラーを生じる被検査メモリを不良品として判定することができ、メモリ検査の信頼性を向上させることができる。
また、本発明の他の特徴は、前記メモリ検査装置において、さらに被検査メモリを検査する回数を設定する回数設定手段を備えたことにある。
このように構成した他の特徴によれば、回数設定手段により被検査メモリを検査する回数を必要に応じて自由に設定することができる。これにより、幅広い種類の被検査メモリの検査を行うことができる。
また、本発明は装置の発明として実施できるばかりでなく、コンピュータ読み取り可能なプログラムの発明としても実施できるものである。
以下、本発明に係るメモリ検査装置の一実施形態について図面を参照しながら説明する。図1は、メモリを検査するためのメモリ検査装置の全体概略図である。ここで、検査対象である被検査メモリ10は、繰り返し読み書き可能なメモリ、例えば、DRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)、EEPROM(Electrically Erasable Programmable ROM)、強誘電体メモリなどである。このメモリ検査装置は、マイクロコンピュータ20、入力装置21および表示装置22から構成されている。
マイクロコンピュータ20は、CPU、ROM、RAM、ハードディスクなどからなり、図2および図3に示すプログラムを実行することにより被検査メモリ10の検査を行う。ここで、被検査メモリ10の検査とは、被検査メモリ10に対してデータの書き込みおよび読み出しが正確に行われるかを検査して被検査メモリ10の良否判定を行うものである。また、マイクロコンピュータ20に内蔵されているRAM、ハードディスクなどには、図3に示すプログラムの実行により生成される検査用データを一時的に記憶するための領域が用意されており、以降この記憶領域をメモリ20aという。
入力装置21は、キーボード、マウスなどからなり、マイクロコンピュータ20に接続されている。入力装置21は、このメモリ検査装置の動作に関する作業者の指示をマイクロコンピュータ20に入力する装置である。表示装置22は、CRT(または液晶ディスプレイ)、プリンタなどからなり、マイクロコンピュータ20に接続されている。表示装置22は、このメモリ検査装置による被検査メモリ10の検査状態や検査結果を表示する装置である。
上記のように構成した実施形態の作動について説明する。作業者は、図示しない電源スイッチの投入によりマイクロコンピュータ20を含むメモリ検査装置の作動を開始させる。そして、検査対象となる被検査メモリ10をメモリ検査装置の所定の位置にセットする。これにより被検査メモリ10は、マイクロコンピュータ20と電気的に接続された状態となる。次に、作業者は、入力装置21を操作して被検査メモリ10の検査をマイクロコンピュータ20に指示する。この指示に応答してマイクロコンピュータ20は、図2に示すメモリ検査プログラムの実行をステップS10にて開始する。
マイクロコンピュータ20は、ステップS12にて、作業者による繰り返し回数Nの入力を待つ。繰り返し回数Nは、被検査メモリ10の全記憶アドレスに対して検査用データを書き込み、同全記憶アドレスから検査用データを読み出して、同読み出した検査用データと書き込んだ検査用データとを照合する一連の処理を行う回数を指定するものである。なお、以前に入力された繰り返し回数Nが変更されない場合には、このステップS12の処理をスキップさせてもよい。次に、マイクロコンピュータ20は、ステップS14にて、被検査メモリ10の全記憶アドレスに記憶させる検査用データを生成する検査用データ生成ルーチンを実行する。この検査用データ生成ルーチンは、図3に示すように、その実行がステップS50にて開始される。
マイクロコンピュータ20は、ステップS52にて、作業者によるブロック数BLおよびアドレス数ADの入力を待つ。ブロック数BLは、詳しくは後述するが、メモリ20aの記憶領域を複数の記憶領域に分割する場合の分割数であり、アドレス数ADは、分割された各記憶領域が有する記憶アドレスの数である。このブロック数BLは、アドレス数AD以下の値であり、かつブロック数BLにアドレス数ADを乗じた値は被検査メモリ10の全記憶アドレス数に等しい。なお、以前に入力されたブロック数BLおよびアドレス数ADが変更されない場合には、このステップS52の処理をスキップさせてもよい。
次に、マイクロコンピュータ20は、ステップS54にて、繰り返し回数N、ブロック数BLおよびアドレス数ADの各値に応じてマイクロコンピュータ20のメモリ20a内に検査用データを記憶する領域を確保する。具体的には、図4に示すように、被検査メモリ10の全ての記憶アドレス数に等しい記憶アドレス数をそれぞれ有し、かつ前記入力した繰り返し回数Nに等しい複数組の記憶領域をメモリ20a内に確保する。そして、各記憶領域は、前記入力したアドレス数ADに等しい記憶アドレス数をそれぞれ有し、かつ前記入力したブロック数BLに等しい複数のブロックに分割される。
この場合、前記メモリ20a内に確保される複数の記憶領域内の各記憶アドレスは、前記複数の記憶領域、各記憶領域内の複数のブロックおよび各ブロック内の複数の記憶アドレスを用いたそれぞれ「0」ないし「N−1」のうちのいずれかの値、「0」ないし「BL−1」のうちのいずれかの値、および「0」ないし「AD−1」のうちのいずれかの値に設定することにより3次元的に表される。また、後述するDATA(x,y,z)は、x,y,zによって3次元的に設定されるメモリ20aの記憶アドレスに記憶されるまたは記憶されているデータ値を示す。ただし、xは「0」ないし「N−1」のうちのいずれかの値であり、yは「0」ないし「BL−1」のうちのいずれかの値であり、zは「0」ないし「AD−1」のうちのいずれかの値である。
次に、マイクロコンピュータ20は、ステップS56にて、メモリ20a内に確保された記憶領域の記憶アドレスの指定およびデータ値DATA(x,y,z)を生成するための指標値K,B,Aをそれぞれ「0」にリセットする。この場合、指標値K,B,Aは、繰り返し回数N、ブロック数BLおよびアドレス数ADにそれぞれ対応するとともに、前記3次元的に設定されるアドレスx,y,zにそれぞれ対応する。
次に、マイクロコンピュータ20は、ステップS58からステップS82の各処理を繰り返し実行することによって、検査用データを生成しメモリ20aに記憶させる。まず、マイクロコンピュータ20は、ステップS58にて、繰り返し回数Nに対応する複数組の最初の組であって、同最初の組の最初のブロックにおける最初の記憶アドレスに検査用データの初期値を記憶させる。具体的には、指標値K,B,Aで指定されるメモリ20a内の記憶アドレスに指標値Kと指標値Bの加算値をDATA(K,B,A)として記憶する(図4参照)。そして、マイクロコンピュータ20は、ステップS60にて、指標値Aによって指定される記憶アドレスを次の記憶アドレスにするため、指標値Aの値に「1」を加算して指標値Aを更新する。
次に、マイクロコンピュータ20は、ステップS62にて、1つ前の記憶アドレスに記憶されているデータ値に対して所定値だけ変化するデータ値を前記次の記憶アドレスに検査用データとして記憶させる。具体的には、指標値K,B,Aで指定されるメモリ20a内の記憶アドレスに、指標値K,B,Aで指定される記憶アドレスの1つ前の記憶アドレスに記憶されているデータ値(DATA(K,B,A−1))に「1」を加算した値をDATA(K,B,A)として記憶させる(図4参照)。これにより、それぞれ1つ前の記憶アドレスのデータ値に対して「1」ずつ増加するデータ値が順次記憶される。
次に、マイクロコンピュータ20は、ステップS64にて、前記ステップS62にて記憶されたデータ値が、所定の上限値以下か否かを判定する。これは、検査用データの各データ値を所定の範囲内の数列とするためである。具体的には、前記ステップS62にて記憶されたデータ値(DATA(K,B,A))が、アドレス数AD−1以下か否かを判定する。この場合、アドレス数ADから「1」を減算するのは、指標値Aの初期値が「0」から開始されるからである。この判定の結果、データ値(DATA(K,B,A))がアドレス数AD−1以下であると判定、すなわち「Yes」と判定された場合には、ステップS68に進む。
一方、同判定の結果、データ値(DATA(K,B,A))がアドレス数AD−1より大きいと判定、すなわち「No」と判定された場合には、ステップS66にて、同データ値(DATA(K,B,A))を「0」に書き換えた後、ステップS68に進む。なお、検査用データの各データ値の下限値は、ステップS56およびステップS58によって「0」である。したがって、各記憶アドレスに記憶される検査用データは、「0」からアドレス数AD−1の範囲内で循環する数列となる。このため、各組の各ブロックにおける最初の記憶アドレスに「0」が記憶される場合には、このデータ値(DATA(K,B,A))がアドレス数AD−1より大きいと判定、すなわち「No」と判定される場合はない。
次に、マイクロコンピュータ20は、ステップS68にて、1つのブロック内における全ての記憶アドレスに検査用データが記憶されたか否かを判定する。具体的には、指標値Aがアドレス数AD−1以上であるか否かを判定する。この判定の結果、指標値Aがアドレス数AD−1未満であると判定、すなわち「No」と判定された場合には、ステップS60に戻る。これにより、再度ステップS60からステップS68の各処理によって、次の記憶アドレスに対して検査用データが記憶される。この場合、1つのブロック内の全ての記憶アドレスに対して検査用データが記憶されるまでステップS60からステップS68の処理が繰り返し実行される。一方、同判定の結果、指標値Aがアドレス数AD−1以上であると判定、すなわち「Yes」と判定された場合には、ステップS70に進む。
次に、マイクロコンピュータ20は、ステップS70にて、同一の組内における全てのブロックに検査用データが記憶されたか否かを判定する。具体的には、指標値Bがブロック数BL−1以上であるか否かを判定する。この場合、ブロック数BLから「1」を減算するのは、指標値Bの初期値が「0」から開始されるからである。この判定の結果、指標値Bがブロック数BL−1未満であると判定、すなわち「No」と判定された場合には、ステップS72およびステップS74を介してステップS58に戻る。ここで、ステップS72では、指標値Bによって指定されるブロックを次のブロックにするため、指標値Bの値に「1」を加算して指標値Bを更新する。また、ステップS74では、最初の記憶アドレスを指定するため、指標値Aを「0」にリセットする。これにより、再度ステップS58からステップS70の各処理によって、次のブロックに対して検査用データが記憶される。
この場合、1つの組内の全てのブロックに対して検査用データが記憶されるまでステップS58からステップS74の処理が繰り返し実行される。具体的には、ステップS58にて、次のブロックにおける最初の記憶アドレスに検査用データの初期値が記憶される。そして、ステップS60からステップS68の各処理が繰り返し実行されることによって、最初の記憶アドレス以降の各記憶アドレスに対して検査用データが順次記憶される。また、この場合、最初のブロック以降の各ブロックに記憶される検査用データは、それぞれ1つ前のブロックにおける対応する各記憶アドレスに記憶されているデータ値に対して「1」ずつ増加した値である。一方、同判定の結果、指標値Bがブロック数BL−1以上であると判定、すなわち「Yes」と判定された場合には、ステップS76に進む。
ステップS76では、指標値Kによって指定される組を次の組にするため、指標値Kの値に「1」を加算して指標値Kを更新する。次に、マイクロコンピュータ20は、ステップS78にて、前記ステップS12にて指定された繰り返し回数Nに対応する複数組の検査用データが生成されたか否かを判定する。具体的には、指標値Kが繰り返し回数N以上であるか否かを判定する。この判定の結果、指標値Kが繰り返し回数N未満であると判定、すなわち「No」と判定された場合には、ステップS80およびステップS82を介してステップS58に戻る。ここで、ステップS80では、最初のブロックを指定するため、指標値Bを「0」にリセットする。また、ステップS82では、最初の記憶アドレスを指定するため、指標値Aを「0」にリセットする。これにより、再度ステップS58からステップS78の各処理によって、次の組に対して検査用データが記憶される。
この場合、繰り返し回数Nに対応する全ての組に対して検査用データが記憶されるまでステップS58からステップS82の各処理が繰り返し実行される。具体的には、ステップS58にて、次の組における最初のブロックの最初の記憶アドレスに検査用データの初期値が記憶される。そして、ステップS60からステップS68の各処理が繰り返し実行されることによって、最初の記憶アドレス以降の各記憶アドレスに対して検査用データが順次記憶される。また、ステップS58からステップS70の各処理が繰り返し実行されることによって、最初のブロック以降の各ブロックに対して検査用データが順次記憶される。この場合、最初の組以降の各組に記憶される検査用データは、それぞれ1つ前の組における対応する各ブロックおよび各記憶アドレスに記憶されているデータ値に対して「1」ずつ増加した値である。一方、同判定の結果、指標値Kが繰り返し回数N以上であると判定、すなわち「Yes」と判定された場合には、ステップS84に進む。
ステップS84では、指標値Kによって指定される組を最初の組にするため、指標値Kを「0」にリセットする。そして、マイクロコンピュータ20は、ステップS86にて検査用データ生成ルーチンの実行を終了し、再び図2に示すメモリ検査プログラムに戻るとともにステップS16の処理に進む。これにより、図4に示すように、メモリ20a内には、繰り返し回数Nに対応した複数組ごとの検査用データが記憶される。この場合、各組には、ブロック数BLに対応した数に分割された各ブロックごとにアドレス数ADに対応した数の検査用データが記憶されている。すなわち、メモリ20a内には、被検査メモリ10の全ての記憶アドレス数に等しい検査用データが、繰り返し回数Nに等しい複数組だけ記憶されている。
次に、マイクロコンピュータ20は、メモリ検査プログラムのステップS16にて、メモリ20a内に記憶された検査用データの中から、指標値Kに対応した1組の検査用データを被検査メモリ10に書き込む。この場合、1組の検査用データの数は、被検査メモリ10の全記憶アドレス数に等しいため、全記憶アドレスに対して検査用データが書き込まれる。そして、マイクロコンピュータ20は、ステップS18にて、被検査メモリ10に記憶された全ての検査用データを読み出し、ステップS20にて、前記ステップS16にて書き込んだ検査用データと前記ステップ18にて読み出した検査用データとを照合する。
次に、マイクロコンピュータ20は、ステップS22にて、前記ステップS18における両データの照合結果から照合エラーの有無を判定する。具体的には、被検査メモリ10に書き込んだ検査用データと被検査メモリ10から読み出した検査用データとが完全に一致している場合には、照合エラー無し、すなわち「Yes」と判定して、ステップS24にて、表示装置22に「照合エラー無し」を表示させる。一方、被検査メモリ10に書き込んだ検査用データと被検査メモリ10から読み出した検査用データとが完全に一致せず、いずれかの被検査メモリ10の記憶アドレスに書き込まれた検査用データと同記憶アドレスから読み出された検査用データとが一致しない場合には、照合エラー有り、すなわち「No」と判定して、ステップS26にて、表示装置22に「照合エラー有り」を表示させる。
次に、マイクロコンピュータ20は、ステップS28にて、指標値Kによって指定される組を次の組にするため、指標値Kの値に「1」を加算して指標値Kを更新する。そして、マイクロコンピュータ20は、ステップS30にて、前記ステップS12にて指定された繰り返し回数Nの回数だけ同一の被検査メモリ10に対して検査を実行したか否かを判定する。具体的には、指標値Kの値が繰り返し回数Nの値以上であるか否かを判定する。この判定の結果、指標値Kが繰り返し回数N未満であると判定、すなわち「No」と判定された場合には、ステップS16に戻る。これにより、再度ステップS16からステップS30の各処理によって、次の組の検査用データを用いて被検査メモリ10の検査が実行される。この場合、同一の被検査メモリ10に対して、繰り返し回数N回までステップS16からステップS30の処理が繰り返し実行され検査が行われる。
一方、同判定の結果、指標値Kが繰り返し回数N以上であると判定、すなわち「Yes」と判定された場合には、ステップS32に進む。そして、マイクロコンピュータ20は、ステップS32にて、このメモリ検査プログラムの実行を終了する。これにより、メモリ20a内に記憶された全ての検査用データが被検査メモリ10の検査に使用され、前記ステップS12にて指定された繰り返し回数Nの回数だけ、同一の被検査メモリ10に対して検査が実行される。また、表示装置22には、各回数のメモリ検査の実行ごとに、照合エラーの有無が追加的に表示される。したがって、作業者は、同表示装置22の表示に基づいて被検査メモリ10の良否判定を行う。
上記作動説明からも理解できるように、上記実施形態によれば、被検査メモリ10の全記憶アドレスに対して繰り返し回数Nに対応した複数組の検査用データを生成し、複数回、同一の被検査メモリ10に対して検査を行うようにした。この場合、被検査メモリ10の各記憶アドレスには、各組ごとおよび各ブロックごとにそれぞれ対応する記憶アドレスに記憶されるデータ値に対して「1」ずつ増加するデータ値が記憶される。これにより、メモリ検査が実行される各回ごとに同一の記憶アドレスに同一の値の検査用データが書き込まれることがないため、書込みエラーを生じる被検査メモリ10を不良品として判定することができ、メモリ検査の信頼性を向上させることができる。
さらに、本発明の実施にあたっては、上記実施形態に限定されるものではなく、本発明の目的を逸脱しない限りにおいて種々の変更が可能である。
上記実施形態においては、被検査メモリ10としてDRAMなどのいわゆる単体メモリを例として説明したが、繰り返し読み書き可能なメモリであれば、これに限定されるものではない。例えば、SOC(System On Chip)などのメモリ部とロジック部が共に存在する半導体チップ中のメモリ部のメモリ検査であっても本発明を適用することができる。
また、上記実施形態においては、被検査メモリ10の検査に用いる検査用データを繰り返し回数Nに応じて予めメモリ20a内に記憶させた後、被検査メモリ10の各回の検査を行うようにした。しかし、これに限定されるものではなく、例えば、各回のメモリ検査ごとに必要な検査用データを生成しメモリ20a内に記憶させて、被検査メモリ10の検査を行うようにしてもよい。これによれば、記憶容量が小さいメモリ20aを用いて被検査メモリ10の検査を行うことができる。
10…被検査メモリ、20…マイクロコンピュータ、20a…メモリ、21…入力装置、22…表示装置。
Claims (6)
- 検査用データを生成するデータ生成手段と、
前記生成された検査用データを被検査メモリに書き込むデータ書込み手段と、
前記生成された検査用データを記憶しておくデータ記憶手段と、
被検査メモリに書き込まれたデータを読み出すデータ読出し手段と、
前記読み出されたデータと前記データ記憶手段に記憶された検査用データを照合するデータ照合手段とを備え、被検査メモリを検査するメモリ検査装置において、
前記データ生成手段は、被検査メモリを複数回検査するための互いに異なる複数組の検査用データを生成し、
前記書込み手段は、前記複数組の検査用データを被検査メモリにそれぞれ書き込み、かつ前記データ読出し手段は、前記複数組の検査用データを被検査メモリからそれぞれ読み出すことを特徴とし、
前記各組の検査用データは、被検査メモリに対してそれぞれ複数の記憶アドレスを含む複数のブロックを想定して生成されるものであって、各ブロック内の複数の記憶アドレスに対して所定値ずつ順次変化し、かつ複数のブロックの各先頭記憶アドレスに対してそれぞれ異なる値に生成されるものであるメモリ検査装置。 - 請求項1に記載したメモリ検査装置において、
前記複数のブロックの数は、各ブロックに含まれる記憶アドレスの数以下であるメモリ検査装置。 - 請求項1または請求項2に記載したメモリ検査装置において、さらに
被検査メモリを検査する回数を設定する回数設定手段を備えたメモリ検査装置。 - 検査用データを生成するデータ生成ステップと、
前記生成された検査用データを被検査メモリに書き込むデータ書込みステップと、
前記生成された検査用データをメモリ検査装置内に設けたメモリに記憶しておくデータ記憶ステップと、
被検査メモリに書き込まれたデータを読み出すデータ読出しステップと、
前記読み出されたデータとメモリ検査装置内に設けたメモリに記憶された検査用データを照合するデータ照合ステップとを有し、メモリ検査装置に適用されて被検査メモリを検査するためのコンピュータ読み取り可能なプログラムにおいて、
前記データ生成ステップは、被検査メモリを複数回検査するための互いに異なる複数組の検査用データを生成し、
前記書込みステップは、前記複数組の検査用データを被検査メモリにそれぞれ書き込み、かつ前記データ読出しステップは、前記複数組の検査用データを被検査メモリからそれぞれ読み出すことを特徴とし、
前記各組の検査用データは、被検査メモリに対してそれぞれ複数の記憶アドレスを含む複数のブロックを想定して生成されるものであって、各ブロック内の複数の記憶アドレスに対して所定値ずつ順次変化し、かつ複数のブロックの各先頭記憶アドレスに対してそれぞれ異なる値に生成されるものであるコンピュータ読み取り可能なプログラム。 - 請求項4に記載したコンピュータ読み取り可能なプログラムにおいて、
前記複数のブロックの数は、各ブロックに含まれる記憶アドレスの数以下であるコンピュータ読み取り可能なプログラム。 - 請求項4または請求項5に記載したコンピュータ読み取り可能なプログラムにおいて、さらに
被検査メモリを検査する回数を設定する回数設定ステップを有するコンピュータ読み取り可能なプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004329911A JP2006139875A (ja) | 2004-11-15 | 2004-11-15 | メモリ検査装置および同メモリ検査装置に適用されるコンピュータ読み取り可能なプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004329911A JP2006139875A (ja) | 2004-11-15 | 2004-11-15 | メモリ検査装置および同メモリ検査装置に適用されるコンピュータ読み取り可能なプログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006139875A true JP2006139875A (ja) | 2006-06-01 |
Family
ID=36620597
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004329911A Pending JP2006139875A (ja) | 2004-11-15 | 2004-11-15 | メモリ検査装置および同メモリ検査装置に適用されるコンピュータ読み取り可能なプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006139875A (ja) |
-
2004
- 2004-11-15 JP JP2004329911A patent/JP2006139875A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5669630B2 (ja) | テスト・ケース生成方法、プログラム及びシステム | |
US8201037B2 (en) | Semiconductor integrated circuit and method for controlling semiconductor integrated circuit | |
US20130019130A1 (en) | Testing electronic memories based on fault and test algorithm periodicity | |
JPH04132095A (ja) | 冗長回路付メモリicの試験装置 | |
JP5001972B2 (ja) | メモリ補修分析自己検査機能を具えた半導体検査システム | |
US8762926B2 (en) | Method and apparatus for diagnosing a fault of a memory using interim time after execution of an application | |
US20060005088A1 (en) | System and method for testing artificial memory | |
JP2006139875A (ja) | メモリ検査装置および同メモリ検査装置に適用されるコンピュータ読み取り可能なプログラム | |
US20070047346A1 (en) | Semiconductor integrated circuit | |
US7613960B2 (en) | Semiconductor device test apparatus and method | |
US8589109B2 (en) | Semiconductor circuit, semiconductor circuit test method, and semiconductor circuit test system | |
JP2007280546A (ja) | 半導体試験装置および半導体装置の試験方法 | |
JP4461934B2 (ja) | キャッシュメモリ試験システム、試験方法、試験プログラム | |
JP2014049165A (ja) | 半導体装置及びメモリ試験方法 | |
JP2811580B2 (ja) | Lsiメモリーのテスト方法 | |
JP2001357696A (ja) | 半導体メモリ検査装置と検査方法及び検査プログラムを記録した記録媒体 | |
KR20120113183A (ko) | 시험 장치 | |
JP4430122B2 (ja) | メモリ試験方法 | |
JP5040262B2 (ja) | リダンダンシ演算方法及び装置並びにメモリ試験装置 | |
JP2008077737A (ja) | 半導体検査装置 | |
JP5131163B2 (ja) | リダンダンシ演算方法及び装置並びにメモリ試験装置 | |
JP5326800B2 (ja) | 解析装置および解析方法 | |
US20090207678A1 (en) | Memory writing interference test system and method thereof | |
JP2656600B2 (ja) | 半導体記憶装置の試験方法 | |
JPH07320499A (ja) | メモリの試験装置およびメモリの試験方法 |