JP2006139875A - メモリ検査装置および同メモリ検査装置に適用されるコンピュータ読み取り可能なプログラム - Google Patents

Abstract

【課題】メモリ検査装置において、書込みエラーを生じるメモリを不良品として判定することができ、メモリ検査の信頼性を向上させることを可能にする。
【解決手段】メモリ検査装置は、同一の被検査メモリ１０を複数回検査するための複数組の検査用データを生成してメモリ２０ａに記憶する。検査用データは、「０」からアドレス数ＡＤ−１の範囲内で循環する数列であって、各組ごとおよび各ブロックごとにそれぞれ対応する記憶アドレスに記憶されるデータ値に対して「１」ずつ増加するデータ値である。そして、メモリ検査装置は、メモリ２０ａに記憶されている検査用データを各組ごとに被検査メモリ１０に書き込むとともに同被検査メモリ１０から検査用データを読み出して、書き込んだ検査用データと読み出した検査用データとを照合し、両データ値の一致または不一致を判定する。
【選択図】 図１

Description

本発明は、マイクロコンピュータシステムに搭載されるＲＡＭ（Random Access Memory）などの再書込み可能なメモリを検査するためのメモリ検査装置および同メモリ検査装置に適用されるコンピュータプログラムに関する。

従来から、マイクロコンピュータシステムに搭載されるＲＡＭなどの再書込み可能なメモリに対して、データの書き込みおよび読み出しが正確に行われるかを確認するため各種検査が行われている。例えば、下記特許文献１に示されるメモリ検査装置においては、被検査メモリの各記憶アドレスに対して検査用データを書き込んだ後、同各記憶アドレスからデータを読み出して、同読み出したデータと書き込んだ検査用データとを照合し、両データが一致する場合には同被検査メモリは良品であると判定し、両データが一致しない場合には、同被検査メモリは不良品であると判定している。
特開２００３−１４１８９７号公報

しかしながら、本発明の発明者は、上記したメモリ検査を同一の被検査メモリに対して繰り返し行うと、１回目の検査においては良品として判定された被検査メモリであっても、２回目以降の検査において両データが一致せず不良品と判定される被検査メモリがあることを発見した。このような不良品と判定された被検査メモリにおいては、２回目以降の検査において、前回書き込まれた検査用データが新たな検査用データに更新されていない記憶アドレスがあること、本来書き込まれるべき記憶アドレス以外の記憶アドレスに検査用データが書き込まれることなどの書込みエラーが生じることが確認された。このため、従来のメモリ検査装置においては、上記したような書込みエラーの生じるメモリを不良品として判定することができず、メモリ検査の信頼性が低いという問題があった。

本発明は上記問題に対処するためなされたもので、その目的は、上記したような書込みエラーが生じるメモリを不良品として判定することができ、メモリ検査の信頼性を向上させることが可能なメモリ検査装置および同メモリ検査装置に適用されるコンピュータプログラムを提供することにある。

上記目的を達成するため、本発明の特徴は、検査用データを生成するデータ生成手段と、生成された検査用データを被検査メモリに書き込むデータ書込み手段と、生成された検査用データを記憶しておくデータ記憶手段と、被検査メモリに書き込まれたデータを読み出すデータ読出し手段と、読み出されたデータとデータ記憶手段に記憶された検査用データを照合するデータ照合手段とを備え、被検査メモリを検査するメモリ検査装置において、データ生成手段は、被検査メモリを複数回検査するための互いに異なる複数組の検査用データを生成し、書込み手段は、前記複数組の検査用データを被検査メモリにそれぞれ書き込み、かつデータ読出し手段は、前記複数組の検査用データを被検査メモリからそれぞれ読み出すことを特徴とし、前記各組の検査用データは、被検査メモリに対してそれぞれ複数の記憶アドレスを含む複数のブロックを想定して生成されるものであって、各ブロック内の複数の記憶アドレスに対して所定値ずつ順次変化し、かつ複数のブロックの各先頭記憶アドレスに対してそれぞれ異なる値に生成されるものであることにある。

この場合、前記複数のブロックの数は、例えば、各ブロックに含まれる記憶アドレスの数以下にするとよい。

このように構成した本発明によれば、被検査メモリの全記憶アドレスに対して複数組の検査用データを生成し、複数回、同一の被検査メモリに対して検査を行うようにした。この場合、各組の検査用データは、互いに異なるとともに、被検査メモリの複数の記憶アドレスを含む複数のブロックごとに異なる値から所定値ずつ順次変化する値で構成されている。これにより、メモリ検査が実行される各回ごとに同一の記憶アドレスに同一の値の検査用データが書き込まれることがないため、書込みエラーを生じる被検査メモリを不良品として判定することができ、メモリ検査の信頼性を向上させることができる。

また、本発明の他の特徴は、前記メモリ検査装置において、さらに被検査メモリを検査する回数を設定する回数設定手段を備えたことにある。

このように構成した他の特徴によれば、回数設定手段により被検査メモリを検査する回数を必要に応じて自由に設定することができる。これにより、幅広い種類の被検査メモリの検査を行うことができる。

また、本発明は装置の発明として実施できるばかりでなく、コンピュータ読み取り可能なプログラムの発明としても実施できるものである。

以下、本発明に係るメモリ検査装置の一実施形態について図面を参照しながら説明する。図１は、メモリを検査するためのメモリ検査装置の全体概略図である。ここで、検査対象である被検査メモリ１０は、繰り返し読み書き可能なメモリ、例えば、ＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（Static Random Access Memory）、ＥＥＰＲＯＭ（Electrically Erasable Programmable ROM）、強誘電体メモリなどである。このメモリ検査装置は、マイクロコンピュータ２０、入力装置２１および表示装置２２から構成されている。

マイクロコンピュータ２０は、ＣＰＵ、ＲＯＭ、ＲＡＭ、ハードディスクなどからなり、図２および図３に示すプログラムを実行することにより被検査メモリ１０の検査を行う。ここで、被検査メモリ１０の検査とは、被検査メモリ１０に対してデータの書き込みおよび読み出しが正確に行われるかを検査して被検査メモリ１０の良否判定を行うものである。また、マイクロコンピュータ２０に内蔵されているＲＡＭ、ハードディスクなどには、図３に示すプログラムの実行により生成される検査用データを一時的に記憶するための領域が用意されており、以降この記憶領域をメモリ２０ａという。

入力装置２１は、キーボード、マウスなどからなり、マイクロコンピュータ２０に接続されている。入力装置２１は、このメモリ検査装置の動作に関する作業者の指示をマイクロコンピュータ２０に入力する装置である。表示装置２２は、ＣＲＴ（または液晶ディスプレイ）、プリンタなどからなり、マイクロコンピュータ２０に接続されている。表示装置２２は、このメモリ検査装置による被検査メモリ１０の検査状態や検査結果を表示する装置である。

上記のように構成した実施形態の作動について説明する。作業者は、図示しない電源スイッチの投入によりマイクロコンピュータ２０を含むメモリ検査装置の作動を開始させる。そして、検査対象となる被検査メモリ１０をメモリ検査装置の所定の位置にセットする。これにより被検査メモリ１０は、マイクロコンピュータ２０と電気的に接続された状態となる。次に、作業者は、入力装置２１を操作して被検査メモリ１０の検査をマイクロコンピュータ２０に指示する。この指示に応答してマイクロコンピュータ２０は、図２に示すメモリ検査プログラムの実行をステップＳ１０にて開始する。

マイクロコンピュータ２０は、ステップＳ１２にて、作業者による繰り返し回数Ｎの入力を待つ。繰り返し回数Ｎは、被検査メモリ１０の全記憶アドレスに対して検査用データを書き込み、同全記憶アドレスから検査用データを読み出して、同読み出した検査用データと書き込んだ検査用データとを照合する一連の処理を行う回数を指定するものである。なお、以前に入力された繰り返し回数Ｎが変更されない場合には、このステップＳ１２の処理をスキップさせてもよい。次に、マイクロコンピュータ２０は、ステップＳ１４にて、被検査メモリ１０の全記憶アドレスに記憶させる検査用データを生成する検査用データ生成ルーチンを実行する。この検査用データ生成ルーチンは、図３に示すように、その実行がステップＳ５０にて開始される。

マイクロコンピュータ２０は、ステップＳ５２にて、作業者によるブロック数ＢＬおよびアドレス数ＡＤの入力を待つ。ブロック数ＢＬは、詳しくは後述するが、メモリ２０ａの記憶領域を複数の記憶領域に分割する場合の分割数であり、アドレス数ＡＤは、分割された各記憶領域が有する記憶アドレスの数である。このブロック数ＢＬは、アドレス数ＡＤ以下の値であり、かつブロック数ＢＬにアドレス数ＡＤを乗じた値は被検査メモリ１０の全記憶アドレス数に等しい。なお、以前に入力されたブロック数ＢＬおよびアドレス数ＡＤが変更されない場合には、このステップＳ５２の処理をスキップさせてもよい。

次に、マイクロコンピュータ２０は、ステップＳ５４にて、繰り返し回数Ｎ、ブロック数ＢＬおよびアドレス数ＡＤの各値に応じてマイクロコンピュータ２０のメモリ２０ａ内に検査用データを記憶する領域を確保する。具体的には、図４に示すように、被検査メモリ１０の全ての記憶アドレス数に等しい記憶アドレス数をそれぞれ有し、かつ前記入力した繰り返し回数Ｎに等しい複数組の記憶領域をメモリ２０ａ内に確保する。そして、各記憶領域は、前記入力したアドレス数ＡＤに等しい記憶アドレス数をそれぞれ有し、かつ前記入力したブロック数ＢＬに等しい複数のブロックに分割される。

この場合、前記メモリ２０ａ内に確保される複数の記憶領域内の各記憶アドレスは、前記複数の記憶領域、各記憶領域内の複数のブロックおよび各ブロック内の複数の記憶アドレスを用いたそれぞれ「０」ないし「Ｎ−１」のうちのいずれかの値、「０」ないし「ＢＬ−１」のうちのいずれかの値、および「０」ないし「ＡＤ−１」のうちのいずれかの値に設定することにより３次元的に表される。また、後述するＤＡＴＡ（ｘ，ｙ，ｚ）は、ｘ，ｙ，ｚによって３次元的に設定されるメモリ２０ａの記憶アドレスに記憶されるまたは記憶されているデータ値を示す。ただし、ｘは「０」ないし「Ｎ−１」のうちのいずれかの値であり、ｙは「０」ないし「ＢＬ−１」のうちのいずれかの値であり、ｚは「０」ないし「ＡＤ−１」のうちのいずれかの値である。

次に、マイクロコンピュータ２０は、ステップＳ５６にて、メモリ２０ａ内に確保された記憶領域の記憶アドレスの指定およびデータ値ＤＡＴＡ（ｘ，ｙ，ｚ）を生成するための指標値Ｋ，Ｂ，Ａをそれぞれ「０」にリセットする。この場合、指標値Ｋ，Ｂ，Ａは、繰り返し回数Ｎ、ブロック数ＢＬおよびアドレス数ＡＤにそれぞれ対応するとともに、前記３次元的に設定されるアドレスｘ，ｙ，ｚにそれぞれ対応する。

次に、マイクロコンピュータ２０は、ステップＳ５８からステップＳ８２の各処理を繰り返し実行することによって、検査用データを生成しメモリ２０ａに記憶させる。まず、マイクロコンピュータ２０は、ステップＳ５８にて、繰り返し回数Ｎに対応する複数組の最初の組であって、同最初の組の最初のブロックにおける最初の記憶アドレスに検査用データの初期値を記憶させる。具体的には、指標値Ｋ，Ｂ，Ａで指定されるメモリ２０ａ内の記憶アドレスに指標値Ｋと指標値Ｂの加算値をＤＡＴＡ（Ｋ，Ｂ，Ａ）として記憶する（図４参照）。そして、マイクロコンピュータ２０は、ステップＳ６０にて、指標値Ａによって指定される記憶アドレスを次の記憶アドレスにするため、指標値Ａの値に「１」を加算して指標値Ａを更新する。

次に、マイクロコンピュータ２０は、ステップＳ６２にて、１つ前の記憶アドレスに記憶されているデータ値に対して所定値だけ変化するデータ値を前記次の記憶アドレスに検査用データとして記憶させる。具体的には、指標値Ｋ，Ｂ，Ａで指定されるメモリ２０ａ内の記憶アドレスに、指標値Ｋ，Ｂ，Ａで指定される記憶アドレスの１つ前の記憶アドレスに記憶されているデータ値（ＤＡＴＡ（Ｋ，Ｂ，Ａ−１））に「１」を加算した値をＤＡＴＡ（Ｋ，Ｂ，Ａ）として記憶させる（図４参照）。これにより、それぞれ１つ前の記憶アドレスのデータ値に対して「１」ずつ増加するデータ値が順次記憶される。

次に、マイクロコンピュータ２０は、ステップＳ６４にて、前記ステップＳ６２にて記憶されたデータ値が、所定の上限値以下か否かを判定する。これは、検査用データの各データ値を所定の範囲内の数列とするためである。具体的には、前記ステップＳ６２にて記憶されたデータ値（ＤＡＴＡ（Ｋ，Ｂ，Ａ））が、アドレス数ＡＤ−１以下か否かを判定する。この場合、アドレス数ＡＤから「１」を減算するのは、指標値Ａの初期値が「０」から開始されるからである。この判定の結果、データ値（ＤＡＴＡ（Ｋ，Ｂ，Ａ））がアドレス数ＡＤ−１以下であると判定、すなわち「Ｙｅｓ」と判定された場合には、ステップＳ６８に進む。

一方、同判定の結果、データ値（ＤＡＴＡ（Ｋ，Ｂ，Ａ））がアドレス数ＡＤ−１より大きいと判定、すなわち「Ｎｏ」と判定された場合には、ステップＳ６６にて、同データ値（ＤＡＴＡ（Ｋ，Ｂ，Ａ））を「０」に書き換えた後、ステップＳ６８に進む。なお、検査用データの各データ値の下限値は、ステップＳ５６およびステップＳ５８によって「０」である。したがって、各記憶アドレスに記憶される検査用データは、「０」からアドレス数ＡＤ−１の範囲内で循環する数列となる。このため、各組の各ブロックにおける最初の記憶アドレスに「０」が記憶される場合には、このデータ値（ＤＡＴＡ（Ｋ，Ｂ，Ａ））がアドレス数ＡＤ−１より大きいと判定、すなわち「Ｎｏ」と判定される場合はない。

次に、マイクロコンピュータ２０は、ステップＳ６８にて、１つのブロック内における全ての記憶アドレスに検査用データが記憶されたか否かを判定する。具体的には、指標値Ａがアドレス数ＡＤ−１以上であるか否かを判定する。この判定の結果、指標値Ａがアドレス数ＡＤ−１未満であると判定、すなわち「Ｎｏ」と判定された場合には、ステップＳ６０に戻る。これにより、再度ステップＳ６０からステップＳ６８の各処理によって、次の記憶アドレスに対して検査用データが記憶される。この場合、１つのブロック内の全ての記憶アドレスに対して検査用データが記憶されるまでステップＳ６０からステップＳ６８の処理が繰り返し実行される。一方、同判定の結果、指標値Ａがアドレス数ＡＤ−１以上であると判定、すなわち「Ｙｅｓ」と判定された場合には、ステップＳ７０に進む。

次に、マイクロコンピュータ２０は、ステップＳ７０にて、同一の組内における全てのブロックに検査用データが記憶されたか否かを判定する。具体的には、指標値Ｂがブロック数ＢＬ−１以上であるか否かを判定する。この場合、ブロック数ＢＬから「１」を減算するのは、指標値Ｂの初期値が「０」から開始されるからである。この判定の結果、指標値Ｂがブロック数ＢＬ−１未満であると判定、すなわち「Ｎｏ」と判定された場合には、ステップＳ７２およびステップＳ７４を介してステップＳ５８に戻る。ここで、ステップＳ７２では、指標値Ｂによって指定されるブロックを次のブロックにするため、指標値Ｂの値に「１」を加算して指標値Ｂを更新する。また、ステップＳ７４では、最初の記憶アドレスを指定するため、指標値Ａを「０」にリセットする。これにより、再度ステップＳ５８からステップＳ７０の各処理によって、次のブロックに対して検査用データが記憶される。

この場合、１つの組内の全てのブロックに対して検査用データが記憶されるまでステップＳ５８からステップＳ７４の処理が繰り返し実行される。具体的には、ステップＳ５８にて、次のブロックにおける最初の記憶アドレスに検査用データの初期値が記憶される。そして、ステップＳ６０からステップＳ６８の各処理が繰り返し実行されることによって、最初の記憶アドレス以降の各記憶アドレスに対して検査用データが順次記憶される。また、この場合、最初のブロック以降の各ブロックに記憶される検査用データは、それぞれ１つ前のブロックにおける対応する各記憶アドレスに記憶されているデータ値に対して「１」ずつ増加した値である。一方、同判定の結果、指標値Ｂがブロック数ＢＬ−１以上であると判定、すなわち「Ｙｅｓ」と判定された場合には、ステップＳ７６に進む。

ステップＳ７６では、指標値Ｋによって指定される組を次の組にするため、指標値Ｋの値に「１」を加算して指標値Ｋを更新する。次に、マイクロコンピュータ２０は、ステップＳ７８にて、前記ステップＳ１２にて指定された繰り返し回数Ｎに対応する複数組の検査用データが生成されたか否かを判定する。具体的には、指標値Ｋが繰り返し回数Ｎ以上であるか否かを判定する。この判定の結果、指標値Ｋが繰り返し回数Ｎ未満であると判定、すなわち「Ｎｏ」と判定された場合には、ステップＳ８０およびステップＳ８２を介してステップＳ５８に戻る。ここで、ステップＳ８０では、最初のブロックを指定するため、指標値Ｂを「０」にリセットする。また、ステップＳ８２では、最初の記憶アドレスを指定するため、指標値Ａを「０」にリセットする。これにより、再度ステップＳ５８からステップＳ７８の各処理によって、次の組に対して検査用データが記憶される。

この場合、繰り返し回数Ｎに対応する全ての組に対して検査用データが記憶されるまでステップＳ５８からステップＳ８２の各処理が繰り返し実行される。具体的には、ステップＳ５８にて、次の組における最初のブロックの最初の記憶アドレスに検査用データの初期値が記憶される。そして、ステップＳ６０からステップＳ６８の各処理が繰り返し実行されることによって、最初の記憶アドレス以降の各記憶アドレスに対して検査用データが順次記憶される。また、ステップＳ５８からステップＳ７０の各処理が繰り返し実行されることによって、最初のブロック以降の各ブロックに対して検査用データが順次記憶される。この場合、最初の組以降の各組に記憶される検査用データは、それぞれ１つ前の組における対応する各ブロックおよび各記憶アドレスに記憶されているデータ値に対して「１」ずつ増加した値である。一方、同判定の結果、指標値Ｋが繰り返し回数Ｎ以上であると判定、すなわち「Ｙｅｓ」と判定された場合には、ステップＳ８４に進む。

ステップＳ８４では、指標値Ｋによって指定される組を最初の組にするため、指標値Ｋを「０」にリセットする。そして、マイクロコンピュータ２０は、ステップＳ８６にて検査用データ生成ルーチンの実行を終了し、再び図２に示すメモリ検査プログラムに戻るとともにステップＳ１６の処理に進む。これにより、図４に示すように、メモリ２０ａ内には、繰り返し回数Ｎに対応した複数組ごとの検査用データが記憶される。この場合、各組には、ブロック数ＢＬに対応した数に分割された各ブロックごとにアドレス数ＡＤに対応した数の検査用データが記憶されている。すなわち、メモリ２０ａ内には、被検査メモリ１０の全ての記憶アドレス数に等しい検査用データが、繰り返し回数Ｎに等しい複数組だけ記憶されている。

次に、マイクロコンピュータ２０は、メモリ検査プログラムのステップＳ１６にて、メモリ２０ａ内に記憶された検査用データの中から、指標値Ｋに対応した１組の検査用データを被検査メモリ１０に書き込む。この場合、１組の検査用データの数は、被検査メモリ１０の全記憶アドレス数に等しいため、全記憶アドレスに対して検査用データが書き込まれる。そして、マイクロコンピュータ２０は、ステップＳ１８にて、被検査メモリ１０に記憶された全ての検査用データを読み出し、ステップＳ２０にて、前記ステップＳ１６にて書き込んだ検査用データと前記ステップ１８にて読み出した検査用データとを照合する。

次に、マイクロコンピュータ２０は、ステップＳ２２にて、前記ステップＳ１８における両データの照合結果から照合エラーの有無を判定する。具体的には、被検査メモリ１０に書き込んだ検査用データと被検査メモリ１０から読み出した検査用データとが完全に一致している場合には、照合エラー無し、すなわち「Ｙｅｓ」と判定して、ステップＳ２４にて、表示装置２２に「照合エラー無し」を表示させる。一方、被検査メモリ１０に書き込んだ検査用データと被検査メモリ１０から読み出した検査用データとが完全に一致せず、いずれかの被検査メモリ１０の記憶アドレスに書き込まれた検査用データと同記憶アドレスから読み出された検査用データとが一致しない場合には、照合エラー有り、すなわち「Ｎｏ」と判定して、ステップＳ２６にて、表示装置２２に「照合エラー有り」を表示させる。

次に、マイクロコンピュータ２０は、ステップＳ２８にて、指標値Ｋによって指定される組を次の組にするため、指標値Ｋの値に「１」を加算して指標値Ｋを更新する。そして、マイクロコンピュータ２０は、ステップＳ３０にて、前記ステップＳ１２にて指定された繰り返し回数Ｎの回数だけ同一の被検査メモリ１０に対して検査を実行したか否かを判定する。具体的には、指標値Ｋの値が繰り返し回数Ｎの値以上であるか否かを判定する。この判定の結果、指標値Ｋが繰り返し回数Ｎ未満であると判定、すなわち「Ｎｏ」と判定された場合には、ステップＳ１６に戻る。これにより、再度ステップＳ１６からステップＳ３０の各処理によって、次の組の検査用データを用いて被検査メモリ１０の検査が実行される。この場合、同一の被検査メモリ１０に対して、繰り返し回数Ｎ回までステップＳ１６からステップＳ３０の処理が繰り返し実行され検査が行われる。

一方、同判定の結果、指標値Ｋが繰り返し回数Ｎ以上であると判定、すなわち「Ｙｅｓ」と判定された場合には、ステップＳ３２に進む。そして、マイクロコンピュータ２０は、ステップＳ３２にて、このメモリ検査プログラムの実行を終了する。これにより、メモリ２０ａ内に記憶された全ての検査用データが被検査メモリ１０の検査に使用され、前記ステップＳ１２にて指定された繰り返し回数Ｎの回数だけ、同一の被検査メモリ１０に対して検査が実行される。また、表示装置２２には、各回数のメモリ検査の実行ごとに、照合エラーの有無が追加的に表示される。したがって、作業者は、同表示装置２２の表示に基づいて被検査メモリ１０の良否判定を行う。

上記作動説明からも理解できるように、上記実施形態によれば、被検査メモリ１０の全記憶アドレスに対して繰り返し回数Ｎに対応した複数組の検査用データを生成し、複数回、同一の被検査メモリ１０に対して検査を行うようにした。この場合、被検査メモリ１０の各記憶アドレスには、各組ごとおよび各ブロックごとにそれぞれ対応する記憶アドレスに記憶されるデータ値に対して「１」ずつ増加するデータ値が記憶される。これにより、メモリ検査が実行される各回ごとに同一の記憶アドレスに同一の値の検査用データが書き込まれることがないため、書込みエラーを生じる被検査メモリ１０を不良品として判定することができ、メモリ検査の信頼性を向上させることができる。

さらに、本発明の実施にあたっては、上記実施形態に限定されるものではなく、本発明の目的を逸脱しない限りにおいて種々の変更が可能である。

上記実施形態においては、被検査メモリ１０としてＤＲＡＭなどのいわゆる単体メモリを例として説明したが、繰り返し読み書き可能なメモリであれば、これに限定されるものではない。例えば、ＳＯＣ（System On Chip）などのメモリ部とロジック部が共に存在する半導体チップ中のメモリ部のメモリ検査であっても本発明を適用することができる。

また、上記実施形態においては、被検査メモリ１０の検査に用いる検査用データを繰り返し回数Ｎに応じて予めメモリ２０ａ内に記憶させた後、被検査メモリ１０の各回の検査を行うようにした。しかし、これに限定されるものではなく、例えば、各回のメモリ検査ごとに必要な検査用データを生成しメモリ２０ａ内に記憶させて、被検査メモリ１０の検査を行うようにしてもよい。これによれば、記憶容量が小さいメモリ２０ａを用いて被検査メモリ１０の検査を行うことができる。

本発明の一実施形態に係るメモリ検査装置の全体を概略的に示すブロック図である。 図１のメモリ検査装置によって実行されるメモリ検査プログラムのフローチャートである。 図１のメモリ検査装置によって実行される検査用データ生成ルーチンのフローチャートである。 図１のメモリ内に記憶される検査用データを説明するための説明図である。

符号の説明

１０…被検査メモリ、２０…マイクロコンピュータ、２０ａ…メモリ、２１…入力装置、２２…表示装置。

Claims (6)

1. 検査用データを生成するデータ生成手段と、
   前記生成された検査用データを被検査メモリに書き込むデータ書込み手段と、
   前記生成された検査用データを記憶しておくデータ記憶手段と、
   被検査メモリに書き込まれたデータを読み出すデータ読出し手段と、
   前記読み出されたデータと前記データ記憶手段に記憶された検査用データを照合するデータ照合手段とを備え、被検査メモリを検査するメモリ検査装置において、
   前記データ生成手段は、被検査メモリを複数回検査するための互いに異なる複数組の検査用データを生成し、
   前記書込み手段は、前記複数組の検査用データを被検査メモリにそれぞれ書き込み、かつ前記データ読出し手段は、前記複数組の検査用データを被検査メモリからそれぞれ読み出すことを特徴とし、
   前記各組の検査用データは、被検査メモリに対してそれぞれ複数の記憶アドレスを含む複数のブロックを想定して生成されるものであって、各ブロック内の複数の記憶アドレスに対して所定値ずつ順次変化し、かつ複数のブロックの各先頭記憶アドレスに対してそれぞれ異なる値に生成されるものであるメモリ検査装置。
2. 請求項１に記載したメモリ検査装置において、
   前記複数のブロックの数は、各ブロックに含まれる記憶アドレスの数以下であるメモリ検査装置。
3. 請求項１または請求項２に記載したメモリ検査装置において、さらに
   被検査メモリを検査する回数を設定する回数設定手段を備えたメモリ検査装置。
4. 検査用データを生成するデータ生成ステップと、
   前記生成された検査用データを被検査メモリに書き込むデータ書込みステップと、
   前記生成された検査用データをメモリ検査装置内に設けたメモリに記憶しておくデータ記憶ステップと、
   被検査メモリに書き込まれたデータを読み出すデータ読出しステップと、
   前記読み出されたデータとメモリ検査装置内に設けたメモリに記憶された検査用データを照合するデータ照合ステップとを有し、メモリ検査装置に適用されて被検査メモリを検査するためのコンピュータ読み取り可能なプログラムにおいて、
   前記データ生成ステップは、被検査メモリを複数回検査するための互いに異なる複数組の検査用データを生成し、
   前記書込みステップは、前記複数組の検査用データを被検査メモリにそれぞれ書き込み、かつ前記データ読出しステップは、前記複数組の検査用データを被検査メモリからそれぞれ読み出すことを特徴とし、
   前記各組の検査用データは、被検査メモリに対してそれぞれ複数の記憶アドレスを含む複数のブロックを想定して生成されるものであって、各ブロック内の複数の記憶アドレスに対して所定値ずつ順次変化し、かつ複数のブロックの各先頭記憶アドレスに対してそれぞれ異なる値に生成されるものであるコンピュータ読み取り可能なプログラム。
5. 請求項４に記載したコンピュータ読み取り可能なプログラムにおいて、
   前記複数のブロックの数は、各ブロックに含まれる記憶アドレスの数以下であるコンピュータ読み取り可能なプログラム。
6. 請求項４または請求項５に記載したコンピュータ読み取り可能なプログラムにおいて、さらに
   被検査メモリを検査する回数を設定する回数設定ステップを有するコンピュータ読み取り可能なプログラム。
   

Images