JP2006135752A - 半導体装置とそれを用いた装置及び半導体リレー - Google Patents

Abstract

【課題】半導体装置とそれを用いた装置及び半導体リレーにおいて、半導体リレーのＢＢＭ動作と高速スイッチング動作を実現する信号出力を可能とする。
【解決手段】半導体リレー１は、発光ダイオード２と、半導体装置３と、ａ接点用のスイッチング素子５ａと、ｂ接点用のスイッチング素子５ｂとを備えている。半導体装置３は、フォトダイオードアレイ１０，１１、駆動用素子Ｑａ２、及び抵抗Ｒａを直列接続し、抵抗Ｒａにバイパス用素子Ｑａ１を並列接続し、駆動用素子Ｑａ２の両端に出力端子を設けて構成した第１の出力回路と、フォトダイオードアレイ１０，１２、駆動用素子Ｑｂ２、及び抵抗Ｒｂを直列接続し、抵抗Ｒｂにバイパス用素子Ｑｂ１を並列接続し、駆動用素子Ｑｂ２の両端に出力端子を設けて構成した第２の出力回路とを備えている。出力調整されたフォトダイオードアレイ１１，１２により、ＢＢＭ動作可能な信号が出力端子に出力される。
【選択図】図２

Description

本発明は、フォトダイオードとＭＯＳＦＥＴ素子を含む半導体装置とそれを用いた装置及び半導体リレーに関する。

従来、フォトダイオードの発生する光起電力信号をＭＯＳＦＥＴを介して外部に出力するようにした回路を１チップに組み込んだ半導体装置があり、また、このような半導体装置と、制御入力信号により点灯及び消灯する発光素子とを組み合わせてパッケージングした装置がある。さらに、上述のような半導体装置や発光素子に、スイッチング素子としてのＭＯＳＦＥＴを組み合わせて、発光素子への入力信号によりスイッチング用ＭＯＳＦＥＴにリレー動作を行わせる半導体リレーが知られている。

ここで、従来の半導体リレーを、図１２、図１３を参照して説明する。この半導体リレーは、半導体装置９０と、発光ダイオード９２と、エンハンスメント型ＭＯＳＦＥＴからなるａ接点用スイッチング素子９５ａと、ディプレッション型ＭＯＳＦＥＴからなるｂ接点用スイッチング素子９５ｂとを備えている。半導体装置９０は、発光ダイオード９２の発光を受けて光起電力を発生するフォトダイオードアレイ９１と、フォトダイオードアレイ９１の発生する起電力信号に基づいて各スイッチング素子９５ａ，９５ｂを駆動する信号を外部に出力するためのａ接点用充放電制御回路９３ａ、及びｂ接点用充放電制御回路９３ｂを備えている。充放電制御回路９３ａ，９３ｂは、スイッチング動作を高速に行うための回路であり、内部にＭＯＳＦＥＴを含んでいる。発光ダイオード９２と半導体装置９０のフォトダイオードアレイ９１との間には、図１３に示すように、光透過性の樹脂が封入され、互いに絶縁分離して光結合型の半導リレーが形成される。

上記半導体リレーの動作を説明する。発光ダイオード９２の入力端子間に電流が流れると発光ダイオード９２が発光し、その光を受光したフォトダイオードアレイ９１の端子間に光起電力が発生する。この光起電力は、ａ接点用充放電制御回路９３ａ、及びｂ接点用充放電制御回路９３ｂを介して、各スイッチング素子９５ａ，９５ｂのゲート、ソース間に入力される。この入力を受けて、ａ接点用スイッチング素子９５ａの端子間（ドレイン、ソース間）が導通（ＯＮ、メイク）され、ｂ接点用スイッチング素子９５ｂの端子間（ドレイン、ソース間）が開放（ＯＦＦ、ブレイク）される。

図１４は、上述の半導体リレーにおける状態変化を示す。発光ダイオード（ＬＥＤ）への入力信号が、ＯＦＦからＯＮに変化すると、ａ接点がＯＦＦからＯＮ（メイク）となり、時間ａの後に、ｂ接点がＯＮからＯＦＦ（ブレイク）になっている。この図に示されるような接点動作は、ブレイク・アフター・メイク（ＢＡＭ： Ｂｒｅａｋ Ａｆｔｅｒ Ｍａｋｅ）となっており、わずかな時間ではあるが両接点が同時に導通してしまう時間が存在することになり、通常、リレーとして好ましくない動作である。このような動作となる原因のひとつとして、ａ接点用回路とｂ接点用回路とが略同等の回路構成となっていることが挙げられる。

そこで、上述のＢＡＭ動作を解消して、ブレイク・ビフォア・メイク（ＢＢＭ： Ｂｒｅａｋ Ｂｅｆｏｒｅ Ｍａｋｅ）とするため、図１５に示すように、ａ接点用のフォトダイオードアレイ９１ａと、ｂ接点用のフォトダイオードアレイ９１ｂとを別個に設け、さらに、ａ接点用フォトダイオードアレイ９１ａを、発光ダイオード９２に対して、ｂ接点用フォトダイオードアレイ９１ｂよりも遠くに配置したものが知られている。これにより、ａ接点用フォトダイオードアレイ９１ａによる光起電力を抑えて、ａ接点用スイッチング素子９５ａのソース・ゲート間の充電時間を長くしてドレイン・ソース間の導通（メイク）を遅らせ、ＢＢＭ動作を実現している（例えば、特許文献１参照）。
特開平５−２０６５０７号公報

しかしながら、上述した特許文献１に示されるようなａ接点用のフォトダイオードアレイ９１ａと、ｂ接点用のフォトダイオードアレイ９１ｂとを別個に設けて、これらの配置の仕方のみによりＢＢＭ動作を実現する方式の半導体装置においては、次のような問題がある。すなわち、ＢＢＭ動作に必要なａ接点用及びｂ接点用の光起電力の差は、通常、スイッチング動作のための光起電力に比べて小さいので、フォトダイオードアレイの配置の仕方だけでＢＢＭ動作に必要な光起電力の差を精度良く形成することが難しく、また、素子レイアウト設計における融通性に乏しいという問題がある。発光素子への入力信号に対して高速にｂ接点のブレイクを行うとともに、必ずｂ接点のブレイクの後に、ａ接点をメイクするような信号を出力する半導体装置が望まれている。

本発明は、上記課題を解消するものであって、確実にＢＢＭ動作を実現できるとともに高速スイッチング動作を可能とする信号を出力する半導体装置とそれを用いた装置及び半導体リレーを提供することを目的とする。

上記課題を達成するために、請求項１の発明は、複数のフォトダイオードからなるフォトダイオードアレイと前記フォトダイオードアレイに接続されて当該フォトダイオードアレイの出力を外部に出力するための第１の出力回路及び第２の出力回路を備えた半導体装置において、前記フォトダイオードアレイは、メインフォトダイオードアレイ、第１のサブフォトダイオードアレイ、及び第２のサブフォトダイオードアレイとにより構成され、前記第１の出力回路は、前記メインフォトダイオードアレイに前記第１のサブフォトダイオードアレイ、ディプレッション型のＭＯＳＦＥＴ、及び抵抗を直列接続し、前記抵抗にエンハンスメント型のＭＯＳＦＥＴを並列接続し、前記ディプレッション型のＭＯＳＦＥＴの両端に出力端子を設けて構成され、前記第２の出力回路は、前記メインフォトダイオードアレイに前記第２のサブフォトダイオードアレイ、ディプレッション型のＭＯＳＦＥＴ、及び抵抗を直列接続し、前記抵抗にエンハンスメント型のＭＯＳＦＥＴを並列接続し、前記ディプレッション型のＭＯＳＦＥＴの両端に出力端子を設けて構成されているものである。

請求項２の発明は、請求項１に記載の半導体装置において、前記第１のサブフォトダイオードアレイを構成するフォトダイオードと前記第２のサブフォトダイオードアレイを構成するフォトダイオードの大きさが互いに異なっており、前記両サブフォトダイオードアレイの出力の大きさが異なるものである。

請求項３の発明は、請求項１に記載の半導体装置において、前記第１のサブフォトダイオードアレイを構成するフォトダイオード、又は、前記第２のサブフォトダイオードアレイを構成するフォトダイオードが光を透過させない物質によって遮光されており、前記両サブフォトダイオードアレイの出力の大きさが異なるものである。

請求項４の発明は、請求項１に記載の半導体装置において、前記第１のサブフォトダイオードアレイを構成するフォトダイオード、又は、前記第２のサブフォトダイオードアレイを構成するフォトダイオードが光の透過を妨げるフィルタによって覆われており、前記両サブフォトダイオードアレイの出力の大きさが異なるものである。

請求項５の発明は、請求項１に記載の半導体装置において、前記第１のサブフォトダイオードアレイ、又は、前記第２のサブフォトダイオードアレイの一方が、前記メインフォトダイオードアレイから、より離れた位置に形成されており、前記両サブフォトダイオードアレイの出力の大きさが異なるものである。

請求項６の発明は、請求項１乃至請求項５のいずれかに記載の半導体装置と、入力に従って点灯又は消灯する発光ダイオードとを備え、前記半導体装置のフォトダイオードアレイと前記発光ダイオードとが互いに光結合するように配置されている装置である。

請求項７の発明は、請求項１乃至請求項５のいずれかに記載の半導体装置と、入力に従って点灯又は消灯する発光ダイオードと、エンハンスメント形のＭＯＳＦＥＴよりなる第１のスイッチング素子と、ディプレッション形のＭＯＳＦＥＴよりなる第２のスイッチング素子と、を備えた半導体リレーであって、前記半導体装置のフォトダイオードアレイと前記発光ダイオードとが互いに光結合するように配置され、前記第１のスイッチング素子には前記半導体装置の第１の出力回路の出力端子が接続され、前記第２のスイッチング素子には前記半導体装置の第２の出力回路の出力端子が接続されているものである。

請求項１の発明によれば、フォトダイオードアレイを、メインフォトダイオードアレイと、第１及び第２のサブフォトダイオードアレイとにより構成し、メインフォトダイオードアレイを第１及び第２の出力回路で共通に用い、両サブフォトダイオードアレイを第１及び第２の出力回路で個別に用いるので、第１及び第２の出力回路の出力信号を半導体リレーの開閉（スイッチング）動作に用いる場合、ＢＢＭ動作に必要なａ接点用及びｂ接点用の光起電力の差を精度良く実現できる。すなわち、スイッチング動作のための光起電力を大規模構成としたメインフォトダイオードアレイから供給し、小規模構成とした両サブフォトダイオードアレイを光起電力調整用に用いるようにすることで、半導体装置のフォトダイオード素子のレイアウト設計や規模設計が容易となり、ひいては、精度良いＢＢＭ動作を可能とする半導体装置を実現できる。また、大規模のメインフォトダイオードを共通に用いることにより、半導体装置の規模を大きく拡大することなく所望の半導体装置を実現できる。

請求項２の発明によれば、フォトダイオードの大きさの調整によって、確実に第１及び第２のサブフォトダイオードアレイの出力の大きさ、従って第１の出力回路と第２の出力回路の出力の大きさを異ならせることができる。このような出力を半導体リレーの開閉動作に用いる場合、出力の大きさの違いにより、接点用のＭＯＳＦＥＴのソース・ゲート間の充電時間に差を設けてＢＢＭ動作を実現できる。

請求項３の発明によれば、フォトダイオードへの光を遮光して調整することにより、上述同様に第１及び第２のサブフォトダイオードアレイの出力の大きさを異ならせて、半導体リレーにＢＢＭ動作を行わせる信号を出力できる。

請求項４の発明によれば、フォトダイオードへの入光量をフィルタで調整することにより、上述同様に第１及び第２のサブフォトダイオードアレイの出力の大きさを異ならせて、半導体リレーにＢＢＭ動作を行わせる信号を出力できる。

請求項５の発明によれば、第１及び第２のサブフォトダイオードの配置を調整することにより、上述同様に第１及び第２のサブフォトダイオードアレイの出力の大きさを異ならせて、半導体リレーにＢＢＭ動作を行わせる信号を出力できる。

請求項６の発明によれば、発光ダイオードに信号入力する端子と、半導体リレーをＢＢＭ動作させることができる信号を出力する端子と、を備えた装置が容易得られ、これを用いて、ＢＢＭ動作可能な半導体リレーを容易に形成できる。

請求項７の発明によれば、発光ダイオードと半導体装置によって、半導体リレーがＢＢＭ動作することが可能な信号を出力できるので、確実にＢＢＭ動作可能な半導体リレーが得られる。

以下、本発明の実施形態に係る半導体装置とそれを用いた装置及び半導体リレーについて、図面を参照して説明する。図１は本発明の半導体リレー１を模式的に示し、図２、図３はそれぞれ電気回路とブロック構成を示し、図４は半導体リレー１における信号変化を示す。半導体リレー１は、図１に示すように、入力に従って点灯又は消灯する発光ダイオード（ＬＥＤ）２と、半導体装置３と、エンハンスメント型ＭＯＳＦＥＴ（Ｑａ）からなるａ接点用の第１のスイッチング素子５ａと、ディプレッション型ＭＯＳＦＥＴ（Ｑｂ）からなるｂ接点用の第２のスイッチング素子５ｂとを備えている。

半導体装置３は、発光ダイオード２の発光を受けて光起電力を発生するフォトダイオードアレイ１０，１１，１２と、これらのフォトダイオードアレイの発生する起電力信号に基づいて各スイッチング素子５ａ，５ｂを駆動する信号を外部に出力するためのａ接点用充放電制御回路１３ａ、及びｂ接点用充放電制御回路１３ｂを備えている。半導体装置３のフォトダイオードアレイ１０，１１，１２と発光ダイオード２とは、互いに光結合するように配置されている。

上述のフォトダイオードアレイは、図２，図３に示すように、複数のフォトダイオードからなり、フォトダイオードＰＤからなるメインフォトダイオードアレイ１０、フォトダイオードＰＤａからなる第１のサブフォトダイオードアレイ１１、及びフォトダイオードＰＤｂからなる第２のサブフォトダイオードアレイ１２とにより構成されている。なお、これらの各フォトダイオードアレイを構成するフォトダイオードの個数は、図示した個数に限定されるものではない。

半導体装置３は、フォトダイオードアレイ１０，１１，１２に接続されてフォトダイオードアレイの出力を外部に出力する、第１の出力回路及び第２の出力回路を備えている。第１の出力回路は、メインフォトダイオードアレイ１０に第１のサブフォトダイオードアレイ１１、ディプレッション型のＭＯＳＦＥＴからなる駆動用素子Ｑａ２、及び抵抗Ｒａを直列接続し、抵抗Ｒａにエンハンスメント型のＭＯＳＦＥＴからなるバイパス用素子Ｑａ１を並列接続し、駆動用素子Ｑａ２のＭＯＳＦＥＴの両端に出力端子を設けて構成されている。

第２の出力回路は、メインフォトダイオードアレイ１０に第２のサブフォトダイオードアレイ１２、ディプレッション型のＭＯＳＦＥＴからなる駆動用素子Ｑｂ２、及び抵抗Ｒｂを直列接続し、抵抗Ｒｂにエンハンスメント型のＭＯＳＦＥＴからなるバイパス用素子Ｑｂ１を並列接続し、駆動用素子Ｑｂ２のＭＯＳＦＥＴの両端に出力端子を設けて構成されている。

上述のａ接点用充放電制御回路１３ａは抵抗Ｒａ、バイパス用素子Ｑａ１、及び駆動用素子Ｑａ２によって構成され、ｂ接点用充放電制御回路１３ｂは抵抗Ｒｂ、バイパス用素子Ｑｂ１、及び駆動用素子Ｑｂ２によって構成されている。これらの充放電制御回路１３ａ，１３ｂは、スイッチング動作を高速に行うための回路である。また、第１のスイッチング素子Ｑａは半導体装置３の第１の出力回路の出力端子が接続され、第２のスイッチング素子Ｑｂは半導体装置３の第２の出力回路の出力端子が接続されている。

半導体リレー１の動作を説明する。まずａ接点回路の動作の説明を行う。発光ダイオード２の入力端子間に電流が流れると発光ダイオード２が発光し、その光を受光したメインフォトダイオードアレイ１０、及び第１のサブフォトダイオードアレイ１１の端子間に光起電力が発生する。この光起電力は、ａ接点用充放電制御回路１３ａの内部において、ディプレッション型のＭＯＳＦＥＴからなる駆動用素子Ｑａ２のゲート・ソース間容量を充電する電流とともに、駆動用素子Ｑａ２のドレイン・ソース間を流れる電流を発生させる。この電流は抵抗Ｒａを流れて抵抗Ｒａの両端に電位差を発生し、この電位差によって駆動用素子Ｑａ２のドレイン・ソース間が遮断され、出力端子に電位差が発生する。出力端子間に発生した電位差が第１のスイッチング素子５ａを構成するエンハンスメント型のＭＯＳＦＥＴ（Ｑａ）のゲート、ソース間に入力され、ａ接点用スイッチング素子５ａの端子間（ドレイン、ソース間）が導通（ＯＮ、メイク）される。

また、発光ダイオード２への入力が遮断された場合、発光ダイオード２の光信号が消滅することから、メインフォトダイオードアレイ１０、及び第１のサブフォトダイオードアレイ１１による光起電力が消滅し、抵抗Ｒａの両端の電位差がなくなって、駆動用素子Ｑａ２のドレイン・ソース間は導通状態へと変化し、出力端子の間の電位差をなくし、出力端子に接続されている第１のスイッチング素子５ａのＭＯＳＦＥＴ（Ｑａ）に蓄えられた電荷が駆動用素子Ｑａ２を介して速やかに放電される。また、バイパス用素子Ｑａ１は、駆動用素子Ｑａ２のドレイン・ソース間の導通状態への変化に際して、抵抗Ｒａに対するバイパスとなる放電用の電流経路を形成して速やかな放電を可能とする。

次に、ｂ接点回路の動作を説明する。発光ダイオード２の入力端子間に電流が流れると発光ダイオード２が発光し、その光を受光したメインフォトダイオードアレイ１０、及び第２のサブフォトダイオードアレイ１２の端子間に光起電力が発生する。この光起電力は、ｂ接点用充放電制御回路１３ｂの内部において、上述のａ接点回路の動作と同様の動作が行われて、駆動用素子Ｑｂ２の両端の出力端子に発生した電位差が第２のスイッチング素子５ｂを構成するディプレッション型のＭＯＳＦＥＴ（Ｑｂ）のゲート、ソース間に入力され、ｂ接点用スイッチング素子５ｂの端子間（ドレイン、ソース間）が開放（ＯＦＦ、ブレイク）される。また、発光ダイオード２への入力が遮断された場合の動作は、上述のａ接点回路における動作と同様であり説明を省略する。

上述したフォトダイオードアレイと、第１及び第２の出力回路の構成において、両回路にそれぞれ発生する光起電力、従って半導体装置３から、第１及び第２のスイッチング素子５ａ，５ｂに、それぞれ出力される電位差は、第１及び第２のサブフォトダイオードアレイ１１，１２によりそれぞれ発生する起電力の大きさに依存している。そこで、図２，図３に模式的に示しているように、第１のサブフォトダイオードアレイ１１の起電力が、第２のサブフォトダイオードアレイ１２の起電力より小さくなるような構成とすることにより、第１のスイッチング素子５ａの動作を、第２のスイッチング素子５ｂの動作よりも遅らすことができる。これは、ＭＯＳＦＥＴのソース・ゲート間の容量を充電する時間を電流、従って電位差で制御することによる。

上述から、半導体リレー１における信号変化は、図４に示すようになる。すなわち、発光ダイオード２への入力信号がＯＦＦからＯＮに変化すると、まずｂ接点がＯＮからＯＦＦ（ブレイク）になり、その時間Δｔの後に、ａ接点がＯＦＦからＯＮ（メイク）となる。この図に示される接点動作は、ブレイク・ビフォア・メイク（ＢＢＭ： Ｂｒｅａｋ Ｂｅｆｏｒｅ Ｍａｋｅ）となっており、両接点がＯＦＦである状態が実現されている。

上述のように、半導体リレー１を構成する半導体装置３においては、スイッチング動作のための光起電力を大規模構成としたメインフォトダイオードアレイ１０から供給し、小規模構成とした両サブフォトダイオードアレイ１１，１２を光起電力調整用に用いるようにすることで、半導体装置３のフォトダイオード素子のレイアウト設計や規模設計が容易となっている。また、大規模のメインフォトダイオードアレイ１０を共通に用いることにより、半導体装置３の規模を大きく拡大することなく所望の半導体装置３を実現できる。また、このような半導体装置３を用いた半導体リレーにおいては、精度良い且つ安定なＢＢＭ動作を実現できる。

次に、本発明の他の実施形態を説明する。本発明の半導体装置３は、図５に示すように、他の半導体装置や電気回路を駆動するための組込用の半導体チップとして用いることができる。また、図６に示すように、発光ダイオード２と半導体装置３とを所定の配置でパッケージングして、発光ダイオード２に信号入力する端子と、半導体リレーをＢＢＭ動作させることができる信号を出力する端子と、を備えた装置として用いることができる。

次に、図７、図８、図９を参照して、半導体装置３の他の実施形態を説明する。図７に示す半導体装置３は、第１のサブフォトダイオードアレイ１１（ａ接点側）を構成するフォトダイオードＰＤａの表面を、光を透過させない物質、例えばアルミニュームの薄膜からなる遮光膜Ｍによって遮光することにより、ａ接点側で発生する電荷量を第２のサブフォトダイオードアレイ１２（ｂ接点側）で発生する電荷量より下げるようにしたものである。このような半導体装置３を半導体リレーに用いると、ａ接点側に流れ込む電流量を下げて、ａ接点の動作時間を遅らせることができ、従ってＢＢＭ動作を実現することができる。

また、図８に示す半導体装置３は、ａ接点側を構成するフォトダイオードＰＤａの表面に、酸化物の蒸着膜などの光の透過を妨げるフィルタＦを構成することにより、上述同様に、ａ接点側で発生する電荷量をｂ接点側で発生する電荷量より下げるようにしたものである。

また、図９に示す半導体装置３は、ａ接点側のフォトダイオードＰＤａを、メインフォトダイオードアレイ１０から離して、上述同様に、ａ接点側で発生する電荷量をｂ接点側で発生する電荷量より下げるようにしたものである。この場合、半導体装置３の使用に当たって、発光ダイオード２は、メインフォトダイオードアレイ１０の近傍に配置される。従って、メインフォトダイオードアレイ１０の近くに配置されている第２のサブフォトダイオードアレイ１２の出力よりも、遠くに配置されている第１のサブフォトダイオードアレイ１１の出力が小さくなる。図１０，図１１は、上述の図９に示した半導体装置３を用いて半導体リレー１を構成した例を示す。図１１に示すように、第１のサブフォトダイオードアレイ１１が発光ダイオード２から離れた配置とされている。

なお、本発明は、上記構成に限られることなく種々の変形が可能である。例えば、半導体装置３又は装置４を用いて半導体リレーを構成する場合、ａ接点、ｂ接点の他にｃ接点を設けることもでき、また、交流電力をＯＮ／ＯＦＦする仕様とすることもできる。

本発明の実施形態に係る半導体リレーの模式的斜視図。 同上半導体リレーの電気回路図。 同上半導体リレーのブロック構成図。 同上半導体リレーの動作を説明する信号変化図。 本発明の他の実施形態に係る半導体装置の模式的斜視図。 本発明のさらに他の実施形態に係る装置の模式的斜視図。 本発明のさらに他の実施形態に係る半導体装置のブロック構成図。 本発明のさらに他の実施形態に係る半導体装置のブロック構成図。 本発明のさらに他の実施形態に係る半導体装置のブロック構成図。 同上半導体装置を用いた半導体リレーの模式的斜視図。 図１０におけるＡ矢視断面図。 従来の半導体リレーの模式的斜視図。 図１２におけるＸ矢視断面図。 同上従来の半導体リレーの動作を説明する信号変化図。 従来の半導体リレーにおける光結合部の模式的断面図。

符号の説明

１ 半導体リレー
２ 発光ダイオード
３ 半導体装置
４ 装置
１０ メインフォトダイオードアレイ
１１ 第１のサブフォトダイオードアレイ
１２ 第２のサブフォトダイオードアレイ
５ａ 第１のスイッチング素子
５ｂ 第２のスイッチング素子
Ｆ フィルタ
ＰＤ，ＰＤａ，ＰＤｂ フォトダイオード
Ｑａ，Ｑａ１，Ｑｂ１ ＭＯＳＦＥＴ（エンハンスメント型）
Ｑｂ，Ｑａ２，Ｑｂ２ ＭＯＳＦＥＴ（ディプレッション型）
Ｒａ，Ｒｂ 抵抗

Claims (7)

1. 複数のフォトダイオードからなるフォトダイオードアレイと前記フォトダイオードアレイに接続されて当該フォトダイオードアレイの出力を外部に出力するための第１の出力回路及び第２の出力回路を備えた半導体装置において、
   前記フォトダイオードアレイは、メインフォトダイオードアレイ、第１のサブフォトダイオードアレイ、及び第２のサブフォトダイオードアレイとにより構成され、
   前記第１の出力回路は、前記メインフォトダイオードアレイに前記第１のサブフォトダイオードアレイ、ディプレッション型のＭＯＳＦＥＴ、及び抵抗を直列接続し、前記抵抗にエンハンスメント型のＭＯＳＦＥＴを並列接続し、前記ディプレッション型のＭＯＳＦＥＴの両端に出力端子を設けて構成され、
   前記第２の出力回路は、前記メインフォトダイオードアレイに前記第２のサブフォトダイオードアレイ、ディプレッション型のＭＯＳＦＥＴ、及び抵抗を直列接続し、前記抵抗にエンハンスメント型のＭＯＳＦＥＴを並列接続し、前記ディプレッション型のＭＯＳＦＥＴの両端に出力端子を設けて構成されていることを特徴とする半導体装置。
2. 前記第１のサブフォトダイオードアレイを構成するフォトダイオードと前記第２のサブフォトダイオードアレイを構成するフォトダイオードの大きさが互いに異なっており、前記両サブフォトダイオードアレイの出力の大きさが異なることを特徴とする請求項１に記載の半導体装置。
3. 前記第１のサブフォトダイオードアレイを構成するフォトダイオード、又は、前記第２のサブフォトダイオードアレイを構成するフォトダイオードが光を透過させない物質によって遮光されており、前記両サブフォトダイオードアレイの出力の大きさが異なることを特徴とする請求項１に記載の半導体装置。
4. 前記第１のサブフォトダイオードアレイを構成するフォトダイオード、又は、前記第２のサブフォトダイオードアレイを構成するフォトダイオードが光の透過を妨げるフィルタによって覆われており、前記両サブフォトダイオードアレイの出力の大きさが異なることを特徴とする請求項１に記載の半導体装置。
5. 前記第１のサブフォトダイオードアレイ、又は、前記第２のサブフォトダイオードアレイの一方が、前記メインフォトダイオードアレイから、より離れた位置に形成されており、前記両サブフォトダイオードアレイの出力の大きさが異なることを特徴とする請求項１に記載の半導体装置。
6. 請求項１乃至請求項５のいずれかに記載の半導体装置と、入力に従って点灯又は消灯する発光ダイオードとを備え、前記半導体装置のフォトダイオードアレイと前記発光ダイオードとが互いに光結合するように配置されていることを特徴とする装置。
7. 請求項１乃至請求項５のいずれかに記載の半導体装置と、入力に従って点灯又は消灯する発光ダイオードと、エンハンスメント形のＭＯＳＦＥＴよりなる第１のスイッチング素子と、デプレッション形のＭＯＳＦＥＴよりなる第２のスイッチング素子と、を備えた半導体リレーであって、
   前記半導体装置のフォトダイオードアレイと前記発光ダイオードとが互いに光結合するように配置され、前記第１のスイッチング素子には前記半導体装置の第１の出力回路の出力端子が接続され、前記第２のスイッチング素子には前記半導体装置の第２の出力回路の出力端子が接続されていることを特徴とする半導体リレー。
   

Images