JP2006127247A - 可変電圧発生回路 - Google Patents

Abstract

【課題】 より少ない抵抗で、必要な出力電圧の調整精度を得ることができる可変電圧発生回路を提供する。
【解決手段】 それぞれ４つの抵抗Ｒが直列接続された第１〜第４の直列抵抗体を含む可変抵抗回路１１，１２，１３，１４がある。第１の可変抵抗回路１１の出力電圧（第１の電圧）として４種類のうちのいずれかを選択する。第１の電圧を分圧する第２の可変抵抗回路１２の出力電圧（第２の電圧）として４種類のうちのいずれかを選択する。第２の電圧を分圧する第３の可変抵抗回路１３の出力電圧（第３の電圧）として４種類のうちのいずれかを選択する。そして、第３の電圧を分圧する第４の可変抵抗回路１４の出力として４種類のうちのいずれかを選択して出力電圧Ｖ_ｏｕｔとする。出力電圧Ｖ_ｏｕｔとして２５６（＝４^４）種類の電圧値のいずれかを選択することができる。
【選択図】 図２

Description

本発明は、電圧値が異なる複数種類の電圧を発生する可変電圧発生回路であって、特に、液晶表示装置を駆動するのに必要な駆動電圧を生成するための電圧を発生するのに適する可変電圧発生回路に関する。

単純マトリクス型の液晶表示パネルを駆動する駆動回路は、走査電極（行電極またはコモン電極とも呼ばれる。）および信号電極（データ電極、列電極またはセグメント電極とも呼ばれる。）に印加する電圧として複数レベルの電圧を発生する必要がある。例えば、駆動法としてＩＡＰＴ（Ｉｍｐｒｏｖｅｄ ＡＬＴ ＆ Ｐｌｅｓｈｋｏ Ｔｅｃｈｎｉｑｕｅ）を用いる場合には、６レベルの電圧が必要である。一般に、複数種類の電圧は、入力電圧を分圧して駆動電圧を作成する駆動電圧生成回路によって作成される（例えば、特許文献１参照。）。駆動電圧生成回路は、入力電圧を昇圧して所望のレベルの駆動電圧を得るための昇圧回路を含むこともある。

特開２００１−４９７６号公報（図１）

液晶表示装置において、輝度調整等のために駆動電圧を変更できるように、駆動電圧生成回路への入力電圧を変更可能な可変電圧発生回路が設けられることがある。そのような可変電圧発生回路は、例えば、図１７に示すように構成される。図１７に示す構成では、基準電圧Ｖ_ｒｅｆと接地レベルとの間に、調整用抵抗（固定抵抗）Ｒ_１、ディジタル可変抵抗回路（以下、電子ボリュームという。）１００および分圧用の２つの抵抗Ｒ_０が設けられている。そして、可変抵抗回路１００の下端の電圧が出力電圧Ｖ_ｏｕｔ１となり、その電圧が２つの抵抗Ｒ_０で分圧された電圧が出力電圧Ｖ_ｏｕｔ２となる。出力電圧Ｖ_ｏｕｔ１，出力電圧Ｖ_ｏｕｔ２は、ボルテージホロア接続された演算増幅器２１，２２を介して駆動電圧生成回路に出力される。

電子ボリューム１００は、図１８に例示するように、多数の抵抗Ｒが直列接続されたものと、外部から与えられる制御信号に応じて、使用する抵抗を選択するための選択回路（スイッチ）３０とを含む。選択回路３０が選択する抵抗の個数を変えることによって、Ｂ点の電位すなわち出力電圧Ｖ_ｏｕｔ１を変更することができる。

電子ボリューム１００に印加される電圧の最大値が１Ｖであるとすると、抵抗Ｒが２５６個使用されている場合には、出力電圧Ｖ_ｏｕｔ１を、約４（１／２５５）ｍＶの間隔で可変することができる。すなわち、電子ボリューム１００において、約４ｍＶの調整精度を得ることができる。

しかし、換言すれば、電子ボリューム１００に印加される電圧の最大値（全ての抵抗Ｒが端子Ａ，Ｂ間で接続される場合の電圧）が例えば１Ｖである場合に、約４ｍＶの調整精度を得るには、２５６個の抵抗Ｒを必要とする。さらに高い調整精度を得るには、より多くの抵抗が必要になる。液晶表示装置を小型化する等の目的で、駆動回路は、可変電圧発生回路および駆動電圧生成回路も含めて１チップＬＳＩに集積化されることが多いが、多数の抵抗Ｒを集積化しようとすると、ＬＳＩのサイズが大きくなる。その結果、液晶表示装置の小型化が阻害される。

そこで、本発明は、より少ない抵抗で、必要な出力電圧の調整精度を得ることができる可変電圧発生回路を提供することを目的とする。

本発明による可変電圧発生回路は、複数の抵抗が直列接続された直列抵抗体が複数段設けられ、直列抵抗体のそれぞれに対応して、直列抵抗体におけるいずれかの抵抗を選択する選択回路が設けられ、複数の直列抵抗体のうち最終段の直列抵抗体を除く直列抵抗体に対応する選択回路が、選択した抵抗の高電位側の電位を次段の直列抵抗体の上端に与えるとともに、選択した抵抗の低電位側の電位を次段の直列抵抗体の下端に与え、最終段の直列抵抗体に対応する選択回路が、選択した抵抗の高電位側の電位を出力電圧として出力することを特徴とする。

選択回路は、複数の抵抗のうちのいずれかの高電位側を演算増幅器を介して次段の直列抵抗体の上端または出力電圧を出力する演算増幅器に接続する第１の選択回路と、複数の抵抗のうちのいずれかの低電位側を演算増幅器を介して次段の直列抵抗体の下端に、または下側基準点に接続する第２の選択回路とを含むように構成されていてもよい。

それぞれの選択回路が対応する直列抵抗体におけるいずれの抵抗を選択するのかを示す２進データの制御データを出力する制御部と、制御データをデコードした制御信号を各選択回路に出力するデコーダとを備え、第１の選択回路が、抵抗の高電位側を次段の直列抵抗体の上端または出力電圧を出力する演算増幅器に接続させる状態と切り離す状態とのいずれかに設定可能であって、複数の抵抗のそれぞれの高電位側に１対１に接続されている接続／遮断回路を含み、第２の選択回路が、抵抗の低電位側を演算増幅器を介して次段の直列抵抗体の下端に、または下側基準点に接続させる状態と切り離す状態とのいずれかに設定可能であって、複数の抵抗のそれぞれの低電位側に１対１に接続されている接続／遮断回路を含み、接続／遮断回路のそれぞれが、デコーダからの制御信号に従って、いずれかの状態に設定するように構成されていてもよい。

初段の直列抵抗体における上端には第１の調整用抵抗を介して基準電圧が印加され、下側基準点は、第２の調整用抵抗を介して接地レベルに接続されているように構成されていてもよい。

本発明によれば、より少ない抵抗で、必要な出力電圧の調整精度を得ることができる効果がある。

（実施の形態１）
以下、本発明の第１の実施の形態を説明する。図１は、本発明による可変電圧発生回路の構成を示す回路構成図である。図１に例示する構成では、基準電圧Ｖ_ｒｅｆと接地レベルとの間に、第１の調整用抵抗（固定抵抗）Ｒ_１、ディジタル可変抵抗回路（以下、電子ボリュームともいう。）１０および第２の調整用抵抗（固定抵抗）Ｒ_２が設けられている。電子ボリューム１０の出力電圧Ｖ_ｏｕｔは、出力電圧Ｖ_ｏｕｔ１として、ボルテージホロア接続された演算増幅器（出力電圧を出力する演算増幅器）２０を介して、例えば液晶表示装置の駆動回路における駆動電圧生成回路に出力される。また、演算増幅器２０の出力電圧Ｖ_ｏｕｔ１が２つの抵抗Ｒ_０で分圧された電圧が出力電圧Ｖ_ｏｕｔ２として駆動電圧生成回路に出力される。そして、電子ボリューム１０の高電位側であるＡ点を上側基準点とし、低電位側であるＢ点を下側基準点とする。また、上側基準点の電位を上側基準レベルといい、下側基準点の電位を下側基準レベルという。

図２は、電子ボリューム１０の構成例を模式的に示す模式図である。図２に示すように、電子ボリューム１０には、それぞれ４つの抵抗Ｒが直列接続された第１〜第４の直列抵抗体を含む回路（以下、可変抵抗回路という。）１１，１２，１３，１４が存在する。本実施の形態では、全ての可変抵抗回路１１，１２，１３，１４における全ての抵抗Ｒの抵抗値は同じである。ただし、全ての抵抗Ｒの抵抗値が同じであることは本発明において必須のことではない。第１の可変抵抗回路１１の上端ＵＴ０の電位は、図１に示すＡ点の電位である。また、第１の可変抵抗回路１１の下端をＵＢ０とする。

そして、第１の可変抵抗回路１１におけるいずれかの抵抗Ｒの上側の電位が第２の可変抵抗回路１２における上端ＵＴ１の電位とされ、下側の電位が第２の可変抵抗回路１２における下端ＵＢ１の電位とされる。つまり、第２の可変抵抗回路１２における上端ＵＴ１および下端ＵＢ１に、４種類の電位のうちのいずれかを任意に設定可能である。図２では、第１の可変抵抗回路１１における上から２番目の抵抗Ｒの電位が第２の可変抵抗回路１２に設定される様子が破線で例示されている。

また、第２の可変抵抗回路１２におけるいずれかの抵抗Ｒの上側の電位が第３の可変抵抗回路１３における上端ＵＴ２の電位とされ、下側の電位が第３の可変抵抗回路１３における下端ＵＢ２の電位とされる。つまり、第３の可変抵抗回路１３における上端ＵＴ２および下端ＵＢ２に、４種類の電位のうちのいずれかを任意に設定可能である。図２では、第２の可変抵抗回路１２における上から２番目の抵抗Ｒの電圧が第３の可変抵抗回路１３に設定される様子が破線で例示されている。

さらに、第３の可変抵抗回路１３におけるいずれかの抵抗Ｒの上側の電位が第４の可変抵抗回路１４における上端ＵＴ３の電位とされ、下側の電位が第４の可変抵抗回路１４における下端ＵＢ３の電位とされる。つまり、第４の可変抵抗回路１４における上端ＵＴ３および下端ＵＢ３に、４種類の電位のうちのいずれかを任意に設定可能である。図２では、第３の可変抵抗回路１３における上から２番目の抵抗Ｒの電圧が第４の可変抵抗回路１４に設定される様子が破線で例示されている。

そして、第４の可変抵抗回路１４におけるいずれかの抵抗Ｒの上側の電位が出力電圧Ｖ_ｏｕｔとして出力される。なお、その抵抗Ｒの下側は、図１におけるＢ点に相当する。また、それぞれの可変抵抗回路１１，１２，１３，１４において、次段の可変抵抗回路に設定される電位または出力電圧を取り出すために抵抗Ｒを選択する選択回路が設けられているが、図２では記載省略されている。

図３〜図６は、第１〜第４の可変抵抗回路１１〜１４の具体的な構成例を示す回路図である。図３は、第１の可変抵抗回路１１の構成例を示す回路図である。図３に示すように、第１の可変抵抗回路１１には、４つの抵抗１１１，１１２，１１３，１１４のそれぞれの上側（高電位側）を選択するか否か決めるための第１〜第４のスイッチ１２１，１２２，１２３，１２４を有する第１の選択回路としての第１のスイッチ回路１２０と、４つの抵抗１１１，１１２，１１３，１１４のそれぞれの下側（低電位側）を選択するか否か決めるための第１〜第４のスイッチ１３１，１３２，１３３，１３４を有する第２の選択回路としての第２のスイッチ回路１３０とが設けられている。スイッチ回路１２０，１３０における各スイッチは、例えばアナログスイッチで形成される。

第１のスイッチ回路１２０における第１〜第４のスイッチ１２１，１２２，１２３，１２４の入力側は、抵抗１１１，１１２，１１３，１１４の上側に１対１に接続され、出力側は、いずれも、ボルテージホロア接続された演算増幅器１４０の入力側に接続されている。そして、第１〜第４のスイッチ１２１，１２２，１２３，１２４において、オン状態では、入力側と出力側とが接続される。演算増幅器１４０の出力側は、第２の可変抵抗回路１２の上端ＵＴ１に接続される。また、第２のスイッチ回路１３０における第１〜第４のスイッチ１３１，１３２，１３３，１３４の入力側は、抵抗１１１，１１２，１１３，１１４の下側に１対１に接続され、出力側は、いずれも、ボルテージホロア接続された演算増幅器１５０の入力側に接続されている。そして、第１〜第４のスイッチ１３１，１３２，１３３，１３４において、オン状態では、入力側と出力側とが接続される。演算増幅器１５０の出力側は、第２の可変抵抗回路１２の下端ＵＢ１に接続される。

なお、４つの抵抗１１１，１１２，１１３，１１４は、図２に示す第１の可変抵抗回路１１における各抵抗Ｒに相当するものである。また、本実施の形態では、第１〜第４のスイッチ１２１，１２２，１２３，１２４のうちのいずれか１つがオン状態に制御され、第１〜第４のスイッチ１３１，１３２，１３３，１３４のうちのいずれか１つがオン状態に制御される。また、第１のスイッチ回路１２０において第ｍ１（ｍ１＝１〜４のいずれか）のスイッチがオン状態になるときには、第２のスイッチ回路１３０においても第ｍ１のスイッチがオン状態になるように制御される。従って、第１のスイッチ回路１２０および第２のスイッチ回路１３０によって、抵抗１１１，１１２，１１３，１１４のうちのいずれかの抵抗が選択され、選択された抵抗の上側の電位と下側の電位とが、第２の可変抵抗回路１２に設定される。なお、第１のスイッチ回路１２０において第ｍ１のスイッチがオン状態になる場合に、第２のスイッチ回路１３０において、第ｐ１（ｐ１＞ｍ１）のスイッチがオン状態になるように制御することもできるように構成してもよい。

図４は、第２の可変抵抗回路１２の構成例を示す回路図である。図４に示すように、第２の可変抵抗回路１２には、４つの抵抗２１１，２１２，２１３，２１４のそれぞれの上側（高電位側）を選択するか否か決めるための第１〜第４のスイッチ２２１，２２２，２２３，２２４を有する第１の選択回路としての第１のスイッチ回路２２０と、４つの抵抗２１１，２１２，２１３，２１４のそれぞれの下側（低電位側）を選択するか否か決めるための第１〜第４のスイッチ２３１，２３２，２３３，２３４を有する第２の選択回路としての第２のスイッチ回路２３０とが設けられている。スイッチ回路２２０，２３０における各スイッチは、例えばアナログスイッチで形成される。

第１のスイッチ回路２２０における第１〜第４のスイッチ２２１，２２２，２２３，２２４の入力側は、抵抗２１１，２１２，２１３，２１４の上側に１対１に接続され、出力側は、いずれも、ボルテージホロア接続された演算増幅器２４０の入力側に接続されている。そして、第１〜第４のスイッチ２２１，２２２，２２３，２２４において、オン状態では、入力側と出力側とが接続される。演算増幅器２４０の出力側は、第３の可変抵抗回路１３の上端ＵＴ２に接続される。また、第２のスイッチ回路２３０における第１〜第４のスイッチ２３１，２３２，２３３，２３４の入力側は、抵抗２１１，２１２，２１３，２１４の下側に１対１に接続され、出力側は、いずれも、ボルテージホロア接続された演算増幅器２５０の入力側に接続されている。そして、第１〜第４のスイッチ２３１，２３２，２３３，２３４において、オン状態では、入力側と出力側とが接続される。演算増幅器２５０の出力側は、第３の可変抵抗回路１３の下端ＵＢ２に接続される。

なお、４つの抵抗２１１，２１２，２１３，２１４は、図２に示す第２の可変抵抗回路１２における各抵抗Ｒに相当するものである。また、第１〜第４のスイッチ２２１，２２２，２２３，２２４のうちのいずれか１つがオン状態に制御され、第１〜第４のスイッチ２３１，２３２，２３３，２３４のうちのいずれか１つがオン状態に制御される。また、第１のスイッチ回路２２０において第ｍ２（ｍ２＝１〜４のいずれか）のスイッチがオン状態になるときには、第２のスイッチ回路２３０においても第ｍ２のスイッチがオン状態になるように制御される。従って、第１のスイッチ回路２２０および第２のスイッチ回路２３０によって、抵抗２１１，２１２，２１３，２１４のうちのいずれかの抵抗が選択され、選択された抵抗の上側の電位と下側の電位とが、第３の可変抵抗回路１３に設定される。なお、第１のスイッチ回路２２０において第ｍ２のスイッチがオン状態になる場合に、第２のスイッチ回路２３０において、第ｐ２（ｐ２＞ｍ２）のスイッチがオン状態になるように制御することもできるように構成してもよい。

図５は、第３の可変抵抗回路１３の構成例を示す回路図である。図５に示すように、第３の可変抵抗回路１３には、４つの抵抗３１１，３１２，３１３，３１４のそれぞれの上側（高電位側）を選択するか否か決めるための第１〜第４のスイッチ３２１，３２２，３２３，３２４を有する第１の選択回路としての第１のスイッチ回路３２０と、４つの抵抗３１１，３１２，３１３，３１４のそれぞれの下側（低電位側）を選択するか否か決めるための第１〜第４のスイッチ３３１，３３２，３３３，３３４を有する第２の選択回路としての第２のスイッチ回路３３０とが設けられている。スイッチ回路３２０，３３０における各スイッチは、例えばアナログスイッチで形成される。

第１のスイッチ回路３２０における第１〜第４のスイッチ３２１，３２２，３２３，３２４の入力側は、抵抗３１１，３１２，３１３，３１４の上側に１対１に接続され、出力側は、いずれも、ボルテージホロア接続された演算増幅器３４０の入力側に接続されている。そして、第１〜第４のスイッチ３２１，３２２，３２３，３２４において、オン状態では、入力側と出力側とが接続される。演算増幅器３４０の出力側は、第４の可変抵抗回路１４の上端ＵＴ３に接続される。また、第２のスイッチ回路３３０における第１〜第４のスイッチ３３１，３３２，３３３，３３４の入力側は、抵抗３１１，３１２，３１３，３１４の下側に１対１に接続され、出力側は、いずれも、ボルテージホロア接続された演算増幅器３５０の入力側に接続されている。そして、第１〜第４のスイッチ３３１，３３２，３３３，３３４において、オン状態では、入力側と出力側とが接続される。演算増幅器３５０の出力側は、第４の可変抵抗回路１４の下端ＵＢ３に接続される。

なお、４つの抵抗３１１，３１２，３１３，３１４は、図２に示す第３の可変抵抗回路１３における各抵抗Ｒに相当するものである。また、本実施の形態では、第１〜第４のスイッチ３２１，３２２，３２３，３２４のうちのいずれか１つがオン状態に制御され、第１〜第４のスイッチ３３１，３３２，３３３，３３４のうちのいずれか１つがオン状態に制御される。また、第１のスイッチ回路３２０において第ｍ３（ｍ３＝１〜４のいずれか）のスイッチがオン状態になるときには、第２のスイッチ回路３３０においても第ｍ３のスイッチがオン状態になるように制御される。従って、第１のスイッチ回路３２０および第２のスイッチ回路３３０によって、抵抗３１１，３１２，３１３，３１４のうちのいずれかの抵抗が選択され、選択された抵抗の上側の電位と下側の電位とが、第４の可変抵抗回路１４に設定される。なお、第１のスイッチ回路３２０において第ｍ３のスイッチがオン状態になる場合に、第２のスイッチ回路３３０において、第ｐ３（ｐ３＞ｍ３）のスイッチがオン状態になるように制御することもできるように構成してもよい。

図６は、第４の可変抵抗回路１４の構成例を示す回路図である。図６に示すように、第４の可変抵抗回路１４には、４つの抵抗４１１，４１２，４１３，４１４のそれぞれの上側（高電位側）を選択するか否か決めるための第１〜第４のスイッチ４２１，４２２，４２３，４２４を有する第１の選択回路としての第１のスイッチ回路４２０と、４つの抵抗４１１，４１２，４１３，４１４のそれぞれの下側（低電位側）を選択するか否か決めるための第１〜第４のスイッチ４３１，４３２，４３３，４３４を有する第２の選択回路としての第２のスイッチ回路４３０とが設けられている。スイッチ回路４２０，４３０における各スイッチは、例えばアナログスイッチで形成される。

第１のスイッチ回路４２０における第１〜第４のスイッチ４２１，４２２，４２３，４２４の入力側は、抵抗４１１，４１２，４１３，４１４の上側に１対１に接続され、出力側は、いずれも、ボルテージホロア接続された演算増幅器２０の入力側に接続されている。そして、第１〜第４のスイッチ４２１，４２２，４２３，４２４において、オン状態では、入力側と出力側とが接続される。また、第２のスイッチ回路４３０における第１〜第４のスイッチ４３１，４３２，４３３，４３４の入力側は、抵抗４１１，４１２，４１３，４１４の下側に１対１に接続され、出力側はＢ点（図１参照）に相当する。

なお、４つの抵抗４１１，４１２，４１３，４１４は、図２に示す第４の可変抵抗回路１４における各抵抗Ｒに相当するものである。また、本実施の形態では、第１〜第４のスイッチ４２１，４２２，４２３，４２４のうちのいずれか１つがオン状態に制御され、第１〜第４のスイッチ４３１，４３２，４３３，４３４のうちのいずれか１つがオン状態に制御される。また、第１のスイッチ回路４２０において第ｍ４（ｍ４＝１〜４のいずれか）のスイッチがオン状態になるときには、第２のスイッチ回路４３０においても第ｍ４のスイッチがオン状態になるように制御される。従って、第１のスイッチ回路４２０および第２のスイッチ回路４３０によって、抵抗４１１，４１２，４１３，４１４のうちのいずれかの抵抗が選択され、選択された抵抗の上側の電圧が出力電圧Ｖ_ｏｕｔとして出力される。なお、第１のスイッチ回路４２０において第ｍ４のスイッチがオン状態になる場合に、第２のスイッチ回路４３０において、第ｐ４（ｐ４＞ｍ４）のスイッチがオン状態になるように制御することもできるように構成してもよい。

図７は、第１〜第４の可変抵抗回路１１〜１４における各スイッチを制御するための構成例を示すブロック図である。例えば、液晶表示装置に組み込まれている制御部としてのＭＰＵ（Micro Processing Unit）４０、または液晶表示装置に対して制御信号や表示データを与える制御部としてのＭＰＵ４０にバス接続されたデコーダ５０が設けられる。データバスの幅は例えば８ビットである。ＭＰＵ４０は、第１〜第４の可変抵抗回路１１〜１４においていずれのスイッチをオン状態にするのかを示す制御データをデコーダ５０に与える。なお、制御部としてのＭＰＵ４０は、例示であって、いずれのスイッチをオン状態にするのかを示す制御データを出力する回路であれば、制御部はＭＰＵ４０に限られない。

デコーダ５０から、第１〜第４の可変抵抗回路１１〜１４におけるそれぞれのスイッチをオン状態にするのかオフ状態にするのかを示す制御状態を指定する制御信号を伝達するための出力信号線が、それぞれのスイッチに接続されている。図３〜図６に示す例では、計３２本の出力信号線がデコーダ５０と電子ボリューム（可変抵抗回路）１０との間に配線されている。

また、ＭＰＵ４０には、可変電圧発生回路の出力電圧を指定するための、具体的には電子ボリューム１０の出力電圧を指定するための電圧指定信号を出力する調整手段（図示せず）が接続されている。調整手段は、例えば、検査員などによって操作される回転型のスイッチであり、スイッチの設定に応じた値の電圧指定信号を出力する。そして、ＭＰＵ４０は、電圧指定信号の値に応じた制御データ（２進データ）をデコーダ５０に出力する。

図８は、ＭＰＵ４０がデコーダ５０に出力する制御データと、デコーダ５０から第１〜第４の可変抵抗回路１１〜１４の各スイッチに出力される３２本の制御信号との関係の一例を示す説明図である。Ｄ７〜Ｄ０の欄内のデータが制御データを示し、スイッチ１２１〜４３４の欄内のデータが制御信号を示す。図８に示す例では、制御データは８ビット構成であり、上位２ビット（Ｄ７およびＤ６）で第１の可変抵抗回路１１における各スイッチの制御状態を指定する。また、次の２ビット（Ｄ５およびＤ４）で第２の可変抵抗回路１２における各スイッチの制御状態を指定する。また、次の２ビット（Ｄ３およびＤ２）で第３の可変抵抗回路１３における各スイッチの制御状態を指定する。そして、下位２ビット（Ｄ１およびＤ０）で第４の可変抵抗回路１４における各スイッチの制御状態を指定する。図８において、スイッチに関する各欄における「１」はオン状態を表し、「０」はオフ状態を表す。

例えば、制御データのＤ７〜Ｄ０が、”１０１０１０１０”である場合には、第１の可変抵抗回路１１においてスイッチ１２２とスイッチ１３２とがオン状態になって、抵抗１１２が選択される。すなわち、抵抗１１２の上側の電位が第２の可変抵抗回路１２の上端ＵＴ１の電位になり、抵抗１１２の下側の電位が第２の可変抵抗回路１２の下端ＵＢ１の電位になる。また、第２の可変抵抗回路１２においてスイッチ２２２とスイッチ２３２とがオン状態になって、抵抗２１２が選択される。すなわち、抵抗２１２の上側の電位が第３の可変抵抗回路１３の上端ＵＴ２の電位になり、抵抗２１２の下側の電位が第３の可変抵抗回路１３の下端ＵＢ２の電位になる。また、第３の可変抵抗回路１３においてスイッチ３２２とスイッチ３３２とがオン状態になって、抵抗３１２が選択される。すなわち、抵抗３１２の上側の電位が第４の可変抵抗回路１４の上端ＵＴ３の電位になり、抵抗３１２の下側の電位が第４の可変抵抗回路１４の下端ＵＢ３の電位になる。

そして、第４の可変抵抗回路１４においてスイッチ４２２とスイッチ４３２とがオン状態になって、抵抗４１２が選択される。すなわち、抵抗４１２の上側の電位が、電子ボリューム１０の出力電圧Ｖ_ｏｕｔになる。

なお、ＭＰＵ４０が、例えば調整手段からの電圧指定信号の値に応じた制御データを出力するので、調整手段の設定を変更することによって、制御データの内容を任意に変えることができる。

また、８ビット構成の制御データにおける２ビットで第１〜第４の可変抵抗回路１１〜１４のそれぞれについてのスイッチをオン状態にするのかオフ状態にするのかの指定を行っていることになるが、８ビットにおけるそれぞれの２ビットの位置は上記の例に限られず、それぞれの２ビットを、８ビット中のどこに割り当ててもよい。

また、本実施の形態では、デコーダ５０から、第１〜第４の可変抵抗回路１１〜１４に対して、それぞれのスイッチをオン状態にするのかオフ状態にするのかを示す制御信号を伝達するための出力信号線が３２本設けられている。すなわち、デコーダ５０から全てのスイッチに対して、１対１に出力信号線が設けられている。しかし、図８に示すように、それぞれの第１〜第４の可変抵抗回路１１〜１４における第１のスイッチ回路に与えられるデータと第２のスイッチ回路に与えられるデータとは同じである。例えば、第１の第４の可変抵抗回路１１に関して、スイッチ１２１〜１２４についてのデータと、スイッチ１３１〜１３４についてのデータとは同じである。従って、デコーダ５０からは１６本の出力信号線を引き出し、デコーダ５０の外でそれぞれの出力信号線を２つに分岐させて、第１〜第４の可変抵抗回路１１〜１４における第１のスイッチ回路と第２のスイッチ回路とに制御信号を与えるように構成してもよい。

以上に説明したように、本実施の形態の電子ボリューム１０では、第１の可変抵抗回路１１において第１の（上側電位の）選択回路、第２の（下側電位の）選択回路ともに４種類のうちのいずれかを選択でき、第１の可変抵抗回路１１の出力電圧（第１の電圧とする。）を任意に選択することができる。また、第１の電圧を分圧する第２の可変抵抗回路１２においても第１の（上側電位の）選択回路、第２の（下側電位の）選択回路ともに４種類のうちのいずれかを選択でき、
第２の可変抵抗回路１２の出力電圧（第２の電圧とする。）を任意に選択することができる。さらに、第２の電圧を分圧する第３の可変抵抗回路１３においても第１の（上側電位の）選択回路、第２の（下側電位の）選択回路ともに４種類のうちのいずれかを選択でき、第３の可変抵抗回路１３の出力電圧（第３の電圧とする。）を任意に選択することができる。そして、第３の電圧を分圧する第４の可変抵抗回路１４においても第１の（上側電位の）選択回路、第２の（下側電位の）選択回路ともに４種類のうちのいずれかを選択でき、第４の可変抵抗回路１４の出力（電子ボリューム１０の出力電圧Ｖ_ｏｕｔ）を任意に選択することができる。

すなわち、電子ボリューム１０の出力電圧Ｖ_ｏｕｔとして少なくとも２５６（＝４^４）種類の電圧値のいずれかを選択することができ、図１７および図１８に示す電子ボリューム１００による調整精度と同程度以上の調整精度を得ることができる。そして、図１７および図１８に示す構成では２５６個の抵抗が必要であったのに対して、本実施の形態では、１６個の抵抗で済ませることができる。なお、本実施の形態では、３２個のスイッチ、デコーダ５０および７個の演算増幅器１４０，１５０，２４０，２５０，３４０，３５０，２０が必要になるが、いずれもトランジスタ回路で形成することができるので、電子ボリューム１０をＬＳＩに集積化する際に、図１７および図１８に示す電子ボリューム１００を集積化する場合に比べて、ＬＳＩチップにおける電子ボリューム１０の専有面積は小さくなる。すなわち、ＬＳＩのサイズを小さくすることができる。また、図１７および図１８に示す電子ボリューム１００を集積化する場合と同程度の専有面積が許容されるのであれば、本実施の形態の場合よりも多くの抵抗を使用することができるので、電圧の調整精度を向上させることができる。

（実施の形態２）
より多くの抵抗を使用すれば、電圧の調整精度を向上させることができるのであるが、一例として、図９に、第１の実施の形態の構成に対して、第５の可変抵抗回路１５を付加した構成を示す。

その場合には、第４の可変抵抗回路１４は、図１０に示すように構成される。第１の実施の形態の第４の可変抵抗回路１４（図６参照）と異なることは、第１の実施の形態では第１のスイッチ回路４２０の出力側が演算増幅器２０に接続され第２のスイッチ回路４３０の出力側がＢ点に相当していたのに対して、本実施の形態では、第１のスイッチ回路４２０の出力側が演算増幅器４４０を介して第５の可変抵抗回路１５の上端ＵＴ４に接続され、第２のスイッチ回路４３０の出力側が演算増幅器４５０を介して第５の可変抵抗回路１５の下端ＵＢ４に接続されることである。

図１１は、第５の可変抵抗回路１５の構成例を示す回路図である。図１１に示すように、第５の可変抵抗回路１５には、４つの抵抗５１１，５１２，５１３，５１４のそれぞれの上側（高電位側）を選択するか否か決めるための第１〜第４のスイッチ５２１，５２２，５２３，５２４を有する第１の選択回路としての第１のスイッチ回路５２０と、４つの抵抗５１１，５１２，５１３，５１４のそれぞれの下側（低電位側）を選択するか否か決めるための第１〜第４のスイッチ５３１，５３２，５３３，５３４を有する第２の選択回路としての第２のスイッチ回路５３０とが設けられている。スイッチ回路５２０，５３０における各スイッチは、例えばアナログスイッチで形成される。なお、抵抗５１１，５１２，５１３，５１４の抵抗値は、第１〜第４の可変抵抗回路１１〜１４における各抵抗の抵抗値と同じである。ただし、抵抗値が同じであることは、本発明において必須のことではない。

第１のスイッチ回路５２０における第１〜第４のスイッチ５２１，５２２，５２３，５２４の入力側は、抵抗５１１，５１２，５１３，５１４の上側に１対１に接続され、出力側は、いずれも、ボルテージホロア接続された演算増幅器２０の入力側に接続されている。そして、第１〜第４のスイッチ５２１，５２２，５２３，５２４において、オン状態では、入力側と出力側とが接続される。また、第２のスイッチ回路５３０における第１〜第４のスイッチ５３１，５３２，５３３，５３４の入力側は、抵抗５１１，５１２，５１３，５１４の下側に１対１に接続され、出力側はＢ点（図１参照）に相当する。

第１〜第４のスイッチ５２１，５２２，５２３，５２４のうちのいずれか１つがオン状態に制御され、第１〜第４のスイッチ５３１，５３２，５３３，５３４のうちのいずれか１つがオン状態に制御される。また、第１のスイッチ回路５２０において第ｍ５（ｍ５＝１〜４のいずれか）のスイッチがオン状態になるときには、第２のスイッチ回路５３０においても第ｍ５のスイッチがオン状態になるように制御される。従って、第１のスイッチ回路５２０および第２のスイッチ回路５３０によって、抵抗５１１，５１２，５１３，５１４のうちのいずれかの抵抗が選択され、選択された抵抗の上側の電圧が出力電圧Ｖ_ｏｕｔとして出力される。なお、第１のスイッチ回路５２０において第ｍ５のスイッチがオン状態になる場合に、第２のスイッチ回路５３０において、第ｐ５（ｐ５＞ｍ５）のスイッチがオン状態になるように制御することもできるように構成してもよい。

本実施の形態の電子ボリューム１０では、第１の可変抵抗回路１１において第１の（上側電位の）選択回路、第２の（下側電位の）選択回路ともに４種類のうちのいずれかを選択でき、第１の可変抵抗回路１１の出力電圧（第１の電圧とする。）を任意に選択することができる。また、第１の電圧を分圧する第２の可変抵抗回路１２においても第１の（上側電位の）選択回路、第２の（下側電位の）選択回路ともに４種類のうちのいずれかを選択でき、第２の可変抵抗回路１２の出力電圧（第２の電圧とする。）を任意に選択することができる。また、第２の電圧を分圧する第３の可変抵抗回路１３においても第１の（上側電位の）選択回路、第２の（下側電位の）選択回路ともに４種類のうちのいずれかを選択でき、第３の可変抵抗回路１３の出力電圧（第３の電圧とする。）を任意に選択することができる。さらに、第３の電圧を分圧する第４の可変抵抗回路１４においても第１の（上側電位の）選択回路、第２の（下側電位の）選択回路ともに４種類のうちのいずれかを選択でき、第４の可変抵抗回路１４の出力電圧（第４の電圧とする。）を任意に選択することができる。そして、第４の電圧を分圧する第５の可変抵抗回路１５においても第１の（上側電位の）選択回路、第２の（下側電位の）選択回路ともに４種類のうちのいずれかを選択でき、第５の可変抵抗回路１５の出力電圧（電子ボリューム１０の出力電圧Ｖ_ｏｕｔ）として４種類のうちのいずれかを任意に選択することができる。すなわち、２０個の抵抗を備えた電子ボリューム１０の出力電圧Ｖ_ｏｕｔとして少なくとも１０２４（＝２^１０）種類の電圧値のいずれかを選択することができる。

本実施の形態でも、第１〜第５の可変抵抗回路１１〜１５における各スイッチを制御するための構成として、図７に示す構成を使用することができる。

なお、第１〜第５の可変抵抗回路１１〜１５を設けたときに、それほど高い調整精度を要求されない場合があることを考慮して、例えば、第５の可変抵抗回路１５を使用しないようにすることができるように構成してもよい。その場合、例えば、ＭＰＵ４０等の指示にもとづいて第１〜第５の可変抵抗回路１１〜１５にイネーブル／ディスエーブル信号を与える回路を設け、第５の可変抵抗回路１５にディスエーブル信号を与えることによって、第４の可変抵抗回路１４から出力電圧Ｖ_ｏｕｔを取り出せるようにしたり、第４の可変抵抗回路１４の出力電圧を第５の可変抵抗回路１５とは異なる回路（例えば固定抵抗、そこから出力電圧Ｖ_ｏｕｔを取り出す）に接続するようにすればよい。

図１２は、本実施の形態において、ＭＰＵ４０がデコーダ５０に出力する制御データと、デコーダ５０から第１〜第５の可変抵抗回路１１〜１５の各スイッチに出力される４０本の制御信号との関係の一例を示す説明図である。図１２に示す例では、制御データは１０ビットで構成される。データバスが８ビット構成である場合には、ＭＰＵ４０からデコーダ５０に出力される制御データとして２バイトが必要になるが、例えば、２バイト目の上位２ビットをＤ９，Ｄ８とし、１バイト目を図１２に示すＤ７〜Ｄ０とすればよい。

図１２に示す例では、１０ビットのうちの上位２ビット（Ｄ９およびＤ８）で第５の可変抵抗回路１５における各スイッチの制御状態を指定する。また、次の２ビット（Ｄ７およびＤ６）で第１の可変抵抗回路１１における各スイッチの制御状態を指定する。次の２ビット（Ｄ５およびＤ４）で第２の可変抵抗回路１２における各スイッチの制御状態を指定する。次の２ビット（Ｄ３およびＤ２）で第３の可変抵抗回路１３における各スイッチの制御状態を指定する。そして、下位２ビット（Ｄ１およびＤ０）で第４の可変抵抗回路１４における各スイッチの制御状態を指定する。図１２において、スイッチに関する各欄における「１」はオン状態を表し、「０」はオフ状態を表す。

なお、１０ビット構成の制御データにおける２ビットずつで第１〜第５の可変抵抗回路１１〜１５のそれぞれについてのスイッチをオン状態にするのかオフ状態にするのかの指定を行っていることになるが、１０ビットにおけるそれぞれの２ビットの位置は上記の例に限られず、それぞれの２ビットを、１０ビット中のどこに割り当ててもよい。

ＭＰＵ４０は、第１の実施の形態の場合と同様に、例えば調整手段からの電圧指定信号の値に応じた制御データを出力する。その結果、調整手段の設定を変更することによって、制御データの内容を任意に変えることができる。従って、電子ボリューム１０の出力電圧Ｖ_ｏｕｔとして少なくとも１０２４（＝２^５）種類の電圧値のいずれかを選択することができる。

また、デコーダ５０から、第１〜第５の可変抵抗回路１１〜１５に対して、それぞれのスイッチをオン状態にするのかオフ状態にするのかを示す制御信号を伝達するための出力信号線が４０本設けられていてもよいが、すなわち、デコーダ５０から全てのスイッチに対して、１対１に出力信号線が設けられていてもよいが、図１２に示すように、第１〜第５の可変抵抗回路１１〜１５における第１のスイッチ回路に与えられるデータと第２のスイッチ回路に与えられるデータとは同じである。従って、デコーダ５０からは２０本の出力信号線を引き出し、デコーダ５０の外でそれぞれの出力信号線を２つに分岐させて、第１〜第５の可変抵抗回路１１〜１５における第１のスイッチ回路と第２のスイッチ回路とに制御信号を与えるように構成してもよい。

（実施の形態３）
上記の各実施の形態では、それぞれの可変抵抗回路（直列抵抗体を含む回路）において直列接続されている抵抗の数として４を例示したが、その数は４に限られない。また、可変抵抗回路の数として４および５を例示したが、その数も、４および５に限られない。すなわち、図１３に示すように、可変抵抗回路の数を任意の数にすることができ、また、可変抵抗回路において直列接続されている抵抗の数を任意の数にすることができる。なお、図１３に示す構成では、（ｎ＋１）個の可変抵抗回路が設けられていることになる。さらに、各可変抵抗回路（直列抵抗体を含む回路）の直列接続されている抵抗の数を、前段とその後に続く可変抵抗回路とで均一にしなくてもよい。

図１４は、可変抵抗回路において直列接続されている抵抗の数を８にした場合の第１の可変抵抗回路１１の構成例を示す回路図である。図８に示すように、第１の可変抵抗回路１１には、８つの抵抗１１１，１１２，１１３，１１４，１１５，１１６，１１７，１１８のそれぞれの上側（高電位側）を選択するか否か決めるための第１〜第８のスイッチ１２１，１２２，１２３，１２４，１２５，１２６，１２７，１２８を有する第１の選択回路としての第１のスイッチ回路１２０と、８つの抵抗１１１，１１２，１１３，１１４，１１５，１１６，１１７，１１８のそれぞれの下側（低電位側）を選択するか否か決めるための第１〜第８のスイッチ１３１，１３２，１３３，１３４，１３５，１３６，１３７，１３８を有する第２の選択回路としての第２のスイッチ回路１３０とが設けられている。スイッチ回路１２０，１３０における各スイッチは、例えばアナログスイッチで形成される。

第１のスイッチ回路１２０における第１〜第８のスイッチ１２１〜１２８の入力側は、抵抗１１１〜１１８の上側に１対１に接続され、出力側は、いずれも、ボルテージホロア接続された演算増幅器１４０の入力側に接続されている。そして、第１〜第８のスイッチ１２１〜１２８において、オン状態では、入力側と出力側とが接続される。演算増幅器１４０の出力側は、第２の可変抵抗回路１２の上端ＵＴ１に接続される。また、第２のスイッチ回路１３０における第１〜第８のスイッチ１３１〜１３８の入力側は、抵抗１１１〜１１８の下側に１対１に接続され、出力側は、いずれも、ボルテージホロア接続された演算増幅器１５０の入力側に接続されている。そして、第１〜第８のスイッチ１３１〜１３８において、オン状態では、入力側と出力側とが接続される。演算増幅器１５０の出力側は、第２の可変抵抗回路１２の下端ＵＢ１に接続される。

上記の各実施の形態の場合と同様に、第１〜第８のスイッチ１２１〜１２８のうちのいずれか１つがオン状態に制御され、第１〜第８のスイッチ１３１〜１３８のうちのいずれか１つがオン状態に制御される。また、第１のスイッチ回路１２０において第ｌ１（ｌ１＝１〜８のいずれか）のスイッチがオン状態になるときには、第２のスイッチ回路１３０においても第ｌ１のスイッチがオン状態になるように制御される。従って、第１のスイッチ回路１２０および第２のスイッチ回路１３０によって、抵抗１１１〜１１８のうちのいずれかの抵抗が選択され、選択された抵抗の上側の電位と下側の電位とが、第２の可変抵抗回路１２に設定される。なお、第１のスイッチ回路１２０において第ｌ１のスイッチがオン状態になる場合に、第２のスイッチ回路１３０において、第ｑ１（ｑ１＞ｌ１）のスイッチがオン状態になるように制御することもできるように構成してもよい。

第ｉ（ｉ：１〜ｎ、ｎは２以上の自然数）の可変抵抗回路の出力電圧が入力される第（ｉ＋１）の可変抵抗回路を、第ｉの可変抵抗回路に対する次段の可変抵抗回路とし、第ｎの可変抵抗回路を最終段の可変抵抗回路とすると、次段の可変抵抗回路（最終段を除く）は、図１４に示す第１の可変抵抗回路１１と同様に構成される。第ｎの可変抵抗回路では、図６や図１１に示す構成と同様に、第１のスイッチ回路の出力側が、いずれも、ボルテージホロア接続された演算増幅器２０の入力側に接続され、第２のスイッチ回路の出力側がＢ点（図１参照）に接続される。

本実施の形態でも、それぞれの可変抵抗回路における各スイッチを制御するための構成として、図７に示す構成を使用することができる。

図１５および図１６は、本実施の形態において、ＭＰＵ４０がデコーダ５０に出力する制御データと、デコーダ５０からそれぞれの可変抵抗回路の各スイッチに出力される制御信号との関係の一例を示す説明図である。ここでは、第１〜第３の可変抵抗回路（３段の可変抵抗回路）が設けられ、それぞれの可変抵抗回路において８つの抵抗が直列接続されている場合を例にする。従って、抵抗の総数は２４であり、スイッチの総数は抵抗の数の倍の４８である。Ｄ７〜Ｄ０およびＤ８の欄内のデータが制御データを示し、スイッチ１２１〜３３８の欄内のデータが制御信号を示す。

また、図１５および図１６において、スイッチ１２１〜１２８は、第１の可変抵抗回路において抵抗の上側を選択する第１のスイッチ回路におけるスイッチであり、スイッチ１３１〜１３８は、第１の可変抵抗回路において抵抗の下側を選択する第２のスイッチ回路におけるスイッチであるとする。スイッチ２２１〜２２８は、第２の可変抵抗回路において抵抗の上側を選択する第１のスイッチ回路におけるスイッチであり、スイッチ２３１〜２３８は、第２の可変抵抗回路において抵抗の下側を選択する第２のスイッチ回路におけるスイッチであるとする。スイッチ３２１〜３２８は、第３の可変抵抗回路において抵抗の上側を選択する第１のスイッチ回路におけるスイッチであり、スイッチ３３１〜３３８は、第３の可変抵抗回路において抵抗の下側を選択する第２のスイッチ回路におけるスイッチであるとする。

そして、ここでは、デコーダ５０からは２４本の出力信号線を引き出し、デコーダ５０の外でそれぞれの出力信号線を２つに分岐させて、第１〜第３の可変抵抗回路における第１のスイッチ回路と第２のスイッチ回路とに制御信号を与えるように構成されている場合を例にする。

第１〜第３の可変抵抗回路のそれぞれにおいて、第１の（上側電位の）選択回路、第２の（下側電位の）選択回路ともに、８種類の電位から１種類の電位を選択させる必要があるので、第１〜第３の可変抵抗回路のそれぞれについて３ビットの制御データが必要である。よって、ＭＰＵ４０からデコーダ５０に出力される制御データは９ビット構成である。図１５および図１６に示す例では、Ｄ７〜Ｄ５の３ビットが第１可変抵抗回路についての制御データに割り当てられ、Ｄ４〜Ｄ２の３ビットが第２可変抵抗回路についての制御データに割り当てられ、Ｄ１，Ｄ０，Ｄ８の３ビットが第３可変抵抗回路についての制御データに割り当てられている。データバスが８ビット構成である場合には、ＭＰＵ４０からデコーダ５０に出力される制御データとして２バイトが必要になるが、例えば、２バイト目の上位１ビットをＤ８とし、１バイト目をＤ７〜Ｄ０とすればよい。

ＭＰＵ４０は、上記の各実施の形態の場合と同様に、例えば調整手段からの電圧指定信号の値に応じた制御データを出力する。その結果、調整手段の設定を変更することによって、制御データの内容を任意に変えることができる。従って、２４個の抵抗を用いて電子ボリューム１０の出力電圧Ｖ_ｏｕｔとして５１２（＝８^３）種類の電圧値のいずれかを選択することができる。

なお、上記の各実施の形態における可変抵抗回路の数と抵抗の数とは例示であって、本発明によれば、可変抵抗回路の数をｎとし、それぞれの可変抵抗回路における抵抗の数を均一にｍとした場合に、ｎ^ｍ（ｎのｍ乗）種類の電圧値のいずれかを選択することができる。また、各可変抵抗回路における抵抗の数を、前段とその後に続く可変抵抗回路とで均一にしなくてもよい。例えば、３段の可変抵抗回路が設置され、それぞれｌ、ｍ、ｎ個の抵抗で構成すれば、ｌ×ｍ×ｎ種類の電圧値のいずれかを選択することができる。また、第１および第２の実施の形態において、図１におけるＡ点の電位とＢ点の電位を、ここでの説明と同様の手段を用いて提供する回路構成（第１の（上側電位の）選択回路と第２の（下側電位の）選択回路とを同一の制御データで制御する構成）もとりうる。

また、多数段の可変抵抗回路を設けたときに、それほど高い調整精度を要求されない場合があることを考慮して、例えば、最終段から１つ以上を使用しないようにすることができるように構成してもよい。その場合、例えば、ＭＰＵ４０等の指示にもとづいて各可変抵抗回路にイネーブル／ディスエーブル信号を与える回路を設け、最終段から１つ以上の可変抵抗回路にディスエーブル信号を与えることによって、最終段から１つ以上の可変抵抗回路に対する前段の可変抵抗回路から出力電圧Ｖ_ｏｕｔを取り出せるようにしたり、最終段から１つ以上の可変抵抗回路に対する前段の可変抵抗回路の出力電圧を、それより後段の可変抵抗回路とは異なる回路（例えば固定抵抗、そこから出力電圧Ｖ_ｏｕｔを取り出す）に接続するようにすればよい。

上記の各実施の形態によれば、駆動電圧を生成するための電圧を発生する可変電圧発生回路を備えた液晶表示装置等の表示装置であって、可変電圧発生回路において、複数の抵抗が直列接続された直列抵抗体が複数段設けられ、かつ、直列抵抗体のそれぞれに対応して、直列抵抗体におけるいずれかの抵抗を選択する選択回路が設けられ、複数の直列抵抗体のうち最終段の直列抵抗体を除く直列抵抗体に対応する選択回路が、選択した抵抗の高電位側の電位を次段の直列抵抗体の上端に与えるとともに、選択した抵抗の低電位側の電位を次段の直列抵抗体の下端に与え、最終段の直列抵抗体に対応する選択回路が、選択した抵抗の高電位側の電位を出力電圧として出力するように構成されたことを特徴とし、駆動電圧をきめ細かく調整することができたり、可変電圧発生回路を含むＩＣによる駆動回路のチップサイズを小さくすることができる表示装置を提供することができる。

本発明による可変電圧発生回路は、液晶表示装置を駆動するのに必要な駆動電圧を生成するための電圧を発生するのに適するが、本発明による可変電圧発生回路を、複数種類の電圧を必要とする他の用途に使用することもできる。

本発明による可変電圧発生回路の構成を示す回路構成図。 第１の実施の形態の構成例を模式的に示す模式図。 第１の可変抵抗回路の構成例を示す回路図。 第２の可変抵抗回路の構成例を示す回路図。 第３の可変抵抗回路の構成例を示す回路図。 第４の可変抵抗回路の構成例を示す回路図。 可変抵抗回路における各スイッチを制御するための構成例を示すブロック図。 第１の実施の形態におけるＭＰＵがデコーダに出力する制御データと制御信号との関係の一例を示す説明図。 第２の実施の形態の構成例を模式的に示す模式図。 第４の可変抵抗回路の他の構成例を示す回路図。 第５の可変抵抗回路の構成例を示す回路図。 第２の実施の形態におけるＭＰＵがデコーダに出力する制御データと制御信号との関係の一例を示す説明図。 第３の実施の形態の構成例を模式的に示す模式図。 第１の可変抵抗回路の他の構成例を示す回路図。 第３の実施の形態におけるＭＰＵがデコーダに出力する制御データと制御信号との関係の一例を示す説明図。 第３の実施の形態におけるＭＰＵがデコーダに出力する制御データと制御信号との関係の一例を示す説明図。 一般的な可変電圧発生回路の構成を示す回路図。 一般的な電子ボリュームの構成を示す回路図。

符号の説明

１０ ディジタル可変抵抗回路（電子ボリューム）
１１ 第１の可変抵抗回路
１２ 第２の可変抵抗回路
１３ 第３の可変抵抗回路
１４ 第４の可変抵抗回路
１５ 第５の可変抵抗回路
１１１〜１１８、２１１〜２１４、３１１〜３１４、４１１〜４１４、５１１〜５１４ 抵抗
１２０，２２０，３２０，４２０，５２０ 第１のスイッチ回路
１３０，２３０，３３０，４３０，５３０ 第２のスイッチ回路
２０，１４０，１５０，２４０，２５０，３４０，３５０，４４０，４５０ 演算増幅器

Claims (4)

1. 複数種類の電圧値の電圧を出力することが可能な可変電圧発生回路において、
   複数の抵抗が直列接続された直列抵抗体が複数段設けられ、
   直列抵抗体のそれぞれに対応して、直列抵抗体におけるいずれかの抵抗を選択する選択回路が設けられ、
   複数の直列抵抗体のうち最終段の直列抵抗体を除く直列抵抗体に対応する選択回路は、選択した抵抗の高電位側の電位を次段の直列抵抗体の上端に与えるとともに、選択した抵抗の低電位側の電位を次段の直列抵抗体の下端に与え、
   最終段の直列抵抗体に対応する選択回路は、選択した抵抗の高電位側の電位を出力電圧として出力する
   ことを特徴とする可変電圧発生回路。
2. 選択回路は、複数の抵抗のうちのいずれかの高電位側を演算増幅器を介して次段の直列抵抗体の上端または出力電圧を出力する演算増幅器に接続する第１の選択回路と、複数の抵抗のうちのいずれかの低電位側を演算増幅器を介して次段の直列抵抗体の下端に、または下側基準点に接続する第２の選択回路とを含む
   請求項１記載の可変電圧発生回路。
3. それぞれの選択回路が対応する直列抵抗体におけるいずれの抵抗を選択するのかを示す２進データの制御データを出力する制御部と、制御データをデコードした制御信号を各選択回路に出力するデコーダとを備え、
   第１の選択回路は、抵抗の高電位側を次段の直列抵抗体の上端または出力電圧を出力する演算増幅器に接続させる状態と切り離す状態とのいずれかに設定可能であって、複数の抵抗のそれぞれの高電位側に１対１に接続されている接続／遮断回路を含み、
   第２の選択回路は、抵抗の低電位側を演算増幅器を介して次段の直列抵抗体の下端に、または下側基準点に接続させる状態と切り離す状態とのいずれかに設定可能であって、複数の抵抗のそれぞれの低電位側に１対１に接続されている接続／遮断回路を含み、
   前記接続／遮断回路のそれぞれは、前記デコーダからの制御信号に従って、いずれかの前記状態に設定する
   請求項２記載の可変電圧発生回路。
4. 初段の直列抵抗体における上端には第１の調整用抵抗を介して基準電圧が印加され、
   下側基準点は、第２の調整用抵抗を介して接地レベルに接続されている
   請求項１、２または３記載の可変電圧発生回路。

Images