JP2006122264A - Game machine, and detecting method and program of fraudulent action in game machine - Google Patents

Game machine, and detecting method and program of fraudulent action in game machine Download PDF

Info

Publication number
JP2006122264A
JP2006122264A JP2004313144A JP2004313144A JP2006122264A JP 2006122264 A JP2006122264 A JP 2006122264A JP 2004313144 A JP2004313144 A JP 2004313144A JP 2004313144 A JP2004313144 A JP 2004313144A JP 2006122264 A JP2006122264 A JP 2006122264A
Authority
JP
Japan
Prior art keywords
memory module
power supply
backup power
semiconductor element
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004313144A
Other languages
Japanese (ja)
Other versions
JP4293608B2 (en
Inventor
Takashi Shibagaki
貴司 柴垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympia KK
Original Assignee
Olympia KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympia KK filed Critical Olympia KK
Priority to JP2004313144A priority Critical patent/JP4293608B2/en
Publication of JP2006122264A publication Critical patent/JP2006122264A/en
Application granted granted Critical
Publication of JP4293608B2 publication Critical patent/JP4293608B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Slot Machines And Peripheral Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent the exchange and tampering of a memory module ROM. <P>SOLUTION: Power supply from the backup power source is not carried out when the memory module is removed from the processing section by carrying out power supply from a backup power source 2b to a real time clock (RTC) 2c present in a processing section 2 via the memory module 3 (a wiring 3c). Whether or not the memory module is removed from the processing section can be sensed, by checking the flag of the RTC 2c at the time of energizing and confirming whether or not the voltage is lowered at the time of power-off. A fraudulent action can be suppressed by informing an error or stopping a game when the memory module is determined to be removed. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

この発明は、スロットマシン等の遊技機に関し、特に記憶素子(ROM)の交換・記憶素子(ROM)の改ざん等の不正行為を防止できる遊技機及び遊技機における不正行為の検知方法並びにプログラムに関する。   The present invention relates to a gaming machine such as a slot machine, and more particularly to a gaming machine capable of preventing illegal acts such as replacement of a storage element (ROM) and tampering of a storage element (ROM), a fraud detection method in the gaming machine, and a program.

スロットマシンやパチンコ機などの遊技機はマイコン(CPU)を内蔵していて、抽選・入賞・払い出し・演出の制御をプログラムで実現している。この種の遊技機は、遊技者の操作を受けて内部抽選及び該抽選結果に応じた入賞判定を行うとともに、入賞に応じて遊技媒体の払い出し制御を行うメイン基板と、メイン基板からコマンドを受けて内部抽選の結果を報知したり各種演出を行うサブ基板とを備えている。   A gaming machine such as a slot machine or a pachinko machine has a built-in microcomputer (CPU), and controls lottery, winning, payout, and production by a program. This type of gaming machine receives an operation from the player, performs an internal lottery and a prize determination according to the lottery result, and controls a game medium payout control according to the prize, and receives a command from the main board. And a sub-board for notifying the result of the internal lottery and performing various effects.

メイン基板のプログラムは遊技を直接制御する重要なものである。改ざん等を受けないようにメイン基板はその全体が封印されている。サブ基板のプログラムは液晶表示装置やスピーカ、表示ランプなどの演出表示装置を制御して遊技者に入賞等を報知するものであるが、さらに、出玉の獲得割合の重みを制御するようにしている遊技機がある(例えばアシストタイム(AT):一定ゲーム間に特定の小役を台自体が何らかのアクションを伴ってユーザに教えたりする)。具体的には、上述のように出玉を得るための指示を液晶表示装置に表示して遊技者がその指示に従って操作すれば容易に出玉を得られるようにしている。   The main board program is important to directly control the game. The entire main board is sealed so as not to be tampered with. The sub board program controls the display device such as the liquid crystal display device, the speaker, and the display lamp to notify the player of the winning etc., and further controls the weight of the winning rate. There is a gaming machine (for example, assist time (AT): the table itself teaches the user with some action during a certain game). Specifically, as described above, an instruction for obtaining a ball is displayed on the liquid crystal display device so that the player can easily obtain the ball if the player operates according to the instruction.

このように、メイン基板やサブ基板は抽選・入賞・払い出し・演出の制御をプログラムで実現している。各基板のプログラムは遊技に関する重要な制御を行っている。   In this way, the main board and the sub board realize the lottery, winning, payout, and production control by the program. The program for each board performs important control related to the game.

CPUとプログラムなどを格納するROMなどの記憶素子(以下、メモリ又は半導体メモリと記す)を1枚の基板に装着することが多いが、近年の遊技機においては、演出の多様化により画像や音のデータが増大する傾向にあり、特にサブ基板において多くのメモリが使用されるようになってきている。これら大容量のメモリを簡便に扱う方法として、メモリのパッケージの形状をDIP→SOP→SSOPと小型化するとともに、これらを簡易な方法で基板に組み込むために複数のメモリを搭載した基板(以下、ROMモジュール又はメモリモジュールと呼ぶ)を使用するようになってきた(DIP:Dual In-line Package:平たい長方形のパッケージの両方の長辺に外部入出力用のピンを並べたパッケージ方式としてはポピュラーなもの。SOP:Small Outline Package:表面実装用のパッケージ方式で、DIPのフラットタイプにあたる。SSOP:Shrink Small Out-Line Package:SOPのリードピッチを縮小したパッケージ)   A storage element such as a ROM for storing a CPU and a program (hereinafter referred to as a memory or a semiconductor memory) is often mounted on a single board. However, in recent gaming machines, images and sounds are generated due to diversification of effects. In particular, a large number of memories are used in the sub-board. As a method for easily handling these large-capacity memories, the size of the memory package is reduced to DIP → SOP → SSOP, and a board (hereinafter referred to as “multiple memories”) is mounted in order to incorporate these into the board by a simple method. ROM modules or memory modules have been used (DIP: Dual In-line Package: a popular package system with external input / output pins arranged on both long sides of a flat rectangular package. SOP: Small Outline Package: Surface mounting package method, equivalent to DIP flat type SSOP: Shrink Small Out-Line Package: Package with reduced SOP lead pitch)

また、ROMの挿抜には工具類が必要であることから、取り扱いを容易にするという観点でメモリモジュールをボードtoボードコネクタ等を利用してメイン基板やサブ基板上に接続して使用することがある。   In addition, since tools are required to insert and remove the ROM, it is possible to connect the memory module to the main board or sub board using a board-to-board connector or the like from the viewpoint of easy handling. is there.

遊技機のCPUを制御しているプログラムに手を加え、不正に出玉を得ようとするものがいる。自己に有利なようにプログラムを改ざんしたROMを不正にメイン基板やサブ基板に装着するのである。あるいは、サブ基板のROMを不正に交換して、例えばAT機能を自己に有利なように改ざんするのである。   There are some that try to get a ball out illegally by modifying the program that controls the CPU of the gaming machine. A ROM whose program has been tampered with in an advantageous manner is illegally attached to the main board or sub board. Alternatively, the ROM of the sub board is illegally exchanged, and for example, the AT function is altered so as to be advantageous to itself.

ところで、スロットマシンやパチンコ機のような遊技機は法律による規制を受けていて、このため各基板のプログラムは関係機関による事前の検定及び承認を受ける必要があり、勝手に改変することは許されていない。各基板に搭載されるプログラム、具体的にはROMの内容は関係機関への申請時に決定され、同じ機種の遊技機のROMの内容は常に同一であることが求められている。   By the way, gaming machines such as slot machines and pachinko machines are regulated by law, and therefore the program for each board needs to be subject to prior verification and approval by the relevant organizations, and can be altered without permission. Not. The program mounted on each board, specifically, the content of the ROM is determined at the time of application to the related organizations, and the content of the ROM of the same type of gaming machine is always required to be the same.

しかし、不正な手段を用いてROMが交換され、プログラムの内容が変更されることがあった。このような不正行為による損害はかなりの額に上りホールの経営を圧迫するとともに、社会問題にもなりつつある。   However, the ROM may be exchanged using illegal means and the contents of the program may be changed. The damage caused by such fraudulent acts is squeezing up the hall management and becoming a social problem.

本発明の目的は斯かる課題を解決するためになされたものであり、メモリモジュールを交換して行うROM交換・ROM改ざん等の不正行為を防止できる遊技機及び遊技機における不正行為の検知方法並びにプログラムを提供することを目的とする。   SUMMARY OF THE INVENTION An object of the present invention is to solve such a problem, and is a gaming machine capable of preventing fraudulent acts such as ROM exchange and ROM tampering performed by exchanging memory modules, a fraud detection method in the gaming machine, and The purpose is to provide a program.

この発明は、基板と、前記基板上に搭載された記憶素子とを含んで構成され、CPUを含む処理部に着脱可能なメモリモジュールを備える遊技機において、
電源切断時に電力を供給するためのバックアップ電源と、前記処理部に搭載されて前記バックアップ電源から電力の供給を受ける半導体素子と、前記メモリモジュールの取り外しの有無を判定する判定部と、を備え、
前記バックアップ電源から前記半導体素子への電力の供給線の少なくとも一部は前記メモリモジュール内を経由するように配置され、
前記半導体素子は、電源電圧が低下したときにそのことを示すフラグをセットするか又は信号を出力し、
前記判定部は、電源投入時に前記半導体素子の前記フラグ又は信号に基づき前記メモリモジュールの取り外しの有無を判定するものである。
The present invention relates to a gaming machine that includes a substrate and a storage element mounted on the substrate, and includes a memory module that can be attached to and detached from a processing unit including a CPU.
A backup power source for supplying power when the power is turned off, a semiconductor element mounted on the processing unit and receiving power supply from the backup power source, and a determination unit for determining whether or not the memory module is removed,
At least a part of a power supply line from the backup power source to the semiconductor element is disposed so as to pass through the memory module;
The semiconductor element sets a flag indicating that when the power supply voltage drops or outputs a signal,
The determination unit determines whether or not the memory module is removed based on the flag or signal of the semiconductor element when power is turned on.

前記バックアップ電源を前記処理部に搭載するときは、前記バックアップ電源から前記半導体素子への電力の供給線を、少なくとも一度は前記バックアップ電源から前記メモリモジュールに入り、前記メモリモジュールを経由して前記処理部に戻り、前記半導体素子に接続されるように配置する。   When the backup power supply is mounted on the processing unit, a power supply line from the backup power supply to the semiconductor element enters the memory module at least once from the backup power supply, and the processing is performed via the memory module. Returning to the section, it is arranged so as to be connected to the semiconductor element.

前記バックアップ電源を前記メモリモジュールに搭載することもできる。この場合、前記バックアップ電源から前記半導体素子への電力の供給線を、前記メモリモジュールから前記処理部に入り、前記半導体素子に接続されるように配置する。   The backup power supply can be mounted on the memory module. In this case, a power supply line from the backup power source to the semiconductor element is arranged so as to enter the processing unit from the memory module and be connected to the semiconductor element.

前記フラグがセットされているか又は前記信号が出力されていたとき前記メモリモジュールの取り外しが有ったと判定し、エラー報知又は遊技停止のうちの少なくともいずれかを行うようにしてもよい。   When the flag is set or the signal is output, it may be determined that the memory module has been removed, and at least one of error notification and game stop may be performed.

この発明が適用されるメモリモジュールは、基板と、前記基板上に搭載された記憶素子と、前記処理部と電気的に接続するためのコネクタとを備え、前記コネクタは、電源切断時に電力を供給するために前記処理部に搭載されたバックアップ電源からの電力の供給線と接続する第1端子と、前記処理部に搭載された半導体素子への電力の供給線と接続する第2端子とを含み、前記基板上で前記第1端子と前記第2端子が接続されていることを特徴とするものである。   A memory module to which the present invention is applied includes a substrate, a storage element mounted on the substrate, and a connector for electrically connecting to the processing unit, and the connector supplies power when the power is turned off. A first terminal connected to a power supply line from a backup power source mounted on the processing unit, and a second terminal connected to a power supply line to a semiconductor element mounted on the processing unit. The first terminal and the second terminal are connected on the substrate.

この発明が適用されるメモリモジュールは、基板と、前記基板上に搭載された記憶素子と、前記処理部と電気的に接続するためのコネクタと、前記処理部に搭載された半導体素子へ電源切断時に電力を供給するためのバックアップ電源とを備え、前記コネクタは、前記半導体素子へ電力を供給するために前記処理部に設けられた電力の供給線と接続する端子を含み、前記端子に前記バックアップ電源が接続されていることを特徴とするものである。   A memory module to which the present invention is applied includes a substrate, a storage element mounted on the substrate, a connector for electrically connecting to the processing unit, and a power supply to the semiconductor element mounted on the processing unit A backup power supply for supplying power sometimes, and the connector includes a terminal connected to a power supply line provided in the processing unit for supplying power to the semiconductor element, and the backup power supply to the terminal A power supply is connected.

この発明は、CPUを含む処理部と、基板及び前記基板上に搭載された記憶素子とを含んで構成され、前記処理部に着脱可能なメモリモジュールと、電源切断時に電力を供給するためのバックアップ電源と、前記バックアップ電源から電力の供給を受ける半導体素子と、を備え、前記メモリモジュールを取り外したときに前記バックアップ電源から前記半導体素子への電力供給が停止されるように構成された遊技機において不正行為を検知する方法であって、
前記半導体素子において電源電圧が低下したときにそのことを示すフラグをセットするか又は信号を出力し、
電源投入時に前記半導体素子の前記フラグ又は信号を調べ、前記フラグがセットされているか又は前記信号が出力されていたときとき、不正行為と判定するものである。
The present invention includes a processing unit including a CPU, a substrate and a memory element mounted on the substrate, a memory module that can be attached to and detached from the processing unit, and a backup for supplying power when the power is turned off. A gaming machine comprising: a power source; and a semiconductor element that receives power supply from the backup power source, wherein the power supply from the backup power source to the semiconductor element is stopped when the memory module is removed. A method of detecting fraud,
When a power supply voltage is lowered in the semiconductor element, a flag indicating that is set or a signal is output,
When the power is turned on, the flag or signal of the semiconductor element is checked, and when the flag is set or the signal is output, it is determined that it is an illegal act.

この発明は上記方法をCPUに実行させるためのプログラムである。
この発明に係るプログラムは、例えば、記録媒体に記録される。
媒体には、例えば、EPROMデバイス、フラッシュメモリデバイス、フレキシブルディスク、ハードディスク、磁気テープ、光磁気ディスク、CD(CD−ROM、Video−CDを含む)、DVD(DVD−Video、DVD−ROM、DVD−RAMを含む)、ROMカートリッジ、バッテリバックアップ付きのRAMメモリカートリッジ、フラッシュメモリカートリッジ、不揮発性RAMカートリッジ等を含む。
The present invention is a program for causing a CPU to execute the above method.
The program according to the present invention is recorded on a recording medium, for example.
Examples of the medium include EPROM device, flash memory device, flexible disk, hard disk, magnetic tape, magneto-optical disk, CD (including CD-ROM and Video-CD), DVD (DVD-Video, DVD-ROM, DVD- RAM), ROM cartridge, RAM memory cartridge with battery backup, flash memory cartridge, nonvolatile RAM cartridge, and the like.

また、電話回線等の有線通信媒体、マイクロ波回線等の無線通信媒体等の通信媒体を含む。インターネットもここでいう通信媒体に含まれる。   In addition, a communication medium such as a wired communication medium such as a telephone line and a wireless communication medium such as a microwave line is included. The Internet is also included in the communication medium here.

媒体とは、何等かの物理的手段により情報(主にデジタルデータ、プログラム)が記録されているものであって、コンピュータ、専用プロセッサ等の処理装置に所定の機能を行わせることができるものである。   A medium is a medium in which information (mainly digital data, a program) is recorded by some physical means, and allows a processing device such as a computer or a dedicated processor to perform a predetermined function. is there.

本発明によれば、処理部にある半導体素子へのバックアップ電源の供給をメモリモジュールを介して行い、メモリモジュールが処理部から外された場合にバックアップ電源の供給がなくなるようにし、そして、電源投入時に半導体素子の内容が電源断時と同じかどうかを確認することでメモリモジュールが処理部から外されたかどうか検知することができる。メモリモジュールが外されたと判定されたとき、エラー報知を行ったり、遊技を停止することで不正行為を抑止することができる。   According to the present invention, the backup power is supplied to the semiconductor element in the processing unit via the memory module so that the backup power is not supplied when the memory module is removed from the processing unit, and the power is turned on. Sometimes it is possible to detect whether the memory module has been removed from the processing unit by checking whether the content of the semiconductor element is the same as when the power is turned off. When it is determined that the memory module has been removed, fraudulent acts can be suppressed by notifying an error or stopping the game.

発明の実施の形態1.
この発明の実施の形態に係る遊技機について図面を参照して説明する。
図1は遊技機(スロットマシン、回胴式遊技機とも呼ばれる)の正面図である。
スロットマシン10で遊技を楽しもうとする遊技者は、まずメダル貸機(図示しない)等から遊技媒体であるメダルを借り、メダル投入装置のメダル投入口100に直接メダルを入れる。メダル投入口100は、スロットマシン10の正面で略中央の高さに設けられている。
Embodiment 1 of the Invention
A gaming machine according to an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a front view of a gaming machine (also called a slot machine or a spinning cylinder gaming machine).
A player who wants to enjoy a game with the slot machine 10 first borrows a medal as a game medium from a medal lending machine (not shown) or the like, and inserts a medal directly into the medal insertion slot 100 of the medal insertion device. The medal slot 100 is provided at a substantially central height in front of the slot machine 10.

スロットマシン10は、四角箱状の筐体11を有する。前記筐体11の中央部及び上部には、遊技者側に向かって臨む四角窓状の表示窓12が形成されている。そして、この中央部の表示窓12の中央には、三個の回転リール40の図柄61を見ることができる図柄表示窓13が形成されている。ベットスイッチ16は、回転リール40の下方に位置するスイッチであって、メダル投入口100に連続してメダル投入をして貯留させた貯留メダル数を減じてメダル投入に代える。精算スイッチ17は、回転リールの斜め下方に位置するスイッチであって、貯留した投入メダルを払い出す。スタートスイッチ30は回転リール40の斜め下方に位置するレバーであって、遊技メダルの投入若しくはベットスイッチ16の投入を条件に、リールユニット60の駆動を開始させる。ストップスイッチ50は、リールユニット60の駆動を停止させるためのものである。リールユニット60は、三個の回転リール40とから構成されている。そして、各回転リール40は、合成樹脂からなる回転ドラムと、この回転ドラムの周囲に貼付されるテープ状のリールテープ42とを備えている。このリールテープ42の外周面には、複数個(例えば21個)の図柄61が表示されている。62は各種の演出を行うための液晶表示部である。   The slot machine 10 has a square box-shaped housing 11. A square window-like display window 12 facing the player side is formed at the center and upper part of the casing 11. A symbol display window 13 through which the symbols 61 of the three rotary reels 40 can be seen is formed at the center of the display window 12 at the center. The bet switch 16 is a switch located below the rotary reel 40, and reduces the number of stored medals inserted and stored in the medal insertion slot 100 to replace the medal insertion. The settlement switch 17 is a switch located obliquely below the rotating reel, and pays out the stored inserted medal. The start switch 30 is a lever positioned obliquely below the rotary reel 40 and starts driving the reel unit 60 on condition that a game medal is inserted or the bet switch 16 is inserted. The stop switch 50 is for stopping the driving of the reel unit 60. The reel unit 60 is composed of three rotating reels 40. Each rotating reel 40 includes a rotating drum made of a synthetic resin and a tape-like reel tape 42 attached around the rotating drum. On the outer peripheral surface of the reel tape 42, a plurality of (for example, 21) symbols 61 are displayed. Reference numeral 62 denotes a liquid crystal display unit for performing various effects.

スロットマシン10の内部には、後述のように、スロットマシン10の全体の動作を制御するための制御装置が内蔵されている。制御装置は、CPUを中心に構成され、ROM、RAM、I/O等を備えている。そして、CPU(処理部)が遊技者の操作を受けてROM(記憶部)に記憶されたプログラムを読み込むことで動作させるものであり、具体的には、スタートスイッチ30及びストップスイッチ50の操作に基づき回転リール40の回転及び停止を制御するとともに、ランプやスピーカ等の表示を制御する。CPUが動作する際に必要な一時的なデータなどはRAM(一般にRAMは揮発性メモリであり、その電源断によりデータは原則失われるが、本遊技機においてはその一部又は全部についてバッテリなどのバックアップ電源が用意されていることがあり、この場合は電源断でもデータは失われない)に記憶される。CPUはROMに記録されたプログラムに従って所定の動作を行うとともに、処理に必要な一時的なデータをRAMに記録するとともに記録されたデータを必要に応じて読み出して参照する。   Inside the slot machine 10, a control device for controlling the overall operation of the slot machine 10 is incorporated as will be described later. The control device is configured around a CPU and includes a ROM, a RAM, an I / O, and the like. The CPU (processing unit) is operated by reading a program stored in a ROM (storage unit) in response to the player's operation. Specifically, the CPU (processing unit) is operated by the start switch 30 and the stop switch 50. Based on this, the rotation and stop of the rotary reel 40 are controlled, and the display of lamps, speakers, and the like are controlled. Temporary data necessary for the CPU to operate is RAM (generally RAM is a volatile memory, and data is lost in principle when the power is turned off. A backup power supply may be prepared, and in this case, data is not lost even if the power is turned off. The CPU performs a predetermined operation in accordance with a program recorded in the ROM, records temporary data necessary for processing in the RAM, and reads out and refers to the recorded data as necessary.

スタートスイッチ30は、前述のように回転リール40の斜め下方に位置するレバーであって、遊技メダルの投入若しくはベットスイッチ16の投入を条件に、または、入賞判定に応じて得られる「再遊技(Replay)」時には前遊技からの所定時間経過を条件に、リールユニット60の駆動を開始させるためのものである。   The start switch 30 is a lever that is positioned obliquely below the rotary reel 40 as described above. The start switch 30 can be obtained on the condition that a game medal is inserted or the bet switch 16 is inserted or according to a winning determination. "Replay)" is to start driving the reel unit 60 on condition that a predetermined time has elapsed since the previous game.

ストップスイッチ50は、前述のようにリールユニット60の駆動を停止させるためのものである。具体的には、ストップスイッチ50は、各回転リール40に対応した三個のスイッチから構成され、各回転リール40の下方に1個ずつ配置されているものである。回転リール40に対応したストップスイッチ50の操作により、当該対応した回転リール40の回転を停止するように設定されている。   The stop switch 50 is for stopping the driving of the reel unit 60 as described above. Specifically, the stop switch 50 includes three switches corresponding to each rotary reel 40, and one stop switch 50 is disposed below each rotary reel 40. The operation of the stop switch 50 corresponding to the rotating reel 40 is set to stop the rotation of the corresponding rotating reel 40.

メダルの投入若しくはベットスイッチ16の投入を条件に、または、前記「再遊技(Replay)」時には前遊技から所定時間経過を条件に、スタートスイッチ30を操作すると、リールユニット60が駆動され、三個の回転リール40が回転を開始する。その後、ストップスイッチ50の一個を操作すると、当該対応する回転リール40の回転が停止する。そして、ストップスイッチ50を三個全て操作すると、三個の回転リール40の回転が全て停止する。このとき、表示窓13の有効入賞ライン上に、予め設定された図柄61が停止すると入賞と判定され、図示しないホッパーユニットを介して所定枚数のメダルが払い出される。なお、メダルを払い出す代わりに、クレジットしてもよい。   When the start switch 30 is operated on the condition that the medal is inserted or the bet switch 16 is inserted, or on the condition that a predetermined time elapses from the previous game at the time of the “replay”, the reel unit 60 is driven, and the three The rotary reel 40 starts to rotate. Thereafter, when one of the stop switches 50 is operated, the rotation of the corresponding rotary reel 40 is stopped. When all three stop switches 50 are operated, the rotation of the three rotary reels 40 is stopped. At this time, if a predetermined symbol 61 on the effective pay line of the display window 13 stops, it is determined that the winning is made, and a predetermined number of medals are paid out through a hopper unit (not shown). In addition, you may credit instead of paying out medals.

図2はスロットマシン10の電気的な概略構造を示すブロック図である。この図において電源系統についての表示は省略されている。スロットマシン10は、その主要な処理装置としてメイン基板1とこれからコマンドを受けて動作するサブ基板2とを備える。なお、少なくともメイン基板1は、外部から接触不能となるようにケース内部に収容され、これら基板を取り外す際に痕跡が残るように封印処理が施されている。   FIG. 2 is a block diagram showing an electrical schematic structure of the slot machine 10. In this figure, the display about the power supply system is omitted. The slot machine 10 includes a main substrate 1 and a sub-substrate 2 that operates in response to commands from the main substrate 1 as main processing devices. At least the main substrate 1 is accommodated inside the case so that it cannot be contacted from the outside, and a sealing process is performed so that traces remain when the substrates are removed.

メイン基板1は、遊技者の操作を受けて内部抽選を行ったり、リールの回転・停止やメダルの払い出しなどの処理を行うためのものである。メイン基板1は、予め設定されたプログラムに従って制御動作を行うCPUと、前記プログラムを記憶する記憶手段であるROMおよび処理結果などを一時的に記憶するRAMを含む。   The main board 1 is for performing an internal lottery in response to a player's operation, and processing such as reel rotation / stop and medal payout. The main board 1 includes a CPU that performs a control operation according to a preset program, a ROM that is a storage unit that stores the program, and a RAM that temporarily stores processing results and the like.

サブ基板2は、メイン基板1からコマンド信号を受けて内部抽選の結果を報知したり各種演出を行うためのものである。サブ基板2は、前記コマンド信号に応じた予め設定されたプログラムに従って制御動作を行うCPUと、前記プログラムを記憶する記憶手段であるROMおよび処理結果などを一時的に記憶するRAMを含む。コマンドの流れはメイン基板1からサブ基板2への一方のみであり、逆にサブ基板2からメイン基板1へコマンド等が出されることはない。また、サブ基板2はROMなどの半導体メモリを搭載したメモリモジュール3を備えている。なお、メイン基板1にメモリモジュールを備えていてもよい。   The sub-board 2 is for receiving a command signal from the main board 1 and notifying the result of the internal lottery and performing various effects. The sub-board 2 includes a CPU that performs a control operation according to a preset program corresponding to the command signal, a ROM that is a storage unit that stores the program, and a RAM that temporarily stores processing results and the like. The flow of commands is only one from the main board 1 to the sub board 2, and conversely, no command or the like is issued from the sub board 2 to the main board 1. Further, the sub-board 2 includes a memory module 3 on which a semiconductor memory such as a ROM is mounted. The main board 1 may be provided with a memory module.

メイン基板1にはスタートスイッチ30,ストップスイッチ50,リール駆動部70,リール位置検出回路71、ホッパー駆動部80、ホッパー81及びホッパー81から払い出されたメダルの枚数を数えるためのメダル検出部82が接続されている。サブ基板2には液晶表示装置62の制御基板200、スピーカ201、LED基板202などの周辺基板(ローカル基板)が接続されている。   The main board 1 includes a start switch 30, a stop switch 50, a reel drive unit 70, a reel position detection circuit 71, a hopper drive unit 80, a hopper 81, and a medal detection unit 82 for counting the number of medals paid out from the hopper 81. Is connected. A peripheral board (local board) such as a control board 200 of the liquid crystal display device 62, a speaker 201, and an LED board 202 is connected to the sub board 2.

図3にメモリモジュール3をサブ基板(処理部)2に装着した状態を示す。
このメモリモジュール3は、メモリモジュールの基板3bと、これに搭載されるひとつ又は複数の半導体メモリ(ROM)3aと、メモリモジュール3をサブ基板2に電気的に接続するためのメモリモジュール3側のコネクタ6とを備える。サブ基板2にはメモリモジュール3と電気的接続を行うためのコネクタ2aが設けられている。コネクタ2aはメモリモジュール3のコネクタ6と結合する。図3の例では、メモリモジュール3はサブ基板2に対して垂直になるようにコネクタ2aに取り付けられる。
FIG. 3 shows a state where the memory module 3 is mounted on the sub-board (processing unit) 2.
The memory module 3 includes a memory module substrate 3b, one or a plurality of semiconductor memories (ROM) 3a mounted thereon, and a memory module 3 side for electrically connecting the memory module 3 to the sub-substrate 2. And a connector 6. The sub-board 2 is provided with a connector 2a for electrical connection with the memory module 3. The connector 2 a is coupled with the connector 6 of the memory module 3. In the example of FIG. 3, the memory module 3 is attached to the connector 2 a so as to be perpendicular to the sub-board 2.

本発明の実施の形態1に係るメモリモジュールと処理部(サブ基板)の接続図を図4に示す。同図は本発明の実施の形態1の動作を説明するために必要な部分のみを示し、サブ基板2上のCPUやメモリモジュール3上のROMの表示や、アドレス信号やデータ信号の表示を省略している。   FIG. 4 shows a connection diagram between the memory module and the processing unit (sub board) according to the first embodiment of the present invention. This figure shows only the parts necessary for explaining the operation of the first embodiment of the present invention, omitting the display of the CPU on the sub-board 2 and the ROM on the memory module 3, and the display of address signals and data signals. is doing.

図4において、2bは電源切断時に電力を供給するためのバックアップ電源である。バックアップ電源2bは、リチウム電池等の二次電池であるが、本発明は二次電池に限定されない。一次電池やコンデンサなどの蓄電器であってもよい。2cはバックアップ電源から電力の供給を受けるリアルタイムクロックIC(半導体素子。以下、RTCと記す)である。RTC2cは市販のICであって、例えば、年・月・日・曜日・時・分・秒のカレンダー機能やカウンタ機能とともに、時刻アラーム・インターバルタイマー・時刻変更割り込みなどの機能を備えるものである。2dはメモリモジュール3の取り外しの有無を判定する判定部である。判定部2dはRTC2cからデータやフラグの内容を読み出したり、RTC2cにデータを書き込んだり、フラグをセット又はリセットすることができる。判定部2dは、例えば所定のプログラムで動作する図示しないCPUで実現される。判定部2dはメモリモジュール3の取り外しの有無を判定する以外にも、バックアップ電源2bの劣化を判断することもある。2eは基板の電源(直流電圧)VDDを受けてバックアップ電源2bに供給し充電を行うとともに、電源断のバックアップ時にバックアップ電源2bの電流が電源VDDに逆流しないようにするためのダイオードである。   In FIG. 4, 2b is a backup power source for supplying power when the power is turned off. The backup power source 2b is a secondary battery such as a lithium battery, but the present invention is not limited to the secondary battery. A battery such as a primary battery or a capacitor may be used. Reference numeral 2c denotes a real-time clock IC (semiconductor element; hereinafter referred to as RTC) that receives power from a backup power source. The RTC 2c is a commercially available IC, and has, for example, a calendar function and a counter function for year, month, date, day of the week, hour, minute, and second, and functions such as a time alarm, an interval timer, and a time change interrupt. A determination unit 2d determines whether or not the memory module 3 is removed. The determination unit 2d can read the contents of data and flags from the RTC 2c, write data to the RTC 2c, and set or reset the flags. The determination unit 2d is realized by a CPU (not shown) that operates according to a predetermined program, for example. In addition to determining whether or not the memory module 3 has been removed, the determination unit 2d may determine the deterioration of the backup power source 2b. Reference numeral 2e denotes a diode that receives the power supply (DC voltage) VDD of the substrate and supplies it to the backup power supply 2b for charging, and also prevents the current of the backup power supply 2b from flowing back to the power supply VDD at the time of power-off backup.

図4においてバックアップ電源2bはサブ基板(処理部)2に搭載されているが、バックアップ電源2bからRTC2cへの電力の供給線の少なくとも一部はメモリモジュール3内を経由するように配置されている。すなわち、バックアップ電源2bからRTC2cへの電力の供給線は、まずバックアップ電源2bからコネクタ2aの端子2a−1に接続され、この端子に対応するコネクタ6の端子6−1に接触することによりメモリモジュール3に入る。電力の供給線は、コネクタ6の端子6−2とコネクタ2aの端子2a−2を経由して再びサブ基板2に戻り、RTC2cの電源端子に接続されている。コネクタ6の端子6−1と端子6−2はメモリモジュール3内において配線3cにより接続されている。   In FIG. 4, the backup power source 2 b is mounted on the sub-board (processing unit) 2, but at least a part of the power supply line from the backup power source 2 b to the RTC 2 c is arranged so as to pass through the memory module 3. . That is, the power supply line from the backup power source 2b to the RTC 2c is first connected from the backup power source 2b to the terminal 2a-1 of the connector 2a, and then contacts the terminal 6-1 of the connector 6 corresponding to this terminal, thereby the memory module. Enter 3. The power supply line returns to the sub-board 2 again via the terminal 6-2 of the connector 6 and the terminal 2a-2 of the connector 2a, and is connected to the power supply terminal of the RTC 2c. The terminals 6-1 and 6-2 of the connector 6 are connected in the memory module 3 by wiring 3c.

参考のため図9に従来のバックアップ電源2bとRTC2c間の接続を示す。従来はこれらが直接接続されていて、メモリモジュール3を経由することはなかった。   For reference, FIG. 9 shows a conventional connection between the backup power supply 2b and the RTC 2c. Conventionally, these are directly connected and do not go through the memory module 3.

本発明の実施の形態1に係る装置/方法は、サブ基板(処理部)2上にある半導体素子(RTC)2cへのバックアップ電源の供給をメモリモジュール3を介して行い、メモリモジュール3がサブ基板2から外された場合にはRTC2cへのバックアップ電源の供給がなくなるようにし、そして、電源投入時にRTCの内部フラグを調べ、電源断時にバックアップ電源の供給が停止したかどうかを確認することでメモリモジュール3がサブ基板2から外されたかどうか確認することを特徴とする。RTC2cはその内部にフラグレジスタを持ち、少なくともその1ビットは電源電圧が低下したときにセットされるフラグ(VLF(Voltage Low Flag)ビット)である。VLFビットがセット(=1)であることは、電源電圧の低下などによって計時データ等が消失している可能性があることを意味し、レジスタ等を初期設定することが推奨されている。   The apparatus / method according to Embodiment 1 of the present invention supplies backup power to the semiconductor element (RTC) 2c on the sub-substrate (processing unit) 2 via the memory module 3, and the memory module 3 By removing the backup power supply to the RTC 2c when it is removed from the board 2, the internal flag of the RTC is checked when the power is turned on, and it is confirmed whether the backup power supply is stopped when the power is turned off. It is characterized in that it is confirmed whether or not the memory module 3 has been removed from the sub-board 2. The RTC 2c has a flag register therein, and at least one bit thereof is a flag (VLF (Voltage Low Flag) bit) set when the power supply voltage is lowered. The fact that the VLF bit is set (= 1) means that time-measured data or the like may be lost due to a decrease in power supply voltage or the like, and it is recommended to initialize the registers and the like.

メモリモジュール3が外されていなければ電源バックアップは正常に行われており、電源投入時において内部フラグのVLFビットはセットされていない(=0)はずである。VLFビットがセットされているとすればメモリモジュール3が外された可能性があると判断できる(バックアップ電源2bが劣化したときも同様の現象が生じるが、この場合も不正行為検知と同様にエラー報知する必要があるので、バックアップ電源劣化の場合も含めて以下に述べる処理を行っても問題は生じない)。   If the memory module 3 is not removed, the power backup is performed normally, and the VLF bit of the internal flag should not be set (= 0) when the power is turned on. If the VLF bit is set, it can be determined that the memory module 3 may have been removed (the same phenomenon occurs when the backup power supply 2b is deteriorated, but in this case as well, an error is detected in the same manner as fraud detection. Since it is necessary to notify, there is no problem even if the processing described below is performed including the case of backup power supply deterioration).

図5に電源スイッチをオンにしたときの処理フローチャートを示し、図6乃至図8に動作説明図を示す。これらの図を参照して発明の実施の形態1の動作を説明する。
電源スイッチがオンのとき、図6に太線で示すように電源VDDがRAM2cに供給されるとともにバックアップ電源2bを充電している。
電源VDDの電圧が低下すると、図7に太線で示すようにRTC2cに対してバックアップ電源2bから電力が供給される。したがって、電源スイッチがオフにされたとしても、RTC2cのフラグ(VLFビット)がセットされることはない。
FIG. 5 shows a processing flowchart when the power switch is turned on, and FIG. 6 to FIG. The operation of the first embodiment of the invention will be described with reference to these drawings.
When the power switch is on, the power supply VDD is supplied to the RAM 2c and the backup power supply 2b is charged as shown by a thick line in FIG.
When the voltage of the power supply VDD decreases, power is supplied from the backup power supply 2b to the RTC 2c as shown by a thick line in FIG. Therefore, even if the power switch is turned off, the flag (VLF bit) of the RTC 2c is not set.

次に、電源スイッチがオンになると電源電圧が上昇し速やかに規定値に達する。その際に通常はリセット信号が発生し、その後の期間においてCPU等は初期動作を開始する。初期動作のひとつとして図5の処理を行う。   Next, when the power switch is turned on, the power supply voltage rises and quickly reaches the specified value. At that time, a reset signal is usually generated, and the CPU or the like starts an initial operation in the subsequent period. The process shown in FIG. 5 is performed as one of the initial operations.

すなわち、RTC2cのフラグレジスタを調べ(S10)、VLFビットがセットされているかどうか調べる(S11)。VLFビットがセットされていないとき(NO)、RTC2cが電源断中もバッテリバックアップされたことを意味するから、メモリモジュール3が取り外されず、かつ、バックアップ電源2bが正常であると判断できる。これは正常状態であるので通常の起動処理を行う(S13)。   That is, the RTC 2c flag register is checked (S10), and it is checked whether the VLF bit is set (S11). When the VLF bit is not set (NO), it means that the battery is backed up even when the power of the RTC 2c is cut off. Therefore, it can be determined that the memory module 3 is not removed and the backup power supply 2b is normal. Since this is a normal state, normal activation processing is performed (S13).

これに対し、電源断の期間においてメモリモジュール3が交換されると(メモリモジュールのROMを有効にするには電源切断時に交換する必要がある)、図8に示すようにメモリモジュール3が外された時点でRTC2cへの電力の供給が絶たれる。バックアップ電源2bからRTC2cへの電力の供給線の少なくとも一部はメモリモジュール3内を経由するように配置されているためである。図8の状態になるとRTC2cのVLFビットがセット(=1)され、再度電源が供給されても当該ビットがリセット(=0)されることはない。その結果、S11の判定結果はYESとなり、エラー処理を行い、メモリモジュール3が交換されたことを報知する(S13)。これ以降は通常の起動処理を行わないので、遊技を行うことができなくなる。なお、電源断の期間以外でもVLFビットのセットを検出したときにエラー処理を行うようにしてもよい。   On the other hand, when the memory module 3 is replaced during the power-off period (it is necessary to replace the ROM of the memory module when the power is turned off), the memory module 3 is removed as shown in FIG. At that time, the power supply to the RTC 2c is cut off. This is because at least a part of the power supply line from the backup power supply 2b to the RTC 2c is arranged so as to pass through the memory module 3. In the state of FIG. 8, the VLF bit of the RTC 2c is set (= 1), and even if power is supplied again, the bit is not reset (= 0). As a result, the determination result in S11 is YES, error processing is performed, and notification is made that the memory module 3 has been replaced (S13). After this, the normal activation process is not performed, so that the game cannot be performed. Note that error processing may be performed when a VLF bit set is detected even during a period other than the power-off period.

発明の実施の形態1によれば、メモリモジュールを介して半導体素子(RTC)へのバックアップ電源の供給を行い、メモリモジュールが処理部(サブ基板)から外された場合に半導体素子へのバックアップ電源の供給が遮断されるようにし、バックアップ不良を発生させる。電源投入時には判定部により半導体素子のフラグのチェックが行われるため、メモリモジュールが外された場合にはバックアップ不良を検出することになり、メモリモジュールが外された可能性があると判断し、エラー状態などに移行して遊技を停止させる。当該エラー状態に、バックアップ電源の劣化によるバックアップ不良という意味とともに、メモリモジュールが外されたという意味を持たせるようにした。以上のような構成により、メモリモジュールの交換を検知しエラー報知することにより、ROMの不正な交換という不正行為を抑止することが可能になる。   According to the first embodiment of the present invention, backup power is supplied to the semiconductor element (RTC) via the memory module, and the backup power supply to the semiconductor element is removed when the memory module is removed from the processing unit (sub-board). The supply of data is cut off and a backup failure occurs. When the power is turned on, the flag of the semiconductor element is checked by the determination unit, so if the memory module is removed, a backup failure will be detected, and it is determined that the memory module may have been removed, causing an error. Transition to the state and stop the game. The error state has a meaning that the memory module is removed as well as a backup failure due to deterioration of the backup power supply. With the configuration as described above, it is possible to suppress an illegal act of illegal replacement of the ROM by detecting the replacement of the memory module and notifying an error.

なお、以上の説明において、バックアップ電源の供給の受ける半導体素子としてリアルタイムクロックIC(RTC)を例にとり説明を加えたが、これは一例であって他の半導体素子を使用することもできる。例えば、電源低下時にこれを検出して信号(例えばリセット信号)を出力するICを用いるとともに、例えばレジスタや不揮発性メモリ(EEPROMなど)によりその出力を電源投入時まで保持するようにしてもよい。   In the above description, a real-time clock IC (RTC) has been described as an example of a semiconductor element that is supplied with backup power, but this is only an example, and other semiconductor elements can be used. For example, it is possible to use an IC that detects this when the power is lowered and outputs a signal (for example, a reset signal), and holds the output until the power is turned on, for example, by a register or a nonvolatile memory (EEPROM, etc.).

発明の実施の形態2.
発明の実施の形態1ではバックアップ電源2bをサブ基板2に搭載したが、本発明はこれに限定されない。例えば、図10に示すようにメモリモジュール3にバックアップ電源2cを搭載するようにしてもよい。図10の構成でもバックアップ電源2bからRTC2cへの電力の供給線の少なくとも一部をメモリモジュール3内を経由するように配置することができる。図10の構成でも発明の実施の形態1と同様の作用効果を奏する。
Embodiment 2 of the Invention
In Embodiment 1 of the present invention, the backup power supply 2b is mounted on the sub-board 2, but the present invention is not limited to this. For example, a backup power supply 2c may be mounted on the memory module 3 as shown in FIG. Even in the configuration of FIG. 10, at least a part of the power supply line from the backup power supply 2 b to the RTC 2 c can be arranged so as to pass through the memory module 3. The configuration of FIG. 10 also provides the same operational effects as those of the first embodiment.

本発明は、以上の実施の形態に限定されることなく、特許請求の範囲に記載された発明の範囲内で、種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることは言うまでもない。   The present invention is not limited to the above embodiments, and various modifications can be made within the scope of the invention described in the claims, and these are also included in the scope of the present invention. Needless to say.

また、本明細書において、部とは必ずしも物理的手段を意味するものではなく、各部の機能が、ソフトウェアによって実現される場合も包含する。さらに、一つの部の機能が、二つ以上の物理的手段により実現されても、若しくは、二つ以上の部の機能が、一つの物理的手段により実現されてもよい。   Further, in the present specification, the term “unit” does not necessarily mean a physical means, but includes a case where the function of each unit is realized by software. Furthermore, the function of one part may be realized by two or more physical means, or the function of two or more parts may be realized by one physical means.

遊技機(スロットマシン)の正面図である。It is a front view of a gaming machine (slot machine). 遊技機のブロック図である。It is a block diagram of a gaming machine. メモリモジュールを処理部(サブ基板)に取り付けた状態を示す斜視図である。It is a perspective view which shows the state which attached the memory module to the process part (sub board | substrate). 発明の実施の形態1に係るバックアップ電源系統を示すブロック図である。It is a block diagram which shows the backup power supply system which concerns on Embodiment 1 of invention. 発明の実施の形態1に係る電源スイッチのオン時の処理フローチャートである。It is a process flowchart at the time of ON of the power switch which concerns on Embodiment 1 of invention. 発明の実施の形態1の動作を説明するためのブロック図である(電源入、バックアップ電源非作動時)。It is a block diagram for demonstrating operation | movement of Embodiment 1 of invention (at the time of a power supply ON and a backup power supply non-operation). 発明の実施の形態1の動作を説明するためのブロック図である(電源断、バックアップ電源作動時)。It is a block diagram for demonstrating operation | movement of Embodiment 1 of invention (at the time of a power-off and backup power supply operation | movement). 発明の実施の形態1の動作を説明するためのブロック図である(電源断時にメモリモジュールを取り外した状態)。It is a block diagram for demonstrating the operation | movement of Embodiment 1 of invention (the state which removed the memory module at the time of a power failure). 従来のバックアップ電源系統を示すブロック図である。It is a block diagram which shows the conventional backup power supply system. 発明の実施の形態2に係るバックアップ電源系統を示すブロック図である。It is a block diagram which shows the backup power supply system which concerns on Embodiment 2 of invention.

符号の説明Explanation of symbols

1 メイン基板
2 サブ基板
2a コネクタ
2a−1 第1端子
2a−2 第2端子
2b バックアップ電源
2c RTC(半導体素子)
2d 判定部
2e ダイオード
3 メモリモジュール
3a 記憶素子(半導体メモリ、ROM)
3b メモリモジュール基板
3c メモリモジュール内のバックアップ電力の供給線
6 コネクタ
6−1 第1端子
6−2 第2端子
10 スロットマシン
11 筐体
12 表示窓
13 図柄表示窓
16 ベットスイッチ
17 精算スイッチ
30 スタートスイッチ
40 回転リール
42 リールテープ
50 ストップスイッチ
60 リールユニット
61 図柄
62 液晶表示部
70 リール駆動部
71 リール位置検出回路
80 ホッパー駆動部
81 ホッパー
82 メダル検出部
100 メダル投入口
200 液晶制御基板
201 スピーカ
202 LED基板
304 メダル払い出し口
311 メダル受け部(下皿)
DESCRIPTION OF SYMBOLS 1 Main board | substrate 2 Sub board | substrate 2a Connector 2a-1 1st terminal 2a-2 2nd terminal 2b Backup power supply 2c RTC (semiconductor element)
2d determination unit 2e diode 3 memory module 3a storage element (semiconductor memory, ROM)
3b Memory module substrate 3c Backup power supply line in memory module 6 Connector 6-1 First terminal 6-2 Second terminal 10 Slot machine 11 Housing 12 Display window 13 Symbol display window 16 Bet switch 17 Checkout switch 30 Start switch 40 Reel 42 Reel Tape 50 Stop Switch 60 Reel Unit 61 Symbol 62 Liquid Crystal Display Unit 70 Reel Drive Unit 71 Reel Position Detection Circuit 80 Hopper Drive Unit 81 Hopper 82 Medal Detection Unit 100 Medal Insertion Port 200 Liquid Crystal Control Board 201 Speaker 202 LED Board 304 Medal payout slot 311 Medal receiving part (lower plate)

Claims (6)

基板と、前記基板上に搭載された記憶素子とを含んで構成され、CPUを含む処理部に着脱可能なメモリモジュールを備える遊技機において、
電源切断時に電力を供給するためのバックアップ電源と、前記処理部に搭載されて前記バックアップ電源から電力の供給を受ける半導体素子と、前記メモリモジュールの取り外しの有無を判定する判定部と、を備え、
前記バックアップ電源から前記半導体素子への電力の供給線の少なくとも一部は前記メモリモジュール内を経由するように配置され、
前記半導体素子は、電源電圧が低下したときにそのことを示すフラグをセットするか又は信号を出力し、
前記判定部は、電源投入時に前記半導体素子の前記フラグ又は信号に基づき前記メモリモジュールの取り外しの有無を判定することを特徴とする遊技機。
In a gaming machine that includes a substrate and a memory element mounted on the substrate, and includes a memory module that can be attached to and detached from a processing unit including a CPU.
A backup power source for supplying power when the power is turned off, a semiconductor element mounted on the processing unit and receiving power supply from the backup power source, and a determination unit for determining whether or not the memory module is removed,
At least a part of a power supply line from the backup power source to the semiconductor element is disposed so as to pass through the memory module;
The semiconductor element sets a flag indicating that when the power supply voltage drops or outputs a signal,
The game machine according to claim 1, wherein the determination unit determines whether or not the memory module is removed based on the flag or signal of the semiconductor element when power is turned on.
前記バックアップ電源は前記処理部に搭載され、
前記バックアップ電源から前記半導体素子への電力の供給線は、少なくとも一度は前記バックアップ電源から前記メモリモジュールに入り、前記メモリモジュールを経由して前記処理部に戻り、前記半導体素子に接続されるように配置されたことを特徴とする請求項1記載の遊技機。
The backup power supply is mounted on the processing unit,
The power supply line from the backup power source to the semiconductor element is at least once entered the memory module from the backup power source, returns to the processing unit via the memory module, and is connected to the semiconductor element. The gaming machine according to claim 1, wherein the gaming machine is arranged.
前記バックアップ電源は前記メモリモジュールに搭載され、
前記バックアップ電源から前記半導体素子への電力の供給線は、前記メモリモジュールから前記処理部に入り、前記半導体素子に接続されるように配置されたことを特徴とする請求項1記載の遊技機。
The backup power supply is mounted on the memory module,
The gaming machine according to claim 1, wherein a power supply line from the backup power source to the semiconductor element enters the processing unit from the memory module and is connected to the semiconductor element.
前記フラグがセットされているか又は前記信号が出力されていたとき前記メモリモジュールの取り外しが有ったと判定し、エラー報知又は遊技停止のうちの少なくともいずれかを行うことを特徴とする請求項1乃至請求項3いずれかに記載の遊技機。   2. The apparatus according to claim 1, wherein when the flag is set or the signal is output, it is determined that the memory module has been removed, and at least one of error notification and game stop is performed. The gaming machine according to claim 3. CPUを含む処理部と、基板及び前記基板上に搭載された記憶素子とを含んで構成され、前記処理部に着脱可能なメモリモジュールと、電源切断時に電力を供給するためのバックアップ電源と、前記バックアップ電源から電力の供給を受ける半導体素子と、を備え、前記メモリモジュールを取り外したときに前記バックアップ電源から前記半導体素子への電力供給が停止されるように構成された遊技機において不正行為を検知する方法であって、
前記半導体素子において電源電圧が低下したときにそのことを示すフラグをセットするか又は信号を出力し、
電源投入時に前記半導体素子の前記フラグ又は信号を調べ、前記フラグがセットされているか又は前記信号が出力されていたとき、不正行為と判定することを特徴とする遊技機における不正行為の検知方法。
A processing unit including a CPU, a substrate and a memory element mounted on the substrate; a memory module that is removable from the processing unit; a backup power source for supplying power when the power is turned off; A semiconductor device that receives power from a backup power supply, and detects fraud in a gaming machine configured to stop power supply from the backup power supply to the semiconductor device when the memory module is removed. A way to
When a power supply voltage is lowered in the semiconductor element, a flag indicating that is set or a signal is output,
A method of detecting fraudulent behavior in a gaming machine, wherein the flag or signal of the semiconductor element is examined at power-on, and when the flag is set or the signal is output, the fraudulent behavior is determined.
CPUを含む処理部と、基板及び前記基板上に搭載された記憶素子とを含んで構成され、前記処理部に着脱可能なメモリモジュールと、電源切断時に電力を供給するためのバックアップ電源と、前記バックアップ電源から電力の供給を受ける半導体素子と、を備え、前記メモリモジュールを取り外したときに前記バックアップ電源から前記半導体素子への電力供給が停止されるように構成された遊技機において不正行為を検知する方法をCPUに実行させるためのプログラムであって、
前記半導体素子は、電源電圧が低下したときにそのことを示すフラグをセットするか又は信号を出力し、
電源投入時に前記半導体素子の前記フラグ又は信号を調べ、前記フラグがセットされているか又は前記信号が出力されていたとき、不正行為と判定することをCPUに実行させるためのプログラム。
A processing unit including a CPU, a substrate and a memory element mounted on the substrate; a memory module that is removable from the processing unit; a backup power source for supplying power when the power is turned off; A semiconductor device that receives power from a backup power supply, and detects fraud in a gaming machine configured to stop power supply from the backup power supply to the semiconductor device when the memory module is removed. A program for causing a CPU to execute a method for performing
The semiconductor element sets a flag indicating that when the power supply voltage drops or outputs a signal,
A program for causing the CPU to check the flag or signal of the semiconductor element when power is turned on and to determine that the flag is set or the signal is output when the flag is set or the signal is output.
JP2004313144A 2004-10-27 2004-10-27 Game machine Active JP4293608B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004313144A JP4293608B2 (en) 2004-10-27 2004-10-27 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004313144A JP4293608B2 (en) 2004-10-27 2004-10-27 Game machine

Publications (2)

Publication Number Publication Date
JP2006122264A true JP2006122264A (en) 2006-05-18
JP4293608B2 JP4293608B2 (en) 2009-07-08

Family

ID=36717543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004313144A Active JP4293608B2 (en) 2004-10-27 2004-10-27 Game machine

Country Status (1)

Country Link
JP (1) JP4293608B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007325832A (en) * 2006-06-09 2007-12-20 Taiyo Elec Co Ltd Rotary-drum type game machine
JP2008228797A (en) * 2007-03-16 2008-10-02 Sankyo Co Ltd Game machine
JP2010227599A (en) * 2010-06-15 2010-10-14 Taiyo Elec Co Ltd Reel type game machine
JP2014124283A (en) * 2012-12-26 2014-07-07 Fujishoji Co Ltd Game machine

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007325832A (en) * 2006-06-09 2007-12-20 Taiyo Elec Co Ltd Rotary-drum type game machine
JP4590518B2 (en) * 2006-06-09 2010-12-01 タイヨーエレック株式会社 Revolving machine
JP2008228797A (en) * 2007-03-16 2008-10-02 Sankyo Co Ltd Game machine
JP2010227599A (en) * 2010-06-15 2010-10-14 Taiyo Elec Co Ltd Reel type game machine
JP2014124283A (en) * 2012-12-26 2014-07-07 Fujishoji Co Ltd Game machine

Also Published As

Publication number Publication date
JP4293608B2 (en) 2009-07-08

Similar Documents

Publication Publication Date Title
JP4612888B2 (en) Game machine
JP4498257B2 (en) Game machine
JP2019088751A (en) Game machine
JP2006239098A (en) Game machine, method for preventing illegal act to the same, and program
JP2008161498A (en) Game machine, method for detecting fraudulence in the same, and program
JP2005143595A (en) Game machine, and method and program for preventing fraudulence in game machine
JP4928655B2 (en) Game machine
JP4293608B2 (en) Game machine
JP2006122263A (en) Game machine, memory module used for the same, and sensing method and program of fraudulent action in game machine
JP4324247B2 (en) Game machine
JP2007167252A (en) Game machine and detection method and program for fraudulence in game machine
JP4167618B2 (en) Game machine
JP4324246B2 (en) Game machine
JP4612889B2 (en) Game machine
JP4243240B2 (en) Game machine
JP4308710B2 (en) Game machine
JP4191066B2 (en) Gaming machine, fraud prevention method and program for gaming machine
JP4612892B2 (en) Game machine
JP4243241B2 (en) Game machine
JP2007167148A (en) Game machine and detection method and program for fraudulence in game machine
JP2007167251A (en) Game machine and detection method and program for fraudulence in game machine
JP2006000436A (en) Game machine
JP4275023B2 (en) Gaming machine and memory board for gaming machine
JP4685648B2 (en) Game machine
JP2005342053A (en) Game machine, inspecting device therefor and inspection method and program

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080924

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090401

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090406

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140417

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250