JP2006120886A - Diamond semiconductor element and its fabrication process - Google Patents

Diamond semiconductor element and its fabrication process Download PDF

Info

Publication number
JP2006120886A
JP2006120886A JP2004307677A JP2004307677A JP2006120886A JP 2006120886 A JP2006120886 A JP 2006120886A JP 2004307677 A JP2004307677 A JP 2004307677A JP 2004307677 A JP2004307677 A JP 2004307677A JP 2006120886 A JP2006120886 A JP 2006120886A
Authority
JP
Japan
Prior art keywords
diamond
region
doped
doped diamond
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004307677A
Other languages
Japanese (ja)
Other versions
JP4694172B2 (en
Inventor
Koji Kobashi
宏司 小橋
Yoshihiro Yokota
嘉宏 横田
Nobuyuki Kawakami
信之 川上
Takeshi Tachibana
武史 橘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to JP2004307677A priority Critical patent/JP4694172B2/en
Publication of JP2006120886A publication Critical patent/JP2006120886A/en
Application granted granted Critical
Publication of JP4694172B2 publication Critical patent/JP4694172B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Led Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a diamond semiconductor element exhibiting excellent transistor characteristics and emitting UV-rays with high efficiency, and to provide its fabrication process. <P>SOLUTION: On a diamond substrate 1, diamond layers 2 and 3 doped heavily with B and becoming the source and drain, respectively, are formed locally. Between the heavily doped diamond layers 2 and 3, a diamond layer 4 doped extremely lightly with B and becoming a channel layer, a diamond layer 6 doped with B and becoming a gate, and a diamond layer 5 doped extremely lightly with B and becoming a channel layer are formed in this order. Furthermore, a metal electrode 7 becoming a source electrode is formed on the heavily doped diamond layer 2, a metal electrode 8 becoming a drain electrode is formed on the heavily doped diamond layer 3, and a metal electrode 9 becoming a gate electrode is formed on the doped diamond layer 6 thus fabricating a diamond transistor 10. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、トランジスタ及び紫外線発光デバイス等のダイヤモンド半導体素子及びその製造方法に関する。   The present invention relates to a diamond semiconductor element such as a transistor and an ultraviolet light emitting device, and a method for manufacturing the same.

ダイヤモンドは、熱伝導率が２０Ｗ／ｃｍ・Ｋと高く、また飽和電子の移動度が２０００ｃｍ２／Ｖ・秒、ホール移動度が２１００ｃｍ２／Ｖ・秒と共に高いが、誘電率は５．７０と低い等、電子デバイスに必要とされる物性が優れているため、高性能の電子デバイス、高出力デバイス及び高周波デバイス等への応用が期待されている。 Diamond has a thermal conductivity of as high as 20W / cm · K, also the mobility of saturated electrons 2000 cm 2 / V · sec, is higher with the hole mobility of 2100 cm 2 / V · sec, dielectric constant and 5.70 Since the physical properties required for electronic devices are excellent such as low, application to high-performance electronic devices, high-power devices, high-frequency devices and the like is expected.

従来、ダイヤモンド薄膜を使用した電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）としては、ゲート電極と動作層であるチャネル層との間に絶縁体層を挿入した絶縁ゲート型電界効果トランジスタ（Metal Insulator Semiconductor Field Effect Transistor：ＭＩＳＦＥＴ）が提案されている（特許文献１及び２参照。）。   Conventionally, as a field effect transistor (FET) using a diamond thin film, an insulated gate field effect transistor (Metal Insulator Semiconductor Field) in which an insulator layer is inserted between a gate electrode and a channel layer as an operation layer. (Effect Transistor: MISFET) has been proposed (see Patent Documents 1 and 2).

図６は特許文献１に記載のＭＩＳＦＥＴの構造を示す断面図である。図６に示すように、特許文献１に記載のＭＩＳＦＥＴ１００は、絶縁性ダイヤモンド単結晶基板１０１上に、アクセプタであるホウ素（Ｂ）が高濃度でドープされ、ソース及びドレインとなる高ドープｐ型半導体ダイヤモンド層１０２ａ及び１０２ｂが形成されている。また、絶縁性ダイヤモンド単結晶基板１０１上における高ドープｐ型半導体ダイヤモンド層１０２ａと高ドープｐ型半導体ダイヤモンド層１０２ｂとの間には、これら高ドープｐ型半導体ダイヤモンド層１０２ａ及び１０２ｂよりも低濃度でＢがドープされたチャネル層である低ドープｐ型半導体ダイヤモンド層１０３が形成されている。更に、高ドープｐ型半導体ダイヤモンド層１０２ａ及び１０２ｂ上には、夫々ソース電極１０４及びドレイン電極１０５が形成されており、低ドープｐ型半導体ダイヤモンド層１０３上には、絶縁体層となるアンドープダイヤモンド層１０６を介して、ゲート電極１０７が形成されている。   FIG. 6 is a cross-sectional view showing the structure of the MISFET described in Patent Document 1. As shown in FIG. 6, a MISFET 100 described in Patent Document 1 is a highly doped p-type semiconductor in which boron (B), which is an acceptor, is doped on an insulating diamond single crystal substrate 101 at a high concentration to serve as a source and a drain. Diamond layers 102a and 102b are formed. In addition, between the highly doped p-type semiconductor diamond layer 102a and the highly doped p-type semiconductor diamond layer 102b on the insulating diamond single crystal substrate 101, the concentration is lower than those of the highly doped p-type semiconductor diamond layers 102a and 102b. A lightly doped p-type semiconductor diamond layer 103 which is a channel layer doped with B is formed. Further, a source electrode 104 and a drain electrode 105 are formed on the highly doped p-type semiconductor diamond layers 102a and 102b, respectively, and an undoped diamond layer serving as an insulator layer is formed on the low-doped p-type semiconductor diamond layer 103. A gate electrode 107 is formed via 106.

このＭＩＳＦＥＴ１００は、ゲート電位が印加されていないときにチャネル領域にドレイン電流が流れ、ゲート電極にソース電位に対して正の電位を印加することにより、ドレイン電流が抑制されるノーマリーオン型のＦＥＴである。このようなノーマリーオン型のＦＥＴにおいて、低いゲート電位を印加するだけでドレイン電流を大きく変化させるため、即ち、相互コンダクタンスを大きくするためには、ゲート電位の影響がチャネル層の深い領域まで及ぶようにして、キャリアの空乏領域を大きく広げることが有効である。そのためには、チャネル層におけるＢ濃度を低くすると共に、チャネル層の厚さをゲート電位の影響が及ぶ範囲にまで薄くしなければならないが、そうすると高いドレイン電流が得られない。一方、高いドレイン電流を得るためには、チャネル層におけるＢ濃度を高くしてキャリア濃度を高くすると共に、チャネル層を厚くしなければならないが、そうすると空乏領域が広がらない。   This MISFET 100 is a normally-on type FET in which drain current flows in the channel region when no gate potential is applied, and the drain current is suppressed by applying a positive potential to the source potential to the gate electrode. It is. In such a normally-on type FET, in order to greatly change the drain current only by applying a low gate potential, that is, to increase the mutual conductance, the influence of the gate potential extends to a deep region of the channel layer. In this way, it is effective to greatly widen the carrier depletion region. For this purpose, the B concentration in the channel layer must be lowered and the thickness of the channel layer must be reduced to a range that is affected by the gate potential. However, a high drain current cannot be obtained. On the other hand, in order to obtain a high drain current, the B concentration in the channel layer must be increased to increase the carrier concentration and the channel layer must be thickened. However, the depletion region does not widen.

このように、相互コンダクタンスを大きくするための条件と、高いドレイン電流を得るための条件とは相反しているため、これらを同時に満足することは困難である。このため、一般的なＭＩＳＦＥＴにおいては、チャネル層における不純物濃度を原子比で数十乃至数百ｐｐｍ程度にしている。例えば、特許文献１に記載のＭＩＳＦＥＴ１００においては、その実施例に記載されている合成条件に基づいて計算すると、チャネル層である低ドープｐ型半導体ダイヤモンド層１０３におけるホウ素（Ｂ）と炭素（Ｃ）との原子比（Ｂ／Ｃ）は、２００ｐｐｍとなる。   Thus, since the conditions for increasing the mutual conductance and the conditions for obtaining a high drain current are contradictory, it is difficult to satisfy these simultaneously. For this reason, in a general MISFET, the impurity concentration in the channel layer is set to about several tens to several hundred ppm by atomic ratio. For example, in the MISFET 100 described in Patent Document 1, boron (B) and carbon (C) in the lightly doped p-type semiconductor diamond layer 103 as a channel layer are calculated based on the synthesis conditions described in the examples. The atomic ratio (B / C) is 200 ppm.

また、特許文献２には、ｐ型半導体ダイヤモンド層上に、アンドープダイヤモンドからなる絶縁体層を介して、金属からなるゲート電極が形成されているＭＩＳＦＥＴが開示されている。このＭＩＳＦＥＴにおける絶縁体層は、チャネル層であるｐ型半導体ダイヤモンド層とゲート電極との間を絶縁する役割を担っている。また、特許文献２に記載のＭＩＳＦＥＴはノーマリーオン型のＦＥＴであり、その動作機構は前述の特許文献１に記載のＭＩＳＦＥＴ１００と同様である。   Patent Document 2 discloses a MISFET in which a gate electrode made of metal is formed on a p-type semiconductor diamond layer via an insulator layer made of undoped diamond. The insulator layer in this MISFET plays a role of insulating between the p-type semiconductor diamond layer which is a channel layer and the gate electrode. The MISFET described in Patent Document 2 is a normally-on type FET, and its operation mechanism is the same as that of the MISFET 100 described in Patent Document 1 described above.

しかしながら、前述したような高い移動度（２０００ｃｍ２／Ｖ・秒）は、ダイヤモンド層中に不純物及び結晶欠陥を低減することにより発現するものであり、特許文献１及び２に記載のＭＩＳＦＥＴのように、チャネル層のキャリア源を確保するために、ダイヤモンド層にアクセプタとなる不純物をドープした場合、アクセプタ濃度に比例してキャリア移動度が低くなるため、高周波応答性が劣化する。 However, the high mobility (2000 cm 2 / V · sec) as described above is manifested by reducing impurities and crystal defects in the diamond layer, like the MISFETs described in Patent Documents 1 and 2. When the diamond layer is doped with an impurity serving as an acceptor in order to secure a carrier source for the channel layer, the carrier mobility decreases in proportion to the acceptor concentration, so that the high frequency response is deteriorated.

これに対して、高周波用トランジスタを実現するために、チャネル層には基本的に不純物をドープしないダイヤモンドＦＥＴが提案されている（特許文献３参照）。図７は特許文献３に記載のダイヤモンドＦＥＴの動作原理を示す模式図である。図７に示すように、特許文献３に記載のＦＥＴ１２０においては、半導体ダイヤモンド層１２１と半導体ダイヤモンド層１２３との間に、比抵抗が１００Ω・ｃｍ以上でありアンドープダイヤモンド等からなる高抵抗ダイヤモンド層１２２が設けられている。そして、半導体ダイヤモンド層１２１及び１２３上には、夫々ソース電極１２４及びドレイン電極１２６が形成されており、高抵抗ダイヤモンド層１２２上にはゲート電極１２５が形成されている。   On the other hand, in order to realize a high-frequency transistor, a diamond FET that is basically not doped with impurities in a channel layer has been proposed (see Patent Document 3). FIG. 7 is a schematic diagram showing the operation principle of the diamond FET described in Patent Document 3. As shown in FIG. 7, in the FET 120 described in Patent Document 3, a high resistance diamond layer 122 made of undoped diamond or the like having a specific resistance of 100 Ω · cm or more between the semiconductor diamond layer 121 and the semiconductor diamond layer 123. Is provided. A source electrode 124 and a drain electrode 126 are formed on the semiconductor diamond layers 121 and 123, respectively, and a gate electrode 125 is formed on the high resistance diamond layer 122.

このダイヤモンドＦＥＴ１２０においては、ソース電極１２４からドレイン電極１２６に到達するキャリアが、半導体ダイヤモンド層１２１、高抵抗ダイヤモンド層１２２及び半導体ダイヤモンド層１２３をこの順に流れる。そして、ゲート電極１２５に印加する電位を変化させることにより、高抵抗ダイヤモンド層１２２のポテンシャルを変化させ、ソース電極１２４が接触する半導体ダイヤモンド層１２１から高抵抗ダイヤモンド層１２２へのキャリア注入量を制御している。このＦＥＴ１２０は、前述のＭＩＳＦＥＴとは異なり、チャネル層に空乏層を拡げてドレイン電流を制御するものではないため、チャネル層に不純物をドープする必要がない。   In the diamond FET 120, carriers that reach the drain electrode 126 from the source electrode 124 flow through the semiconductor diamond layer 121, the high resistance diamond layer 122, and the semiconductor diamond layer 123 in this order. Then, by changing the potential applied to the gate electrode 125, the potential of the high resistance diamond layer 122 is changed, and the amount of carriers injected from the semiconductor diamond layer 121 in contact with the source electrode 124 to the high resistance diamond layer 122 is controlled. ing. Unlike the above-described MISFET, the FET 120 does not control the drain current by expanding a depletion layer in the channel layer, so that it is not necessary to dope the channel layer with impurities.

一方、ダイヤモンド薄膜を使用した紫外線発光素子としては、高濃度にＢをドープしたダイヤモンド層上にアンドープ・ダイヤモンド層を形成し、その表面に金属電極を形成した金属／真性半導体／半導体（ＭｉＳ：Metal/intrinsic semiconductor/Semiconductor）型ダイオードが提案されている（特許文献４参照）。また、ｐｎ接合又はｐｉｎ接合を利用した構造のダイヤモンド紫外線発光素子も提案されている（特許文献５及び６参照）。特許文献５及び６に記載の紫外線発光素子には、ダイヤモンドにＢをドープすることにより容易に低抵抗のｐ型半導体層を形成することができ、また、ｐ型半導体ダイヤモンド層上に容易にオーミック電極を形成することができるという特徴がある。   On the other hand, as an ultraviolet light emitting device using a diamond thin film, a metal / intrinsic semiconductor / semiconductor (MiS: Metal) in which an undoped diamond layer is formed on a diamond layer doped with B at a high concentration and a metal electrode is formed on the surface. / intrinsic semiconductor / Semiconductor) type diodes have been proposed (see Patent Document 4). A diamond ultraviolet light emitting element having a structure using a pn junction or a pin junction has also been proposed (see Patent Documents 5 and 6). In the ultraviolet light-emitting elements described in Patent Documents 5 and 6, a low-resistance p-type semiconductor layer can be easily formed by doping B into diamond, and an ohmic can be easily formed on the p-type semiconductor diamond layer. There is a feature that an electrode can be formed.

特開平１−１５８７７４号公報Japanese Patent Laid-Open No. 1-158774 特開平３−２６３８７２号公報JP-A-3-263872 特開平６−２３２３８８号公報JP-A-6-232388 特開２００１−９４１４４号公報JP 2001-94144 A 特開２００３−３４７５８０号公報JP 2003-347580 A 特開２００３−５１６０９号公報JP 2003-51609 A

しかしながら、前述の従来の技術には以下に示す問題点がある。特許文献３に記載のＦＥＴ１２０には、ゲート電極１２５と高抵抗ダイヤモンド層１２２とを電気的に絶縁するゲート絶縁層が不可欠であり、ＦＥＴの特性を向上させるためにはこのゲート絶縁層の厚さを１００ｎｍ程度に薄くする必要があるが、ＦＥＴの出力を向上させるためにソース・ドレイン間に数十Ｖの電圧を印加すると、ソース又はドレインとゲート間にかかる高電圧のために、この極薄のゲート絶縁層が絶縁破壊してＦＥＴが破壊されるという問題点がある。   However, the conventional techniques described above have the following problems. In the FET 120 described in Patent Document 3, a gate insulating layer that electrically insulates the gate electrode 125 and the high-resistance diamond layer 122 is indispensable. In order to improve the characteristics of the FET, the thickness of the gate insulating layer is required. However, if a voltage of several tens of volts is applied between the source and the drain in order to improve the output of the FET, this ultrathinness is caused by the high voltage applied between the source or the drain and the gate. There is a problem in that the gate insulating layer of this type breaks down and the FET breaks down.

また、ＦＥＴの性能指標としては、一般に、ドレイン電流量及びゲート電極によるチャネル層内を流れる電流の制御性がある。高いドレイン電流を得るためにはソース・ドレイン間の距離であるチャネル長を短くすることが有効であるが、従来のＦＥＴにおいては、チャネル長を短くするとゲート電極による電流制御性が低下するという問題点がある。これは、チャネル長が短くなることにより、ソース・ドレイン間の電界が強くなり、ゲート電極がチャネル層へ与える電界の影響が相対的に弱くなることに起因している。   Further, as a performance index of the FET, there is generally controllability of the current flowing in the channel layer by the drain current amount and the gate electrode. In order to obtain a high drain current, it is effective to shorten the channel length, which is the distance between the source and the drain. However, in the conventional FET, if the channel length is shortened, the current controllability by the gate electrode deteriorates. There is a point. This is because the electric field between the source and the drain becomes stronger and the influence of the electric field exerted on the channel layer by the gate electrode becomes relatively weak as the channel length becomes shorter.

更に、特許文献４に記載のダイヤモンド紫外線発光素子は、５ｅＶ程度の紫外線を発光することができるが、発光が高濃度にＢをドープしたダイヤモンド層とアンドープ・ダイヤモンド層との界面近傍で生じるため、金属電極により発光が妨げられる。従って、金属電極を極薄にする必要があるが、それでも金属による散乱波避けられず、この紫外線発光素子には発光強度が小さいという問題点がある。   Furthermore, although the diamond ultraviolet light emitting element described in Patent Document 4 can emit ultraviolet light of about 5 eV, light emission occurs in the vicinity of the interface between the diamond layer doped with B at a high concentration and the undoped diamond layer. The metal electrode prevents light emission. Therefore, although it is necessary to make the metal electrode extremely thin, the scattered wave due to the metal is still unavoidable, and this ultraviolet light emitting element has a problem that the light emission intensity is small.

更にまた、特許文献５及び６に記載のダイヤモンド紫外線発光素子は、ダイヤモンドに燐（Ｐ）又は硫黄（Ｓ）をドープすることによりｎ型半導体ダイヤモンド層を形成しているが、このｎ型半導体ダイヤモンド層はＢをドープしたｐ型半導体ダイヤモンド層よりも抵抗値が高い。また、ｎ型半導体ダイヤモンド層上にオーミック電極を形成することは困難である。このため、これらの紫外線発光素子には、電極間に高電圧を印加しなければ紫外光が発生しないという問題点がある。   Furthermore, in the diamond ultraviolet light emitting elements described in Patent Documents 5 and 6, an n-type semiconductor diamond layer is formed by doping diamond with phosphorus (P) or sulfur (S). The layer has a higher resistance than the p-type semiconductor diamond layer doped with B. In addition, it is difficult to form an ohmic electrode on the n-type semiconductor diamond layer. For this reason, these ultraviolet light emitting elements have a problem that ultraviolet light is not generated unless a high voltage is applied between the electrodes.

本発明はかかる問題点に鑑みてなされたものであって、トランジスタ特性が優れ、また高効率で紫外線発光が可能なダイヤモンド半導体素子及びその製造方法を提供することを目的とする。   The present invention has been made in view of such problems, and an object of the present invention is to provide a diamond semiconductor element having excellent transistor characteristics and capable of emitting ultraviolet light with high efficiency and a method for manufacturing the same.

本願第１発明に係るダイヤモンド半導体素子は、ダイヤモンド基板と、前記ダイヤモンド基板上に局所的に形成され高濃度にホウ素がドープされた第１及び第２の高ドープダイヤモンド領域と、前記ダイヤモンド基板上の前記第１及び第２の高ドープダイヤモンド領域間の領域に前記第１の高ドープダイヤモンド領域と接触するように形成され前記第１及び第２の高ドープダイヤモンド領域よりも低濃度でホウ素がドープされた第１の低ドープダイヤモンド領域と、前記ダイヤモンド基板上の前記第１及び第２の高ドープダイヤモンド領域間の領域に前記第２の高ドープダイヤモンド領域と接触するように形成され前記第１及び第２の高ドープダイヤモンド領域よりも低濃度でホウ素がドープされた第２の低ドープダイヤモンド領域と、前記ダイヤモンド基板上の前記第１及び第２の低ドープダイヤモンド領域間の領域にこの第１及び第２の低ドープダイヤモンド領域と接触するように形成され前記第１及び第２の低ドープダイヤモンド領域よりも高濃度でホウ素がドープされたドープダイヤモンド領域と、を有することを特徴とする。   A diamond semiconductor device according to the first invention of the present application includes a diamond substrate, first and second highly doped diamond regions locally formed on the diamond substrate and doped with boron at a high concentration, and the diamond substrate. The region between the first and second highly doped diamond regions is formed in contact with the first highly doped diamond region, and is doped with boron at a lower concentration than the first and second highly doped diamond regions. A first low-doped diamond region and a region between the first and second highly-doped diamond regions on the diamond substrate so as to be in contact with the second highly-doped diamond region. A second lightly doped diamond region doped with boron at a lower concentration than the two highly doped diamond regions; The first and second lightly doped diamond regions are formed in contact with the first and second lightly doped diamond regions in a region between the first and second lightly doped diamond regions on the diamond substrate. And a doped diamond region doped with boron at a high concentration.

本発明においては、第１及び第２の低ドープダイヤモンド領域間にドープダイヤモンド領域を形成しているため、トランジスタとして使用した場合には、ゲート絶縁膜が不要になると共に低いゲート電圧で大きなドレイン電流が得られ、また、紫外線発光素子として使用した場合には、高い発光効率が得られる。   In the present invention, since the doped diamond region is formed between the first and second low-doped diamond regions, when used as a transistor, a gate insulating film is not required and a large drain current is obtained at a low gate voltage. In addition, when used as an ultraviolet light emitting device, high luminous efficiency can be obtained.

前記第１の低ドープダイヤモンド領域の幅を、前記第２の低ドープダイヤモンド領域の幅よりも狭くしてもよい。これにより、ドープダイヤモンド領域から第２の高ドープダイヤモンド領域への正孔の流れが支配的になることを防止できる。   The width of the first lightly doped diamond region may be narrower than the width of the second lightly doped diamond region. Thereby, it can be prevented that the hole flow from the doped diamond region to the second highly doped diamond region becomes dominant.

また前記第１及び第２の低ドープダイヤモンド領域におけるホウ素原子のドーピング濃度は、例えば、１０１７／ｃｍ２以下である。これにより、第１及び第２の低ドープダイヤモンド領域中に結晶欠陥が発生することを抑制できる。 The doping concentration of boron atoms in the first and second lightly doped diamond regions is, for example, 10 17 / cm 2 or less. Thereby, generation | occurrence | production of a crystal defect can be suppressed in the 1st and 2nd low dope diamond area | region.

本願第２発明に係るダイヤモンド半導体素子は、ダイヤモンド基板と、前記ダイヤモンド基板上に局所的に形成され高濃度にホウ素がドープされた第１及び第２の高ドープダイヤモンド領域と、前記ダイヤモンド基板上の前記第１及び第２の高ドープダイヤモンド領域間の領域に前記第１の高ドープダイヤモンド領域と接触するように形成された第１のアンドープダイヤモンド領域と、前記ダイヤモンド基板上の前記第１及び第２の高ドープダイヤモンド領域間の領域に前記第２の高ドープダイヤモンド領域と接触するように形成された第２のアンドープダイヤモンド領域と、前記ダイヤモンド基板上の前記第１及び第２のアンドープダイヤモンド領域間の領域にこの第１及び第２のアンドープダイヤモンド領域と接触するように形成されホウ素がドープされたドープダイヤモンド領域と、を有することを特徴とする。   A diamond semiconductor device according to a second invention of the present application includes a diamond substrate, first and second highly doped diamond regions locally formed on the diamond substrate and doped with boron at a high concentration, and the diamond substrate. A first undoped diamond region formed in contact with the first highly doped diamond region in a region between the first and second highly doped diamond regions; and the first and second on the diamond substrate. A second undoped diamond region formed in contact with the second highly doped diamond region in a region between the first and second undoped diamond regions, and a region between the first and second undoped diamond regions on the diamond substrate. A region formed in contact with the first and second undoped diamond regions; And having a doped diamond region containing doped, the.

本発明においては、第１及び第２のアンドープダイヤモンド領域間にドープダイヤモンド領域を形成しているため、トランジスタとして使用した場合には、ゲート絶縁膜が不要になると共に低いゲート電圧で大きなドレイン電流が得られ、また、紫外線発光素子として使用した場合には、高い発光効率が得られる。   In the present invention, since the doped diamond region is formed between the first and second undoped diamond regions, when used as a transistor, a gate insulating film is not required and a large drain current is generated at a low gate voltage. In addition, when used as an ultraviolet light emitting device, high luminous efficiency can be obtained.

前記第１のアンドープダイヤモンド領域の幅を前記第２のアンドープダイヤモンド領域の幅よりも狭くしてもよい。これにより、ドープダイヤモンド領域から第２の高ドープダイヤモンド領域への正孔の流れが支配的になることを防止できる。   The width of the first undoped diamond region may be narrower than the width of the second undoped diamond region. Thereby, it can be prevented that the hole flow from the doped diamond region to the second highly doped diamond region becomes dominant.

また、前記第１及び第２の高ドープダイヤモンド領域のホウ素原子のドーピング濃度は、例えば１０１９／ｃｍ２以上である。これにより、第１及び第２の低ドープダイヤモンド領域への正孔の注入効果が向上し、トランジスタ特性を向上させることができる。 The doping concentration of boron atoms in the first and second highly doped diamond regions is, for example, 10 19 / cm 2 or more. Thereby, the effect of injecting holes into the first and second low-doped diamond regions is improved, and the transistor characteristics can be improved.

更に、前記ドープダイヤモンド領域のホウ素原子のドーピング濃度は、例えば、１０１８／ｃｍ２以上である。これにより、低抵抗の電気伝導性が得られる。 Furthermore, the doping concentration of boron atoms in the doped diamond region is, for example, 10 18 / cm 2 or more. Thereby, low resistance electrical conductivity is obtained.

このダイヤモンド半導体素子は、更に、前記第１及び第２の高ドープダイヤモンド領域上に夫々形成されたソース電極及びドレイン電極と、前記ドープダイヤモンド領域上に形成されたゲート電極と、を有していてもよく、これにより、トランジスタとして使用することができる。又は、前記第１の高ドープダイヤモンド領域上に形成された第１の金属電極と、前記第２の高ドープダイヤモンド領域上に夫々形成されたび第２の金属電極と、前記ドープダイヤモンド領域におけるチャネル以外の領域上に形成された第３の電極と、を有していてもよく、これにより、紫外線発光素子として使用することもできる。   The diamond semiconductor device further includes a source electrode and a drain electrode formed on the first and second highly doped diamond regions, respectively, and a gate electrode formed on the doped diamond region. As a result, it can be used as a transistor. Alternatively, a first metal electrode formed on the first highly doped diamond region, a second metal electrode formed on the second highly doped diamond region, and a channel other than the channel in the doped diamond region, respectively. And a third electrode formed on the region, which can be used as an ultraviolet light-emitting element.

本願第３発明に係るダイヤモンド半導体素子の製造方法は、ダイヤモンド基板上に高濃度にホウ素がドープされた第１及び第２の高ドープダイヤモンド領域を局所的に形成する工程と、前記ダイヤモンド基板上の前記第１及び第２の高ドープダイヤモンド領域間の領域に前記第１及び第２の高ドープダイヤモンド領域との間に間隔をあけてホウ素がドープされたドープダイヤモンド領域を形成する工程と、前記ダイヤモンド基板上の前記第１の高ドープダイヤモンド領域と前記ドープダイヤモンド領域との間の領域に前記第１の高ドープダイヤモンド領域及び前記ドープダイヤモンド領域と接触するように前記第１及び第２の高ドープダイヤモンド領域よりも低濃度でホウ素がドープされた第１の低ドープダイヤモンド領域を形成する工程と、前記ダイヤモンド基板上の前記第２の高ドープダイヤモンド領域と前記ドープダイヤモンド領域との間の領域に前記第２の高ドープダイヤモンド領域及び前記ドープダイヤモンド領域と接触するように前記第１及び第２の高ドープダイヤモンド領域よりも低濃度でホウ素がドープされた第２の低ドープダイヤモンド領域を形成する工程と、を有することを特徴とする。   According to a third aspect of the present invention, there is provided a method for manufacturing a diamond semiconductor device, comprising: locally forming first and second highly doped diamond regions doped with boron at a high concentration on a diamond substrate; Forming a boron-doped doped diamond region in the region between the first and second highly doped diamond regions and spaced from the first and second highly doped diamond regions; The first and second highly doped diamonds in contact with the first highly doped diamond region and the doped diamond region in a region between the first highly doped diamond region and the doped diamond region on a substrate Forming a first lightly doped diamond region doped with boron at a lower concentration than the region; The first and second high doped regions are in contact with the second highly doped diamond region and the doped diamond region in a region between the second highly doped diamond region and the doped diamond region on the diamond substrate. Forming a second low-doped diamond region doped with boron at a lower concentration than the doped diamond region.

本願第４発明に係るダイヤモンド半導体素子の製造方法は、ダイヤモンド基板上に高濃度にホウ素がドープされた第１及び第２の高ドープダイヤモンド領域を局所的に形成する工程と、前記ダイヤモンド基板上の前記第１及び第２の高ドープダイヤモンド領域間の領域に前記第１及び第２の高ドープダイヤモンド領域との間に間隔をあけてホウ素がドープされたドープダイヤモンド領域を形成する工程と、前記ダイヤモンド基板上の前記第１の高ドープダイヤモンド領域と前記ドープダイヤモンド領域との間の領域に前記第１の高ドープダイヤモンド領域及び前記ドープダイヤモンド領域と接触するように第１のアンドープダイヤモンド領域を形成する工程と、前記ダイヤモンド基板上の前記第２の高ドープダイヤモンド領域と前記ドープダイヤモンド領域との間の領域に前記第２の高ドープダイヤモンド領域及び前記ドープダイヤモンド領域と接触するように第２のアンドープダイヤモンド領域を形成する工程と、を有することを特徴とする。   According to a fourth aspect of the present invention, there is provided a method for manufacturing a diamond semiconductor device, comprising: locally forming first and second highly doped diamond regions doped with boron at a high concentration on a diamond substrate; Forming a boron-doped doped diamond region in the region between the first and second highly doped diamond regions and spaced from the first and second highly doped diamond regions; Forming a first undoped diamond region in contact with the first highly doped diamond region and the doped diamond region in a region between the first highly doped diamond region and the doped diamond region on a substrate; And the second highly doped diamond region on the diamond substrate and the dopeder And having a step of forming a second undoped diamond region in contact with the second high doped diamond region and said doped diamond region in the area between the Yamondo region.

本発明においては、第１及び第２の低ドープダイヤモンド領域間又は第１及び第２のアンドープ領域間にドープダイヤモンド領域を形成しているため、特性が優れたトランジスタ及び高効率で紫外線を発光する紫外線発光素子を製造することができる。   In the present invention, the doped diamond region is formed between the first and second lightly doped diamond regions or between the first and second undoped regions, so that a transistor having excellent characteristics and ultraviolet light is emitted with high efficiency. An ultraviolet light emitting element can be manufactured.

本発明によれば、第１及び第２の低ドープダイヤモンド領域間又は第１及び第２のアンドープ領域間にドープダイヤモンド領域を形成しているため、トランジスタとして使用した場合には、ゲート絶縁膜が不要になると共に低いゲート電圧で大きなドレイン電流が得られ、また紫外線発光素子として使用した場合には、高い発光効率が得られる。   According to the present invention, since the doped diamond region is formed between the first and second lightly doped diamond regions or between the first and second undoped regions, the gate insulating film is formed when used as a transistor. In addition to being unnecessary, a large drain current can be obtained with a low gate voltage, and when it is used as an ultraviolet light emitting device, a high luminous efficiency can be obtained.

以下、本発明の実施の形態に係るダイヤモンド半導体素子について、添付の図面を参照して具体的に説明する。先ず、本発明の第１の実施形態に係るダイヤモンドトランジスタについて説明する。図１（ａ）は本実施形態のダイヤモンドトランジスタの構造を示す平面図であり、図１（ｂ）は図１（ａ）に示すＡ−Ａ線による断面図である。なお、図１（ａ）においては、図を見やすくするために、金属電極は省略している。図１（ａ）及び（ｂ）に示すように、本実施形態のダイヤモンドトランジスタ１０は、ダイヤモンド基板１上に、高濃度にＢがドープされ夫々ソース及びドレインとなる高ドープダイヤモンド層２及び３が局所的に形成されており、この高ドープダイヤモンド層２及び３上には夫々ソース電極及びドレイン電極となる金属電極７及び８が形成されている。また、ソースとなる高ドープダイヤモンド層２とドレインとなる高ドープダイヤモンド層３との間には、極低濃度にＢがドープされチャネル層となる低ドープダイヤモンド層４、Ｂがドープされゲートとなるドープダイヤモンド層６、及び極低濃度にＢがドープされチャネル層となる低ドープダイヤモンド層５がこの順に形成されている。即ち、このダイヤモンドトランジスタ１０においては、チャネル層となる低ドープダイヤモンド層４及び低ドープダイヤモンド層５の間に、ゲートとなるドープダイヤモンド層６が形成されている。更に、ドープダイヤモンド層６上には、ゲート電極となる金属電極９が形成してもよい。   Hereinafter, a diamond semiconductor device according to an embodiment of the present invention will be specifically described with reference to the accompanying drawings. First, the diamond transistor according to the first embodiment of the present invention will be described. FIG. 1A is a plan view showing the structure of the diamond transistor of this embodiment, and FIG. 1B is a cross-sectional view taken along line AA shown in FIG. In FIG. 1A, metal electrodes are omitted for easy understanding of the drawing. As shown in FIGS. 1A and 1B, a diamond transistor 10 according to this embodiment includes highly doped diamond layers 2 and 3 on a diamond substrate 1 which are doped with B at a high concentration and serve as a source and a drain, respectively. Formed locally, metal electrodes 7 and 8 serving as a source electrode and a drain electrode are formed on the highly doped diamond layers 2 and 3, respectively. Further, between the highly doped diamond layer 2 serving as the source and the highly doped diamond layer 3 serving as the drain, B is doped at an extremely low concentration, and a low doped diamond layer 4 serving as a channel layer is doped with B to form a gate. A doped diamond layer 6 and a lightly doped diamond layer 5 which is doped with B at a very low concentration and becomes a channel layer are formed in this order. That is, in this diamond transistor 10, a doped diamond layer 6 serving as a gate is formed between a low-doped diamond layer 4 serving as a channel layer and a low-doped diamond layer 5. Furthermore, a metal electrode 9 that becomes a gate electrode may be formed on the doped diamond layer 6.

本実施形態のダイヤモンドトランジスタ１０におけるダイヤモンド基板１は、単結晶ダイヤモンド基板又は高配向ダイヤモンド基板であることが好ましい。また、夫々ソース及びドレインとなる高ドープダイヤモンド層２及び３は、抵抗値を低くする必要がある。このため、高ドープダイヤモンド層２及び３のＢドーピング濃度は１０１９／ｃｍ２以上であることが好ましい。なお、高ドープダイヤモンド層２及び３のＢドーピング濃度が１０１９／ｃｍ２未満の場合は、トランジスタとしての特性が得られないことがある。 The diamond substrate 1 in the diamond transistor 10 of the present embodiment is preferably a single crystal diamond substrate or a highly oriented diamond substrate. In addition, the highly doped diamond layers 2 and 3 serving as the source and drain, respectively, need to have a low resistance value. For this reason, it is preferable that the B doping concentration of the highly doped diamond layers 2 and 3 is 10 19 / cm 2 or more. In addition, when the B doping concentration of the highly doped diamond layers 2 and 3 is less than 10 19 / cm 2 , characteristics as a transistor may not be obtained.

一方、チャネル層となる低ドープダイヤモンド層４及び５は、その内部を正孔が抵抗なく移動できるようにする必要がある。このため、低ドープダイヤモンド層４及び５は、Ｂドーピング濃度を１０１７／ｃｍ２以下にして、正孔の移動を妨げる結晶欠陥を低減することが好ましい。なお、低ドープダイヤモンド層４及び５のＢドーピング濃度が１０１７／ｃｍ２を超えると、ホウ素原子により正孔が散乱され、高速移動できなくなる。また、低ドープダイヤモンド層４及び５の厚さｔはトランジスタの特性と関係するため、１０乃至１０００ｎｍであることが望ましい。これにより、高電流を確保することができる。更に、ドレイン側に形成されている低ドープダイヤモンド層５の幅ｐが、ソース側に形成されている低ドープダイヤモンド層４の幅ｑよりも狭いと、ゲートからドレインへの正孔の流れが支配的になるため、ドレイン側に形成された低ドープダイヤモンド層５の幅ｐを低ドープダイヤモンド層４の幅ｑよりも広くすることが好ましい。 On the other hand, the lightly doped diamond layers 4 and 5 serving as channel layers need to be able to move holes inside without resistance. For this reason, it is preferable that the lightly doped diamond layers 4 and 5 have a B doping concentration of 10 17 / cm 2 or less to reduce crystal defects that hinder hole movement. When the B doping concentration of the low-doped diamond layers 4 and 5 exceeds 10 17 / cm 2 , holes are scattered by boron atoms and cannot move at high speed. Further, since the thickness t of the lightly doped diamond layers 4 and 5 is related to the characteristics of the transistor, it is preferably 10 to 1000 nm. Thereby, a high current can be secured. Furthermore, if the width p of the low-doped diamond layer 5 formed on the drain side is narrower than the width q of the low-doped diamond layer 4 formed on the source side, the flow of holes from the gate to the drain dominates. Therefore, it is preferable to make the width p of the low-doped diamond layer 5 formed on the drain side wider than the width q of the low-doped diamond layer 4.

ゲートとなるドープダイヤモンド層６は、ＧＨｚ帯の周波数で電圧が印加されるため、その抵抗値を低くする必要がある。そこで、ドープダイヤモンド層６のＢドーピング濃度は、ダイヤモンドが金属的な電気伝導性を示し始める濃度、即ち、１０１８／ｃｍ２以上であることが好ましく、また、ドープダイヤモンド層６の長さｌは、１乃至５０ｎｍであることが好ましい。これにより、正孔がドープダイヤモンド層６で散乱されたり、トラップされたりすることを防止できるため、正孔がドープダイヤモンド層６を殆ど抵抗なしに通り抜けることができるようになる。 Since a voltage is applied to the doped diamond layer 6 serving as a gate at a frequency in the GHz band, it is necessary to reduce its resistance value. Therefore, the B doping concentration of the doped diamond layer 6 is preferably a concentration at which diamond starts to exhibit metallic electrical conductivity, that is, 10 18 / cm 2 or more, and the length l of the doped diamond layer 6 is 1 to 50 nm is preferable. This prevents holes from being scattered or trapped by the doped diamond layer 6, so that the holes can pass through the doped diamond layer 6 almost without resistance.

また、金属電極７乃至９は、白金、金、チタン、タングステン等のようにダイヤモンドに対してオーミック接合特性を示す金属材料により形成されていることが好ましい。なお、本実施形態のダイヤモンドトランジスタ１０においては、ドープダイヤモンド層６における低ドープダイヤモンド層４及び５間の領域、即ちチャネル領域上にゲート電極となる金属電極９を形成しているが、本発明はこれに限定されるものではなく、ドープダイヤモンド層６における低ドープダイヤモンド層４及び５に接触していない領域６ａにゲート電極を設けても動作可能である。但し、高周波動作性が求められる場合には、低ドープダイヤモンド層４及び５間の領域上にゲート電極を設けることが望ましい。また、ドープダイヤモンド層６の長さｌが短い場合には、図１に示すように、ゲート電極を断面がＴ字型である構造にすることもできる。   The metal electrodes 7 to 9 are preferably formed of a metal material that exhibits ohmic junction characteristics with respect to diamond, such as platinum, gold, titanium, and tungsten. In the diamond transistor 10 of the present embodiment, the metal electrode 9 serving as the gate electrode is formed on the region between the low-doped diamond layers 4 and 5 in the doped diamond layer 6, that is, on the channel region. However, the present invention is not limited to this, and it is possible to operate even if a gate electrode is provided in the region 6 a of the doped diamond layer 6 not in contact with the low-doped diamond layers 4 and 5. However, when high-frequency operability is required, it is desirable to provide a gate electrode on the region between the lightly doped diamond layers 4 and 5. Further, when the length l of the doped diamond layer 6 is short, the gate electrode can be structured to have a T-shaped cross section as shown in FIG.

次に、本実施形態のダイヤモンドトランジスタ１０の動作について説明する。このダイヤモンドトランジスタ１０においては、例えば、ソースである高ドープダイヤモンド層２をアース電位にし、ドレインである高ドープダイヤモンド層３を十分に高い負電位にすると、正孔は高ドープダイヤモンド層２からチャネル層である低ドープダイヤモンド層４に注入され、更にゲートであるドープダイヤモンド層６を通過して、チャネル層である低ドープダイヤモンド層５を経由して、高ドープダイヤモンド層３に到達する。これにより、ソース・ドレイン間に電流が流れる。   Next, the operation of the diamond transistor 10 of this embodiment will be described. In this diamond transistor 10, for example, when the highly doped diamond layer 2 that is the source is set to the ground potential and the highly doped diamond layer 3 that is the drain is set to a sufficiently high negative potential, holes are transferred from the highly doped diamond layer 2 to the channel layer. Is injected into the low-doped diamond layer 4, passes through the doped diamond layer 6 that is the gate, and reaches the highly-doped diamond layer 3 via the low-doped diamond layer 5 that is the channel layer. Thereby, a current flows between the source and the drain.

このとき、ドープダイヤモンド層６に高い正電圧を印加すると、高ドープダイヤモンド層２から低ドープダイヤモンド層４に注入された正孔はゲート電界により、移動が阻止される。また、ドープダイヤモンド層６に印加する電圧（ゲート電圧）を下げると、低ドープダイヤモンド層４に注入された正孔の一部は、ドープダイヤモンド層６を通過し、低ドープダイヤモンド層５を経由して、高ドープダイヤモンド層３に到達する。更に、ドープダイヤモンド層６に負の電圧を印加すると、正孔の注入量が増加し、ドレイン電流が増大する。このように、本実施形態のダイヤモンドトランジスタ１０は、ゲート電圧を僅かに調節するだけで、ドレイン電流を大きく変化させることができる。   At this time, when a high positive voltage is applied to the doped diamond layer 6, movement of holes injected from the highly doped diamond layer 2 into the lowly doped diamond layer 4 is blocked by the gate electric field. When the voltage (gate voltage) applied to the doped diamond layer 6 is lowered, some of the holes injected into the low-doped diamond layer 4 pass through the doped diamond layer 6 and pass through the low-doped diamond layer 5. Thus, the highly doped diamond layer 3 is reached. Furthermore, when a negative voltage is applied to the doped diamond layer 6, the amount of holes injected increases and the drain current increases. As described above, the diamond transistor 10 of the present embodiment can change the drain current greatly by adjusting the gate voltage slightly.

本実施形態のダイヤモンドトランジスタ１０においては、従来のトランジスタとは異なり、ゲート電極に電圧を印加することにより形成される間接的な電界を使用するのではなく、チャネル層に埋め込まれたゲートによって、正孔の移動に対して直接的に影響を与えることができるため、低いゲート電圧でドレイン電流を制御することができる。このため、特許文献１乃至３に記載された構造の従来のトランジスタに比べて、変調特性、即ち、相互コンダクタンスが大幅に向上する。   Unlike the conventional transistor, the diamond transistor 10 of the present embodiment does not use an indirect electric field formed by applying a voltage to the gate electrode, but instead uses a gate embedded in the channel layer. Since the hole movement can be directly affected, the drain current can be controlled with a low gate voltage. For this reason, the modulation characteristic, that is, the mutual conductance is greatly improved as compared with the conventional transistors having the structures described in Patent Documents 1 to 3.

また、本実施形態のダイヤモンドトランジスタ１０は、ゲートがチャネル層に組み込まれているため、ゲート絶縁膜が不要になる。このため、ゲート絶縁膜の絶縁破壊、ゲート絶縁膜とダイヤモンドからなるチャネル層との界面に生じる欠陥に由来する特性の低下等の問題点は生じない。更に、このダイヤモンドトランジスタ１０は、平面型トランジスタであるため、集積化が可能であり、またシリコン・デバイスとハイブリッド化することもできる。   In the diamond transistor 10 of this embodiment, since the gate is incorporated in the channel layer, a gate insulating film is not necessary. Therefore, there are no problems such as dielectric breakdown of the gate insulating film and deterioration of characteristics due to defects generated at the interface between the gate insulating film and the channel layer made of diamond. Further, since the diamond transistor 10 is a planar transistor, it can be integrated and can be hybridized with a silicon device.

次に、本実施形態のダイヤモンドトランジスタ１０の製造方法について説明する。図２（ａ）乃至（ｄ）、図３（ａ）乃至（ｄ）及び図４（ａ）乃至（ｄ）は本実施形態のダイヤモンドトランジスタ１０の製造方法をその工程順に示す断面図である。先ず図２（ａ）に示すように、ダイヤモンド基板１上に、例えば、電子ビーム描画により、例えば、長さｌ１が５０ｎｍのレジスト１１をパターニングする。次に、図２（ｂ）に示すように、ダイヤモンド基板１上に、厚さが例えば０．２μｍになるように、酸化アルミニウム膜１２ａ及び１２ｂを蒸着する。その後、図２（ｃ）に示すように、レジストパターン１１及びその上に形成された酸化アルミニウム膜１２ｂをリフトオフし、ダイヤモンド基板１上に酸化アルミニウムからなるパターンを形成する。 Next, a method for manufacturing the diamond transistor 10 of this embodiment will be described. 2A to 2D, 3A to 3D, and 4A to 4D are cross-sectional views showing a method of manufacturing the diamond transistor 10 of this embodiment in the order of the steps. First, as shown in FIG. 2A, a resist 11 having a length l 1 of 50 nm is patterned on the diamond substrate 1 by, for example, electron beam drawing. Next, as shown in FIG. 2B, aluminum oxide films 12a and 12b are deposited on the diamond substrate 1 so as to have a thickness of, for example, 0.2 μm. Thereafter, as shown in FIG. 2C, the resist pattern 11 and the aluminum oxide film 12 b formed thereon are lifted off, and a pattern made of aluminum oxide is formed on the diamond substrate 1.

次に、図２（ｄ）に示すように、マイクロ波プラズマＣＶＤ（Chemical Vapor Deposition：化学気相成長）法により、ダイヤモンド基板１上に、メタンが０．３体積％で水素が９９．７体積％である混合ガス中にドーピングガスとしてジボラン（Ｂ２Ｈ６）ガスを添加した原料ガスを使用し、厚さが例えば０．１μｍのＢドープダイヤモンド膜１３を合成する。その際、原料ガス中のホウ素と炭素との原子数比（Ｂ／Ｃ）は、例えば３０００ｐｐｍとする。また、原料ガスの総流量は例えば１００標準ｃｍ３／分（ｓｃｃｍ）とし、成膜時のガス圧が例えば６６００Ｐａとし、成膜時の基板温度は例えば８００℃とする。これにより、酸化アルミニウム膜１２ａ上にはダイヤモンドは殆ど成長せず、ダイヤモンド基板１上の酸化アルミニウム膜１２ａが形成されていない領域にのみ選択的に、Ｂドープダイヤモンド膜１３が成膜される。その後、図３（ａ）に示すように、リン酸により酸化アルミニウム膜１２ａをエッチングすることにより、長さｌが例えば５０ｎｍで、ゲートとなるドープダイヤモンド層６を形成する。 Next, as shown in FIG. 2 (d), 0.3% by volume of methane and 99.7% of hydrogen are formed on the diamond substrate 1 by a microwave plasma CVD (Chemical Vapor Deposition) method. A raw material gas in which diborane (B 2 H 6 ) gas is added as a doping gas in a mixed gas of% is used to synthesize a B-doped diamond film 13 having a thickness of, for example, 0.1 μm. At that time, the atomic ratio (B / C) of boron and carbon in the raw material gas is set to, for example, 3000 ppm. The total flow rate of the source gas is, for example, 100 standard cm 3 / min (sccm), the gas pressure during film formation is, for example, 6600 Pa, and the substrate temperature during film formation is, for example, 800 ° C. Thereby, diamond hardly grows on the aluminum oxide film 12a, and the B-doped diamond film 13 is selectively formed only in a region where the aluminum oxide film 12a is not formed on the diamond substrate 1. Thereafter, as shown in FIG. 3A, the aluminum oxide film 12a is etched with phosphoric acid to form a doped diamond layer 6 having a length l of, for example, 50 nm and serving as a gate.

次に、図２（ａ）乃至（ｃ）に示した方法と同様の方法でレジストパターンを形成し、図３（ｂ）に示すように、ドープダイヤモンド層６上に及びダイヤモンド基板１上のチャネル層形成予定領域に、夫々、厚さが例えば０．２μｍの酸化アルミニウム膜１４ａ乃至１４ｃを形成する。このとき、ソース側の酸化アルミニウム膜１４ａの幅ｐ１を例えば０．１μｍとし、ドレイン型の酸化アルミニウム膜１４ｃの幅ｑ１を例えば０．２μｍとする。 Next, a resist pattern is formed by a method similar to the method shown in FIGS. 2A to 2C. As shown in FIG. 3B, the channel on the doped diamond layer 6 and on the diamond substrate 1 is formed. Aluminum oxide films 14a to 14c each having a thickness of, for example, 0.2 μm are formed in the layer formation scheduled regions. In this case, the aluminum oxide film 14a width p 1, for example 0.1μm for the source side, and the aluminum oxide film 14c width q 1 of a drain type for example 0.2 [mu] m.

引き続き、図３（ｃ）に示すように、マイクロ波プラズマＣＶＤ法により、ダイヤモンド基板１上に、厚さが例えば０．１μｍで、ソース及びドレインとなる高ドープダイヤモンド層２及び３を形成する。その際、原料ガスとしては、メタンが０．３体積％で水素が９９．７体積％である混合ガス中にドーピングガスとしてジボラン（Ｂ２Ｈ６）ガスを添加したものを使用し、原料ガス中のホウ素と炭素との原子数比（Ｂ／Ｃ）は、例えば５０００ｐｐｍとする。また、原料ガスの総流量は例えば１００標準ｃｍ３／分（ｓｃｃｍ）とし、成膜時のガス圧が例えば６６００Ｐａとし、成膜時の基板温度は例えば８００℃とする。その後、図３（ｄ）に示すように、リン酸により酸化アルミニウム１４ａ及び１４ｄをエッチングする。 Subsequently, as shown in FIG. 3C, highly doped diamond layers 2 and 3 having a thickness of, for example, 0.1 μm and serving as a source and a drain are formed on the diamond substrate 1 by a microwave plasma CVD method. At that time, as the raw material gas, a gas obtained by adding diborane (B 2 H 6 ) gas as a doping gas to a mixed gas of 0.3% by volume of methane and 99.7% by volume of hydrogen is used. The atomic ratio (B / C) between boron and carbon in the inside is, for example, 5000 ppm. The total flow rate of the source gas is, for example, 100 standard cm 3 / min (sccm), the gas pressure during film formation is, for example, 6600 Pa, and the substrate temperature during film formation is, for example, 800 ° C. Thereafter, as shown in FIG. 3D, the aluminum oxides 14a and 14d are etched with phosphoric acid.

次に、図４（ａ）に示すように、前述の工程と同様の手順でリソグラフィ技術により、高ドープダイヤモンド層２上、ドープダイヤモンド層６上及び高ドープダイヤモンド層３上に、夫々、厚さが例えば０．２μｍである酸化アルミニウム膜１５ａ乃至１５ｃを形成する。そして、図４（ｂ）に示すように、マイクロ波ＣＶＤ法により、メタンが０．３体積％で水素が９９．７体積％である混合ガス中にドーピングガスとしてジボラン（Ｂ２Ｈ６）ガスを極微量添加したものを使用して、ダイヤモンド基板１上に低ドープダイヤモンド層２及び３を合成する。その際、原料ガス中のホウ素と炭素との原子数比（Ｂ／Ｃ）は、例えば０．５ｐｐｍとする。また、原料ガスの総流量は例えば１００標準ｃｍ３／分（ｓｃｃｍ）とし、成膜時のガス圧が例えば６６００Ｐａとし、成膜時の基板温度は例えば８００℃とする。これにより、ドープダイヤモンド層６と高ドープダイヤモンド層２との間に幅ｐが例えば０．１μｍである低ドープダイヤモンド層４が形成されると共に、ドープダイヤモンド層６と高ドープダイヤモンド層３との間に幅ｑが例えば０．２μｍである低ドープダイヤモンド層５が形成される。その後、図４（ｃ）に示すように、リン酸により酸化アルミニウム１５ａ乃至１５ｃをエッチングする。 Next, as shown in FIG. 4 (a), the thicknesses on the highly doped diamond layer 2, the doped diamond layer 6, and the highly doped diamond layer 3 are respectively determined by lithography in the same procedure as described above. For example, aluminum oxide films 15a to 15c having a thickness of 0.2 μm are formed. Then, as shown in FIG. 4B, diborane (B 2 H 6 ) gas as a doping gas in a mixed gas of 0.3% by volume of methane and 99.7% by volume of hydrogen by a microwave CVD method. The low-doped diamond layers 2 and 3 are synthesized on the diamond substrate 1 by using a very small amount of. At that time, the atomic ratio (B / C) of boron and carbon in the source gas is set to 0.5 ppm, for example. The total flow rate of the source gas is, for example, 100 standard cm 3 / min (sccm), the gas pressure during film formation is, for example, 6600 Pa, and the substrate temperature during film formation is, for example, 800 ° C. As a result, a low-doped diamond layer 4 having a width p of, for example, 0.1 μm is formed between the doped diamond layer 6 and the highly-doped diamond layer 2, and between the doped diamond layer 6 and the highly-doped diamond layer 3. Then, a lightly doped diamond layer 5 having a width q of 0.2 μm, for example, is formed. Thereafter, as shown in FIG. 4C, the aluminum oxides 15a to 15c are etched with phosphoric acid.

次に、図４（ｄ）に示すように、フォトリソグラフィ及びリフトオフにより、高ドープダイヤモンド層２及び３並びにドープダイヤモンド層６上に、夫々、ソース電極、ドレイン電極及びゲート電極となる金属電極７乃至９を形成し、図１に示すダイヤモンドトランジスタ１０とする。   Next, as shown in FIG. 4 (d), metal electrodes 7 to 7 serving as a source electrode, a drain electrode, and a gate electrode are formed on the highly doped diamond layers 2 and 3 and the doped diamond layer 6 by photolithography and lift-off, respectively. 9 is formed to form the diamond transistor 10 shown in FIG.

なお、図２乃至図４に示すダイヤモンドトランジスタ１０の製造方法においては、高ドープダイヤモンド層２及び３、低ドープダイヤモンド層４及び５、並びにドープダイヤモンド層６の厚さを略等しくしているが、本発明はこれに限定されるものではなく、例えば、ドープダイヤモンド層６の厚さを低ドープダイヤモンド層４及び５の厚さよりも厚くしてもよい。これにより、低ドープダイヤモンド層４及び５を形成する際に、ドープダイヤモンド層６上にダイヤモンドが成長し、低ドープダイヤモンド層４及び５が連続して形成されることを防止することができる。   In the method for manufacturing the diamond transistor 10 shown in FIGS. 2 to 4, the thicknesses of the highly doped diamond layers 2 and 3, the lowly doped diamond layers 4 and 5, and the doped diamond layer 6 are substantially equal. The present invention is not limited to this. For example, the thickness of the doped diamond layer 6 may be larger than the thickness of the low-doped diamond layers 4 and 5. Thereby, when forming the low dope diamond layers 4 and 5, it is possible to prevent diamond from growing on the dope diamond layer 6 and forming the low dope diamond layers 4 and 5 continuously.

また、上述した製造方法は、本実施形態のダイヤモンドトランジスタ１０の製造方法の一例であり、本発明の半導体素子の製造方法はこれに限定されるものではなく、手順を変更したり、又は、部分的に絶縁膜を形成したりすることも可能である。   Moreover, the manufacturing method mentioned above is an example of the manufacturing method of the diamond transistor 10 of this embodiment, and the manufacturing method of the semiconductor element of this invention is not limited to this, A procedure is changed or a part It is also possible to form an insulating film.

更に、次に、本発明の第２の実施形態に係るダイヤモンド紫外線発光素子について説明する。図５は本実施形態のダイヤモンド紫外線発光素子の構造を示す断面図である。なお、図５においては、図１に示す第１の実施形態のトランジスタと同じ構成要素には同じ符号を付し、詳細な説明は省略する。図５に示すように、本実施形態のダイヤモンド紫外線発光素子２０は、ダイヤモンド基板１上に、高濃度にＢがドープされた高ドープダイヤモンド層２及び３が局所的に形成されており、この高ドープダイヤモンド層２及び３上には夫々金属電極７及び８が形成されている。また、高ドープダイヤモンド層２とドレインとなる高ドープダイヤモンド層３との間には、極低濃度にＢがドープされた低ドープダイヤモンド層４、Ｂがドープされたドープダイヤモンド層６、及び極低濃度にＢがドープされた低ドープダイヤモンド層５がこの順に形成されている。即ち、本実施形態のダイヤモンド紫外線発光素子は、ドープダイヤモンド層６上に金属電極が形成されていない以外は、前述の第１の実施形態のダイヤモンドトランジスタと同様である。   Next, a diamond ultraviolet light emitting device according to the second embodiment of the present invention will be described. FIG. 5 is a cross-sectional view showing the structure of the diamond ultraviolet light emitting device of this embodiment. In FIG. 5, the same components as those of the transistor of the first embodiment shown in FIG. 1 are denoted by the same reference numerals, and detailed description thereof is omitted. As shown in FIG. 5, in the diamond ultraviolet light emitting element 20 of the present embodiment, highly doped diamond layers 2 and 3 doped with B at a high concentration are locally formed on a diamond substrate 1. Metal electrodes 7 and 8 are formed on the doped diamond layers 2 and 3, respectively. Between the highly doped diamond layer 2 and the highly doped diamond layer 3 serving as a drain, a low doped diamond layer 4 doped with B at a very low concentration, a doped diamond layer 6 doped with B, and a very low A lightly doped diamond layer 5 doped with B in concentration is formed in this order. That is, the diamond ultraviolet light emitting device of this embodiment is the same as the diamond transistor of the first embodiment described above except that the metal electrode is not formed on the doped diamond layer 6.

次に、本実施形態のダイヤモンド紫外線発光素子２０の動作について説明する。本実施形態のダイヤモンド紫外線発光素子２０においては、高ドープダイヤモンド層２及び３に直流又は交流電圧を印加することにより、低ドープダイヤモンド層４及び５並びにドープダイヤモンド層６から紫外線が出射する。以下、ダイヤモンド発光素子２０における紫外線発生機構について説明する。先ず、高ドープダイヤモンド層２から低ドープダイヤモンド層４に注入された正孔が、高電界中において高速で低ドープダイヤモンド層４、ドープダイヤモンド層６及び低ドープダイヤモンド層５を移動し、その際、低ドープダイヤモンド層４及び６においては炭素原子と衝突して電子・正孔対を生成し、ドープダイヤモンド層６においては比較的高濃度でドープされているホウ素原子と衝突して電子・正孔対を発生する。発生した正孔は高ドープダイヤモンド層１及び高ドープダイヤモンド層２のうち負電圧が印加されている方へ高速移動し、電子は高ドープダイヤモンド層１及び高ドープダイヤモンド層２のうち正電圧が印加されている方へ高速移動する。   Next, operation | movement of the diamond ultraviolet light emitting element 20 of this embodiment is demonstrated. In the diamond ultraviolet light emitting element 20 of the present embodiment, ultraviolet rays are emitted from the low doped diamond layers 4 and 5 and the doped diamond layer 6 by applying a direct current or an alternating voltage to the highly doped diamond layers 2 and 3. Hereinafter, the ultraviolet ray generation mechanism in the diamond light emitting element 20 will be described. First, holes injected from the highly doped diamond layer 2 into the lowly doped diamond layer 4 move through the lowly doped diamond layer 4, the doped diamond layer 6 and the lowly doped diamond layer 5 at high speed in a high electric field, The lightly doped diamond layers 4 and 6 collide with carbon atoms to generate electron / hole pairs, and the doped diamond layer 6 collides with boron atoms doped at a relatively high concentration to form electron / hole pairs. Is generated. The generated holes move at high speed toward the negatively applied one of the highly doped diamond layer 1 and the highly doped diamond layer 2, and the positive voltage is applied to the electrons between the highly doped diamond layer 1 and the highly doped diamond layer 2. Move fast to the person who is.

そして、これらが更に、電子・正孔対を発生することにより、高密度の電子及び正孔が低ドープダイヤモンド層４及び５並びにドープダイヤモンド層６に存在することになり、これらがドープダイヤモンド層６のホウ素原子にトラップされて再結合し、紫外線を発生すると考える。   These further generate electron-hole pairs, whereby high-density electrons and holes are present in the low-doped diamond layers 4 and 5 and the doped diamond layer 6. It is thought that it is trapped by the boron atom and recombines to generate ultraviolet rays.

ドープダイヤモンド層６を設けていない紫外線発光素子の場合、正孔は低ドープダイヤモンド層内を移動し、炭素原子と衝突して電子・正孔対を生成しているだけであるため、電子・正孔対の濃度が低く、更に再結合中心がなく、その殆どが高ドープダイヤモンド層２及び３に到達するため、発光効率は低い。これに対して、本実施形態のダイヤモンド紫外線発光素子２０においては、低ドープダイヤモンド層４と低ドープダイヤモンド層５との間に、ドープダイヤモンド層６を設けているため、移動する正孔がこのドープダイヤモンド層６のホウ素原子と衝突して電子・正孔対を生成するばかりでなく、ドープダイヤモンド層６のホウ素原子が再結合中心となって、電子・正孔対の再結合を促すため、紫外線発光強度が強くなる。また、本実施形態のダイヤモンド紫外線発光素子２０においては、ドープダイヤモンド層６における低ドープダイヤモンド層４及び５に接触していない領域上、即ち、図１（ａ）に示す領域６ａ上に金属電極を形成してもよく、これにより、ドープダイヤモンド層６の電位を変え、輝度を調節することができる。なお、本実施形態のダイヤモンド紫外線発光素子２０における製造方法及び上記以外の効果は、前述の第１の実施形態のダイヤモンドトランジスタと同様である。   In the case of an ultraviolet light emitting element not provided with the doped diamond layer 6, holes move in the low-doped diamond layer and only collide with carbon atoms to generate electron / hole pairs. Since the hole pair concentration is low and there are no recombination centers, most of which reach the highly doped diamond layers 2 and 3, the luminous efficiency is low. On the other hand, in the diamond ultraviolet light emitting element 20 of the present embodiment, since the doped diamond layer 6 is provided between the low-doped diamond layer 4 and the low-doped diamond layer 5, moving holes are doped with this doped Not only does it collide with boron atoms in the diamond layer 6 to generate electron / hole pairs, but also boron atoms in the doped diamond layer 6 become recombination centers to promote recombination of electron / hole pairs. The emission intensity increases. Moreover, in the diamond ultraviolet light emitting element 20 of this embodiment, a metal electrode is formed on the region of the doped diamond layer 6 that is not in contact with the low-doped diamond layers 4 and 5, that is, on the region 6a shown in FIG. It may be formed, whereby the potential of the doped diamond layer 6 can be changed and the luminance can be adjusted. Note that the manufacturing method and other effects of the diamond ultraviolet light emitting element 20 of the present embodiment are the same as those of the diamond transistor of the first embodiment described above.

なお、前述の第１及び第２の実施形態においては、チャネル層として低ドープダイヤモンド層２及び３を形成したダイヤモンドトランジスタ及びダイヤモンド紫外線発光素子について述べたが、本発明はこれに限定されるものではなく、低ドープダイヤモンド層２及び３の代わりに、チャネル層として不純物がドープされていないアンドープダイヤモンドを形成してもよい。   In the first and second embodiments described above, the diamond transistor and the diamond ultraviolet light emitting element in which the lightly doped diamond layers 2 and 3 are formed as the channel layer have been described. However, the present invention is not limited to this. Alternatively, undoped diamond that is not doped with impurities may be formed as the channel layer instead of the low-doped diamond layers 2 and 3.

以下、本発明の実施例の効果について、ダイヤモンドトランジスタ及びダイヤモンド発光素子を実際に作製して説明する。先ず、本発明の実施例１として、チャネル層をアンドープダイヤモンドにより形成し、それ以外は、前述の第１の実施形態と同様の方法及び条件でダイヤモンドトランジスタを作製し、その特性を測定した。その結果、約２００ｍＳ／ｍｍの相互コンダクタンスが得られた。本実施例のダイヤモンドトランジスタにおいて、このように高い相互コンダクタンスが得られたのは、特許文献１乃至３に記載のトランジスタとは異なり、チャネル層の間にゲートが埋め込まれているためである。   Hereinafter, the effects of the embodiments of the present invention will be described by actually producing a diamond transistor and a diamond light emitting device. First, as Example 1 of the present invention, a channel layer was formed of undoped diamond, and other than that, a diamond transistor was manufactured by the same method and conditions as in the first embodiment, and the characteristics were measured. As a result, a transconductance of about 200 mS / mm was obtained. The reason why such a high transconductance is obtained in the diamond transistor of this example is that the gate is buried between the channel layers, unlike the transistors described in Patent Documents 1 to 3.

次に、本発明の実施例２として、チャネル層をアンドープダイヤモンドにより形成し、それ以外は前述の第２の実施形態と同様の方法及び条件でダイヤモンド紫外線発光素子を作製した。そして、ソース・ドレイン間に５０Ｖの電圧を印加したところ、ドープダイヤモンド層及びその両側に形成されているアンドープダイヤモンド層において紫外線の発光が観測された。この紫外線は２３５乃至３００ｎｍに分布しており、２４６ｎｍにピークがあった。この結果より、本発明の半導体素子は、低電圧印加でも動作する紫外線発光素子としても機能することが確認できた。   Next, as Example 2 of the present invention, a diamond ultraviolet light-emitting element was fabricated by the same method and conditions as in the second embodiment except that the channel layer was formed of undoped diamond. When a voltage of 50 V was applied between the source and the drain, ultraviolet light emission was observed in the doped diamond layer and the undoped diamond layers formed on both sides thereof. This ultraviolet ray was distributed from 235 to 300 nm, and had a peak at 246 nm. From this result, it was confirmed that the semiconductor element of the present invention also functions as an ultraviolet light emitting element that operates even when a low voltage is applied.

（ａ）は本発明の第１の実施形態のダイヤモンドトランジスタの構造を示す平面図であり、（ｂ）は（ａ）に示すＡ−Ａ線による断面図である。(A) is a top view which shows the structure of the diamond transistor of the 1st Embodiment of this invention, (b) is sectional drawing by the AA line shown to (a). （ａ）乃至（ｄ）は本発明の第１の実施形態のダイヤモンドトランジスタの製造方法をその工程順に示す断面図である。(A) thru | or (d) are sectional drawings which show the manufacturing method of the diamond transistor of the 1st Embodiment of this invention in the order of the process. （ａ）乃至（ｄ）は本発明の第１の実施形態のダイヤモンドトランジスタの製造方法をその工程順に示す断面図であり、（ａ）は図２（ｄ）の次の工程を示す。(A) thru | or (d) is sectional drawing which shows the manufacturing method of the diamond transistor of the 1st Embodiment of this invention in the order of the process, (a) shows the next process of FIG.2 (d). （ａ）乃至（ｄ）は本発明の第１の実施形態のダイヤモンドトランジスタの製造方法をその工程順に示す断面図であり、（ａ）は図３（ｄ）の次の工程を示す。(A) thru | or (d) is sectional drawing which shows the manufacturing method of the diamond transistor of the 1st Embodiment of this invention in the order of the process, (a) shows the next process of FIG.3 (d). 本発明の第２の実施形態のダイヤモンド紫外線発光素子を示す断面図である。It is sectional drawing which shows the diamond ultraviolet-ray light emitting element of the 2nd Embodiment of this invention. 特許文献１に記載のＭＩＳＦＥＴの構造を示す断面図である。6 is a cross-sectional view showing the structure of a MISFET described in Patent Document 1. FIG. 特許文献３に記載のダイヤモンドＦＥＴの動作原理を示す模式図である。It is a schematic diagram which shows the operation principle of the diamond FET described in Patent Document 3.

符号の説明Explanation of symbols

１；ダイヤモンド基板
２、３；高ドープダイヤモンド層
４，５；低ドープダイヤモンド層
６；ドープダイヤモンド層
６ａ；領域
７〜９；金属電極
１０；トランジスタ
１１；レジスト
１２ａ、１２ｂ；酸化アルミニウム膜
１３；Ｂドープダイヤモンド膜
１４ａ〜１４ｃ、１５ａ〜１５ｃ；酸化アルミニウム膜
２０；ダイヤモンド紫外線発光素子
１００；ＭＩＳＦＥＴ
１０１；絶縁性ダイヤモンド基板
１０２ａ、１０２ｂ；高ドープｐ型半導体ダイヤモンド層
１０３；低ドープｐ型半導体ダイヤモンド層
１０４、１２４；ソース電極
１０５、１２６；ドレイン電極
１０６；アンドープダイヤモンド層
１０７、１２５；ゲート電極
１２０；ＦＥＴ
１２１、１２３；半導体ダイヤモンド層
１２２；高抵抗ダイヤモンド層 DESCRIPTION OF SYMBOLS 1; Diamond substrate 2, 3; Highly doped diamond layer 4,5; Low doped diamond layer 6; Doped diamond layer 6a; Area | region 7-9; Metal electrode 10; Transistor 11; Resistor 12a, 12b; Doped diamond films 14a to 14c, 15a to 15c; aluminum oxide film 20; diamond ultraviolet light emitting element 100; MISFET
101; Insulating diamond substrate 102a, 102b; Highly doped p-type semiconductor diamond layer 103; Low-doped p-type semiconductor diamond layer 104, 124; Source electrode 105, 126; Drain electrode 106; Undoped diamond layer 107, 125; FET
121, 123; semiconductor diamond layer 122; high resistance diamond layer

Claims (11)

ダイヤモンド基板と、前記ダイヤモンド基板上に局所的に形成され高濃度にホウ素がドープされた第１及び第２の高ドープダイヤモンド領域と、前記ダイヤモンド基板上の前記第１及び第２の高ドープダイヤモンド領域間の領域に前記第１の高ドープダイヤモンド領域と接触するように形成され前記第１及び第２の高ドープダイヤモンド領域よりも低濃度でホウ素がドープされた第１の低ドープダイヤモンド領域と、前記ダイヤモンド基板上の前記第１及び第２の高ドープダイヤモンド領域間の領域に前記第２の高ドープダイヤモンド領域と接触するように形成され前記第１及び第２の高ドープダイヤモンド領域よりも低濃度でホウ素がドープされた第２の低ドープダイヤモンド領域と、前記ダイヤモンド基板上の前記第１及び第２の低ドープダイヤモンド領域間の領域にこの第１及び第２の低ドープダイヤモンド領域と接触するように形成され前記第１及び第２の低ドープダイヤモンド領域よりも高濃度でホウ素がドープされたドープダイヤモンド領域と、を有することを特徴とするダイヤモンド半導体素子。 A diamond substrate; first and second highly doped diamond regions locally formed on the diamond substrate and highly doped with boron; and the first and second highly doped diamond regions on the diamond substrate. A first lightly doped diamond region formed in contact with the first highly doped diamond region in a region therebetween and doped with boron at a lower concentration than the first and second highly doped diamond regions; A region between the first and second highly doped diamond regions on the diamond substrate is formed in contact with the second highly doped diamond region and at a lower concentration than the first and second highly doped diamond regions. A second lightly doped diamond region doped with boron; and the first and second low doses on the diamond substrate. A doped diamond region formed in contact with the first and second lightly doped diamond regions in a region between the diamond regions and doped with boron at a higher concentration than the first and second lightly doped diamond regions; A diamond semiconductor element comprising: 前記第１の低ドープダイヤモンド領域の幅は、前記第２の低ドープダイヤモンド領域の幅よりも狭いことを特徴とする請求項１に記載のダイヤモンド半導体素子。 2. The diamond semiconductor device according to claim 1, wherein a width of the first lightly doped diamond region is narrower than a width of the second lightly doped diamond region. 前記第１及び第２の低ドープダイヤモンド領域は、ホウ素原子のドーピング濃度が１０１７／ｃｍ２以下であることを特徴とする請求項１又は２に記載のダイヤモンド半導体素子。 3. The diamond semiconductor device according to claim 1, wherein the first and second low-doped diamond regions have a boron atom doping concentration of 10 17 / cm 2 or less. ダイヤモンド基板と、前記ダイヤモンド基板上に局所的に形成され高濃度にホウ素がドープされた第１及び第２の高ドープダイヤモンド領域と、前記ダイヤモンド基板上の前記第１及び第２の高ドープダイヤモンド領域間の領域に前記第１の高ドープダイヤモンド領域と接触するように形成された第１のアンドープダイヤモンド領域と、前記ダイヤモンド基板上の前記第１及び第２の高ドープダイヤモンド領域間の領域に前記第２の高ドープダイヤモンド領域と接触するように形成された第２のアンドープダイヤモンド領域と、前記ダイヤモンド基板上の前記第１及び第２のアンドープダイヤモンド領域間の領域にこの第１及び第２のアンドープダイヤモンド領域と接触するように形成されホウ素がドープされたドープダイヤモンド領域と、を有することを特徴とするダイヤモンド半導体素子。 A diamond substrate; first and second highly doped diamond regions locally formed on the diamond substrate and highly doped with boron; and the first and second highly doped diamond regions on the diamond substrate. A first undoped diamond region formed in contact with the first highly doped diamond region in a region between, and a region between the first and second highly doped diamond regions on the diamond substrate. A second undoped diamond region formed in contact with the two highly doped diamond regions, and the first and second undoped diamonds in a region between the first and second undoped diamond regions on the diamond substrate. A doped diamond region formed in contact with the region and doped with boron; Diamond semiconductor element characterized in that it has. 前記第１のアンドープダイヤモンド領域の幅は、前記第２のアンドープダイヤモンド領域の幅よりも狭いことを特徴とする請求項４に記載のダイヤモンド半導体素子。 The diamond semiconductor device according to claim 4, wherein a width of the first undoped diamond region is narrower than a width of the second undoped diamond region. 前記第１及び第２の高ドープダイヤモンド領域は、ホウ素原子のドーピング濃度が１０１９／ｃｍ２以上であることを特徴とする請求項１乃至５のいずれか１項に記載のダイヤモンド半導体素子。 6. The diamond semiconductor device according to claim 1, wherein the first and second highly doped diamond regions have a boron atom doping concentration of 10 19 / cm 2 or more. 前記ドープダイヤモンド領域は、ホウ素原子のドーピング濃度が１０１８／ｃｍ２以上であることを特徴とする請求項１乃至６のいずれか１項に記載のダイヤモンド半導体素子。 The diamond semiconductor element according to claim 1, wherein the doped diamond region has a boron atom doping concentration of 10 18 / cm 2 or more. 更に、前記第１及び第２の高ドープダイヤモンド領域上に夫々形成されたソース電極及びドレイン電極と、前記ドープダイヤモンド領域上に形成されたゲート電極と、を有し、トランジスタとして使用されることを特徴とする請求項１乃至７のいずれか１項に記載のダイヤモンド半導体素子。 And a source electrode and a drain electrode formed on the first and second highly doped diamond regions, respectively, and a gate electrode formed on the doped diamond region, and used as a transistor. The diamond semiconductor device according to any one of claims 1 to 7, wherein the diamond semiconductor device is characterized in that: 更に、前記第１の高ドープダイヤモンド領域上に形成された第１の金属電極と、前記第２の高ドープダイヤモンド領域上に夫々形成された第２の金属電極と、前記ドープダイヤモンド領域におけるチャネル以外の領域上に形成された第３の電極と、を有し、紫外線発光素子として使用されることを特徴とする請求項１乃至７のいずれか１項に記載のダイヤモンド半導体素子。 Further, a first metal electrode formed on the first highly doped diamond region, a second metal electrode formed on the second highly doped diamond region, and a channel other than the channel in the doped diamond region. The diamond semiconductor element according to claim 1, wherein the diamond semiconductor element is used as an ultraviolet light emitting element. ダイヤモンド基板上に高濃度にホウ素がドープされた第１及び第２の高ドープダイヤモンド領域を局所的に形成する工程と、前記ダイヤモンド基板上の前記第１及び第２の高ドープダイヤモンド領域間の領域に前記第１及び第２の高ドープダイヤモンド領域との間に間隔をあけてホウ素がドープされたドープダイヤモンド領域を形成する工程と、前記ダイヤモンド基板上の前記第１の高ドープダイヤモンド領域と前記ドープダイヤモンド領域との間の領域に前記第１の高ドープダイヤモンド領域及び前記ドープダイヤモンド領域と接触するように前記第１及び第２の高ドープダイヤモンド領域よりも低濃度でホウ素がドープされた第１の低ドープダイヤモンド領域を形成する工程と、前記ダイヤモンド基板上の前記第２の高ドープダイヤモンド領域と前記ドープダイヤモンド領域との間の領域に前記第２の高ドープダイヤモンド領域及び前記ドープダイヤモンド領域と接触するように前記第１及び第２の高ドープダイヤモンド領域よりも低濃度でホウ素がドープされた第２の低ドープダイヤモンド領域を形成する工程と、を有することを特徴とするダイヤモンド半導体素子の製造方法。 A step of locally forming first and second highly doped diamond regions doped with boron at a high concentration on a diamond substrate; and a region between the first and second highly doped diamond regions on the diamond substrate. Forming a doped diamond region doped with boron at an interval between the first and second highly doped diamond regions, and the first highly doped diamond region on the diamond substrate and the doped A first region doped with boron at a lower concentration than the first and second highly doped diamond regions in contact with the first highly doped diamond region and the doped diamond region in a region between the diamond regions Forming a low-doped diamond region; and the second highly-doped diamond on the diamond substrate A region between the region and the doped diamond region is doped with boron at a lower concentration than the first and second highly doped diamond regions so as to contact the second highly doped diamond region and the doped diamond region. And a step of forming a second low-doped diamond region. ダイヤモンド基板上に高濃度にホウ素がドープされた第１及び第２の高ドープダイヤモンド領域を局所的に形成する工程と、前記ダイヤモンド基板上の前記第１及び第２の高ドープダイヤモンド領域間の領域に前記第１及び第２の高ドープダイヤモンド領域との間に間隔をあけてホウ素がドープされたドープダイヤモンド領域を形成する工程と、前記ダイヤモンド基板上の前記第１の高ドープダイヤモンド領域と前記ドープダイヤモンド領域との間の領域に前記第１の高ドープダイヤモンド領域及び前記ドープダイヤモンド領域と接触するように第１のアンドープダイヤモンド領域を形成する工程と、前記ダイヤモンド基板上の前記第２の高ドープダイヤモンド領域と前記ドープダイヤモンド領域との間の領域に前記第２の高ドープダイヤモンド領域及び前記ドープダイヤモンド領域と接触するように第２のアンドープダイヤモンド領域を形成する工程と、を有することを特徴とするダイヤモンド半導体素子の製造方法。 A step of locally forming first and second highly doped diamond regions doped with boron at a high concentration on a diamond substrate; and a region between the first and second highly doped diamond regions on the diamond substrate. Forming a doped diamond region doped with boron at an interval between the first and second highly doped diamond regions, and the first highly doped diamond region on the diamond substrate and the doped Forming a first undoped diamond region in contact with the first highly doped diamond region and the doped diamond region in a region between the diamond regions; and the second highly doped diamond on the diamond substrate. The second highly doped diamond in a region between the region and the doped diamond region Method of manufacturing a diamond semiconductor device characterized by comprising a step of forming a second undoped diamond region in contact with the de region and said doped diamond region.
JP2004307677A 2004-10-22 2004-10-22 Diamond semiconductor device and manufacturing method thereof Expired - Fee Related JP4694172B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004307677A JP4694172B2 (en) 2004-10-22 2004-10-22 Diamond semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004307677A JP4694172B2 (en) 2004-10-22 2004-10-22 Diamond semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2006120886A true JP2006120886A (en) 2006-05-11
JP4694172B2 JP4694172B2 (en) 2011-06-08

Family

ID=36538477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004307677A Expired - Fee Related JP4694172B2 (en) 2004-10-22 2004-10-22 Diamond semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4694172B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012533686A (en) * 2009-07-23 2012-12-27 エムエスゲー リトグラス アクチエンゲゼルシャフト Method for forming a structured coating on a substrate, a coated substrate, and a semi-finished product comprising the coated substrate
RU2624754C2 (en) * 2015-12-25 2017-07-06 Федеральное государственное бюджетное научное учреждение "Федеральный исследовательский центр Институт прикладной физики Российской академии наук" (ИПФ РАН) Method for creating doped delta-layers in cvd diamond

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0394429A (en) * 1989-09-06 1991-04-19 Sumitomo Electric Ind Ltd Mes-type field-effect transistor
JPH03160731A (en) * 1989-11-18 1991-07-10 Toshiba Corp Semiconductor device and manufacture thereof
JPH04302150A (en) * 1991-03-29 1992-10-26 Kobe Steel Ltd Diamond schottky gate type field-effect transistor
JPH04354139A (en) * 1991-05-31 1992-12-08 Sumitomo Electric Ind Ltd Diamond transistor and manufacture thereof
JPH06204254A (en) * 1992-12-25 1994-07-22 Mitsubishi Electric Corp Manufacture of field-effect transistor
JPH10261656A (en) * 1997-03-19 1998-09-29 Japan Radio Co Ltd Manufacture of compound semiconductor
JP2000114523A (en) * 1998-10-09 2000-04-21 Kobe Steel Ltd Diamond field effect transistor and its manufacture
JP2000235984A (en) * 1999-02-17 2000-08-29 Sumitomo Electric Ind Ltd Field-effect transistor
JP2001094144A (en) * 1999-09-22 2001-04-06 Kobe Steel Ltd Diamond ultraviolet ray light-emitting element
JP2002057167A (en) * 2000-08-10 2002-02-22 Kobe Steel Ltd Semiconductor element and manufacturing method thereof
JP2002076369A (en) * 2000-09-01 2002-03-15 Kobe Steel Ltd Electronic element, and diode, transistor and thyristor using the same

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0394429A (en) * 1989-09-06 1991-04-19 Sumitomo Electric Ind Ltd Mes-type field-effect transistor
JPH03160731A (en) * 1989-11-18 1991-07-10 Toshiba Corp Semiconductor device and manufacture thereof
JPH04302150A (en) * 1991-03-29 1992-10-26 Kobe Steel Ltd Diamond schottky gate type field-effect transistor
JPH04354139A (en) * 1991-05-31 1992-12-08 Sumitomo Electric Ind Ltd Diamond transistor and manufacture thereof
JPH06204254A (en) * 1992-12-25 1994-07-22 Mitsubishi Electric Corp Manufacture of field-effect transistor
JPH10261656A (en) * 1997-03-19 1998-09-29 Japan Radio Co Ltd Manufacture of compound semiconductor
JP2000114523A (en) * 1998-10-09 2000-04-21 Kobe Steel Ltd Diamond field effect transistor and its manufacture
JP2000235984A (en) * 1999-02-17 2000-08-29 Sumitomo Electric Ind Ltd Field-effect transistor
JP2001094144A (en) * 1999-09-22 2001-04-06 Kobe Steel Ltd Diamond ultraviolet ray light-emitting element
JP2002057167A (en) * 2000-08-10 2002-02-22 Kobe Steel Ltd Semiconductor element and manufacturing method thereof
JP2002076369A (en) * 2000-09-01 2002-03-15 Kobe Steel Ltd Electronic element, and diode, transistor and thyristor using the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012533686A (en) * 2009-07-23 2012-12-27 エムエスゲー リトグラス アクチエンゲゼルシャフト Method for forming a structured coating on a substrate, a coated substrate, and a semi-finished product comprising the coated substrate
RU2624754C2 (en) * 2015-12-25 2017-07-06 Федеральное государственное бюджетное научное учреждение "Федеральный исследовательский центр Институт прикладной физики Российской академии наук" (ИПФ РАН) Method for creating doped delta-layers in cvd diamond

Also Published As

Publication number Publication date
JP4694172B2 (en) 2011-06-08

Similar Documents

Publication Publication Date Title
US8354715B2 (en) Semiconductor device and method of fabricating the same
KR102100415B1 (en) Tunneling device and method of manufacturing the same
US20110220865A1 (en) Transistor and manufacturing method thereof
US20120012929A1 (en) Semiconductor device
US8653535B2 (en) Silicon carbide semiconductor device having a contact region that includes a first region and a second region, and process for production thereof
JP2009194127A (en) Semiconductor device and manufacturing method thereof
JP5597217B2 (en) Semiconductor device and manufacturing method thereof
JP4582542B2 (en) Diamond field effect transistor and manufacturing method thereof
US20130264576A1 (en) Semiconductor device and manufacturing method of the same
JP2019004078A (en) Semiconductor device and manufacturing method for semiconductor device
JP6479533B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2009158788A (en) Vertical mosfet and manufacturing method of the vertical mosfet
JP2012160485A (en) Semiconductor device and manufacturing method of the same
JP5817204B2 (en) Silicon carbide semiconductor device
KR102059131B1 (en) Graphene device, and method of fabricating the same
JP2009043880A (en) Method of manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device
JP4153984B2 (en) Transistor
JP5953675B2 (en) Electronic equipment
JP5995701B2 (en) Silicon carbide semiconductor device and manufacturing method thereof
JP4694172B2 (en) Diamond semiconductor device and manufacturing method thereof
JP3714803B2 (en) Method for manufacturing diamond field effect transistor
KR101539294B1 (en) Thin-Film Transistor with ZnO/MgZnO Active Structure
JP5928429B2 (en) Semiconductor device and manufacturing method thereof
JP2006100721A (en) Semiconductor element and its manufacturing method
US11881526B2 (en) Semiconductor device and method for manufacturing same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110223

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4694172

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees