JP2006107417A

JP2006107417A - コネクター／デジタル直列バス・インターフェース装置及びこれを具備する表示装置の制御装置及び集積回路チップ

Info

Publication number: JP2006107417A
Application number: JP2005001257A
Authority: JP
Inventors: Taisei Kin; 太星金; Seung-Woo Lee; 昇祐李
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2004-10-08
Filing date: 2005-01-06
Publication date: 2006-04-20
Also published as: CN1758324A; KR20060031476A; US20060079120A1; TW200612384A

Abstract

【課題】コネクター/デジタル直列バス・インターフェース装置及びこれを具備する表示装置の制御装置及び集積回路チップを提供する。
【解決手段】コネクター/デジタル直列バス・インターフェース装置１６０はコネクター１１０に無接続ピン１１３が一つかまたは存在しなくてもグラウンドピン１１１，１１５のみを用いてデジタル直列バス１２０の使用が可能であるようにする。表示装置の制御装置１００は、コネクター/デジタル直列バス・インターフェース装置１６０を具備し、ライトプロテクションピンが設置されたモジュールの使用のための反転部を具備する。集積回路チップは、前記コネクター/デジタル直列バス・インターフェース装置１６０及び反転部をそれ自体に内蔵する形態に構成される。
【選択図】図２

Description

本発明はコネクター/デジタル直列バス・インターフェース装置及びこれを具備する表示装置の制御装置及び集積回路チップに関する。

最近、モニター、ノートブック、ＴＶ及び移動通信端末機などの軽量化及び薄型化傾向につれて表示装置も軽量化及び薄型化が要求されており、このような要求を満たすために既存の陰極線管の代りに多様なフラットパネル表示装置の開発及び普及が急速に行われている。
液晶表示装置はこのようなフラットパネル表示装置の一つとして、２つの基板の間に誘電率異方性を有する液晶物質を注入して電界を印加し、その電界の強度を調節することで基板に透過される光の量を制御して所望の画像を表示する装置である。

一般に、液晶表示装置は液晶パネルの駆動の際、各種制御信号の印加及び設定情報を格納するための複数のモジュール、例えば、タイミングコントローラ（以下、Ｔ−Ｃｏｎ）、電気的消去可能 ROM（ＥｌｅｃｔｒｉｃａｌｌｙＥｒａｓａｂｌｅＰｒｏｇｒａｍｍａｂｌｅＲｅａｄ−ＯｎｌｙＭｅｍｏｒｙ、以下ＥＥＰＲＯＭと称する）、デジタル変数レジスタ（ＤＶＲ：ＤｉｇｉｔａｌＶａｒｉａｂｌｅＲｅｓｉｓｔｏｒ、以下ＤＶＲと称する）などを集積回路（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ、以下ＩＣと称する）チップの形態で印刷回路基板ＰＣＢに具備し、そしてこのようなモジュールはバスを通じて相互連結されることで信号を交換する。

このとき、前記バスはＩ２Ｃ（ＩｎｔｅｒＩＣ）バスが最も効率的であり、Ｉ２Ｃバスはモジュール間の通信リンクを提供する両方向デジタル直列バスとして、直列データＳＤＡ（ＳｅｒｉａｌＤａｔａ）と直列クロックＳＣＬ（ＳｅｒｉａｌＣｌｏｃｋ）を伝送する２つのラインのみでデータ通信が可能であり、現在内蔵のチップの通信のための事実上の標準ソルーションとして認識されている。
一方、液晶表示装置は外部のホストシステムまたは制御システムなどの外部システムとの各種データ入力及び出力インターフェースのためにコネクターを具備し、このコネクターは外部から液晶表示装置に画像表示と関連した各種データ信号及び制御信号を伝送できるようにする媒介となる。
一般に、前記コネクターは最小限のピンでインターフェース機能を遂行するようにすることでデジタルインターフェースを簡略化することが効率的であるので、２００３年に合議された１７インチ表示パネルのＳＸＧＡ（ＳｕｐｅｒＥｘｔｅｎｄｅｄＧｒａｐｈｉｃｓＡｒｒａｙ）に対するパネル標準化ワーキング・グループＰＳＷＧによると、コネクターのピン数が３０個に標準化されている。

図１は一般の１７インチ表示パネルのＰＳＷＧパネルの３０ピンコネクターのピン割当を示す回路図であり、示されたように、コネクター３０は３０個のピンを具備し、１番ピンから２４番ピンまでで外部システム１０からデータまたはクロック信号の入力を受け、そして内部装置２０に伝達するためのデータ入力ピンまたはクロック入力ピンとして複数個が割当てられる。
これをさらに具体的にみると、１番ピン、２番ピン、３番ピン、４番ピン、５番ピン、６番ピン、１０番ピン及び１１番ピンはデータの入力を受けるためデータ入力ピンであるＲＸＯ０−、ＲＸＯ０＋、ＲＸＯ１−、ＲＸＯ１＋、ＲＸＯ２−、ＲＸＯ２＋、ＲＸＯ３−及びＲＸＯ３＋ピンにそれぞれ割当てられる。また、７番ピンはグラウンド（Ｇｒｏｕｎｄ、以下ＧＮＤ）ピンに、８番ピンと９番ピンはクロックの入力を受けるためクロック入力ピンであるＲＯＸＣ−及びＲＸＯＣ＋に割当てられる。また、１２番ピン、１３番ピン、１５番ピン、１６番ピン、１８番ピン、１９番ピン、２２番ピン及び２３番ピンはデータ入力ピンであるＲＸＯ０−、ＲＸＯ０＋、ＲＸＯ１−、ＲＸＯ１＋、ＲＸＯ２−、ＲＸＯ２＋、ＲＸＯ３−及びＲＸＯ３＋ピンにそれぞれ割当てされ、１４番ピン、１７番ピン及び２４番ピンはＧＮＤピンに、２０番ピン及び２１番ピンはクロック入力ピンにＲＸＥＣ−及びＲＸＥＣ＋に割当てられている。

ここで、前記ＲＸＯまたはＲＸＥの‘ＲＸ’は‘レシーバー（Ｒｅｃｅｉｖｅｒ）’を意味する略字であり、‘Ｏ’は‘オッド（Ｏｄｄ）’、‘Ｅ’は‘イブン（Ｅｖｅｎ）’の略字であり、受信帯域幅ＢａｎｄＷｉｄｔｈを向上させることができるデュアル方式でデータを受信するためにピンはＲＸＯとＲＸＥとに分けて割当てられている。
一方、２５番から２７番ピンまでは余分の機能のためにＧＮＤピン２つと無接続（以下ＮＣと称する）ピン一つに割当てられ、２８番ピンから３０番ピンまでは基準電圧（以下、ＶＤＤ）ピンに割当てられる。このとき、ＮＣピンは従来三つのピンに割当てられていたが、ピン数の最小化傾向によって２６番ピンのみに割当てられる。

ところで、このようにコネクター３０のピン数を最小化することでデジタルインターフェースを簡略化した場合、実際には特定機能を使用するためのピンがなくなってしまう場合が発生する。特に、前述した１７インチＰＳＷＧ３０ピンコネクター３０のようにＮＣピンが一つのみに割当てられてあると、前記言及したＩ２Ｃバスの使用において深刻な問題が発生する。

Ｉ２Ｃバスを使用するために、ＳＤＡラインとＳＣＬラインが必要であり、その２つのラインは外部システムと連結されない時は、プルアップ抵抗によって高レベル即ち、アクティブレベルの状態にセッティングされて独立的に動作しなければならない。従って、ＳＤＡラインとＳＣＬラインは、全部ＮＣピンに連結されてこそ動作が可能となる。
ところで、前述したようにコネクター３０にはＮＣピンが２６番ピンしか存在しないの、ＳＤＡラインとＳＣＬラインのうち、いずれか一つをＮＣピンに連結し他の一つのラインはＧＮＤピン、即ち、２５番ピンまたは２７番ピンのうちいずれか一つのピンに連結するかあるいは遮断しなければならない。
しかし、前記他の一つのラインをＧＮＤピンに連結する場合、ＧＮＤピンに連結されたラインがアースされるので独立的な動作が不可能であり、前記他の一つのラインを遮断する場合には内部的に独立的な動作は可能であるが外部のＩ２Ｃバスとの交信自体が遮断され、外部システム１０との連結が不可能となる、という問題点がある。
従って、従来ではコネクター上に２つ以上のＮＣピンが確保されずデジタル直列バスであるＩ２Ｃバスを外部との連結可能性を保持した状態で使用することが不可能であるので、コネクターのピンの簡略化に支障なく対処しにくいという問題点があった。

本発明のこのような問題点を解決するためのもので、本発明の第１目的は、コネクターのＮＣピンが一つかまたはＮＣピンが存在しなくてもＧＮＰピンを用いてデジタル直列バスを使用することができるようにするコネクター/デジタル直列バス・インターフェース装置を提供することにある。
本発明の第２目的は、このようなコネクター/デジタル直列バス・インターフェース装置を具備することで最小化されたコネクターピンで外部との連結性を保持しながら内部モジュールをデジタル直列バスを通じて相互に連結させることができる表示装置の制御装置を提供することにある。
本発明の第３目的は、コネクター/デジタル直列バス・インターフェース装置を内蔵することで、ＮＣピンの数に関係なくＧＮＤピンを通じてＩ２Ｃバスに連結可能なＩＣチップを提供することにある。

このような第１目的を達成するための本発明によるコネクター/デジタル直列バス・インターフェース装置は、コネクターに２つのＧＮＤピン即ち、第１ＧＮＤピン、第２ＧＮＤピン及びＮＣピンが割当てられた場合、コネクターのＮＣピンとデジタル直列バスに第１ラインとを連結するＮＣピン連結部と、コネクターの第１ＧＮＤピンから入力される非アクティブレベルまたはアクティブレベル信号に応じて第２ＧＮＤピンとデジタル直列バスの第２ラインとを遮断または連結するＧＮＤピン連結部と、で構成される。
また、コネクターに３つにのＧＮＤピン即ち、第１ＧＮＤピン、第２ＧＮＤピン及び第３ＧＮＤピンが割当てられた場合、コネクターの第１ＧＮＤピンから入力される非アクティブレベルまたはアクティブレベル信号に応じてコネクターの第２ＧＮＤピンとデジタル直列バスの第１ラインとを遮断または連結する第２ＧＮＤピン連結部と、第１ＧＮＤピンから入力される非アクティブレベルまたはアクティブレベル信号に応じてコネクターの第３ＧＮＤピンとデジタル直列バスの第２ラインとを遮断または連結する第３ＧＮＤピン連結部と、で構成される。

このとき、前記デジタル直列バスは、Ｉ２Ｃバスであり、第１ラインはデジタル直列バスのＳＤＡ伝送のためのＳＤＡライン、第２ラインはＳＣＬを伝送するためのＳＣＬラインを意味するが、第１ラインをＳＣＬライン、第２ラインをＳＤＡラインに設定してもよい。
一方、本発明の第２目的を達成するための表示装置の制御装置は、第１ＧＮＤピン、ＮＣピン及び第２ＧＮＤピンを具備するコネクターと、信号伝送のための第１ライン及び第２ラインを具備するデジタル直列バスと、それぞれデジタル直列バスに連結され、表示装置の動作のためのデータを設定し制御信号を印加する複数のモジュールと、前記ＮＣピンと第１ラインとを連結するＮＣピン連結部及び前記第１ＧＮＤピンから入力される非アクティブレベルまたはアクティブレベル信号に応じて前記第２ＧＮＤピンと前記第２ラインとを遮断または連結するＧＮＤピン連結部と、で構成される。

このとき、前記ＧＮＤピン連結部は、第２ＧＮＤピンと第２ラインとの間に連結されゲート端子が前記第１ＧＮＤピンに連結されるＭＯＳトランジスタからなる。前記デジタル直列バスはＩ２Ｃバスであり、第１ラインはデジタル直列バスのＳＤＡを伝送するためのＳＤＡライン、第２ラインはＳＣＬを伝送するためのＳＣＬラインを意味するが、第１ラインをＳＣＬライン、第２ラインをＳＤＡラインで設定してもよい。
また、前記複数のモジュールは、表示装置の駆動のための各種制御信号を印加し前記デジタル直列バスのバスマスタ機能を遂行するＴ−ＣＯＮと、表示装置の動作のための各種設定データが保存される格納素子からなり、格納素子はＥＥＰＲＯＭ及びＤＶＲのうち少なくともいずれか一つである。

このとき、前記格納素子はデータの保護するためにライトプロテクションピン（ＷｒｉｔｅＰｒｏｔｅｃｔｉｏｎＰｉｎ、以下ＷＰと称する）を具備しこれは第１ＧＮＤピンに連結される。ＷＰアクティブレベル信号が印加されるとライトを禁止するポジティブライトプロテクションピン（以下ＷＰｐと称する）及び非アクティブレベル信号が印加されるとライトを禁止するネガティブライトプロテクションピン（ＮｅｇａｔｉｖｅＷＰ、以下ＷＰ_ｎと称する）のうち、いずれか一つであり、前記ＷＰｐの入力端には第１ＧＮＤピンから印加される信号を反転させる反転部が設置される。
一方、本発明の第２目的を達成するためのまたの表示装置の制御装置は、第１ＧＮＤピン、第２ＧＮＤピン及び第３ＧＮＤピンを具備するコネクターと、信号伝送のために第１ライン及び第２ラインを具備するデジタル直列バスと、それぞれ前記デジタル直列バスに連結され、表示装置の動作のための各種制御信号の印加及び設定を遂行する複数のモジュールと、前記第１ＧＮＤピンから入力される非アクティブレベルまたはアクティブレベル信号に応じて前記第２ＧＮＤピンと前記第１ラインとを遮断または連結する第２ＧＮＤピン連結部、及び前記第１ＧＮＤピンから入力される非アクティブレベルまたはアクティブレベル信号に応じて前記第３ＧＮＤピンと前記第２ラインとを遮断または連結する第３ＧＮＤピン連結部を具備するコネクター/デジタル直列バス・インターフェース装置と、で構成される。

このとき、前記第２ＧＮＤピン連結部は、前記第２ＧＮＤピンと第１ラインとの間に連結され、ゲート端子が前記第１ＧＮＤピンに連結されるＭＯＳトランジスタからなる。前記第３ＧＮＤピン連結部は前記第３ＧＮＤピンと第２ラインとの間に連結され、ゲート端子が前記第１ＧＮＤピンに連結されるＭＯＳトランジスタからなる。また、前記デジタル直列バスはＩ２Ｃバスであり、第１ラインはデジタル直列バスのＳＤＡを伝送するためのＳＤＡライン、第２ラインはＳＣＬを伝送するためのＳＣＬラインを意味するが、第１ラインをＳＣＬ第２ラインをＳＤＡラインで設定してもよい。前記複数のモジュールは、表示装置の駆動のための各種制御信号を印加し前記デジタル直列バスのバスマスタ機能を遂行するＴ−ＣＯＮと、表示装置の動作のための各種設定データが保存される格納素子からなり、格納素子はＥＥＰＲＯＭ及びＤＶＲのうち、少なくともいずれか一つである。このとき、前記格納素子はデータを保護するためにＷＰｐまたはＷＰｎを具備しこれは第１ＧＮＤピンに連結され、ＷＰｐの入力端には第１ＧＮＤピンから印加される信号を反転させる反転部が設けられる。

一方、本発明の第３目的を達成するためのＩＣチップは、メモリと、コネクターの第１ＧＮＤピンと連結される制御入力ピンと、前記コネクターのＮＣピンに連結される第１信号入力ピンと、前記コネクターの第２ＧＮＤピンと連結される第２信号入力ピンと、前記制御入力ピン、第１信号入力ピン及び第２信号入力ピンと連結され、メモリとの連結を遂行するデジタル直列バス制御部と、前記第１信号入力ピンとデジタル直列バス制御部との間に設置され、制御入力ピンから入力される非アクティブレベルまたはアクティブレベルの信号に応じて第１信号入力ピンとデジタル直列バス制御部とを遮断または連結させるスイッチング部と、で構成される。

このとき、前記デジタル直列バス制御部は、前記制御入力部から非アクティブレベル信号が入力されるとメモリのライトを禁止し、アクティブレベルの場合には許容し、前記スイッチング部は第２信号入力ピンとデジタル直列バス制御部との間に設置され、ゲート端子が前記制御入力ピンと連結されるＭＯＳトランジスタからなる。
また、反転信号出力ピン、第２信号入力ピンから入力された信号を出力する第２信号出力ピン、及び制御入力ピンから入力された信号を反転させ前記反転信号出力ピンに伝送する反転部をさらに含む。このとき、反転部はインバーターからなり、前記インバーターには逆方向に別のインバーターが並列に連結される。

一方、本発明の第３目的を達成するためのさらにまたのＩＣチップは、メモリと、コネクターの第１ＧＮＤピンと連結される制御入力ピンと、前記コネクターの第２ＧＮＤピンと連結される第１信号入力ピンと、前記コネクターの第３ＧＮＤピンと連結される第２信号入力ピンと、前記制御入力ピン、第１信号入力ピン及び前記第２信号入力ピンと連結され、メモリとの連結を遂行するデジタル直列バス制御部と、前記第１信号入力ピンと前記デジタル直列バス制御部との間に設置され、前記制御入力ピンから入力される非アクティブレベルまたはアクティブレベルの信号に応じて前記第１信号入力ピンと前記デジタル直列バスとを遮断または連結させる第１スイッチングと、前記第２信号入力ピンと前記デジタル直列バス制御部との間に設置され、前記制御入力ピンから入力される非アクティブレベルまたはアクティブレベルの信号に応じて前記第２信号入力ピンと前記デジタル直列バス制御部とを遮断または連結させる第２スイッチング部と、で構成される。
前記デジタル直列バス制御部は、前記制御入力部から非アクティブレベル信号が入力されるとメモリのライトを禁止しアクティブレベルの場合には許容される。前記第１スイッチング部は、第１信号入力ピンとデジタル直列バス制御部との間に設けられ。ゲート端子が制御入力ピンと連結されるＭＯＳトランジスタからなり、前記第２スイッチング部は第２信号入力ピンとデジタル直列バス制御部との間に設けられ、ゲート端子が制御入力ピンと連結されるＭＯＳトランジスタからなる。

以下、図面を参照して本発明の望ましい一実施例をより詳細に説明する。
（実施形態１）
図２は本発明の望ましい第１実施形態によるコネクター/デジタル直列バス・インターフェース装置の構成及びそのコネクター/デジタル直列バス・インターフェース装置が設けられた表示装置の制御装置を説明するための回路図であり、図２に示すようにＩ２Ｃバスの使用のためにコネクターにＮＣピン一つとＧＮＤピン２つが割当てられる場合を示す。
まず、表示装置の制御装置は、表示装置の液晶表示パネルの駆動のために複数の駆動モジュールに各種制御信号を印加し制御するための設定データを保存する機能を遂行する装置を意味する。
図２に示すように、表示装置の制御装置１００は複数のモジュール１３０、１４０、１５０即ち、表示パネルを駆動させるための各種制御信号を印加するＴ−ＣＯＮ１３０と各種設定データを保存する格納素子１４０、１５０即ち、ＥＥＰＲＯＭ１４０及びＤＶＲ１５０を具備し、これらはＩ２Ｃバス１２０を通じて連結される。前記Ｉ２Ｃバス１２０の制御、即ち、バスマスタ機能はＴ−ＣＯＮ１３０が遂行する。

このとき、Ｉ２Ｃバス１２０は２つのライン即ち、第１ラインと第２ラインからなり、本発明の第１実施形態の説明においては、第１ラインをデータ信号の伝送のためのＳＤＡライン１２１と定義し、第２ラインをクロック信号の伝送のためのＳＣＬライン１２２と定義する。しかし、実施環境によって第１ラインと第２ラインをＳＣＬライン１２１とＳＤＡライン１２２にそれぞれ変えて設定してもよいのである。
コネクター１１０には２つのＧＮＤピン１１１、１１５即ち、第１ＧＮＤピン１１１、第２ＧＮＤピン１１５、及びＮＣピン１１３がＩ２Ｃバス１２０の使用にために割当てられ、ピン１１１、１１３、１１５とＩ２Ｃバス１２０はコネクター/デジタル直列バス・インターフェース装置１６０によって連結される。

コネクター/デジタル直列バス・インターフェース装置１６０は、コネクター１１０のＮＣピン１１３とＩ２Ｃバス１２０の第１ライン即ち、ＳＤＡライン１２１を連結するＮＣピン連結部１６１と、コネクター１１０の第１ＧＮＤピン１１から非アクティブレベルの信号が入力されると第２ＧＮＤピン１１５とＩ２Ｃバス１２０の第２ライン即ち、ＳＣＬライン１２２を遮断し、第１ＧＮＤピン１１１からアクティブレベル信号が入力されると第２ＧＮＤピン１１５とＳＣＬライン１２０とを連結するＧＮｄピン連結部１６２と、で構成される。
例えば、ＮＣピン連結部１６１はＮＣピン１１３とＳＤＡライン１２１とを連結するラインで構成される。または、ＧＮＤピン連結部１６２は第２ＧＮＤピン１１５とＳＣＬライン１２２との間に連結され、ゲート端子が第１ＧＮＤピン１１１と連結されたＭＯＳトランジスタ１６２からなる。

図３及び図４は図２に示されたコネクター/デジタル直列バス・インターフェース装置１６０の動作を示すための概念図として、図３は外部との連結がない場合を示し、図４は外部の制御システム２００とＩ２Ｃバス１２０とを連結させる場合を示す。
図３に示すように、外部と連結のない場合第１ＧＮＤピン１１１と第２ＧＮＤピン１１５とはアースされ、ＮＣピン１１３はどのような回路とも連結されていない分離状態となる。このとき、第１ＧＮＤピン１１１と第２ＧＮＤピン１１５が全部アースされた状態であるのでＭＯＳトランジスタ１６３はターンオフされ、第２ＧＮＤピン１１５とＳＣＬライン１２２とは分離された状態となる。また、ＳＤＡライン１２１とＮＣピン１１３は連結された状態であるがＮＣピン１１３自体が連結されていない状態であるので、ＳＤＡライン１２１も分離された状態である。

従って、ＳＤＡライン１２１とＳＣＬライン１２２はＮＣピン１１３と第２ＧＮＤピン１１５にそれぞれ分離されるので、Ｉ２Ｃバス１２０は連結された１１３、１１５に影響を受けずＴ−ＣＯＮ１３０をマスタにして独立的にモジュール１３０、１４０、１５０の相互データ連結動作を実施することができる。
一方、設定値変更や各種テストなどを目的で外部制御システム２００をモジュール１３０、１４０、１５０と連結させようとする場合にも、図３及び図４に示すように、ＮＣピン１１３に外部制御システム２００と連結される外部Ｉ２ＣバスのＳＤＡライン２１０を連結させ、第１ＧＮＤピン１１１にＶＤＤを印加させ、第２ＧＮＤピン１１５の外部Ｉ２ＣバスのＳＣＬライン２２０を連結させ、第１ＧＮＤピン１１１、ＮＣピン１１３及び第２ＧＮＤピン１１５をそれぞれＶＤＤピン１１２、ＳＤＡシグナル（以下、ＳＤＡ＿Ｓと称する）ピン１１４及びシグナル（以下、ＳＣＬ＿Ｓと称する）ピン１１６に転換させる。これらは同一のピンであるが状態が変化したので理解の便宜のためそれぞれ異なる図面符合を付与する。

それにより、ＶＤＤピン１１２からＭＯＳトランジスタ１６３のゲート端子にＶＤＤが印加されるのでＭＯＳトランジスタ１６３がターンオンされＳＣＬ＿Ｓピン１１６とＩ２Ｃバス１２０のＳＣＬライン１２２とが連結され、ＳＤＡ＿Ｓピン１１４とＩ２Ｃバス１２０のＳＤＡライン１２１はＮＣピン連結部１６１に連結される。
従って、外部と表示装置の制御装置１００のＩ２Ｃバス１２０が連結されるので、相互連結動作が可能となる。
従来の場合には、前述したように、外部連結のためにＧＮＤピンに制御装置のＩ２Ｃバスラインのうち、一つを連結する場合独立的なＩ２Ｃバスの駆動を実施することができず、独立的な駆動のためにＩ２Ｃバスをコネクターと遮断する場合には外部との連結が不可能になるという問題があったが、本発明の第１実施形態においてはこのような問題点を完全に解消している。

一方、以上説明した第１実施形態において、コネクターに一つのＮＣピンが割当てられている場合を説明したが、場合によってコネクターにＮＣピンが一つも割当てられない場合もあるので、ＮＣピンなしにＧＮＤピン３つのみでＩ２Ｃバスを駆動させることができるコネクター/デジタル直列バス・インターフェース装置及び表示装置の制御装置を第２実施形態にて説明する。
（実施形態２）

図５は本発明の望ましい第２実施形態によるコネクター/デジタル直列バス・インターフェース装置の構成及びそのコネクター/デジタル直列バス・インターフェース装置が設けられた表示装置の制御装置を説明するための回路図である。
図５に示すように、表示装置の動作のための各種制御設定及びデータ保存機能を遂行する制御装置３００は、複数のモジュール３３０、３４０、３５０即ち、Ｔ−ＣＯＮ３３０、ＥＥＰＲＯＭ３４０及びＤＶＲ３５０が具備され、これらはＩ２Ｃバス３２０を通じて連結される。
このとき、Ｉ２Ｃバス３２０は２つのライン即ち、第１ラインと第２ラインとからなるが、前述した第１実施形態と同様に第２実施形態の説明でも第１ラインをデータ信号の伝送のためのＳＤＡライン３２１に定義し、第２ラインをクロック信号の伝送のためのＳＣＬライン３２２に定義する。しかし、実施環境によって第１ラインと第２ラインをＳＣＬライン３２２とＳＤＡライン３２１にそれぞれ変えて設定してもよいのである。

コネクター３１０には３つのＧＮＤピン３１１、３１３、３１５即ち、第１ＧＮＤピン３１１、第２ＧＮＤピン３１３及び第３ＧＮＤ３１５がＩ２Ｃバス３２０の使用のために割当てられ、これらのピン３１１、３１３、３１５とＩ２Ｃバス３２０との間にはコネクター/デジタル直列バス・インターフェース装置３６０によって連結される。
コネクター/デジタル直列バス・インターフェース装置３６０は、コネクター３１０の第１ＧＮＤピン３１１から非アクティブレベルの信号が印加されると第２ＧＮＤピン３１３とＩ２Ｃバス３２０の第１ライン即ち、ＳＤＡライン３２１を遮断し、第１ＧＮＤピン３１１からアクティブレベルの信号が印加されると第２ＧＮＤピン３１３とＳＤＡライン３２１とを連結する第２ＧＮＤピン連結部３６１、及びコネクター３１０の第１ＧＮＤピン３１１から非アクティブレベルの信号が印加されると第３ＧＮＤピン３１５とＩ２Ｃバス３２０の第２ライン即ち、ＳＣＬライン３２２を遮断し、第１ＧＮＤピン３１１からアクティブレベルの信号が印加されると第３ＧＮＤピン３１５とＳＣＬライン３２２とを連結する第３ＧＮＤピン連結部３６５で構成される。

より詳細に説明すると、第２ＧＮＤピン連結部３６１は第２ＧＮＤピン３１３とＳＤＡライン３２１との間に連結されゲート端子が第１ＧＮＤピン３１１と連結される第１ＭＯＳトランジスタ３６２からなり、第３ＧＮＤピン連結部３６５は第３ＧＮＤピン３１５とＳＣＬライン３２２との間に連結されゲート端子が第１ＧＮＤピン３１１と連結される第２ＭＯＳトランジスタ３６６からなる。
図６及び図７は図５に示されたコネクター/デジタル直列バス・インターフェース装置３６０の動作を説明するための概念図として、図６は外部との連結がない場合を示し、図７は外部制御システム２００とＩ２Ｃバス３２０とを連結させる場合を示す。
図６に示すように、外部と連結のない場合第１ＧＮＤピン３１１、第２ＧＮＤピン３１３及び第３ＧＮＤピン３１５は、コネクター３１０によってアース状態となる。このとき、第１ＧＮＤピン３１１と第２ＧＮＤピン３１３が全部アース状態であるので、第１ＭＯＳトランジスタ３６２はターンオフされ、第２ＧＮＤピン３１３とＳＤＡライン３２１は分離された状態になる。同様に、第１ＧＮＤピン３１１と第３ＧＮＤピン３１５が全部アース状態であるので第２ＭＯＳトランジスタ３６６はターンオフされ、第３ＧＮＤピン３１５とＳＣＬライン３２２は分離された状態になる。

従って、ＳＤＡライン３２１とＳＣＬライン３２２は、第２ＧＮＤピン３１３と第３ＧＮＤピン３１５にそれぞれ分離されるので、Ｉ２Ｃバス３２０は連結されたＧＮＤピン３１３、３１５に影響を受けずＴ−ＣＯＮ３３０をマスタとして独立的にモジュール３３０、３４０、３５０の相互データ連結動作を実施することができる。
一方、設定値変更や各種テストなどのために外部制御システム２００を制御装置３００のモジュール３３０、３４０、３５０と連動する場合には、図６及び図７に示すように、第１ＧＮＤピン３１１にＶＤＤを印加し、第２ＧＮＤピン３１３及び第３ＧＮＤピン３１５にそれぞれ外部制御システム２００と連結される外部のＳＤＡライン２１０及び外部のＳＣＬライン２２０を連結して、第１ＧＮＤピン３１１、第２ＧＮＤピン３１３及び第３ＧＮＤピン３１５をそれぞれＶＤＤピン３１２、ＳＤＡ＿Ｓピン３１４及びＳＣＬ＿Ｓピン３１６に転換させる。

それにより、ＶＤＤピン３１２から第１ＭＯＳトランジスタ３６２及び第２ＭＯＳトランジスタ３６６のゲート端子にそれぞれＶＤＤが印加されるので、第１ＭＯＳトランジスタ３６２及び第２ＭＯＳトランジスタ３６６が全部ターンオンされ、ＳＤＡ＿Ｓピン３１４とＳＤＡライン３２１、及びＳＣＬ＿Ｓピン３１６とＳＣＬライン３２２とがそれぞれ連結される。
従って、外部Ｉ２Ｃバスと表示装置の制御装置のＩ２Ｃバス３２０とが連結されるので、相互連結動作が可能となる。
以上の、第１実施形態及び第２実施形態の説明において、コネクターにＮＣピンが一つかまたはＮＣピンが存在しなくても、外部との連結性を保持しながら制御装置内のＩ２Ｃバスを独立的に駆動することができる。
以下の第３実施形態及び第４実施形態において、データ及びチップの安定性のために具備されるＷＰまたはバスリリースピン（ＢｕｓＲｅｌｅａｓｅＰｉｎ、以下ＢＲＰと称する）を具備するモジュールに対処できるように第１実施形態及び第２実施形態に付加機能を加えた表示装置の制御装置について説明する。
（実施形態３）

ます、本発明の望ましい第３実施形態の説明のために、ＷＰ及びＢＲＰについて概略的に説明すると、ＷＰはＥＥＰＲＯＭ及びＤＶＲなどのようなライト可能なモジュールに具備されるピンとして、ＷＰｐとＷＰｎとで分けることができ、ＷＰｐはアクティブレベル信号が印加されるとき該当モジュールのライトを禁止し、ＷＰｎは非アクティブレベル信号が印加されるとき該当モジュールのライトを禁止する。また、ＢＲＰはアクティブレベル信号が印加されるときバスの使用が禁止され非アクティブレベル信号が印加される時はバスの使用を許可する。
ところで、Ｉ２Ｃバスが制御装置内で独立的に動作するときは各モジュールに保存されているデータの保存のためにライトが禁止されなければならないので、ＷＰｐを具備するモジュールのＷＰｐにはアクティブレベルの電圧が印加され、ＷＰｐを具備するモジュールのＷＰｎには非アクティブレベルの電圧が印加されるべきである。反面、Ｉ２Ｃバスが外部の制御システムと連結される場合には各モジュールのライト禁止が解除されなければならないので、ＷＰｐを具備するモジュールのＷＰｐには非アクティブレベルの電圧が印加され、ＷＰｎを具備するモジュールのＷＰｎにはアクティブレベルの電圧が印加されなければならない。
また、ＢＲＰを具備するモジュールでは、Ｉ２Ｃバスが独立的に動作するときは該当モジュールをＩ２Ｃバスと連結するので非アクティブレベルの電圧がＢＲＰに印加され、反対に、外部と連結の際にはアクティブレベルの電圧が印加される。

図８は本発明の望ましい第３実施形態による表示装置の制御装置構成を示す回路図であり、コネクター１１０のピン割当てとコネクター/デジタル直列バス・インターフェース装置１６０の構成は前述した第１実施形態の図２と同一ではあるが、ＷＰ及びＢＲＰに対処するための回路が追加されている。
図８に示すように、Ｉ２Ｃバス１２０に連結されているＥＥＰＲＯＭ１９０とＤＶＲ１８０はそれぞれＷＰｐとＷＰｎを具備し、Ｔ−ＣＯＮはＢＲＰを具備する。このとき、説明したようにＥＥＰＲＭ１９０のＷＰｐには内部駆動の際にアクティブレベルの電圧が印加され、ＤＶＲ１８０のＷＰｎには非アクティブレベルの電圧が印加され、Ｔ−ＣＯＮ１７０のＢＲＰには非アクティブレベルの電圧が印加されなければならない。
従って、第１ＧＮＤピン１１１にＥＥＰＲＯＭ１９０のＷＰｐと、ＤＶＲ１８０のＷＰｎ及びＴ−ＣＯＮ１７０のＢＲＰが連結され、ＥＥＰＲＯＭ１９０のＷＰｐの入力端には入力信号を反転させる反転部１０２が設けられる。このとき、反転部１０２はインバーター１０３からなることが望ましい。

その動作を見ると、制御装置１０１のＩ２Ｃバス１２０が外部との連結なしに独立的に動作する時には、第１ＧＮＤピン１１１がアースされるのでＷＰｎとＢＲＰには非アクティブレベルの信号が印加されるのでＤＶＲ１８０のライトが禁止され、Ｔ−ＣＯＮ１７０はＩ２ＣバスのマスタになってＩ２Ｃバス１２０を制御し使用することができる。また、ＷＰｐには反転された非アクティブレベルの信号が印加されるのでＥＥＰＲＯＭ１９０のライトも禁止される。従って、保存されたデータが保護されＴ−ＣＯＮ１７０の正常な各種制御動作を実施する。
反面、制御装置１０１が外部と連結される時は、第１実施形態において説明したように、第１ＧＮＤピン１１１がＶＤＤを印加するように転換されるので、ＷＰｎとＢＲＰにはアクティブレベルの信号が印加されＷＰｐにはＶＤＤが反転された非アクティブレベル信号が印加される。
従って、ＥＥＰＲＯＭ１９０とＤＶＲ１８０はライトが許容されＴ−ＣＯＮ１７０はＩ２Ｃバス１２０と分離されるので外部で各種制御及び設定値の修正が可能となり、Ｉ２Ｃバス１２０のマスタ機能も遂行することができる。
（実施形態４）

図９は本発明の望ましい第４実施形態による表示装置の制御装置の構成を示す回路図であり、コネクター３１０のピン割当てとコネクター/デジタル直列バス・インターフェース装置３６０の構成は前述した第２実施形態の図５と同一ではあるが、ＷＰ及びＢＲＰに対処するための回路が追加されている。
図９に示すように、Ｉ２Ｃバス３２０に連結されているＥＥＰＲＯＭ３９０とＤＶＲ３８０はそれぞれＷＰｐとＷＰｎを具備し、Ｔ−ＣＯＮ３７０はＢＲＰを具備する。このとき、ＥＥＰＲＯＭ３９０のＷＰｐには独立駆動の際にアクティブレベルの電圧が印加され、ＤＲＶ３８０のＷＰｎには非アクティブレベルの電圧が印加され、Ｔ−ＣＯＮ３７０のＢＲＰには非アクティブレベルの電圧が印加されなければならない。

従って、第１ＧＮＤピン３１１にＥＥＰＲＯＭ３９０のＷＰｐと、ＤＶＲ３８０のＷＰｎ及びＴ−ＣＯＮ３７０のＢＲＰが連結され、ＥＥＰＲＯＭ３９０のＷＰｐの入力端には入力信号を反転させる反転部３０２が設けられる。このとき、反転部３０２はインバーター３０３から構成されることが望ましい。
その動作は、制御装置３０１のＩ２Ｃバス３２０が外部との連結なしに独立的に動作する時には、第１ＧＮＤピン３１１がアースされるのでＷＰｎとＢＲＰには非アクティブレベルの信号が印加されるのでＤＶＲ３８０のライトが禁止され、Ｔ−ＣＯＮ３７０はＩ２Ｃバス３２０のマスタになってＩ２Ｃバス３２０を制御し使用することができる。また、ＷＰｐに反転されたアクティブレベル信号が印加されるのでＥＥＰＲＯＭ３９０のライトも禁止される。従って、保存されたデータが保護されＴ−ＣＯＮ３７０は正常な各種動作を遂行する。

反面、制御装置３０１が外部と連結される時には前述した第２実施形態で説明したように、第１ＧＮＤピン３１１がＶＤＤを印加するように転換されるのでＷＰｎとＢＲＰにはアクティブレベルの信号が印加されＷＰｐにはＶＤＤが反転された非アクティブレベル信号が印加される。
従って、ＥＥＰＲＯＭ３９０とＤＶＲ３８０はライトが許容されＴ−ＣＯＮ３７０はＩ２Ｃバス３２０と分離されるので、外部で設定値の修正及び制御が可能となる。また、Ｉ２Ｃバス３２０のマスタ機能もＴ−ＣＯＮ３７０から受け入れ遂行可能となる。
以上の第３実施形態及び第４実施形態において、コネクターＮＣピンに関係なしにＧＮＤピンを用いてＩ２Ｃバスを用いて使用できると同時に、ＷＰ及びＢＲＰを使用することができるように反転部を具備する表示装置の制御装置について説明した。
以下、第５実施形態及び第６実施形態においては、コネクター/デジタル直列バス・インターフェース装置と反転部を内蔵することで前述した実施形態の機能を遂行することができる形態のＩＣチップについて説明する。
（実施形態５）

図１０は本発明の望ましい第５実施形態によるＩＣチップの構成を示す回路図であり、ＩＣチップ５００は複数のピン即ち、ＷＰｎ５３０、ＷＰｐ５４０、ＳＣＬ＿Ｓピン５５０、ＳＣＬピン５６０、ＳＤＡピン５７０、反転部５９０、スイッチング部５８０、Ｉ２Ｃバス制御部５１０及びメモリ５２０で構成され、コネクター１１０が第１実施形態においての図２と同様に第１ＧＮＤピン１１１、ＮＣピン１１３及び第２ＧＮＤピン１１５で構成されるとき使用可能である。
まず、以下の説明ではＳＤＡを第１信号に、ＳＣＬを第２信号に定義する。しかし、これは実施環境によってＳＤＡを第２信号にし、ＳＣＬを第２信号に変えることもできる。

各ピンを説明すると、ＷＰｎ５３０はコネクター１１０の第１ＧＮＤピン１１１と連結されライトプロテクション信号及びスイッチング信号の入力を受け、制御入力ピンの役割を遂行する。ＳＣＬ＿Ｓピン５５０は、コネクター１１０の第２ＧＮＤピン１１５と連結され、第２信号入力ピン、即ち、ＳＣＬの入力ピンの機能を遂行する。ＳＤＡピン５７０はコネクター１１０のＮＣピン１１３に連結され、第１信号の入力ピン即ち、ＳＤＡ信号の入力ピンの機能を遂行する。
また、ＷＰｐピン５４０はＷＰｎ５３０に入力された信号の反転信号を出力する反転信号出力ピンの機能を遂行し、ＳＣＬピン５６０は第２信号であるＳＣＬを出力する出力ピン機能を遂行する。従って、ＷＰｐ５４０とＳＣＬピン５６０によるＩＣチップのＷＰｐとＳＣＬピンとを連結して直接連動させることができる。
反転部５９０はＷＰｎ５３０から入力される信号を反転させＷＰｐ５４０に伝達する機能を遂行し、インバーター５９１からなることが望ましい。このとき、選択的にＷＰｐ５４０を第１ＧＮＤピンに連結して制御入力ピンとして使用し、ＷＰｎ５３０を反転信号出力ピンとして使用することができるように前記インバーター５９１には並列に逆方向にインバーター５９２が設置される。

スイッチング部５８０はＳＣＬ＿Ｓピン５５０とＳＣＬピン５６０との間に設置され、ＷＰｎ５３０から入力される信号が非アクティブレベルであるとＳＣＬ＿Ｓピン５５０とＳＣＬピン５６０との間を遮断し、アクティブレベルであるとＳＣＬ＿Ｓピン５５０とＳＣＬピン５６０を連結する機能を遂行する。前記スイッチング部５８０はＳＣＬ＿Ｓ５５０とＳＣＬピン５６０との間に設けられ、ゲート端子がＷＰｎ５３０と連結されるＭＯＳトランジスタ５８１からなることが望ましい。
Ｉ２Ｃバス制御部５１０はＷＰｎ５３０、ＳＣＬピン５６０及びＳＤＡピン５７０と連結され、ＷＰｎ５３０から非アクティブレベル信号が入力されるとデータのメモリ５２０へのライトを禁止させ、アクティブレベルであるとライトが許容されるように制御し、ＳＣＬ及びＳＤＡがメモリと連結されるように制御することでＩ２Ｃ通信が可能となるように制御する機能を遂行する。
従って、別途のコネクター/デジタル直列バス・インターフェース装置なしでも、第１ＧＮＤピン、第２ＧＮＤピン、及びＮＣピンと連結されＩ２Ｃバスとの連結が可能であり、データを保護することもできる。また、他のＩＣチップとも直接連結して連係使用が可能である。
（実施形態６）

図１１は本発明の望ましい第６実施形態によるＩＣチップの構成を示す回路図であり、ＩＣチップ６００は複数のピン即ち、ＷＰｎ６３０、ＷＰｐ６４０、ＳＣＬ＿Ｓピン６５０、ＳＣＬピン６６０、ＳＤＡ＿Ｓピン６７０、ＳＤＡピン６８０、反転部６９７、ＳＣＬスイッチング部６９０、ＳＤＡスイッチング部６９５、Ｉ２Ｃバス制御部６１０及びメモリ６２０で構成され、コネクター３１０が第２実施形態においての図５と同様に第１ＧＮＤピン３１１、第２ＧＮＤピン３１３、及び第３ＧＮＤピン３１５で構成されるとき使用可能である。

ＷＰｎ６３０はコネクター３１０の第１ＧＮＤピン３１１と連結され、ライトプロテクション信号及びスイッチング信号の入力を受け、制御入力ピンの役割を遂行する。ＳＣＬ＿Ｓピン６５０はコネクター３１５の第３ＧＮＤピンと連結され、ＳＣＬ信号入力ピンの機能を遂行し、ＳＤＡ＿Ｓピン６７０は第２ＧＮＤピン３１３と連結され、ＳＤＡ信号入力ピンの機能を遂行する。
また、ＷＰｐピン６４０、ＳＣＬピン６６０及びＳＤＡピン６８０は、他のＩＣチップのＷＰｐ及、ＳＣＬ＿Ｓピン、及びＳＤＡ＿Ｓピンと連結され、信号を印加する機能を遂行することができるように反転信号出力ピン、ＳＣＬ出力ピン及びＳＤＡ出力ピンの機能を遂行する。
反転部６９７はＷＰｎ６３０から入力される信号を反転させＷＰｐ６４０に伝達する機能を遂行し、インバーター６９８からなることが望ましい。このとき、選択的に制御入力ピンをＷＰｐ６４０に転換させ第１ＧＮＤピン３１１に連結しＷＰｐ６３０を他のＩＣチップのＷＰｎに連結することができるように前記インバーター６９８には並列に逆方向のインバーター６９９がさらに設置される。

ＳＣＬスイッチング部６９０はＳＣＬ＿Ｓピン６５０とＳＣＬピン６６０との間に設けられ、ＷＰｎ６３０から入力される信号が非アクティブレベルのときＳＣＬ＿Ｓピン６５０とＳＣＬピン６６０との間を遮断し、アクティブレベルであると、ＳＣＬ＿Ｓピン６５０とＳＣＬピン６６０とを連結する機能を遂行する。前記ＳＣＬスイッチング部６９０はＳＣＬ＿Ｓ６５０とＳＣＬピン６６０との間に設けられゲート端子がＷＰｎ６３０と連結されるＳＣＬスイッチングＭＯＳトランジスタ６９１からなることが望ましい。
ＳＤＡスイッチング部６９５はＳＤＡ＿Ｓピン６７０とＳＤＡピン６８０との間に設けられ、ＷＰｎ６３０から入力される信号が非アクティブレベルであるとＳＤＡ＿Ｓピン６７０とＳＤＡピン６８０との間を遮断し、アクティブレベルであると、ＳＤＡ＿Ｓピン６７０とＳＤＡピン６８０とを連結する機能を遂行する。前記ＳＤＡスイッチング部６９５はＳＤＡ＿Ｓピン６７０とＳＤＡピン６８０との間に設置されゲート端子がＷＰｎ６３０と連結されたＳＤＡスイッチングＭＯＳトランジスタ６９６からなることが望ましい。

Ｉ２Ｃバス制御部６１０はＷＰｎ６３０、ＳＣＬピン６６０、及びＳＤＡピン６８０と連結され、ＷＰｎ６３０から非アクティブレベル信号が入力されるとメモリ６２０のライトを禁止させ、アクティブレベルであるとライトが許容されるように制御し、ＳＣＬ及びＳＤＡがメモリと連結されるように制御することでＩ２Ｃ通信が可能となるように制御する機能を遂行する。
以上、別途のコネクター/デジタル直列バス・インターフェース装置なしでも第１ＧＮＤピンと第２ＧＮＤピン及び第３ＧＮＤピンと連結されＩ２Ｃバスとの連結が可能であり、データの保護機能も支援することができる。また、他のＩＣチップも直接連結して連係使用が可能である。
以上、本発明によるコネクター/デジタル直列バス・インターフェース装置を用いると、コネクターのＮＣピンが一つかまたはＮＣピンが存在しなくてもＧＮＤピンを用いて外部との連結性を保持した状態でデジタル直列バスを使用することができる。
また、表示装置の制御装置にこのようなコネクター/デジタル直列バス・インターフェース装置を備えることで、最小限にされたコネクターピンでもモジュールをデジタル直列バスを通じて相互連結させることができ、ＷＰまたはＢＲＰ機能を支援するようにする反転部を具備して各モジュールＷＰまたはＢＲＰ機能にも対処することができる。
また、コネクター/デジタル直列バス・インターフェース装置及び反転部をＩＣチップに内蔵させ、別途の装置なしでもＮＣピンの数に関係なくＧＮＤピンを通じてＩ２Ｃバスに連結可能となるようにすることができるという長所を有する。
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有する者であれば、本発明の思想と精神を離れることなく、本発明を修正または変更できる。

一般的な１７インチ表示パネルについての標準化ワーキング・グループによる３０ピンコネクターのピン割当を示す回路図である。本発明の望ましい第１実施形態によるコネクター/デジタル直列バス・インターフェース装置の構成及び表示装置の制御装置を示すための回路図である。図２に示されたコネクター/デジタル直列バス・インターフェース装置について外部との連結がない場合の動作を説明するための概念図である。図２に示されたコネクター/デジタル直列バス・インターフェース装置について外部と連結された時の動作を示すための概念図である。本発明の望ましい第２実施形態によるコネクター/デジタル直列バス・インターフェース装置の構成及び表示装置の制御装置を示すための回路図である。図５に示されたコネクター/デジタル直列バス・インターフェース装置について外部との連結がない場合の動作を示すための概念図である。図５に示されたコネクター/デジタル直列バス・インターフェース装置について外部と連結された時の動作を説明するための概念図である。本発明の望ましい第３実施形態による表示装置の制御装置の構成を示す回路図である。本発明の望ましい第４実施形態による表示装置の制御装置の構成を示す回路図である。本発明の望ましい第５実施形態によるＩＣチップの構成を示す回路図である。本発明の望ましい第６実施形態によるＩＣチップの構成を示す回路図である。

符号の説明

１００表示装置の制御装置
１１０コネクター
１１１第１グラウンドピン
１１３第２グラウンドピン
１１５第３グラウンドピン
１２０デジタル直列バス
１２１直列データライン
１２２直列クロックライン
１２４プルアップ抵抗
１３０タイミングコントローラ
１４０ＥＥＰＲＯＭ
１５０デジタル変数レジスタ
１６０コネクター/デジタル直列バス・インターフェース装置
１６１無接続ピン連結部
１６２グラウンドピン連結部
１６３ＭＯＳトランジスタ

Claims

コネクターの無接続ピンとデジタル直列バスの第１ラインとを連結する無接続ピン連結部と、
前記コネクターの第１グラウンドピンから入力される非アクティブレベルまたはアクティブレベル信号に応じて前記コネクターの第２グラウンドピンと前記デジタル直列バスの第２ラインとを遮断または連結するグラウンドピン連結部と、
を含むことを特徴とするコネクター/デジタル直列バス・インターフェース装置。
前記第１ラインは、直列データを伝送するための直列データラインであり、前記第２ラインは、直列クロックを伝送するための直列クロックラインであることを特徴とする請求項１記載のコネクター/デジタル直列バス・インターフェース装置。
前記第１ラインは、直列クロックを伝送するための直列クロックラインであり、前記第２ラインは、直列データを伝送するための直列データラインであることを特徴とする請求項１記載のコネクター/デジタル直列バス・インターフェース装置。
前記グラウンドピン連結部は、前記第２グラウンドピンと第２ラインとの間に連結され、ゲート端子が前記第１グラウンドピンに連結されるＭＯＳトランジスタからなることを特徴とする請求項１記載のコネクター/デジタル直列バス・インターフェース装置。
第１グラウンドピン、無接続ピン及び第２グラウンドピンを具備するコネクターと、
信号伝送のための第１ライン及び第２ラインを具備するデジタル直列バスと、
前記第１ライン及び第２ラインに連結されて前記デジタル直列バスに連結され、表示装置の動作のためのデータを設定し制御信号を印加する複数のモジュールと、
前記無接続ピンと前記第１ラインとを連結する無接続ピン、及び前記第１グラウンドピンから入力される非アクティブレベルまたはアクティブレベル信号に応じて前記第２グラウンドピンと前記第２ラインとを遮断または連結するグラウンドピン連結部を具備するコネクター/デジタル直列バス・インターフェース装置と、
を含むことを特徴とする表示装置の制御装置。
前記デジタル直列バスは、Ｉ２Ｃバスであることを特徴とする請求項５記載の表示装置の制御装置。
前記第１ラインは直列データ信号を伝送するための直列データラインであり、前記第２ラインは直列クロック信号を伝送するための直列クロックラインであることを特徴とする請求項５記載の表示装置の制御装置。
前記第１ラインは直列クロック信号を伝送するための直列クロックラインであり、前記第２ラインは直列データ信号を伝送するための直列データラインであることを特徴とする請求項５記載の表示装置の制御装置。
前記グラウンドピン連結部は、前記第２グラウンドピンと第２ラインとの間に連結され、ゲート端子が前記第１グラウンドピンに連結されるＭＯＳトランジスタからなることを特徴とする請求項５記載の表示装置の制御装置。
前記複数のモジュールは、
前記表示装置の駆動のための各種の制御信号を印加し前記デジタル直列バスのバスマスタ機能を遂行するタイミングコントローラと、
前記表示装置の動作のための各種設定データが保存される格納素子と、を含むことを特徴とする請求項５記載の表示装置の制御装置。
前記格納素子は、ＥＥＰＲＯＭ及びデジタル変数レジスタのうち、少なくとも一つであることを特徴とする請求項１０記載の表示装置の制御装置。
前記格納素子は、データを保護するためにライトプロテクションピンを具備し、前記ライトプロテクションピンは前記第１グラウンドピンに連結されることを特徴とする請求項１０記載の表示装置の制御装置。
前記ライトプロテクションピンは、
アクティブレベルの信号が印加されるとライトを禁止するポジティブライトプロテクションピンと、非アクティブレベル信号が印加されるとライトを禁止するネガティブライトプロテクションピンと、のうち、いずれか一つであり、前記ポジティブライトプロテクションピンの入力端には前記第１グラウンドピンから印加される信号を反転させる反転部が設けられることを特徴とする請求項１２記載の表示装置の制御装置。
前記反転部は、インバーターであることを特徴とする請求項１３記載の表示装置の制御装置。
外部の制御システムとの連結の際には、前記第１グラウンドピンが基準電圧を供給するピンに転換され、前記無接続ピンは外部の第１ラインから入力される信号を前記第１ラインに供給するピンに転換され、前記第２グラウンドピンは外部の第２ラインから入力される信号を前記第２ラインに供給するピンに転換されることを特徴とする請求項５記載の表示装置の制御装置。
コネクターの第１グラウンドピンから入力されるレベルまたはアクティブレベル信号に応じて前記コネクターの第２グラウンドピンとデジタル直列バスの第１ラインとを遮断または連結する第２グラウンドピン連結部と、
前記第１グラウンドピンから入力されるレベルまたはアクティブレベル信号に応じて前記コネクターの第３グラウンドピンと前記デジタル直列バスの第２ラインとを遮断または連結する第３グラウンドピン連結部と、
を含むことを特徴とするコネクター/デジタル直列バス・インターフェース装置。
前記デジタル直列バスは、Ｉ２Ｃバスであることを特徴とする請求項１６記載のコネクター/デジタル直列バス・インターフェース装置。
前記第１ラインは直列データを伝送するための直列データラインであり、前記第２ラインは直列クロックを伝送するための直列クロックラインであることを特徴とする請求項１６記載のコネクター/デジタル直列バス・インターフェース装置。
前記第１ラインは直列クロックを伝送するための直列クロックラインであり、前記第２ラインは直列データを伝送するための直列データラインであることを特徴とする請求項１６記載のコネクター/デジタル直列バス・インターフェース装置。
第１グラウンドピン第２グラウンドピンと第３グラウンドピンとを具備するコネクターと、
信号伝送のための第１ラインと第２ラインとを具備するデジタル直列バスと、
前記第１ライン及び第２ラインを通じて前記デジタル直列バスと連結され、表示装置の動作のためのデータを設定し、制御信号を印加する複数のモジュールと、
前記第１グラウンドピンから入力される非アクティブレベルまたはアクティブレベル信号に応じて前記第２グラウンドピンと前記第１ラインとを遮断または連結する第２グラウンドピン連結部と、前記第１グラウンドピンから入力される非アクティブレベルまたはアクティブレベル信号に応じて第３グラウンドピンと前記第２ラインとを遮断または連結する第３グラウンドピン連結部とを具備するコネクター/デジタル直列バス・インターフェース装置と、
を含むことを特徴とする表示装置の制御装置。
前記デジタル直列バスは、Ｉ２Ｃバスであることを特徴とする請求項２０記載の表示装置の制御装置。
前記第１ラインは直列データ信号を伝送するための直列データラインであり、前記第２ラインは直列クロック信号を伝送するための直列クロックラインであることを特徴とする請求項２０記載の表示装置の制御装置。
前記第１ラインは直列クロック信号を伝送するための直列クロックラインであり、前記第２ラインは直列データ信号を伝送するための直列データラインであることを特徴とする請求項２０記載の表示装置の制御装置。
前記第２グラウンドピン連結部は、前記第２グラウンドピンと第１ラインとの間に連結され、ゲート端子が前記第１グラウンドピンに連結されるＭＯＳトランジスタからなることを特徴とする請求項２０記載の表示装置の制御装置。
前記第３グラウンドピン連結部は、前記第３グラウンドピンと第２ラインとの間に連結され、ゲート端子が前記第１グラウンドピンに連結されるＭＯＳトランジスタからなることを特徴とする請求項２０記載の表示装置の制御装置。
前記複数のモジュールは、
前記表示装置の駆動のために各種制御信号を印加し前記デジタル直列バスのバスマスタ機能を遂行するタイミングコントローラと、
前記表示装置の動作のために各種設定データが保存される格納素子と、を含むことを特徴とする請求項２０記載の表示装置の制御装置。
前記格納素子は、ＥＥＰＲＯＭ及びデジタル変数レジスタのうち、少なくともいずれか一つであることを特徴とする請求項２６記載の表示装置の制御装置。
前記格納素子は、データを保護するためにライトプロテクションピンを具備し、前記ライトプロテクションピンは前記第１グラウンドピンに連結されることを特徴とする請求項２６記載の表示装置の制御装置。
前記ライトプロテクションピンは、アクティブレベル信号が印加されるとライトを禁止するポジティブライトプロテクションピン、及び非アクティブレベル信号が印加されるとライトを禁止するネガティブライトプロテクションピンのうち、いずれか一つであり、前記ポジティブライトプロテクションピンの入力端には前記第１グラウンドピンから印加される信号を反転させる反転部が設けられることを特徴とする請求項２８記載の表示装置の制御装置。
前記反転部は、インバーターであることを特徴とする請求項２９記載の表示装置の制御装置。
外部の制御システムとの連結の際には、前記第１グラウンドピンが基準電圧を供給するピンに転換され、前記第２グラウンドピンは外部の第１ラインから入力される信号を前記第１ラインに供給するピンに転換され、前記第３グラウンドピンは外部の第２ラインから入力される信号を前記第２ラインに供給するピンに転換されることを特徴とする請求項２０記載の表示装置の制御装置。
メモリと、
コネクターの第１グラウンドピンと連結される制御入力ピンと、
前記コネクターの無接続ピンに連結される第１信号入力ピンと、
前記コネクターの第２グラウンドピンと連結される第２信号入力ピンと、
前記制御入力ピン、第１信号入力ピン及び前記第２信号入力ピンと連結され、メモリとの連結を遂行するデジタル直列バス制御部と、
前記第１信号入力ピンと前記デジタル直列バス制御部との間に配置され、前記制御入力ピンから入力される非アクティブレベルまたはアクティブレベルの信号に応じて前記第１信号入力ピンと前記デジタル直列バス制御部とを遮断または連結させるスイッチング部と、
を含むことを特徴とする集積回路チップ。
前記デジタル直列バス制御部は、前記制御入力部から非アクティブレベル信号が入力されると前記メモリのライトを禁止しアクティブレベルの場合には許容されることを特徴とする請求項３２記載の集積回路チップ。
前記スイッチング部は、前記第２信号入力ピンと前記デジタル直列バス部との間に配置され、ゲート端子が前記制御入力ピンと連結されるＭＯＳトランジスタからなることを特徴とする請求項３２記載の集積回路チップ。
前記第１信号入力ピンは、直列データの入力を受け、前記第２信号入力ピンは直列クロックの入力を受けることを特徴とする請求項３２記載の集積回路チップ。
前記第１信号入力ピンは直列クロックの入力を受け、前記第２信号入力ピンは直列データの入力を受けることを特徴とする請求項３２記載の集積回路チップ。
反転信号出力ピンと、
前記第２信号入力ピンから入力された信号を出力する第２信号出力ピンと、
前記制御入力ピンから入力された信号を反転させて前記反転信号出力ピンに伝送する反転部と、
をさらに含むことを特徴とする請求項３２記載の集積回路チップ。
前記反転部は、インバーターからなり、前記インバーターには逆方向インバーターが並列に連結されることを特徴とする請求項３７記載の集積回路チップ。
メモリと、
コネクターの第１グラウンドピンと連結される制御入力ピンと、
前記コネクターの第２グラウンドピンと連結される第１信号入力ピンと、
前記コネクターの第３グラウンドピンと連結される第２信号入力ピンと、
前記制御入力ピン、第１信号入力ピン及び前記第２信号入力ピンと連結され、メモリとの連結を遂行するデジタル直列バス制御部と、
前記第１信号入力ピンと前記デジタル直列バス制御部との間に配置され、前記制御入力ピンから入力される非アクティブレベルまたはアクティブレベルの信号に応じて前記第１信号入力ピンと前記デジタル直列バス制御部とを遮断または連結させる第１スイッチング部と、
前記第２信号入力ピンと前記デジタル直列バス制御部との間に配置され、前記制御入力ピンから入力される非アクティブレベルまたはアクティブレベルの信号に応じて第２信号入力ピンと前記デジタル直列バス制御部とを遮断または連結させる第２スイッチング部と、
を含むことを特徴とする集積回路チップ。
前記デジタル直列バス制御部は、前記制御入力部から非アクティブレベル信号が入力されると前記メモリのライトを禁止し、アクティブレベルの場合には許容することを特徴とする請求項３９記載の集積回路チップ。
前記第１スイッチング部は、前記第１信号入力ピンと前記デジタル直列バス制御部との間に設けられ、ゲート端子が前記制御入力ピンと連結されるＭＯＳトランジスタからなることを特徴とする請求項３９記載の集積回路チップ。
前記第２スイッチング部は、前記第２信号入力ピンと前記デジタル直列バス制御部との間に設けられ、ゲート端子が前記制御入力ピンと連結されるＭＯＳトランジスタからなることを特徴とする請求項３９記載の集積回路チップ。
前記第１信号入力ピンは直列データの入力を受け、前記第２信号入力ピンは直列クロックの入力を受けることを特徴とする請求項３９記載の集積回路チップ。
前記第１信号入力ピンは直列クロックの入力を受け、前記第２信号入力ピンは直列データの入力を受けることを特徴とする請求項３９記載の集積回路チップ。
反転信号出力ピンと、
前記第１信号入力ピンから入力された信号を出力する第１信号出力ピンと、
前記第２信号入力ピンから入力された信号を出力する第２信号出力ピンと、
前記制御入力ピンから入力された信号を反転させて前記反転信号出力ピンに伝送する反転部と、
をさらに含むことを特徴とする請求項３９記載の集積回路チップ。
前記反転部は、インバーターからなり前記インバーターには逆方向インバーターが並列に連結されることを特徴とする請求項４５記載の集積回路チップ。