JP2006107392A - カードコントローラ - Google Patents

Abstract

【課題】 ＰＣカード及びＰＣカード以外のカードに対応するカードコントローラにおいて、複雑な回路変更なしにＰＣカード以外のカードをパッシブアダプタを使用してPCカードスロットから挿入することを可能とする。
【解決手段】 ＰＣカードコントローラの外部で、ＰＣカード側の端子とＰＣカード以外の端子を配線し、この配線に接続するＰＣカードスロット１７を設け、さらにＰＣＩＣ１０内の各カードインターフェース１２・１３によって各Ｉ／Ｏセル１４・１５の制御方法を変更することで、パッシブアダプタ対応のカードコントローラを実現する。
【選択図】 図１

Description

本発明は、ＰＣカード及びＰＣカード以外のカードに対応するカードコントローラに関する。

近年、パーソナルコンピュータ（以下ＰＣと略する）付属の記憶装置として、小型メモリカードが大きく普及している。小型メモリカードはメモリースティック（登録商標）、スマートメディア（登録商標）、ＳＤカード（登録商標）等、種類が豊富であり、種類毎に形状・大きさが異なる。これら小型メモリカードとＰＣの間で情報・データをやり取りするには、ＰＣ本体と小型メモリカードを接続させるために小型メモリカードのカードスロットを用意する必要がある。しかし、ＰＣカードを挿入するＰＣカードスロットとは別個に、小型メモリカードスロットをＰＣに備えることはＰＣの小型化の妨げになっている。

そこでアダプターカード（同、パッシブアダプタ）を用いることでＰＣの小型化を図っている。アダプターカードは小型メモリカードを統一規格であるPC Card Standard仕様の規格に対応させて扱う、言い換えれば小型メモリカードをＰＣカードの一形態にするためのものであり、これによりカードスロットをまとめることが可能となる。

また、ＰＣカードと小型メモリカードを制御するカードコントローラ（ＬＳＩ）は従来から開発されているが、通常これらのカードコントローラはＰＣカード、小型メモリカードごとにそれぞれの端子を持つ。そのため上記と同じ理由で小型化の進むノートＰＣには向かないものとなっている。

図４を参照にしてパッシブアダプタに対応していない従来のカードコントローラの構造について説明する。図４は従来のカードコントローラの構造を示すブロック図である。なお、図の簡略化のため小型メモリカードスロット１６をひとつしか記載していないが、小型メモリカード１８の種類毎に複数の小型メモリカードスロット１６が存在することもある。

ＰＣＩＣ１０（PCI-Card Bus Bridge）は、ＰＣＩバスインターフェースブロック１１と、ＰＣカードインターフェースブロック１３と、小型メモリカードインターフェースブロック１２とを有する。ＰＣＩバスインターフェースブロック１１は、ＰＣＩバス３０のインターフェースブロックである。ＰＣカードインターフェースブロックは、ＰＣカードスロット１７に挿入されたＰＣカード１９のインターフェースブロックである。小型メモリカードインターフェースブロック１２は、小型メモリカードスロット１６に挿入された小型メモリカード１８のインターフェースブロックである。

Ｉ／Ｏセルに関しては、ＰＣカード用Ｉ／Ｏセル１５、小型メモリカード用Ｉ／Ｏセル１４とそれぞれのカードに特化したＩ／Ｏセルを使用している。また、ＰＣカード１９はＰＣカードスロット１７から挿入し、小型メモリカード１８は小型メモリカードスロット１６から挿入する。

ＰＣカードスロット１７に挿入されたＰＣカード１９とホストとの間のデータ情報のやりとりは、ホストとつながるＰＣＩ Ｂｕｓ３０、これに接続されるＰＣＩＣ１０内のＰＣＩインターフェースブロック１１、ＰＣカードインターフェースブロック１３、ＰＣカード用Ｉ／Ｏセル１５を介して行われる。また、小型メモリカードスロット１６に挿入された小型メモリカード１８とホストとの間のデータ情報のやりとりは、ホストとつながるＰＣＩ Ｂｕｓ３０、これに接続されるＰＣＩＣ１０内のＰＣＩインターフェースブロック１１、小型メモリカードインターフェースブロック１２、小型メモリカード用Ｉ／Ｏセル１４を介して行われる。このように従来カードコントローラは必然的にＰＣカード用のスロット１７と、単数あるいは複数の小型メモリカード用のスロット１６を有することになる。

次に図５を参照にして、従来技術によるパッシブアダプタ対応のカードコントローラの構造について説明する。図５は従来技術のよるパッシブアダプタ対応のカードコントローラの構成を示すブロック図である。

ＰＣＩＣ１０は、ＰＣＩバスインターフェースブロック１１と、ＰＣカードインターフェースブロック１３と、小型メモリカードインターフェースブロック１２と、セレクタ回路２０とを有する。ＰＣＩバスインターフェースブロック１１は、ＰＣＩバス３０のインターフェースブロックである。ＰＣカードインターフェースブロックは、ＰＣカードスロット１７に挿入されたＰＣカード１９のインターフェースブロックである。小型メモリカードインターフェースブロック１２は、小型メモリカードスロット１６に挿入された小型メモリカード１８のインターフェースブロックである。セレクタ回路２０は、ＰＣカードスロット１７に挿入されたカードに対応して、ＰＣカードインターフェースブロック１３、小型メモリカード用インターフェースブロック１２を選択する。

ＰＣカードスロット１７にＰＣカード１９が挿入されると、セレクタ回路２０ではＰＣカードインターフェースブロック１３が選択され、ＰＣＩバスインターフェースブロック１１、ＰＣＩバス３０を介してホストとデータ・情報のやり取りがなされる。他方、ＰＣカードスロット１７にパッシブアダプタ２２を介して小型メモリカード１８が挿入されると、セレクタ回路２０では小型メモリカードインターフェースブロック１３が選択され、ＰＣＩバスインターフェースブロック１１、ＰＣＩバス３０を介してホストとデータ・情報のやり取りがなされる。パッシブアダプタ２２は小型メモリカード１８をＰＣカードスロット１７から挿入するために、小型メモリカード１８をPC Card Standard仕様の規格にするアダプタである。

また、ＰＣカード用Ｉ／Ｏセルは、小型メモリカード１８の信号を入出力させる必要があるが、通常はそれぞれのカードに特化したＩ／Ｏセルが使われるため、従来のＰＣカード用Ｉ／Ｏセル１５では小型メモリカード１８の信号の入出力を行うことは不可能である。よってＰＣカード用Ｉ／Ｏセルを、ＰＣカード１９だけでなく小型メモリカード１８の信号の入出力も可能なＰＣカード用Ｉ／Ｏセル２１に置き換える必要がある。

ＰＣカード・小型メモリカードを制御するカードコントローラの開発は、小型化の進むノートＰＣの需要にあわせるために、カードコントローラをPC Card Standard仕様のアダプターカードに対応させることを目的としている。これが実現すれば一つの端子、一つのＰＣカード用カードスロットで小型メモリカードに対応が可能となる。しかし、このようなカードコントローラを一から開発するには相当の開発費・開発期間がかかってしまう。

容易な回路変更にてカードコントローラをPC Card Standard仕様のアダプターカード対応にする方法も考えられる。しかし、小型メモリカードとＰＣカードはそもそも端子の特徴が異なるため、従来カードコントローラではそれぞれのカードに特化したＩ／Ｏセルを使用している。そのため、小型メモリカードの信号を通常のＰＣカードの端子から入出力させることは多くの場合不可能である。

特許文献１では、カードコントローラがパッシブアダプタを介して各フラッシュメディアプレーヤー（同、小型メモリカード）と情報を交換することにより、カードコントローラがパッシブアダプタ内のフラッシュメディアプレーヤーの存在を判定し、相互アクセスすることを可能なパッシブフラッシュメディアアダプタシステムが提案されている。

また、特許文献２では、カードコントローラ内にセレクタと変換ロジック部・ＣＩＳを備え、これらによって、接続された小型メモリカードまたは小型メモリカードを挿入したパッシブアダプタからの情報データの変換等を可能とするカードコントローラが提案されている。
特開２００３−１７８２６９公報 特開２００３−１８６５８２公報

しかし、上記の発明は、以下の問題点を有している。

特許文献１記載の発明は、接続されるフラッシュメディアを判定検出するための強化カードコントローラを設ける必要があるが、このカードコントローラ内の回路が複雑になるという問題点がある。

また、特許文献２記載の発明は、アダプターカードを使用するためにカードコントローラ内にセレクタ回路を持たせる必要があり、カードコントローラ内の回路が複雑になるという問題点がある。

本発明は前記の問題点に鑑みて提案されたものであり、最小限の回路変更を行うことで、パッシブアダプタ対応のカードコントローラを実現することを目的とする。

請求項１記載の発明は、ＰＣカード及び前記ＰＣカード以外のカードに対応するカードコントローラにおいて、前記カードコントローラの外側で前記ＰＣカード側の端子と前記ＰＣカード以外のカード側の端子とを配線する外部配線手段と、前記ＰＣカード以外のカードをパッシブアダプタを介してＰＣカードスロットより使用する制御手段を有することを特徴とするカードコントローラである。

請求項２の発明は、請求項１記載の発明において、複数種類の前記ＰＣカード以外のカードに対応するインターフェースを有することを特徴とする。

請求項３記載の発明は、請求項１または２記載の発明において、前記ＰＣカードスロットに前記ＰＣカードが挿入される場合に、前記ＰＣカード以外のカード側のＩ／Ｏセルを無効に制御し、前記ＰＣカード側のＩ／Ｏセルを有効に制御する制御手段を有することを特徴とする。

請求項４記載の発明は、請求項１から３のいずれか１項記載の発明において、前記ＰＣカードスロットに前記パッシブアダプタを使用して前記ＰＣカード以外のカードが挿入される場合に、前記ＰＣカード側のＩ／Ｏセルを無効に制御し、前記ＰＣカード以外のカード側のＩ／Ｏセルを有効に制御する制御手段を有することを特徴とする。

本発明により、ＰＣカードスロットが一つにまとめられることから、ＰＣ等の省スペース化に資することができる。また、従来のカードコントローラと比較して回路変更箇所がＩ／Ｏセルの制御方法の変更のみと最小限で抑えられることからカードコントローラ内部の回路構成が複雑になることを回避できる。さらに、従来カードコントローラでパッシブアダプタに対応していないカードコントローラがある場合、その開発資産を流用し、回路の最小限の変更にてパッシブアダプタ対応のカードコントローラを開発することができるため開発費と開発時間を大幅に削減することができる。

本発明の実施形態について図を参照にして説明する。図１は本発明の実施形態に係るカードコントローラの構成を示すブロック図である。また図２は、図１で示される本発明の実施形態に係るカードコントローラのＰＣカードスロット１７にＰＣカード１９が挿入された状態を示すブロック図であり、図３は図１で示される本発明の実施形態に係るカードコントローラのＰＣカードスロット１７に小型メモリカード１８がパッシブアダプタ２２を介して挿入された状態を示すブロック図である。

本実施形態においてＰＣＩＣ１０は、ＰＣＩバスインターフェースブロック１１と、ＰＣカードインターフェースブロック１３と、小型メモリカードインターフェースブロック１２とを有する。ＰＣＩバスインターフェースブロック１１は、ＰＣＩバス３０のインターフェースブロックである。ＰＣカードインターフェースブロックは、ＰＣカードスロット１７に挿入されたＰＣカード１９のインターフェースブロックである。小型メモリカードインターフェースブロック１２は、パッシブアダプタ２２を介してＰＣカードスロット１７に挿入された小型メモリカード１８のインターフェースブロックである。Ｉ／Ｏセルに関しては、ＰＣカード用Ｉ／Ｏセル１５、小型メモリカード用Ｉ／Ｏセル１４とそれぞれのカードに特化したＩ／Ｏセルを使用している。また、カードコントローラの外側でＰＣカード側の端子とＰＣカード以外のカード側の端子とを一つに結ぶ外部配線２３を有する。

ＰＣカードスロット１７に挿入されたＰＣカード１９とホストとの間のデータ情報のやりとりは、ホストとつながるＰＣＩ Ｂｕｓ３０、これに接続されるＰＣＩＣ１０内のＰＣＩインターフェースブロック１１、ＰＣカードインターフェースブロック１３、ＰＣカード用Ｉ／Ｏセル１５を介して行われる。また、小型メモリカードスロット１６に挿入された小型メモリカード１８とホストとの間のデータ情報のやりとりは、ホストとつながるＰＣＩ Ｂｕｓ３０、これに接続されるＰＣＩＣ１０内のＰＣＩインターフェースブロック１１、小型メモリカードインターフェースブロック１２、小型メモリカード用Ｉ／Ｏセル１４を介して行われる。

本実施形態とパッシブアダプタ非対応の従来カードコントローラとの相違点として、パッシブアダプタ対応を実現するために外部配線２３を設けたことが挙げられる。本実施形態においては、ＰＣカード側のピンと小型メモリカード側のピンを外部配線２３を用いて接続させている。なお、小型メモリカード１８は多くの場合電源が３．３Ｖ系であるので、ＰＣカード用Ｉ／Ｏセル１５のうち５Ｖにならないピンと接続させる必要がある。

また、相違点として各Ｉ／Ｏセル１４・１５の制御方法が挙げられる。各Ｉ／Ｏセル１４・１５は対応する各カードインターフェースブロック１２・１３によって制御される。図２は、図１においてＰＣカードスロット１７にＰＣカード１９が挿入された状態を示すブロック図である。小型メモリカードインターフェースブロック１２はＰＣカード１９の挿入を検知すると、小型メモリカード用Ｉ／Ｏセル１４の出力をハイインピーダンス状態になるように制御する。これにより小型メモリカード用Ｉ／Ｏセル１４をディスエイブル状態つまり無効状態にし、ＰＣカード用Ｉ／Ｏセル１５とのバス衝突を回避している。

また、図３は、図１においてＰＣカードスロット１７にパッシブアダプタ２２を介して小型メモリカード１８が挿入された状態を示すブロック図である。ＰＣカードインターフェースブロック１３はパッシブアダプタ２２を介して小型メモリカード１８が挿入されたことを検知すると、ＰＣカード用Ｉ／Ｏセル１５の出力をハイインピーダンス状態になるように制御する。これによりＰＣカード用Ｉ／Ｏセル１５をディスエイブル状態にし、小型メモリカード用Ｉ／Ｏセル１４とのバス衝突を回避している。ただし、パッシブアダプタ２２の認識をする必要があるので、ＰＣカード１９のカード検出ピンはディスエイブル状態ではなくイネーブル状態つまり有効状態のままにしておく必要がある。

本実施形態により、従来のパッシブアダプタ非対応のカードコントローラについて外部配線とＩ／Ｏセルの制御方法の変更と、最小限の変更によりパッシブアダプタ対応のカードコントローラを開発することができるため、新規なパッシブアダプタ対応のカードコントローラの開発に要する開発費・開発時間を削減することが可能となる。

ＰＣカード以外のカード、特に小型メモリカードは先に述べたように種類が多くインターフェース方法も様々である。他の実施形態として、ＰＣカード以外のカードのインターフェースは、１種類でなく２種類以上、望ましくは全種類のＰＣカード以外のカードをサポートするようにしてもよい。これにより、ＰＣカード以外のカードのスロットを専用に持たせる必要がなくなり、結果カードスロットが一個で済むためノートＰＣの省スペース化に資することができる。またＰＣカードもパッシブアダプタを付けた小型メモリカードも、同一のＰＣカードスロットから挿入することが可能になるため、カードスロットが複数あるときに生じていた、ユーザーのカード誤挿入の問題も回避できる。

本発明の実施形態に係るカードコントローラの構成を示すブロック図である。 本発明の実施形態に係るカードコントローラにＰＣカードが挿入された状態を示すブロック図である。 本発明の実施形態に係るカードコントローラにパッシブアダプタを介して小型メモリカードが挿入された状態を示すブロック図である。 従来のパッシブアダプタ非対応のカードコントローラの構成を示すブロック図である。 従来技術のパッシブアダプタ対応のカードコントローラの構成を示すブロック図である。

符号の説明

１０ ＰＣＩＣ
１１ ＰＣＩインターフェース
１２ 小型メモリカードインターフェースブロック
１３ ＰＣカードインターフェースブロック
１４ 小型メモリカード用Ｉ／Ｏセル
１５ ＰＣカード用Ｉ／Ｏセル
１６ 小型メモリカードスロット
１７ ＰＣカードスロット
１８ 小型メモリカード
１９ ＰＣカード
２０ セレクタ回路
２１ ＰＣカード用Ｉ／Ｏセル
２２ パッシブアダプタ
２３ 外部配線
３０ ＰＣＩバス

Claims (4)

1. ＰＣカード及び前記ＰＣカード以外のカードに対応するカードコントローラにおいて、
   前記カードコントローラの外側で前記ＰＣカード側の端子と前記ＰＣカード以外のカード側の端子とを配線する外部配線手段と、
   前記ＰＣカード以外のカードをパッシブアダプタを介してＰＣカードスロットより使用する制御手段を有することを特徴とするカードコントローラ。
2. 複数種類の前記ＰＣカード以外のカードに対応するインターフェースを有することを特徴とする請求項１記載のカードコントローラ。
3. 前記ＰＣカードスロットに前記ＰＣカードが挿入される場合に、
   前記ＰＣカード以外のカード側のＩ／Ｏセルを無効に制御し、前記ＰＣカード側のＩ／Ｏセルを有効に制御する制御手段を有することを特徴とする請求項１または２記載のカードコントローラ。
4. 前記ＰＣカードスロットに前記パッシブアダプタを使用して前記ＰＣカード以外のカードが挿入される場合に、
   前記ＰＣカード側のＩ／Ｏセルを無効に制御し、前記ＰＣカード以外のカード側のＩ／Ｏセルを有効に制御する制御手段を有することを特徴とする請求項１から３のいずれか１項記載のカードコントローラ。

Images