JP4024123B2 - メモリカード制御方式及び電子機器 - Google Patents
メモリカード制御方式及び電子機器 Download PDFInfo
- Publication number
- JP4024123B2 JP4024123B2 JP2002297669A JP2002297669A JP4024123B2 JP 4024123 B2 JP4024123 B2 JP 4024123B2 JP 2002297669 A JP2002297669 A JP 2002297669A JP 2002297669 A JP2002297669 A JP 2002297669A JP 4024123 B2 JP4024123 B2 JP 4024123B2
- Authority
- JP
- Japan
- Prior art keywords
- memory card
- memory
- electronic device
- cards
- card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、メモリカード制御方式及び電子機器、より詳細には、メモリカードのインタフェイスを有する電子機器におけるメモリカード制御方式に関し、SD(Secure Digital)メモリカード等のインタフェイス拡張に好適なものである。
【0002】
【従来の技術】
近年、パーソナルコンピュータや、プリンタ、MFP、デジタルカメラ、PDA、携帯電話、携帯音楽機器などの電子機器に装着可能な小型の記録媒体としてメモリカードが普及してきている。このメモリカードにおいては、従来のPCカードよりもさらに小型のカードメディアが利用され始めている。このような小型のカードメディアの代表例として、SDメモリカードが知られている。このSDメモリカードは、音楽の配信に適した著作権保護機能(CPRM)を内蔵し、9本のピン端子のうち4本を用いてデータ転送を行なう。すなわち、SDメモリカードは、4ビットデータ転送を実現することにより、従来の1ビットデータ転送を行なう小型メモリカードよりもデータ転送能力の向上を図っている。
【0003】
ところで、SDメモリカードのインタフェイスは、複数のSDメモリカードを接続しようとした場合、データ信号やコマンド信号はSDメモリカード間で共有可能とするバス形式ではなく、SDメモリカード毎に専用のデータ信号やコマンド信号を接続する形式となる。そのため、ASICのピン数などの関係からSDメモリカードのインタフェイスの数が制限されることがある。
【0004】
従来、メモリカードのインタフェイス機能の拡張を図った電子機器としては、機器の有するメモリカード装着スロットにおいて、SDメモリカード、又は該SDメモリカードと同一形状である他のI/Oカード、例えばSD USBデバイスカード等に接続されるデータラインを制御することにより、異なる種類のデバイス間で同じスロットを共用できるようにしたものが開示されている。(例えば、特許文献1参照)
【0005】
【特許文献1】
特開2001−307025号公報
【0006】
【発明が解決しようとする課題】
しかしながら、上記特許文献1に記載の発明は、SDメモリカードや、他のI/Oカード等の異なる種類のデバイスを同じメモリカード装着スロットで共用できるようにしたもので、使用時においてはSDメモリカードと他のI/Oカードはその都度交換されてスロットに装着される。すなわち、このメモリカード装着スロットは、複数のメモリカードを同時に接続し、切り替えて使用できるような形態になっていないため、ユーザは使用する度に必要なカードに交換する必要があった。
【0007】
本発明は、上述のごとき実情に鑑みてなされたものであり、メモリカードのインタフェイスを有する電子機器において、インタフェイスに複数のメモリカードを接続する際に、使用するメモリカードに電子機器からのコマンド及び/又はデータ信号を供給するように制御することにより、電子機器が有するインタフェイスの数よりも多くのメモリカードを切り替えて使用できるようにし、さらに、使用していないメモリカードを1bit転送モードにすることで、セレクタで制御する信号数を減らすこと、を目的としてなされたものである。
【0008】
【課題を解決するための手段】
請求項1の発明は、メモリカードのインタフェイスを備えた電子機器に対して複数のメモリカードを接続可能に制御するためのメモリカード制御方式において、前記電子機器からの選択信号に基づいて前記複数のメモリカードの中から使用するメモリカードを選択し、該選択したメモリカードに対して前記電子機器からのコマンド及び/又はデータ信号を供給するように制御する制御手段を有し、前記制御手段は、前記インタフェイスの数より多くのメモリカードを選択的に切り替えて使用する際に、選択したメモリカードを複数bit転送モードとし、選択していないメモリカードを1bit転送モードにすることを特徴としたものである。
【0009】
請求項2の発明は、請求項1の発明において、メモリカードのライトプロテクト検出のための及び/又はメモリカードの接続を検出するための検出手段を有し、前記制御手段は、前記検出手段に接続させるメモリカードを、メモリカード選択時に用いた選択信号に基づいて選択することを特徴としたものである。
【0010】
請求項3の発明は、請求項1または2の発明において、前記複数のメモリカードにSDメモリカードを用いることを特徴としたものである。
【0011】
請求項4の発明は、請求項1ないし3のいずれか1の発明において、前記制御手段は、前記電子機器のインタフェイスに対して着脱自在に接続され、前記複数のメモリカードを装着するためのカードスロット部を有することを特徴としたものである。
【0012】
請求項5の発明は、請求項1ないし4のいずれか1に記載のメモリカード制御方式を備えた電子機器を特徴としたものである。
【0016】
【発明の実施の形態】
図1は、本発明の一実施形態に係る電子機器の構成例を説明するためのブロック図で、図中、1は電子機器(以下、ホスト装置という)、2はセレクタ、3a,3b,3cはSDメモリカードで、SDSELはSDメモリカードの選択信号(以下、SDSEL)、CLKはクロック信号(以下、CLK)、CMDは双方向のコマンド信号(以下、CMD)、D0−3は双方向のデータ信号(以下、DAT)で、本実施形態においては、電源線及びカード検出信号(以下、CD)、ライトプロテクト信号(以下、WP)は省略するものとする。尚、このCD及びWPは各SDメモリカードからホスト装置1の入力ポートに入力される。
【0017】
ホスト装置1は、SDメモリカードのインタフェイスを有している。このインタフェイスは、SDメモリカード専用のカードスロットをホスト装置1に内蔵した形態や、USBやその他の各種ポートを介してSDメモリカード用スロットを有するカードアダプタをホスト装置1に外部接続する形態などをとることができる。
【0018】
本実施形態において、セレクタ2はホスト装置1の外部回路として図示しているが、セレクタ2がホスト装置1に物理的に含まれる形態をとることもできる。
また、メモリカードの代表例として、SDメモリカードについて説明するが、本発明は、これに限定されるものではなく、フラッシュメモリを用いた他のメモリカードに対しても適用が可能である。
【0019】
以下、セレクタ2を外部回路として適用した場合について説明する。
図1において、1ポートしかSDメモリカードのインタフェイスを持たないホスト装置1に、セレクタ2を介して3つのSDメモリカード3a,3b,3cを接続した状態を示している。まず、ホスト装置1からのSDSELで、どのSDメモリカードにCLKを供給するか選択する。この場合、例えばSDSELを2bitの信号であるとすると、SDSEL=00のときSDメモリカード3aに、SDSEL=01のときSDメモリカード3bに、SDSEL=10のときSDメモリカード3cにCLKが供給されるように予め設定しておく。この設定は製造時や、ユーザ使用時等において任意に行なうことができる。
【0020】
SDメモリカードはホスト装置1からのCLKに同期してCMDやDATの入出力を行うため、CLKの入力が停止するとCMDやDATの入出力は停止し、休止状態になる。そこで、セレクタ2は、ホスト装置1が有する1つのSDメモリカードのインタフェイスに対し複数のSDメモリカード3a,3b,3cを接続し、使用するSDメモリカードにのみ選択的にCLKを供給し、使用しないSDメモリカードにはCLKの供給を行わないようにCLKを制御する。このCLK供給の制御により選択されなかったSDメモリカードは休止状態となり、選択されたSDメモリカードだけが接続された状態になる。
【0021】
図2は、図1に示したセレクタ2の具体的な回路構成例について示した図である。本例では簡単化のため図1に示した構成とは異なり、2つのSDメモリカードを接続するためのセレクタ回路を示している。この場合、SDSEL=“L”のときにCARD Aを選択し、SDSEL=“H”のときにCARD Bを選択してCLKが供給され、選択されなかったCARDのクロック入力には“L”が入力されることになる。SDメモリカードの数を増やす場合はSDSELのbit幅を増やし、デコードの結果によりクロックを選択して供給するようにする。また、SDメモリカードの切り替えを行った後は、SD規格に則って初期化から行い、動作を開始させる。
【0022】
本発明によると、SDメモリカードへのクロックを外部回路で制御し、複数のSDメモリカードのうち一つだけにクロックを供給することにより、選択したSDメモリカード以外は休止状態とするので、電子機器の有するSDメモリカードインタフェイスの数より多くのSDメモリカードを切り替えて接続することが出来る。
【0023】
図3は、本発明の他の実施形態に係る電子機器の構成例を説明するためのブロック図で、図中、11はホスト装置、12はセレクタ、13a,13b,13cはSDメモリカードである。本実施形態において、1ポートしかSDメモリカードのインタフェイスを持たないホスト装置11に、セレクタ12を介して3つのSDメモリカード13a,13b,13cを接続した状態について示したものである。図1に示した電子機器の構成と異なる点は、SDメモリカードの信号のうち、CMD及びD0−3の計5本の信号をセレクタ12で制御し、ホスト装置11からのSDSELにより選択されたSDメモリカードにのみ上記5本の信号の接続を行うようにした点である。
【0024】
図4は、図3に示したセレクタ12の具体的な回路構成例について示した図である。本例では簡単化のため図3に示した構成とは異なり、2つのSDメモリカードを接続するためのセレクタ回路を示している。セレクタ12に入るDATとCMDは双方向信号であるが、ホスト装置11のSDメモリカードインタフェイスからは方向制御信号は与えられないため、セレクタ12としてはアナログスイッチを適用している。SDメモリカードの数を増やす場合はSDSELのbit幅を増やし、デコードの結果によりSDメモリカードを選択してアナログスイッチをONにする。また、SDメモリカードの切り替えを行った後は、SD規格に則って初期化から行い、動作を開始させる。
【0025】
本発明によると、SDメモリカードへ接続されるCMD及びDAT信号を外部回路で制御し、複数のSDメモリカードのうち一つだけにCMD及びDAT信号を接続するので、電子機器の有するSDメモリカードインタフェイスの数より多くのSDメモリカードを接続することが出来る。
【0026】
図5は、本発明の他の実施形態に係る電子機器の構成例を説明するためのブロック図で、図中、21はホスト装置、22はセレクタ、23a,23b,23cはSDメモリカードである。本実施形態において、1ポートしかSDメモリカードインタフェイスを持たないホスト装置21に、セレクタ22を介して3つのSDメモリカード23a,23b,23cを接続した状態について示したものである。SDメモリカードの信号のうち、CMD及びD0の計2本の信号を外部回路で制御し、選択されたSDメモリカードにのみ接続を行うようにする。これは、セレクタ22により選択されていないSDメモリカードを1bit転送モードに変更することにより、セレクタ22は基本的に図4に示した回路構成と同様でD1−D3を選択する部分を削除したものになる。
【0027】
図6は、図5に示した電子機器における転送モードの変更処理の一例を説明するためのフロー図である。まず、初期化時は全て1bit転送モードになっているので(ステップS1)、選択するSDメモリカードのみ4bit転送モードに切り替える(ステップS2)。次に、別のSDメモリカードに切り替えるかどうか判断し(ステップS3)、別のカードに切り替えるときには(YESの場合)、現在選択されているSDメモリカードを4bit転送モードから1bit転送モードに切り替え(ステップS4)、その後、SDSELを変更し(ステップS5)、上記ステップS1に戻り、別のSDメモリカードを選択し、カード選択を変更し、SDメモリカードの初期化からやり直した後に4bit転送モードに変更する。上記ステップS3において、別のSDメモリカードに切り替えない場合(NOの場合)、ステップS3の処理をやり直す。
【0028】
以上の説明から、全ての信号を切り替えるようにすると1つSDメモリカードのインタフェイスを増やすたびに5本の信号を切り替える必要があり、回路規模が大きくなってしまうが、本発明によると、選択されていないSDメモリカードに関しては1bit転送モードに切り替えるので、外部回路で制御する信号数を減らすことができ、外部回路の規模を縮小することが出来る。
【0029】
図7は、本発明の他の実施形態に係る電子機器の構成例を説明するためのブロック図で、図中、31はホスト装置、32(32a,32b)はセレクタ、33a,33b,33cはSDメモリカードである。本実施形態において、1ポートしかSDメモリカードインタフェイスを持たないホスト装置31に、セレクタ32(32a,32b)を介して3つのSDメモリカード33a,33b,33cを接続した状態について示したものである。SDメモリカードのコネクタにはカード挿入を検知するためのスイッチと、ライトプロテクトを検出するためのスイッチを有しており、これらスイッチへの信号は接続するSDメモリカードの数に比例して増加する。入力ポート数が少なくSDメモリカードからの全てのCD(カード検出信号),WP(ライトプロテクト信号)を入力出来ない場合など、SDメモリカードを選択するのに使用したSDSEL(選択信号)を用いて選択中のカードのCD,WPを入力ポートに接続することで、2つの入力ポートのみで全てのSDメモリカードを読み出すことが出来る。この際、選択していないSDメモリカードの状態を読み出す場合には選択を変更することで読み出しを行う。このとき状態を読み出すだけならばSDメモリカードの初期化を行う必要はない。状態を読み取った結果、そのカードを使用するときに初期化が必要になる。
【0030】
本発明によると、SDメモリカードを選択するのに用いた選択信号を用いてSDメモリカードの状態を示すライトプロテクト信号(WP),カード検出信号(CD)を選択して入力するので、入力ポートの数を削減することが出来る。
【0031】
【発明の効果】
本発明によると、メモリカードのインタフェイスを有する電子機器において、インタフェイスに複数のメモリカードを接続する際に、使用するメモリカードに電子機器からのコマンド及び/又はデータ信号を供給するように制御することができるため、電子機器が有するインタフェイスの数よりも多くのメモリカードを切り替えて使用することができる。さらに、使用していないメモリカードを1bit転送モードにすることができるため、セレクタで制御する信号数を減らすことができる。
【図面の簡単な説明】
【図1】 本発明の一実施形態に係る電子機器の構成例を説明するためのブロック図である。
【図2】 図1に示したセレクタの具体的な回路構成例について示した図である。
【図3】 本発明の他の実施形態に係る電子機器の構成例を説明するためのブロック図である。
【図4】 図3に示したセレクタの具体的な回路構成例について示した図である。
【図5】 本発明の他の実施形態に係る電子機器の構成例を説明するためのブロック図である。
【図6】 図5に示した電子機器における転送モードの変更処理の一例を説明するためのフロー図である。
【図7】 本発明の他の実施形態に係る電子機器の構成例を説明するためのブロック図である。
【符号の説明】
1,11,21,31…電子機器(ホスト装置)、2,12,22,32a,32b…セレクタ、3a,3b,3c,13a,13b,13c,23a,23b,23c,33a,33b,33c…SDメモリカード。
Claims (5)
- メモリカードのインタフェイスを備えた電子機器に対して複数のメモリカードを接続可能に制御するためのメモリカード制御方式において、
前記電子機器からの選択信号に基づいて前記複数のメモリカードの中から使用するメモリカードを選択し、該選択したメモリカードに対して前記電子機器からのコマンド及び/又はデータ信号を供給するように制御する制御手段を有し、
前記制御手段は、前記インタフェイスの数より多くのメモリカードを選択的に切り替えて使用する際に、選択したメモリカードを複数bit転送モードとし、選択していないメモリカードを1bit転送モードにすることを特徴とするメモリカード制御方式。 - 請求項1に記載のメモリカード制御方式において、メモリカードのライトプロテクト検出のための及び/又はメモリカードの接続を検出するための検出手段を有し、
前記制御手段は、前記検出手段に接続させるメモリカードを、メモリカード選択時に用いた選択信号に基づいて選択することを特徴とするメモリカード制御方式。 - 請求項1または2に記載のメモリカード制御方式において、前記複数のメモリカードにSDメモリカードを用いることを特徴とするメモリカード制御方式。
- 請求項1ないし3のいずれか1に記載のメモリカード制御方式において、前記制御手段は、前記電子機器のインタフェイスに対して着脱自在に接続され、前記複数のメモリカードを装着するためのカードスロット部を有することを特徴とするメモリカード制御方式。
- 請求項1ないし4のいずれか1に記載のメモリカード制御方式を備えた電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002297669A JP4024123B2 (ja) | 2002-10-10 | 2002-10-10 | メモリカード制御方式及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002297669A JP4024123B2 (ja) | 2002-10-10 | 2002-10-10 | メモリカード制御方式及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004133695A JP2004133695A (ja) | 2004-04-30 |
JP4024123B2 true JP4024123B2 (ja) | 2007-12-19 |
Family
ID=32287311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002297669A Expired - Fee Related JP4024123B2 (ja) | 2002-10-10 | 2002-10-10 | メモリカード制御方式及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4024123B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7269669B2 (en) * | 2004-07-07 | 2007-09-11 | Sychip Inc | Sharing single host controller with multiple functional devices |
JP5270180B2 (ja) * | 2008-01-21 | 2013-08-21 | 株式会社アイ・オー・データ機器 | メディアリーダライタ |
JP4665008B2 (ja) | 2008-03-31 | 2011-04-06 | 株式会社東芝 | 半導体記憶装置 |
JP2010015431A (ja) * | 2008-07-04 | 2010-01-21 | Seiko Epson Corp | ホストコントローラ、情報処理装置及び電子機器 |
WO2010047059A1 (ja) * | 2008-10-24 | 2010-04-29 | パナソニック株式会社 | カードホストlsi、およびこれを有するセット機器 |
JP5621409B2 (ja) * | 2010-08-23 | 2014-11-12 | 株式会社バッファロー | メモリモジュール |
-
2002
- 2002-10-10 JP JP2002297669A patent/JP4024123B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004133695A (ja) | 2004-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10732850B2 (en) | Memory card and host device thereof | |
US7809866B2 (en) | Double interface SD flash memory card | |
US8510494B2 (en) | USB 3.0 support in mobile platform with USB 2.0 interface | |
US8176215B2 (en) | Semiconductor memory device and control method for semiconductor memory device | |
US7237049B2 (en) | Multimedia/secure digital cards and adapters for interfacing using voltage levels to determine host types and methods of operating | |
US20050182858A1 (en) | Portable memory device with multiple I/O interfaces | |
KR101344021B1 (ko) | 메모리카드 및 이를 이용한 메모리 저장 장치 | |
JPH11259605A (ja) | Pcカード | |
JP2007534034A (ja) | 複数のコネクタ標準と互換性を有するメモリカード | |
KR20030087895A (ko) | 더블 인터페이스 씨에프 카드 | |
JP2009070255A (ja) | カード型周辺装置 | |
CN101470584A (zh) | 硬盘扩展装置 | |
CN111194466B (zh) | 具有多个时延集合的存储器装置及其操作方法 | |
JP4024123B2 (ja) | メモリカード制御方式及び電子機器 | |
JP2002073522A (ja) | メモリカードブリッジ | |
WO2009002711A1 (en) | Bus width arbitration | |
JPH04358252A (ja) | ワークステーションおよびその構成方法 | |
WO2002069127A1 (fr) | Procede de commande d'un support de stockage, commande du support de stockage, et adaptateur de support de stockage | |
KR20030083540A (ko) | 더블 인터페이스 에스디 카드 | |
US6813671B1 (en) | Controller for hot swapping of extended I/O device to computer body | |
JP4713122B2 (ja) | カードコントローラ | |
KR20010110497A (ko) | 노트북 피씨의 인터페이스장치 및 방법 | |
KR20010063912A (ko) | 마스터 및 슬레이브 기능 변환장치 | |
JP2004102755A (ja) | 半導体集積回路 | |
JP2001273058A (ja) | コンピュータインターフェース装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070131 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071002 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071002 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |