JP2006105636A - 半導体試験装置およびそのキャリブレーション方法 - Google Patents
半導体試験装置およびそのキャリブレーション方法 Download PDFInfo
- Publication number
- JP2006105636A JP2006105636A JP2004289477A JP2004289477A JP2006105636A JP 2006105636 A JP2006105636 A JP 2006105636A JP 2004289477 A JP2004289477 A JP 2004289477A JP 2004289477 A JP2004289477 A JP 2004289477A JP 2006105636 A JP2006105636 A JP 2006105636A
- Authority
- JP
- Japan
- Prior art keywords
- driver
- voltage
- output
- timing
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
【解決手段】 電圧レベルの変化タイミングが基準となる基準波形を有する信号を出力する基準ドライバDR0と、基準波形を反転した波形を有する信号を出力するドライバDR1と、ドライバDR1の前段に設けられていてドライバDR1から出力される信号の出力タイミングを変更可能に遅延させる遅延素子220、222と、基準ドライバDR0の出力信号とドライバDR1の出力信号を合成するキャリブレーションボード50と、キャリブレーションボード50から出力される合成波形に基づいて遅延素子220、222の遅延量を調整する基準コンパレータCP0およびテスタ制御部12とが備わっている。
【選択図】 図2
Description
(1)基準ドライバDR0および基準コンパレータCP0と一のドライバとが接続される接続点52を有するキャリブレーションボード50を各ドライバ毎に用意しておいて、キャリブレーションボード50を順番に取り替える方法。
(2)複数のドライバの出力端が共通の接続点52に接続されたキャリブレーションボード50を用意しておいて、信号を出力する一のドライバを順番に切り替える方法。この方法は、基準ドライバDR0と各ドライバの接続構造や接続点52周辺の構造を最も簡略化することができる。
(3)複数のドライバの出力端がスイッチを介して共通の接続点52に接続されたキャリブレーションボード50を用意しておいて、スイッチを切り替えることにより、接続点52に接続される一のドライバを順番に切り替える方法。この方法は、基準ドライバDR0と各ドライバとを信号の減衰が少ない状態で確実に接続することが可能になる。
ドライバDR1の立ち上がりタイミングを調整する場合には、基準ドライバDR0の出力信号がハイレベルVH からローレベルVL に変化する際に振幅50%の中間レベル(平均電圧)VM を通過するタイミングが基準タイミングとして用いられる。
ドライバDR1の立ち下がりタイミングを調整する場合には、基準ドライバDR0の出力信号がローレベルVL からハイレベルVH に変化する際に振幅50%の中間レベルVM を通過するタイミングが基準タイミングとして用いられる。
12 テスタ制御部
14 タイミング発生器
16 パターン発生器
18 データセレクタ
20 フォーマット制御部
30 パフォーマンスボード
40 ワークステーション
50 キャリブレーションボード
220、222 遅延素子
224 SR型フリップフロップ
DR0 基準ドライバ
DR1〜DRn ドライバ
CP0 基準コンパレータ
CP1〜CPn コンパレータ
Claims (11)
- 電圧レベルの変化タイミングが基準となる基準波形を有する信号を出力する第1のドライバと、
前記基準波形を反転した波形を有する信号を出力する第2のドライバと、
前記第2のドライバの前段に設けられており、前記第2のドライバから出力される信号の出力タイミングを変更可能に遅延させる遅延手段と、
前記第1のドライバの出力信号と前記第2のドライバの出力信号を合成する合成手段と、
前記合成手段から出力される合成波形の電圧と基準電圧とを比較する比較手段と、
前記比較手段による比較結果に基づいて前記遅延手段の遅延量を調整する調整手段と、
を備えることを特徴とする半導体試験装置。 - 請求項1において、
前記第1および第2のドライバのいずれか一方から出力される電圧レベルがローレベルからハイレベルに立ち上がる信号の立ち上がりタイミングの方が、他方から出力される電圧レベルがハイレベルからローレベルに立ち下がる信号の立ち下がりタイミングよりも早い場合に、前記基準電圧は、ローレベルとハイレベルの平均電圧よりも高い値に設定されており、
前記調整手段は、前記合成波形の電圧が前記基準電圧を超えないように前記遅延手段の遅延量を調整することを特徴とする半導体試験装置。 - 請求項2において、
前記調整手段は、前記合成波形の電圧が前記基準電圧を超えた期間の長さに応じて前記遅延手段の遅延量を調整することを特徴とする半導体試験装置。 - 請求項1において、
前記第1および第2のドライバのいずれか一方から出力される電圧レベルがローレベルからハイレベルに立ち上がる信号の立ち上がりタイミングの方が、他方から出力される電圧レベルがハイレベルからローレベルに立ち下がる信号の立ち下がりタイミングよりも遅い場合に、前記基準電圧は、ローレベルとハイレベルの平均電圧よりも低い値に設定されており、
前記調整手段は、前記合成波形の電圧が前記基準電圧よりも低くならないように前記遅延手段の遅延量を調整することを特徴とする半導体試験装置。 - 請求項4において、
前記調整手段は、前記合成波形の電圧が前記基準電圧よりも低くなった期間の長さに応じて前記遅延手段の遅延量を調整することを特徴とする半導体試験装置。 - 請求項1において、
前記調整手段は、前記合成手段から出力される合成波形の電圧変化が最小となるように、前記遅延手段の遅延量を調整することを特徴とする半導体試験装置。 - 請求項1〜6のいずれかにおいて、
複数の前記第2のドライバが備わっており、
前記合成手段は、前記複数の第2のドライバの出力端と前記第1のドライバの出力端とが共通に接続された接続部を有し、
前記調整手段は、前記複数の第2のドライバのいずれか一つを順番に選択して信号を出力させて、選択された前記第2のドライバに対応する前記遅延手段の遅延量を調整することを特徴とする半導体試験装置。 - 請求項1〜6のいずれかにおいて、
複数の前記第2のドライバが備わっており、
前記合成手段は、前記複数の第2のドライバのいずれか一つを選択する選択手段と、前記選択手段によって選択された一の前記第2のドライバの出力端と前記第1のドライバの出力端とが接続された接続部とを有し、
前記調整手段は、前記選択手段によって選択される前記第2のドライバを順番に切り替えて、選択された前記第2のドライバに対応する前記遅延手段の遅延量を調整することを特徴とする半導体試験装置。 - 電圧レベルの変化タイミングが基準となる基準波形を有する信号を第1のドライバから出力するとともに、前記基準波形を反転した波形を有する信号を第2のドライバから出力し、
前記第1および第2のドライバから出力される2つの信号を合成してその合成電圧レベルを検出し、
検出された前記合成電圧レベルに基づいて、前記第2のドライバの前段に設けられた遅延手段の遅延量を調整することを特徴とする半導体試験装置のキャリブレーション方法。 - 請求項9において、
前記遅延量の調整は、前記合成電圧レベルの変化が最小となるように行われることを特徴とする半導体試験装置のキャリブレーション方法。 - 請求項9または10において、
複数の前記第2のドライバが備わっている場合に、前記第1のドライバと組み合わされる前記第2のドライバを一つずつ順番に選択して、この選択された第2のドライバに対応する前記遅延手段の遅延量を調整することを特徴とする半導体試験装置のキャリブレーション方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004289477A JP4219879B2 (ja) | 2004-10-01 | 2004-10-01 | 半導体試験装置およびそのキャリブレーション方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004289477A JP4219879B2 (ja) | 2004-10-01 | 2004-10-01 | 半導体試験装置およびそのキャリブレーション方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006105636A true JP2006105636A (ja) | 2006-04-20 |
JP4219879B2 JP4219879B2 (ja) | 2009-02-04 |
Family
ID=36375570
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004289477A Expired - Fee Related JP4219879B2 (ja) | 2004-10-01 | 2004-10-01 | 半導体試験装置およびそのキャリブレーション方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4219879B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010256091A (ja) * | 2009-04-22 | 2010-11-11 | Advantest Corp | 調整装置、調整方法および試験装置 |
JP2015169524A (ja) * | 2014-03-06 | 2015-09-28 | 株式会社アドバンテスト | 試験装置、キャリブレーションデバイス、キャリブレーション方法、および試験方法 |
JP2016521852A (ja) * | 2013-06-07 | 2016-07-25 | テラダイン、 インコーポレイテッド | 較正装置 |
-
2004
- 2004-10-01 JP JP2004289477A patent/JP4219879B2/ja not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010256091A (ja) * | 2009-04-22 | 2010-11-11 | Advantest Corp | 調整装置、調整方法および試験装置 |
US8791741B2 (en) | 2009-04-22 | 2014-07-29 | Advantest Corporation | Adjustment apparatus, adjustment method and test apparatus |
JP2016521852A (ja) * | 2013-06-07 | 2016-07-25 | テラダイン、 インコーポレイテッド | 較正装置 |
JP2015169524A (ja) * | 2014-03-06 | 2015-09-28 | 株式会社アドバンテスト | 試験装置、キャリブレーションデバイス、キャリブレーション方法、および試験方法 |
US9791512B2 (en) | 2014-03-06 | 2017-10-17 | Advantest Corporation | Test apparatus, test method, calibration device, and calibration method |
KR101811747B1 (ko) * | 2014-03-06 | 2017-12-22 | 가부시키가이샤 어드밴티스트 | 시험 장치, 캘리브레이션 디바이스, 캘리브레이션 방법 및 시험 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP4219879B2 (ja) | 2009-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4451189B2 (ja) | 試験装置、位相調整方法、及びメモリコントローラ | |
JP3920318B1 (ja) | 試験装置および試験方法 | |
US8502523B2 (en) | Test apparatus and test method | |
JPH09318704A (ja) | Ic試験装置 | |
US11024350B2 (en) | Semiconductor device including a calibration circuit capable of generating strobe signals and clock signals having accurate duty ratio and training method thereof | |
JP2007256127A (ja) | レシーバ回路及びレシーバ回路試験方法 | |
US8324947B2 (en) | Output apparatus and test apparatus | |
US7078889B2 (en) | Semiconductor test apparatus for testing semiconductor device that produces output data by its internal clock timing | |
KR20110095121A (ko) | 출력 장치 및 시험 장치 | |
CN102800366B (zh) | 测试装置及测试方法 | |
WO2010035309A1 (ja) | 遅延回路およびそれを用いたタイミング発生器および試験装置 | |
US7190155B2 (en) | Test apparatus and testing method | |
JP2013109637A (ja) | メモリインターフェース回路、および、そのメモリインターフェース回路の動作方法 | |
WO2007049674A1 (ja) | ドライバ回路、試験装置及び調整方法 | |
JP4219879B2 (ja) | 半導体試験装置およびそのキャリブレーション方法 | |
US7834642B2 (en) | Testing apparatus and method which adjusts a phase difference between rising and falling signals output from a DUT | |
US7135880B2 (en) | Test apparatus | |
US5717352A (en) | Wave formatter circuit for semiconductor test system | |
KR100800139B1 (ko) | 디엘엘 장치 | |
US20060164146A1 (en) | Edge shifted pulse train generator | |
JP2007292471A (ja) | 半導体試験装置 | |
JP2006071290A (ja) | 半導体試験装置 | |
US8605825B2 (en) | Receiving apparatus, test apparatus, receiving method and test method | |
US8451030B2 (en) | Output device and test apparatus | |
JP2002100966A (ja) | 調整装置及び試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070904 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081016 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081111 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081112 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |